TW201718950A - 附載體銅箔、積層體、印刷配線板之製造方法及電子機器之製造方法 - Google Patents

附載體銅箔、積層體、印刷配線板之製造方法及電子機器之製造方法 Download PDF

Info

Publication number
TW201718950A
TW201718950A TW105123744A TW105123744A TW201718950A TW 201718950 A TW201718950 A TW 201718950A TW 105123744 A TW105123744 A TW 105123744A TW 105123744 A TW105123744 A TW 105123744A TW 201718950 A TW201718950 A TW 201718950A
Authority
TW
Taiwan
Prior art keywords
carrier
layer
ultra
copper foil
thin copper
Prior art date
Application number
TW105123744A
Other languages
English (en)
Other versions
TWI617708B (zh
Inventor
Terumasa Moriyama
Tomota Nagaura
Original Assignee
Jx Nippon Mining & Metals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jx Nippon Mining & Metals Corp filed Critical Jx Nippon Mining & Metals Corp
Publication of TW201718950A publication Critical patent/TW201718950A/zh
Application granted granted Critical
Publication of TWI617708B publication Critical patent/TWI617708B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12431—Foil or filament smaller than 6 mils
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12431—Foil or filament smaller than 6 mils
    • Y10T428/12438—Composite

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Laminated Bodies (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Abstract

本發明提供一種電路形成性良好之附載體銅箔。一種附載體銅箔，其是依序具有載體、中間層、極薄銅層之附載體銅箔，且極薄銅層之厚度方向之每單位剖面積之晶粒個數為0.1~5個/μm2，極薄銅層側表面之十點平均粗糙度Rz為0.1~2.0μm。

Description

附載體銅箔、積層體、印刷配線板之製造方法及電子機器之製造方法
本發明涉及一種附載體銅箔、積層體、印刷配線板之製造方法及電子機器之製造方法。
印刷配線板在目前半個世紀得到較大之發展，從而今日幾乎在全部電子機器上使用。隨著近年來電子機器之小型化、高性能化需求之增大，發展搭載零件之高密度安裝化或訊號之高頻化，要求針對印刷配線板之導體圖案之微細化(微間距化)或高頻對應等，尤其在印刷配線板上放置IC晶片之情況下，要求L(線)/S(間隙)=20μm/20μm以下之微間距化。
印刷配線板首先以將銅箔與以玻璃環氧基板、BT樹脂、聚醯亞胺膜等為主之絕緣基板貼合之覆銅積層體之形式而製造。貼合是使用將絕緣基板與銅箔重合進行加熱加壓而形成之方法(層疊法)、或將作為絕緣基板材料之前驅物之清漆塗布於具有銅箔之披覆之面上並進行加熱、硬化之方法(澆鑄法)。
隨著微間距化，覆銅積層體所使用之銅箔之厚度也為9μm、進一步為5μm以下等，箔厚不斷變薄。然而，若箔厚為9μm以下，則利用上述層壓法或澆鑄法形成覆銅積層體時操作性極其變差。因此，出現利用有厚度之金屬箔作為載體，在其上隔著剝離層形成極薄銅層之附載 體銅箔。作為附載體銅箔之通常之使用方法，如專利文獻1等所揭示般，將極薄銅層之表面貼合於絕緣基板進行熱壓接後，將載體隔著剝離層而剝離。
在製作使用附載體銅箔之印刷配線板時，附載體銅箔之典型使用方法是首先將附載體銅箔積層於絕緣基板上後，自極薄銅層將載體剝離。其次，在剝離載體而露出之極薄銅層上設置由光硬化性樹脂形成之抗鍍敷劑。其次，藉由對抗鍍敷劑之特定區域進行曝光而使該區域硬化。繼而，將非曝光區域之未經硬化之抗鍍敷劑除去後，在該抗蝕劑除去區域設置電解鍍敷層。其次，藉由將經硬化之抗鍍敷劑除去，而獲得形成電路之絕緣基板，使用該絕緣基板製作印刷配線板。
[先前技術文獻]
[專利文獻]
[專利文獻1]日本特開2006-022406號公報
而且，近年來，針對印刷配線板之製作方法，分別根據目的進行各種印刷配線板之開發、利用。例如，利用所謂埋入法制作印刷配線板等電路埋入基板(ETS，Embedded Trace Substrate)，該埋入法是在附載體銅箔之極薄銅層之表面形成電路鍍層，以覆蓋該形成之電路鍍層之方式(以埋設電路鍍層之方式)在極薄銅層上設置埋入樹脂而積層樹脂層，在樹脂層之特定位置進行開孔，使電路鍍層露出，形成盲孔，在積層體之複數個層間使電路或配線導通。
電路埋入基板等中，是在極薄銅層上利用銅鍍敷形成電路，但此時，為了確保乾燥膜(抗鍍敷劑)之密接性，在極薄銅層上進行化學蝕刻處理，使極薄銅層表面粗化。此種化學蝕刻處理，由於在露出於極薄銅層表面之晶界附近優先進行，故而根據構成極薄銅層之結晶組織，蝕刻後之厚度變得不均勻，而且，若不均勻性過大，則過剩蝕刻，對電路精度造成不良影響。
因此，本發明之課題在於提供一種電路形成性良好之附載體銅箔。
為了達成上述目的，本發明者重複努力研究，結果發現藉由控制極薄銅層之厚度方向之每單位剖面積之晶粒個數、及極薄銅層側表面之表面粗糙度而提高該電路形成性。
本發明是以上述見解為基礎而完成，在一方面，是一種附載體銅箔，其是依序具有載體、中間層、極薄銅層之附載體銅箔，且極薄銅層之厚度方向之每單位剖面積之晶粒個數為0.1~5個/μm2，極薄銅層側表面之十點平均粗糙度Rz為0.1~2.0μm。
本發明之附載體銅箔在一實施形態中，上述極薄銅層側表面之十點平均粗糙度Rz為0.11~1.9μm。
本發明之附載體銅箔在其他一實施形態中，上述極薄銅層側表面之十點平均粗糙度Rz為0.12~1.8μm。
本發明之附載體銅箔進一步在其他一實施形態中，上述極薄銅層之厚度方向之每單位剖面積之晶粒個數為0.2~4.8個/μm2。
本發明之附載體銅箔進一步在其他一實施形態中，上述極薄銅層之厚度方向之每單位剖面積之晶粒個數為0.3~4.5個/μm2。
本發明之附載體銅箔進一步在其他一實施形態中，構成上述極薄銅層之晶粒之與極薄銅層之板厚方向平行之方向之剖面中之平均粒徑為0.5~6.0μm。
本發明之附載體銅箔進一步在其他一實施形態中，構成上述極薄銅層之晶粒之與極薄銅層之板厚方向平行之方向之剖面中之平均粒徑為0.6~5.8μm。
本發明之附載體銅箔進一步在其他一實施形態中，構成上述極薄銅層之晶粒之與極薄銅層之板厚方向平行之方向之剖面中之平均粒徑為0.7~5.6μm。
本發明之附載體銅箔進一步在其他一實施形態中，用於製造空心印刷配線板。
本發明之附載體銅箔進一步在其他一實施形態中，本發明之附載體銅箔在載體之一個面具有極薄銅層之情況下，在上述極薄銅層側及上述載體側之至少一個表面、或兩個表面，或者，在本發明之附載體銅箔在載體之兩個面具有極薄銅層之情況下，在該一個或兩個極薄銅層側之表面，具有選自由粗化處理層、耐熱層、防銹層、鉻酸鹽處理層及矽烷偶合處理層所組成之群中之1種以上之層。
本發明之附載體銅箔進一步在其他一實施形態中，上述粗化處理層是由選自由銅、鎳、磷、鎢、砷、鉬、鉻、鈦、鐵、釩、鈷及鋅所 組成之群中之任一單體或包含任1種以上上述單體之合金所組成之層。
本發明之附載體銅箔進一步在其他一實施形態中，在選自由上述粗化處理層、上述耐熱層、防銹層、鉻酸鹽處理層及矽烷偶合處理層所組成之群中之1種以上之層上具備樹脂層。
本發明之附載體銅箔進一步在其他一實施形態中，在上述極薄銅層上具備樹脂層。
本發明在其他一方面中，是一種積層體，其具有本發明之附載體銅箔。
本發明進一步在其他一方面中，是一種積層體，其是包含本發明之附載體銅箔及樹脂之積層體，且上述附載體銅箔之端面之一部分或全部由上述樹脂覆蓋。
本發明進一步在其他一方面中，是一種積層體，其具有兩個本發明之附載體銅箔及樹脂，上述兩個附載體銅箔中之一個附載體銅箔之極薄銅層側表面與另一個附載體銅箔之極薄銅層側表面以分別露出之方式設置於樹脂。
本發明進一步在其他一方面中，是一種積層體，其將一個本發明之附載體銅箔自上述載體側或上述極薄銅層側積層於另一個本發明之附載體銅箔之上述載體側或上述極薄銅層側。
本發明進一步在其他一方面中，是一種印刷配線板之製造方法，其是使用本發明之附載體銅箔而製造印刷配線板。
本發明進一步在其他一方面中，是一種印刷配線板之製造方法，其包括以下步驟：準備本發明之附載體銅箔及絕緣基板之步驟， 積層上述附載體銅箔及絕緣基板之步驟，及，積層上述附載體銅箔及絕緣基板後，經過剝離上述附載體銅箔之載體之步驟而形成覆銅積層板，其後，利用半加成法、減成法、部分加成法或改良型半加成法之任一種方法而形成電路之步驟。
本發明進一步在其他一方面中，是一種印刷配線板之製造方法，其包括在本發明之附載體銅箔之上述極薄銅層側表面或上述載體側表面形成電路之步驟，以埋設上述電路之方式在上述附載體銅箔之上述極薄銅層側表面或上述載體側表面形成樹脂層之步驟，形成上述樹脂層後，剝離上述載體或上述極薄銅層之步驟，及，藉由剝離上述載體或上述極薄銅層後，除去上述極薄銅層或上述載體，而使形成在上述極薄銅層側表面或上述載體側表面之埋設於上述樹脂層之電路露出之步驟。
本發明之印刷配線板之製造方法在一實施形態中，包括：在本發明之附載體銅箔之上述極薄銅層側表面或上述載體側表面形成電路之步驟，以埋設上述電路之方式在上述附載體銅箔之上述極薄銅層側表面或上述載體側表面形成樹脂層之步驟，在上述樹脂層上形成電路之步驟，在上述樹脂層上形成電路後，剝離上述載體或上述極薄銅層之步驟，及， 藉由剝離上述載體或上述極薄銅層後，除去上述極薄銅層或上述載體，而使形成在上述極薄銅層側表面或上述載體側表面之埋設於上述樹脂層之電路露出之步驟。
本發明之印刷配線板之製造方法在一實施形態中，包括：將本發明之附載體銅箔自上述載體側積層於樹脂基板之步驟，在上述附載體銅箔之上述極薄銅層側表面形成電路之步驟，以埋設上述電路之方式，在上述附載體銅箔之上述極薄銅層側表面形成樹脂層之步驟，形成上述樹脂層後，剝離上述載體之步驟，及，藉由剝離上述載體後，除去上述極薄銅層，而使形成在上述極薄銅層側表面之埋設於上述樹脂層之電路露出之步驟。
本發明之印刷配線板之製造方法在其他一實施形態中，包括：將本發明之附載體銅箔自上述載體側積層於樹脂基板之步驟，在上述附載體銅箔之上述極薄銅層側表面形成電路之步驟，以埋設上述電路之方式，在上述附載體銅箔之上述極薄銅層側表面形成樹脂層之步驟，在上述樹脂層上形成電路之步驟，在上述樹脂層上形成電路後，剝離上述載體之步驟，及，藉由剝離上述載體後，除去上述極薄銅層，而使形成在上述極薄銅層側表面之埋設於上述樹脂層之電路露出之步驟。
本發明進一步在其他一方面中，是一種印刷配線板之製造方法，其包括以下步驟：積層本發明之附載體銅箔之上述極薄銅層側表面或 上述載體側表面及樹脂基板之步驟，在上述附載體銅箔之與積層樹脂基板之側相反側之極薄銅層側表面或上述載體側表面設置樹脂層與電路此2層至少1次之步驟，及，在形成上述樹脂層及電路此2層後，自上述附載體銅箔剝離上述載體或上述極薄銅層之步驟。
本發明之印刷配線板之製造方法進一步在其他一實施形態中，包括：積層本發明之附載體銅箔之上述載體側表面及樹脂基板之步驟，在上述附載體銅箔之與積層樹脂基板之側相反側之極薄銅層側表面設置至少一次樹脂層與電路此2層之步驟，及，形成上述樹脂層及電路此2層後，自上述附載體銅箔剝離上述載體之步驟。
本發明進一步在其他一方面中，是一種印刷配線板之製造方法，其包括以下步驟：在由本發明之方法製造之積層體、或本發明之積層體之任一個或兩個面設置至少一次樹脂層與電路此2層之步驟，及，形成上述樹脂層及電路此2層後，自構成上述積層體之附載體銅箔剝離上述載體或上述極薄銅層之步驟。
本發明進一步在其他一方面中，是一種電子機器之製造方法，其是使用由本發明之方法製造之印刷配線板而製造電子機器。
根據本發明，可提供一種電路形成性良好之附載體銅箔。
圖1之A~C是使用本發明之附載體銅箔之印刷配線板之製造方法之具體例中之鍍敷電路‧去除阻劑之步驟之配線板剖面之模式圖。
圖2之D~F是使用本發明之附載體銅箔之印刷配線板之製造方法之具體例中之積層樹脂及第2層附載體銅箔直至雷射打孔之步驟之配線板剖面模式圖。
圖3之G~I是使用本發明之附載體銅箔之印刷配線板之製造方法之具體例中之自通孔填充直至剝離第1層載體之步驟之配線板剖面模式圖。
圖4之J~K是使用本發明之附載體銅箔之印刷配線板之製造方法之具體例中之自快速蝕刻直至形成凸塊與銅柱之步驟之配線板剖面模式圖。
圖5是實施例4之極薄銅層之與厚度方向平行之剖面之剖面圖。
圖6是實施例13之極薄銅層之與厚度方向平行之剖面之剖面圖。
<附載體銅箔>
本發明之附載體銅箔依序具有載體、中間層、極薄銅層。附載體銅箔自身之使用方法對業者而言眾所周知，例如可將極薄銅層之表面貼合於紙基材酚樹脂、紙基材環氧樹脂、合成纖維布基材環氧樹脂、玻璃布‧紙複合基材環氧樹脂、玻璃布‧玻璃不織布複合基材環氧樹脂及玻璃布基材環氧樹脂、聚酯膜、聚醯亞胺膜等絕緣基板進行熱壓接後，剝離載體，將黏接於絕緣基板之極薄銅層蝕刻成作為目標之導體圖案，最終製造印刷配線板。
<載體>
可用於本發明之載體典型而言為金屬箔或樹脂膜，例如以銅箔、銅合金箔、鎳箔、鎳合金箔、鐵箔、鐵合金箔、不銹鋼箔、鋁箔、鋁合金箔、絕緣樹脂膜、聚醯亞胺膜、LCP(液晶聚合物)膜、氟樹脂膜、聚對苯二甲酸乙二酯(PET)膜、聚丙烯(PP)膜、聚醯胺膜、聚醯胺醯亞胺膜之形態而提供。
可用於本發明之載體典型而言，以壓延銅箔或電解銅箔之形態而提供。一般而言，電解銅箔是由硫酸銅鍍浴在鈦或不銹鋼滾筒上電解析出銅而製造，壓延銅箔是利用壓延輥重複塑性加工及熱處理而製造。作為銅箔之材料，也可除精銅(JIS H3100合金編號C1100)或無氧銅(JIS H3100合金編號C1020或JIS H3510合金編號C1011)之高純度之銅外，例如使用含Sn銅、含Ag銅、添加Cr、Zr或Mg等之銅合金、添加Ni及Si等之卡遜系銅合金之銅合金。此外，本說明書中，單獨使用用語“銅箔”時，也包含銅合金箔。
關於可用於本發明之載體之厚度，也無特別限制，只要適當調節為在實現作為載體之功能之方面適合之厚度即可，例如可設為5μm以上。但是，若過厚，則生產成本提高，故而一般而言優選為35μm以下。因此，載體之厚度典型而言為8~70μm，更典型而言為12~70μm，更典型而言為18~35μm。而且，就降低原料成本之觀點而言，優選為載體之厚度較小。因此，載體之厚度典型而言為5μm以上35μm以下，優選為5μm以上18μm以下，優選為5μm以上12μm以下，優選為5μm以上11μm以下，優選為5μm以上10μm以下。此外，在載體之厚度較小 之情況下，載體在通箔時易於產生折皺。為了防止折皺之產生，例如較為有效之是使附載體銅箔製造裝置之搬送輥平滑，或縮短搬送輥與其之後之搬送輥之距離。此外，作為印刷配線板之製造方法之一之埋入工法(埋入工法(Embedded Process))使用附載體銅箔之情況下，必須使載體之剛性較高。因此，在用於埋入工法之情況下，載體之厚度優選為18μm以上300μm以下，優選為25μm以上150μm以下，優選為35μm以上100μm以下，進一步優選為35μm以上70μm以下。
此外，也可在載體之與設置極薄銅層之側之表面相反側之表面設置粗化處理層。該粗化處理層可使用公知之方法而設置，也可由下述粗化處理而設置。在載體之與設置極薄銅層之側之表面相反側之表面設置粗化處理層，具有將載體自具有該粗化處理層之表面側積層於樹脂基板等支持體時，載體及樹脂基板難以剝離之優點。
<中間層>
在載體之單面或兩面上設置中間層。可在載體與中間層之間設置其他層。本發明所使用之中間層只要為附載體銅箔積層於絕緣基板之積層步驟前，自載體難以剝離極薄銅層，另一方面，積層於絕緣基板之步驟後可自載體剝離極薄銅層之構成，則無特別限定。例如，本發明之附載體銅箔之中間層可包含選自由Cr、Ni、Co、Fe、Mo、Ti、W、P、Cu、Al、Zn、該等之合金、該等之水合物、該等之氧化物、有機物所組成之群中之一種或二種以上。而且，中間層可為複數個層。
而且，例如，中間層可藉由由載體側形成由選自由Cr、Ni、Co、Fe、 Mo、Ti、W、P、Cu、Al、Zn構成之元素群中之一種元素之單一金屬層，或者由選自由Cr、Ni、Co、Fe、Mo、Ti、W、P、Cu、Al、Zn構成之元素群中之一種或二種以上之元素所組成之合金層或有機物層，在其上形成由選自由Cr、Ni、Co、Fe、Mo、Ti、W、P、Cu、Al、Zn構成之元素群中之一種或二種以上之元素之水合物或氧化物之層或由選自由Cr、Ni、Co、Fe、Mo、Ti、W、P、Cu、Al、Zn構成之元素群中之一種元素之單一金屬層，或者由選自由Cr、Ni、Co、Fe、Mo、Ti、W、P、Cu、Al、Zn構成之元素群中之一種或二種以上之元素所組成之合金層而構成。
僅在單面設置中間層之情況下，優選為在載體之相反面設置Ni鍍敷層等防銹層。此外，利用鉻酸鹽處理或鉻酸鋅處理或鍍敷處理設置中間層之情況下，認為有鉻或鋅等附著之金屬之一部分成為水合物或氧化物之情況。
而且，例如中間層可在載體上依序積層鎳、鎳-磷合金或鎳-鈷合金、及鉻而構成。鎳與銅之黏接力較鉻與銅之黏接力更高，故而剝離極薄銅層時，在極薄銅層與鉻之介面剝離。而且，期待中間層之鎳防止銅成分自載體擴散至極薄銅層之障壁效果。中間層之鎳之附著量優選為100μg/dm2以上40000μg/dm2以下，更優選為100μg/dm2以上4000μg/dm2以下，更優選為100μg/dm2以上2500μg/dm2以下，更優選為100μg/dm2以上未達1000μg/dm2，中間層之鉻之附著量優選為5μg/dm2以上100μg/dm2以下。僅單面設置中間層之情況下，優選為在載體之相反面設置Ni鍍敷層等防銹層。
<極薄銅層>
在中間層上設置極薄銅層。可在中間層與極薄銅層之間設置其他層。 極薄銅層可藉由利用硫酸銅、吡咯啉酸銅、胺基磺酸銅、氰化銅等電解浴之電氣鍍敷而形成，基於能夠在通常之電解銅箔使用，且能夠以高電流密度形成銅箔之原因，優選為硫酸銅浴。極薄銅層之厚度並無特別限制，通常薄於載體，例如為12μm以下。典型而言為0.1~12μm，更典型而言為0.5~12μm，更典型而言為1~5μm，進一步典型而言為1.5~5μm，進一步典型而言為2~5μm。此外，可在載體之兩面設置極薄銅層。
可使用本發明之附載體銅箔而製作積層體(覆銅積層體等)。作為該積層體，例如可為依“極薄銅層/中間層/載體/樹脂或預浸體”之順序積層之構成，也可為依“載體/中間層/極薄銅層/樹脂或預浸體”之順序積層之構成，也可為依“極薄銅層/中間層/載體/樹脂或預浸體/載體/中間層/極薄銅層”之順序積層之構成，也可為依“極薄銅層/中間層/載體/樹脂或預浸體/樹脂或預浸體/載體/中間層/極薄銅層”之順序積層之構成，也可為依“載體/中間層/極薄銅層/樹脂或預浸體/極薄銅層/中間層/載體”之順序積層之構成。上述樹脂或預浸體可為下述樹脂層，可包含下述樹脂層所使用之樹脂、樹脂硬化劑、化合物、硬化促進劑、介電體、反應觸媒、交聯劑、聚合物、預浸體、骨架材等。此外，附載體銅箔在俯視時，可小於樹脂或預浸體。
<極薄銅層側表面之十點平均粗糙度Rz>
本發明之附載體銅箔將極薄銅層側表面之十點平均粗糙度Rz(JIS B0601 1994)控制為0.1~2.0μm。利用此種構成，提高將該極薄銅層側表面化學蝕刻時之均勻性，電路形成性良好。若極薄銅層側表面之十點平均 粗糙度Rz未達0.1μm，則與乾燥膜等樹脂之密接性劣化。而且，若極薄銅層側表面之十點平均粗糙度Rz超過2.0μm，則化學蝕刻之均勻性劣化。極薄銅層側表面之十點平均粗糙度Rz優選為0.11~1.9μm，更優選為0.12~1.8μm，進一步更優選為0.13~1.7μm，進一步更優選為0.15~1.6μm。
<極薄銅層之厚度方向之每單位剖面積之晶粒個數>
本發明在一方面中，將極薄銅層之厚度方向之每單位剖面積之晶粒個數控制為0.1~5個/μm2。利用此種構成，提高將該極薄銅層側表面化學蝕刻時之均勻性，電路形成性良好。若極薄銅層之厚度方向之每單位剖面積之晶粒個數未達0.1個/μm2，則晶界極端減少，故而極薄銅層難以化學蝕刻，極薄銅層之化學蝕刻之速度降低，生產性降低。而且，若極薄銅層之厚度方向之每單位剖面積之晶粒個數超過5個/μm2，則產生局部晶界較多存在之部位，故而產生極薄銅層容易化學蝕刻之部位及難以化學蝕刻之部位，化學蝕刻之均勻性劣化。極薄銅層之厚度方向之每單位剖面積之晶粒個數優選為0.2~4.8個/μm2，更優選為0.3~4.5個/μm2，進一步更優選為0.4~4.0個/μm2，進一步更優選為0.4~3.8個/μm2，進一步更優選為0.5~3.5個/μm2，進一步更優選為0.5~3.0個/μm2，優選為1.15個/μm2以下。
<構成極薄銅層之晶粒之與極薄銅層之板厚方向平行之方向之剖面之平均粒徑>
本發明在其他一方面中，優選為構成極薄銅層之晶粒之與極薄銅層之板厚方向平行之方向之剖面之平均粒徑控制為0.5~6.0μm。利用此種構 成，更提高將該極薄銅層側表面化學蝕刻時之均勻性，電路形成性更良好。若構成極薄銅層之晶粒之與極薄銅層之板厚方向平行之方向之剖面之平均粒徑未達0.5μm，則在存在較多晶界之極薄銅層局部產生易於化學蝕刻之部位及難以化學蝕刻之部位，有化學蝕刻之均勻性劣化之擔憂。而且，若構成極薄銅層之晶粒之與極薄銅層之板厚方向平行之方向之剖面之平均粒徑超過6.0μm，則晶界極端減少，因此極薄銅層難以化學蝕刻，極薄銅層之化學蝕刻之速度降低，有生產性降低之擔憂。構成極薄銅層之晶粒之與極薄銅層之板厚方向平行之方向之剖面之平均粒徑優選為0.6~5.8μm，更優選為0.7~5.6μm，更優選為0.8~5.6μm，更優選為1.0~5.6μm，進一步更優選為1.0~5.3μm。
本發明之上述極薄銅層之厚度方向之每單位剖面積之晶粒個數、構成極薄銅層之晶粒之與極薄銅層之板厚方向平行之方向之剖面之平均粒徑、及十點平均粗糙度Rz之控制如以下般，可藉由在載體形成中間層後，在載體之中間層側表面使用下述組成之鍍敷液，利用下述鍍敷條件形成極薄銅層而控制。
(極薄銅層形成用鍍敷液組成)
‧銅濃度：110~150g/L
若鍍敷液之銅濃度未達110g/L，則銅離子濃度之供給降低，晶粒之成長速度下降，有時晶粒個數過大，或者有時晶粒徑過小。而且，若鍍敷液之銅濃度超過150g/L，則在銅箔表面附著硫酸銅之結晶，有時在表面產生污垢或傷痕。
‧硫酸濃度：50~70g/L
若鍍敷液之硫酸濃度超過70g/L，則有電解液之黏度增高，銅離子之物質移動流速減小，難以析出銅離子，形成大量較小之晶粒，晶粒個數增高之情況。
‧氯濃度(可不添加)：60~120質量ppm
‧膠濃度(可不添加)：與氯一起添加之情況下為5~12質量ppm，不存在氯之情況下為1~2質量ppm
‧雙(3-磺丙基)二硫化物(SPS，可不添加)：50~100質量ppm
‧胺化合物(可不添加)：50~100質量ppm
由下述式(1)所示之胺化合物(式中，R1及R2選自由羥烷基、醚基、芳香族基、芳香族取代烷基、不飽和烴基、烷基所組成之一群中)。
(極薄銅層形成用鍍敷條件)
‧電解液溫度：65~90℃
‧電流密度：25~70A/dm2
‧電解液線流速：3.5~8.0m/秒
<粗化處理及其他表面處理>
在極薄銅層之表面，例如為了使與絕緣基板之密接性良好等，也可藉由實施粗化處理而設置粗化處理層。粗化處理例如可藉由利用銅或銅合金形成粗化粒子而進行。粗化處理可為微細。粗化處理層可為由選自由銅、鎳、磷、鎢、砷、鉬、鉻、鈦、鐵、釩、鈷及鋅組成之群中任一單體或包含任1種以上上述單體之合金所組成之層等。而且，在利用銅或銅合金形成粗化粒子後，也可進一步進行利用鎳、鈷、銅、鋅之單體或合金等設置二次粒子或三次粒子之粗化處理。其後，可利用鎳、鈷、銅、鋅、錫、鉬、鎢、磷、砷、鉻、釩、鈦、鋁、金、銀、鉑族元素、鐵、鉭之單體及/或合金及/或氧化物及/或氮化物及/或矽化物等形成耐熱層或防銹層，也可進一步在其表面實施鉻酸鹽處理、矽烷偶合處理等處理。或可不進行粗化處理，利用鎳、鈷、銅、鋅、錫、鉬、鎢、磷、砷、鉻、釩、鈦、鋁、金、銀、鉑族元素、鐵、鉭之單體及/或合金及/或氧化物及/或氮化物及/或矽化物等形成耐熱層或防銹層，進一步在其表面實施鉻酸鹽處理、矽烷偶合處理等處理。即，可在粗化處理層之表面形成選自由耐熱層、防銹層、鉻酸鹽處理層及矽烷偶合處理層所組成之群中之1種以上之層，可在極薄銅層之表面形成選自由耐熱層、防銹層、鉻酸鹽處理層及矽烷偶合處理層所組成之群中之1種以上之層。此外，上述耐熱層、防銹層、鉻酸鹽處理層、矽烷偶合處理層可分別由複數個層形成(例如2層以上、3層以上等)。
例如，作為粗化處理之銅-鈷-鎳合金鍍敷可利用電解鍍敷，以形成附著量為15~40mg/dm2之銅-100~3000μg/dm2之鈷-100~1500 μg/dm2之鎳之3元系合金層之方式而實施。在Co附著量未達100μg/dm2時，有時耐熱性變差，蝕刻性變差。若Co附著量超過3000μg/dm2，則在必須考慮磁性影響之情況下，不佳，有時產生蝕刻斑，而且，耐酸性及耐化學品性變差。若Ni附著量未達100μg/dm2，則有時耐熱性變差。另一方面，若Ni附著量超過1500μg/dm2，則有時蝕刻殘留增多。優選之Co附著量為1000~2500μg/dm2，優選之鎳附著量為500~1200μg/dm2。此處，所謂蝕刻斑意指由氯化銅蝕刻之情況下，Co不溶解而殘留，並且所謂蝕刻殘留意指由氯化銨進行鹼蝕刻之情況下，Ni不溶解而殘留。
用以形成此種3元系銅-鈷-鎳合金鍍敷之通常之浴及鍍敷條件之一例如下所述：鍍敷浴組成：Cu 10~20g/L、Co 1~10g/L、Ni 1~10g/L
pH值：1~4
溫度：30~50℃
電流密度Dk：20~30A/dm2
鍍敷時間：1~5秒
所謂上述鉻酸鹽處理層意指利用包含鉻酸酐、鉻酸、二鉻酸、鉻酸鹽或二鉻酸鹽之液體進行處理之層。鉻酸鹽處理層可包含Co、Fe、Ni、Mo、Zn、Ta、Cu、Al、P、W、Sn、As及Ti等之元素(可為金屬、合金、氧化物、氮化物、硫化物等任一形態)。作為鉻酸鹽處理層之具體例，可列舉利用鉻酸酐或二鉻酸鉀水溶液進行處理之鉻酸鹽處理層，或利用包含鉻酸酐或二鉻酸鉀及鋅之處理液進行處理之鉻酸鹽處理層等。
上述矽烷偶合處理層可使用公知之矽烷偶合劑而形成，可使用環氧系 矽烷、胺基系矽烷、甲基丙烯醯氧基系矽烷、巰基系矽烷、乙烯系矽烷、咪唑系矽烷、三系矽烷等矽烷偶合劑等而形成。此外，此種矽烷偶合劑可將2種以上混合使用。其中，優選為使用胺基系矽烷偶合劑或環氧系矽烷偶合劑而形成。
而且，可在極薄銅層、粗化處理層、耐熱層、防銹層、矽烷偶合處理層或鉻酸鹽處理層之表面進行國際公開編號WO2008/053878、日本特開2008-111169號、日本專利第5024930號、國際公開編號WO2006/028207、日本專利第4828427號、國際公開編號WO2006/134868、日本專利第5046927號、國際公開編號WO2007/105635、日本專利第5180815號、日本特開2013-19056號所記載之表面處理。
而且，具備載體，及在載體上積層之中間層，及積層於中間層上之極薄銅層之附載體銅箔可在上述極薄銅層上具備粗化處理層，可在上述粗化處理層上具有一個以上選自由耐熱層、防銹層、鉻酸鹽處理層及矽烷偶合處理層所組成之群中之層。
而且，可在上述極薄銅層上具備粗化處理層，可在上述粗化處理層上具備耐熱層、防銹層，可在上述耐熱層、防銹層上具備鉻酸鹽處理層，可在上述鉻酸鹽處理層上具備矽烷偶合處理層。
而且，上述附載體銅箔可在上述極薄銅層上、或上述粗化處理層上、或上述耐熱層、或上述防銹層、或上述鉻酸鹽處理層、或上述矽烷偶合處理層之上具備樹脂層。上述樹脂層可為絕緣樹脂層。
上述樹脂層可為黏接劑，可為黏接用半硬化狀態(B階段)之絕緣樹脂層。所謂半硬化狀態(B階段狀態)是指在其表面用手指觸摸也 無黏著感，可將該絕緣樹脂層重合而保管，進一步包含若接受加熱處理則引起硬化反應之狀態。
而且上述樹脂層可包含熱硬化性樹脂，可為熱塑性樹脂。而且，上述樹脂層可包含熱塑性樹脂。其種類並無特別限定，例如可列舉：包含選自由環氧樹脂、聚醯亞胺樹脂、多官能性氰酸酯化合物、順丁烯二醯亞胺化合物、聚乙烯縮醛樹脂、胺酯樹脂(urethane resin)、聚醚碸(polyethersulphone)、聚醚碸(polyethersulphone)樹脂、芳香族聚醯胺樹脂、芳香族聚醯胺樹脂聚合物、橡膠性樹脂、聚胺、芳香族聚胺、聚醯胺醯亞胺樹脂、橡膠改性環氧樹脂、苯氧基樹脂、羧基改性丙烯腈-丁二烯樹脂、聚苯醚、雙順丁烯二醯亞胺三樹脂、熱硬化性聚苯醚樹脂、異氰酸酯系樹脂、羧酸酐、多元羧酸酐、具有可交聯之官能基之線狀聚合物、聚苯醚樹脂、2,2-雙(4-氰酸酯苯基)丙烷、含磷之酚化合物、環烷酸錳、2,2-雙(4-環氧丙基苯基)丙烷、聚苯醚-氰酸酯系樹脂、矽氧烷改質聚醯胺醯亞胺樹脂、氰基酯樹脂、膦腈系樹脂、橡膠改性聚醯胺醯亞胺樹脂、異戊二烯、氫化型聚丁二烯、聚乙烯丁醛、苯氧、高分子環氧、芳香族聚醯胺、氟樹脂、雙酚、嵌段共聚合聚醯亞胺樹脂及氰酯樹脂之群中之一種以上之樹脂作為優選例。
而且上述環氧樹脂只要為分子內具有2個以上環氧基之環氧樹脂，則可用於電氣‧電子材料用途之環氧樹脂，則可無問題而使用。而且，上述環氧樹脂優選為使用分子內具有2個以上環氧丙基之化合物進行環氧化之環氧樹脂。而且，上述環氧樹脂可將選自由雙酚A型環氧樹脂、雙酚F型環氧樹脂、雙酚S型環氧樹脂、雙酚AD型環氧樹脂、酚醛型環 氧樹脂、甲酚酚醛型環氧樹脂、脂環式環氧樹脂、溴化(brominated)環氧樹脂、苯酚酚醛型環氧樹脂、萘型環氧樹脂、溴化雙酚A型環氧樹脂、鄰甲酚酚醛型環氧樹脂、橡膠改性雙酚A型環氧樹脂、環氧丙基胺型環氧樹脂、三環氧丙基異氰尿酸酯、N,N-二環氧丙基苯胺等環氧丙基胺化合物、四氫鄰苯二甲酸二環氧丙基酯等環氧丙基酯化合物、含磷之環氧樹脂、聯苯型環氧樹脂、聯苯酚醛型環氧樹脂、三羥基苯基甲烷型環氧樹脂、四苯基乙烷型環氧樹脂之群中之1種或2種以上混合使用，或可使用上述環氧樹脂之氫化體或鹵化體。
作為上述含磷之環氧樹脂，可使用公知含有磷之環氧樹脂。而且，上述含磷之環氧樹脂例如優選為以來自分子內具備2個以上環氧基之9,10-二氫-9-氧雜-10-磷雜菲-10-氧化物之衍生物而獲得之環氧樹脂。
上述樹脂層可包含公知樹脂、樹脂硬化劑、化合物、硬化促進劑、介電體(可使用包含無機化合物及/或有機化合物之介電體、包含金屬氧化物之介電體等任意介電體)、反應觸媒、交聯劑、聚合物、預浸體、骨架材等。而且，上述樹脂層可使用例如國際公開編號WO2008/004399號、國際公開編號WO2008/053878、國際公開編號WO2009/084533、日本特開平11-5828號、日本特開平11-140281號、日本專利第3184485號、國際公開編號WO97/02728、日本專利第3676375號、日本特開2000-43188號、日本專利第3612594號、日本特開2002-179772號、日本特開2002-359444號、日本特開2003-304068號、日本專利第3992225、日本特開2003-249739號、日本專利第4136509號、日本特開2004-82687號、日本專利第4025177號、日本特開2004-349654號、日本專利第4286060號、日本特開2005-262506號、日 本專利第4570070號、日本特開2005-53218號、日本專利第3949676號、日本專利第4178415號、國際公開編號WO2004/005588、日本特開2006-257153號、日本特開2007-326923號、日本特開2008-111169號、日本專利第5024930號、國際公開編號WO2006/028207、日本專利第4828427號、日本特開2009-67029號、國際公開編號WO2006/134868、日本專利第5046927號、日本特開2009-173017號、國際公開編號WO2007/105635、日本專利第5180815號、國際公開編號WO2008/114858、國際公開編號WO2009/008471、日本特開2011-14727號、國際公開編號WO2009/001850、國際公開編號WO2009/145179、國際公開編號WO2011/068157、日本特開2013-19056號記載之物質(樹脂、樹脂硬化劑、化合物、硬化促進劑、介電體、反應觸媒、交聯劑、聚合物、預浸體、骨架材等)及/或樹脂層之形成方法、形成裝置而形成。
將該等樹脂溶解於例如甲基乙基酮(MEK)、甲苯等溶劑而製成樹脂液，將其在上述極薄銅層上或上述耐熱層、防銹層、或上述鉻酸鹽皮膜層、或上述矽烷偶合劑層上，例如利用輥塗布法等而塗布，繼而根據需要進行加熱乾燥除去溶劑而成為B階段狀態。乾燥只要使用例如熱風乾燥爐即可，乾燥溫度只要為100~250℃、優選為130~200℃即可。
具備上述樹脂層之附載體銅箔(附樹脂附載體銅箔)以如下態樣而使用：將該樹脂層重合於基材後對整體進行熱壓接，使該樹脂層熱硬化，繼而剝離載體，使極薄銅層表面露出(當然表面露出為該極薄銅層之中間層側之表面)，在其中形成特定配線圖案。
若使用該附樹脂附載體銅箔，則可減少多層印刷配線基板製 造時之預浸體材之使用片數。並且，可將樹脂層之厚度設為可確保層間絕緣之厚度，或即便不全部使用預浸體材也可製造覆銅積層板。而且此時，也可在基材之表面底漆塗布絕緣樹脂而進一步改善表面之平滑性。
此外，在不使用預浸體材之情況下，節約預浸體材之材料成本，而且積層步驟亦變簡單，故而經濟上較為有利，並且有預浸體材之厚度部分製造之多層印刷配線基板之厚度變薄，可製造1層之厚度為100μm以下之極薄之多層印刷配線基板之優點。
該樹脂層之厚度優選為0.1~80μm。若樹脂層之厚度薄於0.1μm，則黏接力降低，不隔著預浸體材，將該附樹脂附載體銅箔積層於具備內層材之基材時，有時難以確保內層材與電路之間之層間絕緣。
另一方面，若樹脂層之厚度厚於80μm，則在1次塗布步驟中難以形成目標厚度之樹脂層，會花費多餘材料費及工時，故而經濟上不利。進一步，所形成之樹脂層之可撓性較差，因此操作時容易產生龜裂等，而且有時與內層材熱壓接時引起過剩之樹脂流動，難以進行圓滑之積層。
進一步，作為該附樹脂附載體銅箔之另一個製品形態，也可在上述極薄銅層上或上述耐熱層、防銹層、或上述鉻酸鹽處理層、或上述矽烷偶合處理層上利用樹脂層被覆，成為半硬化狀態後，繼而剝離載體，以不存在載體之附樹脂銅箔之形態製造。
進一步，藉由在印刷配線板搭載電子零件類，而完成印刷電路板。在本發明中，“印刷配線板”中也包含如此搭載電子零件類之印刷配線板及印刷電路板及印刷基板。
而且，可使用該印刷配線板而製作電子機器，可使用搭載該電子零件類之印刷電路板而製作電子機器，可使用搭載該電子零件類之印刷基板而製作電子機器。以下，表示幾個使用本發明之附載體銅箔之印刷配線板之製造步驟之例。
本發明之印刷配線板之製造方法之一實施形態中，包括：準備本發明之附載體銅箔及絕緣基板之步驟，積層上述附載體銅箔及絕緣基板之步驟，將上述附載體銅箔及絕緣基板以極薄銅層側與絕緣基板對向之方式積層後，經過剝離上述附載體銅箔之載體之步驟而形成覆銅積層板，其後，利用半加成法、改良型半加成法、部分加成法及減成法之任何方法，形成電路之步驟。絕緣基板也可設定為包含內層電路之基板。
在本發明中，所謂半加成法是指在絕緣基板或銅箔晶籽層上進行較薄之無電解鍍敷，形成圖案後，使用電氣鍍敷及蝕刻而形成導體圖案之方法。
因此，使用半加成法之本發明之印刷配線板之製造方法之一實施形態中，包括：準備本發明之附載體銅箔及絕緣基板之步驟，積層上述附載體銅箔及絕緣基板之步驟，積層上述附載體銅箔及絕緣基板後，剝離上述附載體銅箔之載體之步驟，將剝離上述載體而露出之極薄銅層利用使用酸等腐蝕溶液之蝕刻或等離子等方法而全部除去之步驟，在藉由將上述極薄銅層利用蝕刻除去而露出之上述樹脂設置通孔或/及盲孔之步驟， 對包含上述通孔或/及盲孔之區域進行除膠渣處理之步驟，對包含上述樹脂及上述通孔或/及盲孔之區域設置無電解鍍敷層之步驟，在上述無電解鍍敷層上設置抗鍍敷劑之步驟，對上述抗鍍敷劑進行曝光，其後，除去形成電路之區域之抗鍍敷劑之步驟，在除去上述抗鍍敷劑之形成上述電路之區域設置電解鍍敷層之步驟，除去上述抗鍍敷劑之步驟，利用快速蝕刻等將形成上述電路之區域以外之區域中之無電解鍍敷層除去之步驟。
使用半加成法之本發明之印刷配線板之製造方法之其他一實施形態中，包括：準備本發明之附載體銅箔及絕緣基板之步驟，積層上述附載體銅箔及絕緣基板之步驟，積層上述附載體銅箔及絕緣基板後，剝離上述附載體銅箔之載體之步驟，在剝離上述載體而露出之極薄銅層與上述絕緣樹脂基板設置通孔或/及盲孔之步驟，對包含上述通孔或/及盲孔之區域進行除膠渣處理之步驟，將剝離上述載體而露出之極薄銅層利用使用酸等腐蝕溶液之蝕刻或等離子等方法全部除去之步驟，對包含藉由將上述極薄銅層利用蝕刻等除去而露出之上述樹脂及上述通孔或/及盲孔之區域設置無電解鍍敷層之步驟， 在上述無電解鍍敷層上設置抗鍍敷劑之步驟，對上述抗鍍敷劑進行曝光，其後，除去形成電路之區域之抗鍍敷劑之步驟，對除去上述抗鍍敷劑之形成上述電路之區域設置電解鍍敷層之步驟，除去上述抗鍍敷劑之步驟，以及利用快速蝕刻等將形成上述電路之區域以外之區域之無電解鍍敷層除去之步驟。
在使用半加成法之本發明之印刷配線板之製造方法之其他一實施形態中，包括：準備本發明之附載體銅箔及絕緣基板之步驟，積層上述附載體銅箔及絕緣基板之步驟，積層上述附載體銅箔及絕緣基板後，剝離上述附載體銅箔之載體之步驟，在剝離上述載體而露出之極薄銅層與上述絕緣樹脂基板設置通孔或/及盲孔之步驟，將剝離上述載體而露出之極薄銅層利用使用酸等腐蝕溶液之蝕刻或等離子等方法全部除去之步驟，對包含上述通孔或/及盲孔之區域進行除膠渣處理之步驟，對包含藉由將上述極薄銅層利用蝕刻等除去而露出之上述樹脂及上述通孔或/及盲孔之區域設置無電解鍍敷層之步驟，在上述無電解鍍敷層上設置抗鍍敷劑之步驟，對上述抗鍍敷劑進行曝光，其後，除去形成電路之區域之抗鍍敷劑之步驟， 在除去上述抗鍍敷劑之形成上述電路之區域設置電解鍍敷層之步驟，除去上述抗鍍敷劑之步驟，以及將形成上述電路之區域以外之區域之無電解鍍敷層利用快速蝕刻等而除去之步驟。
使用半加成法之本發明之印刷配線板之製造方法之其他一實施形態中，包括：準備本發明之附載體銅箔及絕緣基板之步驟，積層上述附載體銅箔及絕緣基板之步驟，積層上述附載體銅箔及絕緣基板後，剝離上述附載體銅箔之載體之步驟，將剝離上述載體而露出之極薄銅層利用使用酸等腐蝕溶液之蝕刻或等離子等方法全部除去之步驟，對將上述極薄銅層利用蝕刻除去而露出之上述樹脂之表面設置無電解鍍敷層之步驟，在上述無電解鍍敷層上設置抗鍍敷劑之步驟，對上述抗鍍敷劑進行曝光，其後，除去形成電路之區域之抗鍍敷劑之步驟，對除去上述抗鍍敷劑之形成上述電路之區域設置電解鍍敷層之步驟，除去上述抗鍍敷劑之步驟，以及將形成上述電路之區域以外之區域之無電解鍍敷層及極薄銅層利用快速蝕刻等而除去之步驟。
在本發明中，所謂改良型半加成法是指藉由在絕緣層上積層金屬箔，利用抗鍍敷劑保護非電路形成部，利用電解鍍敷在電路形成部鍍 上厚銅，除去阻劑，利用(快速)蝕刻將上述電路形成部以外之金屬箔除去，而在絕緣層上形成電路之方法。
因此，使用改良型半加成法之本發明之印刷配線板之製造方法之一實施形態中，包括：準備本發明之附載體銅箔及絕緣基板之步驟，積層上述附載體銅箔及絕緣基板之步驟，積層上述附載體銅箔及絕緣基板後，剝離上述附載體銅箔之載體之步驟，在剝離上述載體而露出之極薄銅層與絕緣基板設置通孔或/及盲孔之步驟，對包含上述通孔或/及盲孔之區域進行除膠渣處理之步驟，對包含上述通孔或/及盲孔之區域設置無電解鍍敷層之步驟，在剝離上述載體而露出之極薄銅層表面設置抗鍍敷劑之步驟，設置上述抗鍍敷劑後，利用電解鍍敷形成電路之步驟，除去上述抗鍍敷劑之步驟，以及將藉由除去上述抗鍍敷劑而露出之極薄銅層利用快速蝕刻而除去之步驟。
使用改良型半加成法之本發明之印刷配線板之製造方法之其他一實施形態中，包括：準備本發明之附載體銅箔及絕緣基板之步驟，積層上述附載體銅箔及絕緣基板之步驟，積層上述附載體銅箔及絕緣基板後，剝離上述附載體銅箔之載體之步驟，在剝離上述載體而露出之極薄銅層上設置抗鍍敷劑之步驟， 對上述抗鍍敷劑進行曝光，其後，除去形成電路之區域之抗鍍敷劑之步驟，在除去上述抗鍍敷劑之形成上述電路之區域設置電解鍍敷層之步驟，除去上述抗鍍敷劑之步驟，以及將形成上述電路之區域以外之區域之無電解鍍敷層及極薄銅層利用快速蝕刻等而除去之步驟。
在本發明中，所謂部分加成法是指藉由在設置導體層而成之基板、視需要穿出通孔或導通孔用孔之基板上賦予觸媒核，進行蝕刻而形成導體電路，視需要設置阻焊劑或抗鍍敷劑後，在上述導體電路上，對通孔或導通孔等利用無電解鍍敷處理進行加厚，而製造印刷配線板之方法。
因此，使用部分加成法之本發明之印刷配線板之製造方法之一實施形態中，包括：準備本發明之附載體銅箔及絕緣基板之步驟，積層上述附載體銅箔及絕緣基板之步驟，積層上述附載體銅箔及絕緣基板後，剝離上述附載體銅箔之載體之步驟，在剝離上述載體而露出之極薄銅層與絕緣基板設置通孔或/及盲孔之步驟，對包含上述通孔或/及盲孔之區域進行除膠渣處理之步驟，對包含上述通孔或/及盲孔之區域賦予觸媒核之步驟，在剝離上述載體而露出之極薄銅層表面設置抗蝕劑之步驟，對上述抗蝕劑進行曝光，形成電路圖案之步驟，將上述極薄銅層及上述觸媒核利用使用酸等腐蝕溶液之蝕刻或等離子 等方法除去，形成電路之步驟，除去上述抗蝕劑之步驟，在將上述極薄銅層及上述觸媒核利用使用酸等腐蝕溶液之蝕刻或等離子等之方法除去而露出之上述絕緣基板表面設置阻焊劑或抗鍍敷劑之步驟，以及在未設置上述阻焊劑或抗鍍敷劑之區域設置無電解鍍敷層之步驟。
在本發明中，所謂減成法是指將覆銅積層板上之銅箔之不需要部分利用蝕刻等選擇性地除去，形成導體圖案之方法。
因此，使用減成法之本發明之印刷配線板之製造方法之一實施形態中，包括：準備本發明之附載體銅箔及絕緣基板之步驟，積層上述附載體銅箔及絕緣基板之步驟，積層上述附載體銅箔及絕緣基板後，剝離上述附載體銅箔之載體之步驟，在剝離上述載體而露出之極薄銅層與絕緣基板設置通孔或/及盲孔之步驟，對包含上述通孔或/及盲孔之區域進行除膠渣處理之步驟，在包含上述通孔或/及盲孔之區域設置無電解鍍敷層之步驟，在上述無電解鍍敷層之表面設置電解鍍敷層之步驟，在上述電解鍍敷層或/及上述極薄銅層之表面設置抗蝕劑之步驟，對上述抗蝕劑進行曝光，形成電路圖案之步驟，將上述極薄銅層及上述無電解鍍敷層及上述電解鍍敷層利用使用酸等腐蝕溶液之蝕刻或等離子等之方法而除去，形成電路之步驟，以及 除去上述抗蝕劑之步驟。
使用減成法之本發明之印刷配線板之製造方法之其他一實施形態中，包括：準備本發明之附載體銅箔及絕緣基板之步驟，積層上述附載體銅箔及絕緣基板之步驟，積層上述附載體銅箔及絕緣基板後，剝離上述附載體銅箔之載體之步驟，在剝離上述載體而露出之極薄銅層及絕緣基板設置通孔或/及盲孔之步驟，對包含上述通孔或/及盲孔之區域進行除膠渣處理之步驟，在包含上述通孔或/及盲孔之區域設置無電解鍍敷層之步驟，在上述無電解鍍敷層之表面形成遮罩之步驟，在未形成遮罩之上述無電解鍍敷層之表面設置電解鍍敷層之步驟，在上述電解鍍敷層或/及上述極薄銅層之表面設置抗蝕劑之步驟，對上述抗蝕劑進行曝光，形成電路圖案之步驟，將上述極薄銅層及上述無電解鍍敷層利用使用酸等腐蝕溶液之蝕刻或等離子等之方法而除去，形成電路之步驟，以及除去上述抗蝕劑之步驟。
可不進行設置通孔或/及盲孔之步驟，及其後之除膠渣步驟。
此處，使用附圖詳細說明使用本發明之附載體銅箔之印刷配線板之製造方法之具體例。此外，以此處具有形成粗化處理層之極薄銅層之附載體銅箔為例進行說明，但並不限於此，也可使用具有未形成粗化處理層之極薄銅層之附載體銅箔，同樣進行下述印刷配線板之製造方法。
首先，如圖1-A所示，準備具有在表面形成粗化處理層之極薄銅層之附載體銅箔(第1層)。
其次，如圖1-B所示，在極薄銅層之粗化處理層上塗布阻劑，進行曝光‧顯影，將阻劑蝕刻為特定形狀。
其次，如圖1-C所示，在形成電路用鍍層後，去除阻劑而形成特定形狀之電路鍍層。
其次，如圖2-D所示，以覆蓋電路鍍層之方式(以埋設電路鍍層之方式)在極薄銅層上設置埋入樹脂，積層樹脂層，繼而將其他附載體銅箔(第2層)自極薄銅層側黏接。
其次，如圖2-E所示，自第2層之附載體銅箔剝離載體。
其次，如圖2-F所示，在樹脂層之特定位置進行雷射打孔，使電路鍍層露出形成盲孔。
其次，如圖3-G所示，在盲孔埋入銅而形成通孔。
其次，如圖3-H所示，在通孔上以如上述圖1-B及圖1-C般，形成電路鍍層。
其次，如圖3-I所示，自第1層之附載體銅箔剝離載體。
其次，如圖4-J所示，利用快速蝕刻除去兩表面之極薄銅層，使樹脂層內之電路鍍層之表面露出。
其次，如圖4-K所示，在樹脂層內之電路鍍層上形成凸塊，在該焊料上形成銅柱。以此方式製作使用本發明之附載體銅箔之印刷配線板。
此外，上述印刷配線板之製造方法中，也將“極薄銅層”代替載體，“載體”代替極薄銅層，在附載體銅箔之載體側之表面形成電路，以樹脂 埋入電路，製造印刷配線板。
上述其他附載體銅箔(第2層)可使用本發明之附載體銅箔，可使用先前之附載體銅箔，進一步可使用常用之銅箔。而且，在圖3-H所示之第2層電路上進一步可形成1層或複數層電路，可利用半加成法、減成法、部分加成法或改良型半加成法之任一方法進行該等之電路形成。
根據上述之印刷配線板之製造方法，成為電路鍍層埋入至樹脂層之構成，因此如例如圖4-J所示，利用快速蝕刻除去極薄銅層時，電路鍍層由樹脂層保護，保持其形狀，因此容易形成微細電路。而且，電路鍍層由樹脂層保護，故而提高耐遷移性，良好抑制電路之配線導通。因此，容易形成微細電路。而且，如圖4-J及圖4-K所示，由快速蝕刻除去極薄銅層時，電路鍍層之露出面由樹脂層成為凹起形狀，故而在該電路鍍層上容易形成凸塊，進一步在其上容易形成銅柱，提高製造效率。
此外，埋入樹脂(resin)可使用公知之樹脂、預浸體。例如，可使用使BT(雙順丁烯二醯亞胺三)樹脂或BT樹脂含浸之作為玻璃布之預浸體、Ajinomoto Fine-Techno股份有限公司製造之ABF膜或ABF。而且，上述埋入樹脂(resin)可使用本說明書中記載之樹脂層及/或樹脂及/或預浸體。
而且，上述第一層所使用之附載體銅箔可在該附載體銅箔之表面具有基板或樹脂層。藉由具有該基板或樹脂層而支持第一層所使用之附載體銅箔，難以出現皺痕，故而有提高生產性之優點。此外，上述基板或樹脂層只要有支援上述第一層使用之附載體銅箔之效果，則可使用任何基板或樹脂層。例如作為上述基板或樹脂層，可使用本申請說明書記載之 載體、預浸體、樹脂層或公知之載體、預浸體、樹脂層、金屬板、金屬箔、無機化合物之板、無機化合物之箔、有機化合物之板、有機化合物之箔。而且，可準備具有以基板或樹脂基板或樹脂或預浸體為中心，在該基板或樹脂基板或樹脂或預浸體之兩個表面側以載體/中間層/極薄銅層之順序或極薄銅層/中間層/載體之順序積層附載體銅箔之構成之積層體，將該積層體之附載體銅箔用作圖1-A之上述第一層所使用之附載體銅箔，藉由利用上述印刷配線板之製造方法在該積層體之兩側之附載體銅箔之表面形成電路而製造印刷配線板。此外，本說明書中“電路”為包含配線之概念。
而且，本發明之印刷配線板之製造方法可為包括如下步驟之印刷配線板之製造方法(空心方法)：積層本發明之附載體銅箔之上述極薄銅層側表面或上述載體側表面及樹脂基板之步驟，在與上述樹脂基板積層之極薄銅層側表面或上述載體側表面為相反側之附載體銅箔之表面設置樹脂層與電路此2層至少1次之步驟，及形成上述樹脂層及電路此2層後，自上述附載體銅箔剝離上述載體或上述極薄銅層之步驟。此外，樹脂層及電路此2層可依樹脂層、電路之順序設置，也可依電路、樹脂層之順序設置。關於該空心工法，作為具體例，首先積層本發明之附載體銅箔之極薄銅層側表面或載體側表面與樹脂基板而製造積層體(也稱為覆銅積層板、覆銅積層體)。其後，在與樹脂基板積層之極薄銅層側表面或上述載體側表面為相反側之附載體銅箔之表面形成樹脂層。形成於載體側表面或極薄銅層側表面之樹脂層可進一步自載體側或極薄銅層側積層其他附載體銅箔。而且，可將具有以樹脂基板或樹脂或預浸體為中心，在該樹脂基板或樹脂或預浸體之兩個表面側積層依載體/中間層/極薄銅層之順序或極薄銅層/中 間層/載體之順序積層附載體銅箔之構成之積層體或者以“載體/中間層/極薄銅層/樹脂基板或樹脂或預浸體/載體/中間層/極薄銅層”之順序積層之構成之積層體或以“載體/中間層/極薄銅層/樹脂基板/載體/中間層/極薄銅層”之順序積層之構成之積層體或以“極薄銅層/中間層/載體/樹脂基板/載體/中間層/極薄銅層”之順序積層之構成之積層體用於上述印刷配線板之製造方法(空心工法)。並且，可在該積層體之兩端之極薄銅層或載體露出之表面設置其他樹脂層，進一步設置銅層或金屬層後，對該銅層或金屬層進行加工，從而形成電路或配線。進一步，可將其他樹脂層在該電路或配線上以埋入該電路或配線之方式(以埋設之方式)設置。而且可在該積層體之兩端之極薄銅層或載體露出之表面設置銅或金屬之配線或電路，在該配線或電路上設置其他樹脂層，將該配線或電路由該其他樹脂埋入(可埋設)。其後，可在其他樹脂層上進行電路或配線與樹脂層之形成。而且，可進行1次以上此種電路或配線及樹脂層之形成(增層工法)。並且，此種方式形成之積層體(以下，亦稱為積層體B)，可自載體或極薄銅層剝離各個附載體銅箔之極薄銅層或載體而製作空心基板。此外，製作上述空心基板時，也可使用兩個附載體銅箔，製作後述具有極薄銅層/中間層/載體/載體/中間層/極薄銅層之構成之積層體，或具有載體/中間層/極薄銅層/極薄銅層/中間層/載體之構成之積層體，或具有載體/中間層/極薄銅層/載體/中間層/極薄銅層之構成之積層體，將該積層體用於中心。可在該等積層體(以下，也稱為積層體A)之兩側之極薄銅層或載體之表面設置1次以上樹脂層及電路此2層，設置1次以上樹脂層及電路此2層後，自載體或極薄銅層剝離各個附載體銅箔之極薄銅層或載體而製作空心基板。此外，樹脂層及電 路此2層可依樹脂層、電路之順序設置，也可依電路、樹脂層之順序設置。上述積層體可在極薄銅層之表面、載體之表面、載體與載體之間、極薄銅層與極薄銅層之間、極薄銅層與載體之間具有其他層。其他層可為樹脂基板或樹脂層。此外，本說明書中，“極薄銅層之表面”、“極薄銅層側表面”、“極薄銅層表面”、“載體之表面”、“載體側表面”、“載體表面”、“積層體之表面”、“積層體表面”在極薄銅層、載體、積層體在極薄銅層表面、載體表面、積層體表面具有其他層之情況下，為包含該其他層之表面(最表面)之概念。而且，積層體優選為具有極薄銅層/中間層/載體/載體/中間層/極薄銅層之構成。其原因在於，使用該積層體制作空心基板時，在空心基板側配置極薄銅層，故而使用改良型半加成法在空心基板上容易形成電路。而且，其原因在於，極薄銅層之厚度較薄，故而容易除去該極薄銅層，除去極薄銅層後使用半加成法，容易在空心基板上形成電路。
此外，在本說明書中，未特別記載“積層體A”或“積層體B”之“積層體”表示至少包含積層體A及積層體B之積層體。
此外，上述空心基板之製造方法中，藉由利用樹脂覆蓋附載體銅箔或上述積層體(包含積層體A)之端面之一部分或全部，利用增層方法製造印刷配線板時，可防止化學液浸染構成中間層或積層體之一個附載體銅箔與另一個附載體銅箔之間，可防止化學液浸染引起之極薄銅層與載體之分離或附載體銅箔之腐蝕，可提高良率。作為此處使用之“覆蓋附載體銅箔之端面之一部分或全部之樹脂”或“覆蓋積層體之端面之一部分或全部之樹脂”，可使用可用於樹脂層之樹脂或公知樹脂。而且，上述空 心基板之製造方法中，在附載體銅箔或積層體，在俯視時，可用樹脂或預浸體覆蓋附載體銅箔或積層體之積層部分(載體與極薄銅層之積層部分、或一個附載體銅箔與另一個附載體銅箔之積層部分)之外周之至少一部分。而且，上述空心基板之製造方法形成之積層體(積層體A)可使一對附載體銅箔互相分離地接觸而構成。而且，該附載體銅箔中，在俯視時，可在附載體銅箔或積層體之積層部分(載體與極薄銅層之積層部分、或一個附載體銅箔與另一個附載體銅箔之積層部分)之外周之全體或積層部分之整個面由樹脂或預浸體覆蓋。而且，俯視之情況下，樹脂或預浸體優選為大於附載體銅箔或積層體或積層體之積層部分，優選為具有該樹脂或預浸體積層於附載體銅箔或積層體之兩面，附載體銅箔或積層體由樹脂或預浸體裝袋(包裝)之構成之積層體。藉由設為此種構成，俯視附載體銅箔或積層體時，附載體銅箔或積層體之積層部分由樹脂或預浸體覆蓋，可防止其他構件對該部分之側方向即積層方向自橫方向之碰撞，作為結果，可減少操作中之載體與極薄銅層或附載體銅箔彼此剝離。而且，可藉由不使附載體銅箔或積層體之積層部分之外周露出之方式由樹脂或預浸體覆蓋，而防止上述化學液處理步驟中之化學液對該積層部分之介面之浸入，可防止附載體銅箔之腐蝕或侵蝕。此外，自積層體之一對附載體銅箔分離一個附載體銅箔時，或將附載體銅箔之載體與銅箔(極薄銅層)分離時，由樹脂或預浸體覆蓋之附載體銅箔或積層體之積層部分(載體與極薄銅層之積層部分、或一個附載體銅箔與另一個附載體銅箔之積層部分)由樹脂或預浸體等牢固密接之情況下，有時必須利用切斷等除去該積層部分等。
可自載體側或極薄銅層側，將本發明之附載體銅箔積層於另 一個本發明之附載體銅箔之載體側或極薄銅層側而構成積層體。而且，可為上述一個附載體銅箔之上述載體側表面或上述極薄銅層側表面與上述另一個附載體銅箔之上述載體側表面或上述極薄銅層側表面視需要隔著黏接劑直接積層而獲得之積層體。而且，上述一個附載體銅箔之載體或極薄銅層與上述另一個附載體銅箔之載體或極薄銅層可接合。此處，該“接合”在載體或極薄銅層具有表面處理層之情況下，也包括隔著該表面處理層互相接合之態樣。而且，該積層體之端面之一部分或全部可由樹脂覆蓋。
載體彼此、極薄銅層彼此、載體與極薄銅層、附載體銅箔彼此之積層除單獨重合外，例如可利用以下方法進行。
(a)冶金接合方法：熔融(弧焊、TIG(鎢‧惰性‧氣體)焊接、MIG(金屬‧惰性‧氣體)焊接、電阻焊接、無縫焊接、點焊)、壓接(超音波焊接、摩擦攪拌焊接)、釺焊；(b)機械接合方法：斂縫、利用鉚釘之接合(利用自沖鉚釘之接合、利用鉚釘之接合)、縫接(stitcher)；(c)物理接合方法：黏接劑、(雙面)黏著帶
一個載體之一部分或全部與另一個載體之一部分或全部或極薄銅層之一部分或全部可藉由使用上述接合方法而接合，由此積層一個載體與另一個載體或極薄銅層，製造載體彼此或載體與極薄銅層可分離地接觸而構成之積層體。一個載體與另一個載體或極薄銅層較弱地接合，而積層一個載體與另一個載體或極薄銅層之情況下，即便不除去一個載體與另一個載體或極薄銅層之接合部，也可將一個載體與另一個載體或極薄銅層分離。而且，一個載體與另一個載體或極薄銅層較強地接合之情況下， 利用切斷或化學研磨(蝕刻等)、機械研磨等而除去一個載體與另一個載體或極薄銅層接合之部位，由此可分離一個載體與另一個載體或極薄銅層。
而且，可藉由實施在此種構成之積層體設置樹脂層與電路此2層至少1次之步驟，及至少形成1次上述樹脂層及電路此2層後，自上述積層體之附載體銅箔剝離上述極薄銅層或載體之步驟，而製作不具有核心之印刷配線板。此外，在該積層體之一個或兩個表面可設置樹脂層與電路此2層。此外，樹脂層及電路此2層可依樹脂層、電路之順序設置，也可依電路、樹脂層之順序設置。
上述積層體所使用之樹脂基板、樹脂層、樹脂、預浸體可為本說明書中記載之樹脂層，可包含本說明書中記載之樹脂層所使用之樹脂、樹脂硬化劑、化合物、硬化促進劑、介電體、反應觸媒、交聯劑、聚合物、預浸體、骨架材等。
此外，上述附載體銅箔或積層體在俯視時，可小於樹脂或預浸體或樹脂基板或樹脂層。
【實施例】
以下，利用本發明之實施例對本發明進一步詳細說明，但本發明並非受到該等實施例之任何限定。
(實施例1~13、比較例1~18)
1.附載體銅箔之製作
作為載體，準備厚度35μm之長條之電解銅箔(JX日礦日石金屬公司製造之JTC)及厚度35μm之長條壓延銅箔(JX日礦日石金屬公司製造之 JIS H3100合金編號C1100規格之精銅之箔)。對準備之載體，如以下般設置中間層。對該銅箔(載體)之光亮面，利用以下條件以輥對輥型之連續鍍敷線進行電氣鍍敷，從而形成4000μm/dm2之附著量之Ni層。
‧Ni鍍敷
硫酸鎳：250~300g/L
氯化鎳：35~45g/L
乙酸鎳：10~20g/L
硼酸：15~30g/L
光澤劑：糖精、丁二醇等
十二烷基硫酸鈉：30~100ppm
pH值：4~6
浴溫：50~70℃
電流密度：3~15A/dm2
水洗及酸洗後，繼續藉由在輥對輥型連續鍍敷線上，利用以下條件進行電解鉻酸鹽處理而在Ni層上附著11μg/dm2之附著量之Cr層。
‧電解鉻酸鹽處理
液組成：重鉻酸鉀1~10g/L、鋅0~5g/L
pH值：3~4
液溫：50~60℃
電流密度：0.1~2.6A/dm2
庫侖量：0.5~30As/dm2
此外，對實施例11、12、13以如下方式設置中間層。
‧實施例11
(1)Ni-Mo層(鎳鉬合金鍍敷)
對載體利用以下條件，以輥對輥型連續鍍敷線進行電氣鍍敷，形成3000μg/dm2之附著量之Ni-Mo層。具體之鍍敷條件記於以下。
(液組成)硫酸Ni六水合物：50g/dm3、鉬酸鈉二水合物：60g/dm3、檸檬酸鈉：90g/dm3
(液溫)30℃
(電流密度)1~4A/dm2
(通電時間)3~25秒
‧實施例12
(1)Ni層(Ni鍍敷)
以與實施例1相同之條件形成Ni層。
(2)有機物層(有機物層形成處理)
其次，使(1)中形成之Ni層表面水洗及酸洗後，繼續在下述條件對Ni層表面，霧狀噴出濃度1~30g/L之包含羧基苯并三唑(CBTA)之液溫40℃、pH5之水溶液20~120秒鐘，由此形成有機物層。
‧實施例13
(1)Co-Mo層(鈷鉬合金鍍敷)
藉由對載體，在以下條件以輥對輥型連續鍍敷線進行電氣鍍敷，形成4000μg/dm2之附著量之Co-Mo層。具體之鍍敷條件記於以下。
(液組成)硫酸Co：50g/dm3、鉬酸鈉二水合物：60g/dm3、檸檬酸鈉：90g/dm3
(液溫)30℃
(電流密度)1~4A/dm2
(通電時間)3~25秒
繼而，藉由在輥對輥型連續鍍敷線上，在中間層上，以表1所示之電解液條件，進行電氣鍍敷而形成表1記載之厚度極薄銅層，製造附載體銅箔。
關於實施例1、4、12、比較例1，對由上述方法獲得之附載體銅箔之極薄銅層表面，作為粗化處理等之表面處理，依序進行以下粗化處理、防銹處理、鉻酸鹽處理、及矽烷偶合處理。
‧粗化處理
Cu：5~30g/L(以硫酸銅5水合物而添加)
H2SO4：30~120g/L
W：10mg/L(以鎢酸鈉2水合物而添加)
液溫：30℃
電流密度Dk：20~40A/dm2
時間：4秒
‧防銹處理
Zn：超過0g/L且20g/L以下
Ni：超過0g/L且5g/L以下
pH值：2.5~4.5
液溫：30~50℃
電流密度Dk：超過0A/dm2且1.7A/dm2以下
時間：1秒
Zn附著量：5~250μg/dm2
Ni附著量：5~300μg/dm2
‧鉻酸鹽處理
K2Cr2O7
(Na2Cr2O7或CrO3)：2~10g/L
NaOH或KOH：10~50g/L
ZnO或ZnSO4‧7H2O：0.05~10g/L
pH值：7~13
浴溫：20~80℃
電流密度：0.05~5A/dm2
時間：5~30秒
Cr附著量：10~150μg/dm2
‧矽烷偶合處理
乙烯三乙氧基矽烷水溶液
(乙烯三乙氧基矽烷濃度：0.1~1.4wt%)
pH值：4~5
浴溫：25~60℃
浸漬時間：5~30秒
對如上所述獲得之實施例及比較例之附載體銅箔，利用以下 方法實施各評價。
<十點平均粗糙度(Rz)之測定>
對極薄銅層側表面，使用小阪研究所股份有限公司製造之接觸式粗糙度計Surfcorder SE-3C，依據JIS B0601-1982，在TD方向(寬度方向，與在形成極薄銅層之裝置中搬送載體之方向(MD方向)垂直之方向)測定十點平均粗糙度Rz。以測定基準長度0.8mm、評價長度4mm、臨界值0.25mm、傳送速度0.1mm/秒之條件，改變測定位置，分別進行10次，將10次測定值之平均值設為表面粗糙度(Rz)之值。
<極薄銅層之厚度方向之每單位剖面積之晶粒個數>
對製作之附載體銅箔之與極薄銅層之板厚方向平行之方向之剖面，使用精工電子股份有限公司製造之聚焦離子束加工裝置SMI3050(FIB)，觀察剖面照片。將顏色之濃度或顏色之對比度相同之部位作為一個晶粒而測定。測定倍率及測定視野之大小可根據極薄銅層剖面之晶粒徑而改變。但是，測定視野必須包含極薄銅層之載體側表面之晶粒及與載體側相反側之表面之晶粒。在不同測定視野，測定極薄銅層之載體側表面之晶粒，及極薄銅層之與載體側相反側之表面之晶粒之個數及晶粒徑之情況下，必須使包含極薄銅層之載體側表面之晶粒之測定視野之數，與測定包含極薄銅層之與載體側相反側表面之晶粒之數為相同數。其原因在於，極薄銅層之載體側表面及與載體側相反側之表面，金屬組織之狀態不同。而且，為了評價極薄銅層之金屬組織之平均之狀態，選擇可對合計60個以上之晶粒測定 之測定視野之大小，測定視野之個數。本申請中，進行極薄銅層在其厚度方向全部包含之測定視野中之晶粒個數之測定，及平均晶粒徑之測定。例如，平均晶粒徑為0.7~1.5μm之極薄銅層之情況下，與極薄銅層之厚度方向垂直之方向之長度8μm×厚度之大小設為1視野之大小，在3~4視野進行晶粒個數及平均晶粒徑之測定。
而且，3視野中，進行測定，將晶粒之粒徑之算術平均值視為平均晶粒徑。而且，將3視野中觀察之晶粒之個數之合計值除以測定視野之合計面積之值作為每單位面積(μm2)之晶粒個數。
此外，各個晶粒之粒徑設為圍取該晶粒之圓之最小直徑。
而且，關於測定視野未包含晶粒之全體之晶粒，並不作為晶粒而計數，不包含於個數之測定，而且，也不測定晶粒徑，也不包含於平均晶粒徑之算出。
而且，對極薄銅層之與載體側相反側之表面區域之與板厚方向平行之剖面之每單位剖面積之晶粒個數(個/μm2)，也進行3視野之測定。上述表面區域意指在極薄銅層之與板厚方向平行之剖面中，自極薄銅層之與載體側相反側之表面直至極薄銅層之厚度之50%之區域。
<構成極薄銅層之晶粒之平均晶粒徑>
測定上述“極薄銅層之厚度方向之每單位剖面積之晶粒個數”時獲得之使用FIB之極薄銅層之剖面照片中，使用微軟公司之表計算軟體Excel(註冊商標)，測定“極薄銅層之厚度方向之每單位剖面積之晶粒個數”時計數之各晶粒，描繪圍取各晶粒徑之最小之圓。並且，將其最小圓之直徑 設為該晶粒之晶粒徑。將獲得之各晶粒之晶粒徑算術平均獲得之值設為構成極薄銅層之晶粒之平均晶粒徑。
<化學蝕刻均勻性(電路形成性)>
對附載體銅箔之極薄銅層，作為化學蝕刻液使用MEC股份有限公司製造之CZ-8101，以蝕刻量1μm目標進行化學蝕刻處理後，對與極薄銅層之板厚方向平行之方向之剖面，以FIB觀察剖面照片。此外，該蝕刻量(1μm)是設想抗鍍敷劑之前處理之蝕刻量。並且，在該極薄銅層剖面觀察時，只要極薄銅層厚度之最大厚度與最小厚度之差為0.5μm以下，則評價為○，只要大於0.5μm，則評價為×。
<與乾燥膜之密接性>
如上述化學蝕刻均勻性之評價所記載，關於附載體銅箔，對極薄銅層進行化學蝕刻處理後，自該化學蝕刻側積層於乾燥膜，以220℃，以2小時、20kg/cm2進行加熱壓接。繼而，利用拉伸試驗機拉伸載體側，依據JIS C 6471 8.1，將乾燥膜自附載體銅箔剝離時，測定剝離強度，評價密接性。將剝離強度為0.5kgf/cm以上時評價為○，將未達0.5kgf/cm時評價為×。
<蝕刻速度>
準備6.25cm見方、厚度100μm之下述樹脂基材，將樹脂基材與附載體銅箔，以附載體銅箔之極薄銅層側表面接觸樹脂基材之方式進行積層加壓。積層加壓是以加壓：3MPa、加熱溫度及時間：220℃×2小時之條件進 行。
使用樹脂：三菱氣體化學公司製造之GHPL-830MBT
其次，在藉由自樹脂基材上之附載體銅箔剝離載體而製作之樹脂基材上積層極薄銅層之起動材之極薄銅層，利用以下條件進行蝕刻。
(蝕刻條件)
‧蝕刻形式：噴霧蝕刻
‧噴霧噴嘴：全面圓錐型
‧噴霧壓：0.10MPa
‧蝕刻液溫：30℃
‧蝕刻液組成： H2O2 18g/L
H2SO4 92g/L
Cu 8g/L
添加劑JCU股份有限公司製造FE-830IIW3C適量
蝕刻處理時間：10~300秒
由上述蝕刻處理前後之重量差(蝕刻處理前重量-蝕刻處理後重量)，利用下述式算出極薄銅層之蝕刻量、及極薄銅層之蝕刻速度。
‧極薄銅層之蝕刻量(μm)=重量差(g)÷〔銅密度(8.93g/cm2)÷面積(6.25×6.25cm2)〕×10000
‧極薄銅層之蝕刻速度(μm/s)=上述蝕刻量(μm)÷蝕刻處理時間(s)
此外，在極薄銅層之與載體側相反側設置表面處理層之情況下，在蝕 刻該表面處理層前，結束極薄銅層之蝕刻速度之測定。其原因在於，排除對極薄銅層之蝕刻速度造成之表面處理層之影響。此外，重量測定所使用之精密天秤可測定至小數點以下4位，測定值將第4位四捨五入。此外，將蝕刻速度為0.02μm/s以上設為“○”，將蝕刻速度未達0.02μm/s設為“×”。
試驗條件及試驗結果示於表1及2。
(評價結果)
實施例1~13中，任一者極薄銅層之厚度方向之每單位剖面積之晶粒個數為0.1~5個/μm2，極薄銅層側表面之十點平均粗糙度Rz為0.1~2.0μm，因此化學蝕刻均勻性、與乾燥膜之密接性及蝕刻速度任一項均良好。因此，認為實施例1~13之任一電路形成性良好。
比較例1~18為極薄銅層之厚度方向之每單位剖面積之晶粒個數為0.1~5個/μm2之範圍外，及/或極薄銅層側表面之十點平均粗糙度Rz為0.1~2.0μm之範圍外，因此化學蝕刻均勻性、與乾燥膜之密接性及蝕刻速度之至少任一項不良。因此，認為比較例1~18之任一電路形成性均不良。
圖5表示實施例4之極薄銅層之與厚度方向平行之剖面之剖面圖。圖6表示實施13之極薄銅層之與厚度方向平行之剖面之剖面圖。

Claims (35)

  1. 一種附載體銅箔，其是依序具有載體、中間層、極薄銅層之附載體銅箔，且上述極薄銅層之厚度方向之每單位剖面積之晶粒個數為0.1~5個/μm2，上述極薄銅層側表面之十點平均粗糙度Rz為0.1~2.0μm。
  2. 如申請專利範圍第1項之附載體銅箔，其中，上述極薄銅層側表面之十點平均粗糙度Rz為0.11~1.9μm。
  3. 如申請專利範圍第2項之附載體銅箔，其中，上述極薄銅層側表面之十點平均粗糙度Rz為0.12~1.8μm。
  4. 如申請專利範圍第1項之附載體銅箔，其中，上述極薄銅層之厚度方向之每單位剖面積之晶粒個數為0.2~4.8個/μm2。
  5. 如申請專利範圍第2項之附載體銅箔，其中，上述極薄銅層之厚度方向之每單位剖面積之晶粒個數為0.2~4.8個/μm2。
  6. 如申請專利範圍第3項之附載體銅箔，其中，上述極薄銅層之厚度方向之每單位剖面積之晶粒個數為0.2~4.8個/μm2。
  7. 如申請專利範圍第1項之附載體銅箔，其中，上述極薄銅層之厚度方向之每單位剖面積之晶粒個數為0.3~4.5個/μm2。
  8. 如申請專利範圍第2項之附載體銅箔，其中，上述極薄銅層之厚度方向之每單位剖面積之晶粒個數為0.3~4.5個/μm2。
  9. 如申請專利範圍第3項之附載體銅箔，其中，上述極薄銅層之厚度方向之每單位剖面積之晶粒個數為0.3~4.5個/μm2。
  10. 如申請專利範圍第1至9項中任一項之附載體銅箔，其中，上述極薄銅層之厚度方向之每單位剖面積之晶粒個數為1.15個/μm2以下。
  11. 如申請專利範圍第1至9項中任一項之附載體銅箔，其中，構成上述極薄銅層之晶粒之與上述極薄銅層之板厚方向平行之方向之剖面之平均粒徑為0.5~6.0μm。
  12. 如申請專利範圍第11項之附載體銅箔，其中，構成上述極薄銅層之晶粒之與上述極薄銅層之板厚方向平行之方向之剖面之平均粒徑為0.6~5.8μm。
  13. 如申請專利範圍第12項之附載體銅箔，其中，構成上述極薄銅層之晶粒之與上述極薄銅層之板厚方向平行之方向之剖面之平均粒徑為0.7~5.6μm。
  14. 如申請專利範圍第13項之附載體銅箔，其中，構成上述極薄銅層之晶粒之與上述極薄銅層之板厚方向平行之方向之剖面之平均粒徑為1.0~5.6μm。
  15. 如申請專利範圍第1至9項中任一項之附載體銅箔，其用於製造空心印刷配線板。
  16. 如申請專利範圍第1至9項中任一項之附載體銅箔，其在申請專利範圍第1至9項中任一項之附載體銅箔在載體之一個面具有極薄銅層之情況下，在上述極薄銅層側及上述載體側之至少一個表面、或兩個表面，或者在申請專利範圍第1至9項中任一項之附載體銅箔在載體之兩個面具有極薄銅層之情況下，在該一個或兩個極薄銅層側之表面，具有選自由粗化處理層、耐熱層、防銹層、鉻酸鹽處理層及矽烷偶合處理層所組成之群中之1種以上之層。
  17. 如申請專利範圍第11項之附載體銅箔，其中，申請專利範圍第11項之附載體銅箔在載體之一個面具有極薄銅層之情況下，在上述極薄銅層側及上述載體側之至少一個表面、或兩個表面，或者在申請專利範圍第11項之附載體銅箔在載體之兩個面具有極薄銅層之情況下，在該一個或兩個極薄銅層側之表面，具有選自由粗化處理層、耐熱層、防銹層、鉻酸鹽處理層及矽烷偶合處理層所組成之群中之1種以上之層。
  18. 如申請專利範圍第16項之附載體銅箔，其中，上述粗化處理層是由選自由銅、鎳、磷、鎢、砷、鉬、鉻、鈦、鐵、釩、鈷及鋅所組成之群中任一單體或包含任1種以上上述單體之合金所組成之層。
  19. 如申請專利範圍第16項之附載體銅箔，其中，在選自由上述粗化處理層、上述耐熱層、防銹層、鉻酸鹽處理層及矽烷偶合處理層所組成之群中之1種以上之層上具備樹脂層。
  20. 如申請專利範圍第17項之附載體銅箔，其中，在選自由上述粗化處理層、上述耐熱層、防銹層、鉻酸鹽處理層及矽烷偶合處理層所組成之群中之1種以上之層上具備樹脂層。
  21. 如申請專利範圍第1至9項中任一項之附載體銅箔，其在上述極薄銅層上具備樹脂層。
  22. 一種積層體，其具有申請專利範圍第1至21項中任一項之附載體銅箔。
  23. 一種積層體，其是包含申請專利範圍第1至21項中任一項之附載體銅箔及樹脂之積層體，且上述附載體銅箔之端面之一部或全部由上述樹脂 覆蓋。
  24. 一種積層體，其具有兩個申請專利範圍第1至21項中任一項之附載體銅箔及樹脂，上述兩個附載體銅箔中之一個附載體銅箔之極薄銅層側表面與另一個附載體銅箔之極薄銅層側表面以分別露出之方式設置於樹脂。
  25. 一種積層體，其將一個申請專利範圍第1至21項中任一項之附載體銅箔自上述載體側或上述極薄銅層側積層於另一個申請專利範圍第1至21項中任一項之附載體銅箔之上述載體側或上述極薄銅層側。
  26. 一種印刷配線板之製造方法，其使用申請專利範圍第1至21項中任一項之附載體銅箔而製造印刷配線板。
  27. 一種印刷配線板之製造方法，其包括以下步驟：準備申請專利範圍第1至21項中任一項之附載體銅箔及絕緣基板之步驟，積層上述附載體銅箔及絕緣基板之步驟，及，積層上述附載體銅箔及絕緣基板後，經過剝離上述附載體銅箔之載體之步驟而形成覆銅積層板，其後，利用半加成法、減成法、部分加成法或改良型半加成法之任一種方法形成電路之步驟。
  28. 一種印刷配線板之製造方法，其包括以下步驟：在申請專利範圍第1至21項中任一項之附載體銅箔之上述極薄銅層側表面或上述載體側表面形成電路之步驟，以埋設上述電路之方式在上述附載體銅箔之上述極薄銅層側表面或上述載體側表面形成樹脂層之步驟，形成上述樹脂層後，使上述載體或上述極薄銅層剝離之步驟，及， 藉由使上述載體或上述極薄銅層剝離後，除去上述極薄銅層或上述載體而使形成在上述極薄銅層側表面或上述載體側表面之埋設於上述樹脂層之電路露出之步驟。
  29. 如申請專利範圍第28項之印刷配線板之製造方法，其包括以下步驟：在申請專利範圍第1至21項中任一項之附載體銅箔之上述極薄銅層側表面或上述載體側表面形成電路之步驟，以埋設上述電路之方式在上述附載體銅箔之上述極薄銅層側表面或上述載體側表面形成樹脂層之步驟，在上述樹脂層上形成電路之步驟，在上述樹脂層上形成電路後，使上述載體或上述極薄銅層剝離之步驟，及，藉由使上述載體或上述極薄銅層剝離後，除去上述極薄銅層或上述載體，而使形成在上述極薄銅層側表面或上述載體側表面之埋設於上述樹脂層之電路露出之步驟。
  30. 如申請專利範圍第28項之印刷配線板之製造方法，其包括以下步驟：將申請專利範圍第1至21項中任一項之附載體銅箔自上述載體側積層於樹脂基板之步驟，在上述附載體銅箔之上述極薄銅層側表面形成電路之步驟，以埋設上述電路之方式，在上述附載體銅箔之上述極薄銅層側表面形成樹脂層之步驟，形成上述樹脂層後，使上述載體剝離之步驟，及，藉由剝離上述載體後，除去上述極薄銅層，而使形成在上述極薄銅層 側表面之埋設於上述樹脂層之電路露出之步驟。
  31. 如申請專利範圍第28項之印刷配線板之製造方法，其包括以下步驟：將申請專利範圍第1至21項中任一項之附載體銅箔自上述載體側積層於樹脂基板之步驟，在上述附載體銅箔之上述極薄銅層側表面形成電路之步驟，以埋設上述電路之方式，在上述附載體銅箔之上述極薄銅層側表面形成樹脂層之步驟，在上述樹脂層上形成電路之步驟，在上述樹脂層上形成電路後，剝離上述載體之步驟，及，藉由剝離上述載體後，除去上述極薄銅層，而使形成在上述極薄銅層側表面之埋設於上述樹脂層之電路露出之步驟。
  32. 一種印刷配線板之製造方法，其包括以下步驟：積層申請專利範圍第1至21項中任一項之附載體銅箔之上述極薄銅層側表面或上述載體側表面及樹脂基板之步驟，在上述附載體銅箔之與積層樹脂基板之側相反側之極薄銅層側表面或上述載體側表面設置樹脂層與電路此2層至少1次之步驟，及，形成上述樹脂層及電路此2層後，自上述附載體銅箔剝離上述載體或上述極薄銅層之步驟。
  33. 如申請專利範圍第32項之印刷配線板之製造方法，其包括以下步驟：積層申請專利範圍第1至21項中任一項之附載體銅箔之上述載體側表面及樹脂基板之步驟，在上述附載體銅箔之與積層樹脂基板之側相反側之極薄銅層側表面設 置樹脂層及電路此2層至少1次之步驟，及，形成上述樹脂層及電路之2層後，自上述附載體銅箔剝離上述載體之步驟。
  34. 一種印刷配線板之製造方法，其包括在申請專利範圍第22至25項中任一項之積層體之任一個或兩個面設置樹脂層與電路此2層至少1次之步驟，及，形成上述樹脂層及電路此2層後，自構成上述積層體之附載體銅箔剝離上述載體或上述極薄銅層之步驟。
  35. 一種電子機器之製造方法，其使用申請專利範圍第26至34項中任一項之方法而製造之印刷配線板而製造電子機器。
TW105123744A 2015-07-27 2016-07-27 附載體銅箔、積層體、印刷配線板之製造方法及電子機器之製造方法 TWI617708B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015148173 2015-07-27
JP2016027055A JP6006445B1 (ja) 2015-07-27 2016-02-16 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法

Publications (2)

Publication Number Publication Date
TW201718950A true TW201718950A (zh) 2017-06-01
TWI617708B TWI617708B (zh) 2018-03-11

Family

ID=57123227

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105123744A TWI617708B (zh) 2015-07-27 2016-07-27 附載體銅箔、積層體、印刷配線板之製造方法及電子機器之製造方法

Country Status (6)

Country Link
US (1) US10123433B2 (zh)
JP (1) JP6006445B1 (zh)
KR (1) KR101907261B1 (zh)
CN (1) CN106413268B (zh)
MY (1) MY173569A (zh)
TW (1) TWI617708B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6782561B2 (ja) 2015-07-16 2020-11-11 Ｊｘ金属株式会社 キャリア付銅箔、積層体、積層体の製造方法、プリント配線板の製造方法及び電子機器の製造方法
JP6058182B1 (ja) 2015-07-27 2017-01-11 Ｊｘ金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP6200042B2 (ja) 2015-08-06 2017-09-20 Ｊｘ金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP6190500B2 (ja) 2015-08-06 2017-08-30 Ｊｘ金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP6339636B2 (ja) 2015-08-06 2018-06-06 Ｊｘ金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
WO2019018709A1 (en) * 2017-07-21 2019-01-24 Temple University-Of The Commonwealth System Of Higher Education NEW MULTI-METALLIC CATALYSTS AND ASSOCIATED DEVICES AND METHODS OF USE
US11375624B2 (en) 2018-04-27 2022-06-28 Jx Nippon Mining & Metals Corporation Surface treated copper foil, copper clad laminate, and printed circuit board
CN110923758B (zh) * 2019-12-30 2023-10-27 东莞市斯坦得电子材料有限公司 一种pcb电镀用高缓冲性稳定性镀铜液及其制备方法
JP7512848B2 (ja) 2020-11-02 2024-07-09 大日本印刷株式会社 積層体および積層体の製造方法
CN112911836B (zh) * 2021-01-20 2023-02-28 惠州市煜鑫达科技有限公司 多层电路板生产方法
CN113416986B (zh) * 2021-07-08 2022-10-11 江西柔顺科技有限公司 电解铜箔的制造方法
TWI800448B (zh) * 2022-08-23 2023-04-21 創新服務股份有限公司 磁性電子元件的巨量轉移方法及裝置
US11818849B1 (en) 2023-04-21 2023-11-14 Yield Engineering Systems, Inc. Increasing adhesion of metal-organic interfaces by silane vapor treatment
US11919036B1 (en) 2023-04-21 2024-03-05 Yield Engineering Systems, Inc. Method of improving the adhesion strength of metal-organic interfaces in electronic devices

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5431803A (en) 1990-05-30 1995-07-11 Gould Electronics Inc. Electrodeposited copper foil and process for making same
US6132887A (en) * 1995-06-16 2000-10-17 Gould Electronics Inc. High fatigue ductility electrodeposited copper foil
JP2001068804A (ja) 1999-08-31 2001-03-16 Mitsui Mining & Smelting Co Ltd キャリア箔付電解銅箔及びその電解銅箔の製造方法並びにその電解銅箔を使用した銅張積層板
JP3690962B2 (ja) 2000-04-26 2005-08-31 三井金属鉱業株式会社 キャリア箔付電解銅箔及びそのキャリア箔付電解銅箔の製造方法並びに銅張積層板
JP3261119B2 (ja) 2000-05-16 2002-02-25 三井金属鉱業株式会社 プリント配線板の製造方法
US7026059B2 (en) 2000-09-22 2006-04-11 Circuit Foil Japan Co., Ltd. Copper foil for high-density ultrafine printed wiring boad
JP3973197B2 (ja) 2001-12-20 2007-09-12 三井金属鉱業株式会社 キャリア箔付電解銅箔及びその製造方法
WO2004005588A1 (ja) 2002-07-04 2004-01-15 Mitsui Mining & Smelting Co.,Ltd. キャリア箔付電解銅箔
JP3977790B2 (ja) 2003-09-01 2007-09-19 古河サーキットフォイル株式会社 キャリア付き極薄銅箔の製造方法、及び該製造方法で製造された極薄銅箔、該極薄銅箔を使用したプリント配線板、多層プリント配線板、チップオンフィルム用配線基板
JP4087369B2 (ja) * 2003-11-11 2008-05-21 古河サーキットフォイル株式会社 キャリア付き極薄銅箔、およびプリント配線板
US20050158574A1 (en) 2003-11-11 2005-07-21 Furukawa Circuit Foil Co., Ltd. Ultra-thin copper foil with carrier and printed wiring board using ultra-thin copper foil with carrier
JP4804806B2 (ja) 2005-06-13 2011-11-02 新日鐵化学株式会社 銅張積層板及びその製造方法
JP4429979B2 (ja) 2005-06-29 2010-03-10 古河電気工業株式会社 キャリア付き極薄銅箔及びキャリア付き極薄銅箔の製造方法
KR101135332B1 (ko) 2007-03-15 2012-04-17 닛코킨조쿠 가부시키가이샤 구리전해액 및 그것을 이용하여 얻어진 2층 플렉시블 기판
CN102224281B (zh) * 2008-11-25 2014-03-26 吉坤日矿日石金属株式会社 印刷电路用铜箔
TW201037105A (en) 2009-03-23 2010-10-16 Nippon Mining Co Double layered flexible board, and copper electrolytic liquid for making the same
JP2010006071A (ja) 2009-08-21 2010-01-14 Furukawa Electric Co Ltd:The 表面処理銅箔、キャリア付き極薄銅箔、フレキシブル銅張積層板及びポリイミド系フレキシブルプリント配線板
EP2615196A1 (en) 2010-10-06 2013-07-17 Furukawa Electric Co., Ltd. Copper foil and manufacturing method therefor, copper foil with carrier and manufacturing method therefor, printed circuit board, and multilayer printed circuit board
US20140342178A1 (en) * 2011-06-28 2014-11-20 Furukawa Electric Co., Ltd. Electrolytic copper foil, and circuit board and flexible circuit board using the electrolytic copper foil
CN103121955A (zh) * 2011-11-18 2013-05-29 中国石油化工股份有限公司 醋酸烯丙酯的制备方法
JP5358740B1 (ja) 2012-10-26 2013-12-04 Ｊｘ日鉱日石金属株式会社 キャリア付銅箔、それを用いた銅張積層板、プリント配線板、プリント回路板、及び、プリント配線板の製造方法
JP5358739B1 (ja) * 2012-10-26 2013-12-04 Ｊｘ日鉱日石金属株式会社 キャリア付銅箔、それを用いた銅張積層板、プリント配線板、プリント回路板、及び、プリント配線板の製造方法
JP5352748B1 (ja) 2012-10-26 2013-11-27 Ｊｘ日鉱日石金属株式会社 キャリア付銅箔、それを用いた銅張積層板、プリント配線板、プリント回路板、及び、プリント配線板の製造方法
JP5427943B1 (ja) 2012-11-09 2014-02-26 Ｊｘ日鉱日石金属株式会社 圧延銅箔、表面処理銅箔、積層板及びプリント基板
JP6403969B2 (ja) 2013-03-29 2018-10-10 Ｊｘ金属株式会社 キャリア付銅箔、プリント配線板、銅張積層板、電子機器及びプリント配線板の製造方法
JP6591893B2 (ja) 2013-06-04 2019-10-16 Ｊｘ金属株式会社 キャリア付銅箔、銅張積層板、プリント配線板、電子機器、樹脂層、キャリア付銅箔の製造方法、及びプリント配線板の製造方法
WO2015012327A1 (ja) 2013-07-23 2015-01-29 Jx日鉱日石金属株式会社 表面処理銅箔、キャリア付銅箔、基材、樹脂基材、プリント配線板、銅張積層板及びプリント配線板の製造方法
JP6166614B2 (ja) 2013-07-23 2017-07-19 Ｊｘ金属株式会社 表面処理銅箔、キャリア付銅箔、基材、プリント配線板、プリント回路板、銅張積層板及びプリント配線板の製造方法
JP5758035B2 (ja) 2013-08-20 2015-08-05 Jx日鉱日石金属株式会社 表面処理銅箔及びそれを用いた積層板、プリント配線板、電子機器、並びに、プリント配線板の製造方法
JP6393126B2 (ja) * 2013-10-04 2018-09-19 Ｊｘ金属株式会社 表面処理圧延銅箔、積層板、プリント配線板、電子機器及びプリント配線板の製造方法
JP2015134953A (ja) * 2014-01-17 2015-07-27 Jx日鉱日石金属株式会社 表面処理銅箔、キャリア付銅箔、プリント配線板、プリント回路板、銅張積層板及びプリント配線板の製造方法
JP6367687B2 (ja) 2014-10-30 2018-08-01 Ｊｘ金属株式会社 表面処理銅箔及び積層板
JP6782561B2 (ja) 2015-07-16 2020-11-11 Ｊｘ金属株式会社 キャリア付銅箔、積層体、積層体の製造方法、プリント配線板の製造方法及び電子機器の製造方法
JP6058182B1 (ja) 2015-07-27 2017-01-11 Ｊｘ金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP6339636B2 (ja) 2015-08-06 2018-06-06 Ｊｘ金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP6200042B2 (ja) 2015-08-06 2017-09-20 Ｊｘ金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP6190500B2 (ja) 2015-08-06 2017-08-30 Ｊｘ金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法

Also Published As

Publication number Publication date
US10123433B2 (en) 2018-11-06
CN106413268B (zh) 2019-02-01
TWI617708B (zh) 2018-03-11
US20170034926A1 (en) 2017-02-02
CN106413268A (zh) 2017-02-15
JP2017025406A (ja) 2017-02-02
KR20170013183A (ko) 2017-02-06
MY173569A (en) 2020-02-04
JP6006445B1 (ja) 2016-10-12
KR101907261B1 (ko) 2018-10-11

Similar Documents

Publication Publication Date Title
TWI606153B (zh) Copper foil with carrier, laminated body, manufacturing method of printed wiring board, and manufacturing method of electronic device
TWI617708B (zh) 附載體銅箔、積層體、印刷配線板之製造方法及電子機器之製造方法
JP7356209B2 (ja) 表面処理銅箔、樹脂層付き表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
TWI623422B (zh) Carrier copper foil, laminated body, method for producing laminated body, method for producing printed wiring board, and method for manufacturing electronic device
TWI583269B (zh) Method for manufacturing copper foil, laminated body, printed wiring board, electronic machine and printed wiring board
JP2017193778A (ja) 銅箔、高周波回路用銅箔、キャリア付銅箔、高周波回路用キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
CN108696987B (zh) 表面处理铜箔、附有载体的铜箔、积层体、印刷布线板的制造方法及电子机器的制造方法
KR102067859B1 (ko) 캐리어 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법
TWI641294B (zh) Carrier copper foil, printed wiring board, laminated body, electronic device, and printed wiring board manufacturing method
US20160381806A1 (en) Copper foil with carrier, laminate, printed wiring board, and method of producing electronic devices
JP7033905B2 (ja) 表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
US20160381805A1 (en) Copper foil with carrier, laminate, printed wiring board, and method of producing electronic devices
JP2017088943A (ja) キャリア付銅箔、積層体、積層体の製造方法、プリント配線板の製造方法、及び、電子機器の製造方法
JP2016190323A (ja) キャリア付銅箔、積層体、プリント配線板、電子機器及びプリント配線板の製造方法