CN106413268B - 附载体铜箔、积层体、印刷配线板的制造方法及电子设备的制造方法 - Google Patents

附载体铜箔、积层体、印刷配线板的制造方法及电子设备的制造方法 Download PDF

Info

Publication number
CN106413268B
CN106413268B CN201610600696.0A CN201610600696A CN106413268B CN 106413268 B CN106413268 B CN 106413268B CN 201610600696 A CN201610600696 A CN 201610600696A CN 106413268 B CN106413268 B CN 106413268B
Authority
CN
China
Prior art keywords
carrier
copper
thin layers
copper foil
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610600696.0A
Other languages
English (en)
Other versions
CN106413268A (zh
Inventor
森山晃正
永浦友太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JX Nippon Mining and Metals Corp
Original Assignee
JX Nippon Mining and Metals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JX Nippon Mining and Metals Corp filed Critical JX Nippon Mining and Metals Corp
Publication of CN106413268A publication Critical patent/CN106413268A/zh
Application granted granted Critical
Publication of CN106413268B publication Critical patent/CN106413268B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12431—Foil or filament smaller than 6 mils
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12431—Foil or filament smaller than 6 mils
    • Y10T428/12438—Composite

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Laminated Bodies (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Abstract

本发明公开附载体铜箔、积层体、印刷配线板的制造方法及电子设备的制造方法。具体地，提供一种电路形成性良好的附载体铜箔。一种附载体铜箔，其是依序具有载体、中间层、极薄铜层的附载体铜箔，且极薄铜层的厚度方向的每单位剖面积的晶粒个数为0.1～5个/μm2，极薄铜层侧表面的十点平均粗糙度Rz为0.1～2.0μm。

Description

附载体铜箔、积层体、印刷配线板的制造方法及电子设备的制 造方法
技术领域
本发明涉及一种附载体铜箔、积层体、印刷配线板的制造方法及电子设备的制造方法。
背景技术
印刷配线板在目前半个世纪得到较大的发展，从而今日几乎在全部电子设备上使用。随着近年来电子设备的小型化、高性能化需求的增大，发展搭载零件的高密度安装化或信号的高频化，要求针对印刷配线板的导体图案的微细化(微间距化)或高频对应等，尤其在印刷配线板上放置IC芯片的情况下，要求L(线)/S(间隙)＝20μm/20μm以下的微间距化。
印刷配线板首先以将铜箔与以玻璃环氧基板、BT树脂、聚酰亚胺膜等为主的绝缘基板贴合的覆铜积层体的形式而制造。贴合是使用将绝缘基板与铜箔重合进行加热加压而形成的方法(层压法)、或将作为绝缘基板材料的前驱物的清漆涂布于具有铜箔的被覆层的面上并进行加热·硬化的方法(浇铸法)。
随着微间距化，覆铜积层体所使用的铜箔的厚度也为9μm、进一步为5μm以下等，箔厚不断变薄。然而，若箔厚为9μm以下，则利用上述层压法或浇铸法形成覆铜积层体时操作性极其变差。因此，出现利用有厚度的金属箔作为载体，在其上隔着剥离层形成极薄铜层的附载体铜箔。作为附载体铜箔的通常的使用方法，如专利文献1等所揭示般，将极薄铜层的表面贴合于绝缘基板进行热压接后，将载体隔着剥离层而剥离。
在制作使用附载体铜箔的印刷配线板时，附载体铜箔的典型使用方法是首先将附载体铜箔积层于绝缘基板上后，自极薄铜层将载体剥离。其次，在剥离载体而露出的极薄铜层上设置由光硬化性树脂形成的抗镀敷剂。其次，通过对抗镀敷剂的特定区域进行曝光而使该区域硬化。继而，将非曝光区域的未经硬化的抗镀敷剂除去后，在该抗蚀剂除去区域设置电解镀敷层。其次，通过将经硬化的抗镀敷剂除去，而获得形成电路的绝缘基板，使用该绝缘基板制作印刷配线板。
[先前技术文献]
[专利文献]
[专利文献1]日本专利特开2006-022406号公报
发明内容
[发明所欲解决之课题]
而且，近年来，针对印刷配线板的制作方法，分别根据目的进行各种印刷配线板的开发·利用。例如，利用所谓埋入法制作印刷配线板等电路埋入基板(ETS，Embedded TraceSubstrate)，该埋入法是在附载体铜箔的极薄铜层的表面形成电路镀层，以覆盖该形成的电路镀层的方式(以埋设电路镀层的方式)在极薄铜层上设置埋入树脂而积层树脂层，在树脂层的特定位置进行开孔，使电路镀层露出，形成盲孔，在积层体的复数个层间使电路或配线导通。
电路埋入基板等中，是在极薄铜层上利用铜镀敷形成电路，但此时，为了确保干燥膜(抗镀敷剂)的密接性，在极薄铜层上进行化学蚀刻处理，使极薄铜层表面粗化。此种化学蚀刻处理，由于在露出于极薄铜层表面的晶界附近优先进行，故而根据构成极薄铜层的结晶组织，蚀刻后的厚度变得不均匀，而且，若不均匀性过大，则过剩蚀刻，对电路精度造成不良影响。
因此，本发明的课题在于提供一种电路形成性良好的附载体铜箔。
[解决课题之技术手段]
为了达成所述目的，本发明者重复努力研究，结果发现通过控制极薄铜层的厚度方向的每单位剖面积的晶粒个数、及极薄铜层侧表面的表面粗糙度而提高该电路形成性。
本发明是以所述见解为基础而完成，在一方面，是一种附载体铜箔，其是依序具有载体、中间层、极薄铜层的附载体铜箔，且极薄铜层的厚度方向的每单位剖面积的晶粒个数为0.1～5个/μm2，极薄铜层侧表面的十点平均粗糙度Rz为0.1～2.0μm。
本发明的附载体铜箔在一实施形态中，所述极薄铜层侧表面的十点平均粗糙度Rz为0.11～1.9μm。
本发明的附载体铜箔在其他一实施形态中，所述极薄铜层侧表面的十点平均粗糙度Rz为0.12～1.8μm。
本发明的附载体铜箔进一步在其他一实施形态中，所述极薄铜层的厚度方向的每单位剖面积的晶粒个数为0.2～4.8个/μm2。
本发明的附载体铜箔进一步在其他一实施形态中，所述极薄铜层的厚度方向的每单位剖面积的晶粒个数为0.3～4.5个/μm2。
本发明的附载体铜箔进一步在其他一实施形态中，构成所述极薄铜层的晶粒的与极薄铜层的板厚方向平行的方向的剖面中的平均粒径为0.5～6.0μm。
本发明的附载体铜箔进一步在其他一实施形态中，构成所述极薄铜层的晶粒的与极薄铜层的板厚方向平行的方向的剖面中的平均粒径为0.6～5.8μm。
本发明的附载体铜箔进一步在其他一实施形态中，构成所述极薄铜层的晶粒的与极薄铜层的板厚方向平行的方向的剖面中的平均粒径为0.7～5.6μm。
本发明的附载体铜箔进一步在其他一实施形态中，用于制造空心印刷配线板。
本发明的附载体铜箔进一步在其他一实施形态中，本发明的附载体铜箔在载体的一个面具有极薄铜层的情况下，在所述极薄铜层侧及所述载体侧的至少一个表面、或两个表面，或者，
在本发明的附载体铜箔在载体的两个面具有极薄铜层的情况下，在该一个或两个极薄铜层侧的表面，
具有选自由粗化处理层、耐热层、防锈层、铬酸盐处理层及硅烷偶合处理层所组成的群中的1种以上的层。
本发明的附载体铜箔进一步在其他一实施形态中，所述粗化处理层是由选自由铜、镍、磷、钨、砷、钼、铬、钛、铁、钒、钴及锌所组成的群中的任一单体或包含任1种以上所述单体的合金所组成的层。
本发明的附载体铜箔进一步在其他一实施形态中，在选自由所述粗化处理层、所述耐热层、防锈层、铬酸盐处理层及硅烷偶合处理层所组成的群中的1种以上的层上具备树脂层。
本发明的附载体铜箔进一步在其他一实施形态中，在所述极薄铜层上具备树脂层。
本发明在其他一方面中，是一种积层体，其具有本发明的附载体铜箔。
本发明进一步在其他一方面中，是一种积层体，其是包含本发明的附载体铜箔及树脂的积层体，且所述附载体铜箔的端面的一部分或全部由所述树脂覆盖。
本发明进一步在其他一方面中，是一种积层体，其具有两个本发明的附载体铜箔及树脂，所述两个附载体铜箔中的一个附载体铜箔的极薄铜层侧表面与另一个附载体铜箔的极薄铜层侧表面以分别露出的方式设置于树脂。
本发明进一步在其他一方面中，是一种积层体，其将一个本发明的附载体铜箔自所述载体侧或所述极薄铜层侧积层于另一个本发明的附载体铜箔的所述载体侧或所述极薄铜层侧。
本发明进一步在其他一方面中，是一种印刷配线板的制造方法，其是使用本发明的附载体铜箔而制造印刷配线板。
本发明进一步在其他一方面中，是一种印刷配线板的制造方法，其包括以下步骤：准备本发明的附载体铜箔及绝缘基板的步骤，
积层所述附载体铜箔及绝缘基板的步骤，及，
积层所述附载体铜箔及绝缘基板后，经过剥离所述附载体铜箔的载体的步骤而形成覆铜积层板，
其后，利用半加成法、减成法、部分加成法或改良型半加成法的任一种方法而形成电路的步骤。
本发明进一步在其他一方面中，是一种印刷配线板的制造方法，其包括在本发明的附载体铜箔的所述极薄铜层侧表面或所述载体侧表面形成电路的步骤，
以埋设所述电路的方式在所述附载体铜箔的所述极薄铜层侧表面或所述载体侧表面形成树脂层的步骤，
形成所述树脂层后，剥离所述载体或所述极薄铜层的步骤，及，
通过剥离所述载体或所述极薄铜层后，除去所述极薄铜层或所述载体，而使形成在所述极薄铜层侧表面或所述载体侧表面的埋设于所述树脂层的电路露出的步骤。
本发明的印刷配线板的制造方法在一实施形态中，包括：在本发明的附载体铜箔的所述极薄铜层侧表面或所述载体侧表面形成电路的步骤，
以埋设所述电路的方式在所述附载体铜箔的所述极薄铜层侧表面或所述载体侧表面形成树脂层的步骤，
在所述树脂层上形成电路的步骤，
在所述树脂层上形成电路后，剥离所述载体或所述极薄铜层的步骤，及，
通过剥离所述载体或所述极薄铜层后，除去所述极薄铜层或所述载体，而使形成在所述极薄铜层侧表面或所述载体侧表面的埋设于所述树脂层的电路露出的步骤。
本发明的印刷配线板的制造方法在一实施形态中，包括：将本发明的附载体铜箔自所述载体侧积层于树脂基板的步骤，
在所述附载体铜箔的所述极薄铜层侧表面形成电路的步骤，
以埋设所述电路的方式，在所述附载体铜箔的所述极薄铜层侧表面形成树脂层的步骤，
形成所述树脂层后，剥离所述载体的步骤，及，
通过剥离所述载体后，除去所述极薄铜层，而使形成在所述极薄铜层侧表面的埋设于所述树脂层的电路露出的步骤。
本发明的印刷配线板的制造方法在其他一实施形态中，包括：将本发明的附载体铜箔自所述载体侧积层于树脂基板的步骤，
在所述附载体铜箔的所述极薄铜层侧表面形成电路的步骤，
以埋设所述电路的方式，在所述附载体铜箔的所述极薄铜层侧表面形成树脂层的步骤，
在所述树脂层上形成电路的步骤，
在所述树脂层上形成电路后，剥离所述载体的步骤，及，
通过剥离所述载体后，除去所述极薄铜层，而使形成在所述极薄铜层侧表面的埋设于所述树脂层的电路露出的步骤。
本发明进一步在其他一方面中，是一种印刷配线板的制造方法，其包括以下步骤：积层本发明的附载体铜箔的所述极薄铜层侧表面或所述载体侧表面及树脂基板的步骤，
在所述附载体铜箔的与积层树脂基板的侧相反侧的极薄铜层侧表面或所述载体侧表面设置树脂层与电路至少1次的步骤，及，
在形成所述树脂层及所述电路后，自所述附载体铜箔剥离所述载体或所述极薄铜层的步骤。
本发明的印刷配线板的制造方法进一步在其他一实施形态中，包括：积层本发明的附载体铜箔的所述载体侧表面及树脂基板的步骤，
在所述附载体铜箔的与积层树脂基板的侧相反侧的极薄铜层侧表面设置至少一次树脂层与电路的步骤，及，
形成所述树脂层及所述电路后，自所述附载体铜箔剥离所述载体的步骤。
本发明进一步在其他一方面中，是一种印刷配线板的制造方法，其包括以下步骤：在由本发明的方法制造的积层体、或本发明的积层体的任一个或两个面设置至少一次树脂层与电路的步骤，及，
形成所述树脂层及所述电路后，自构成所述积层体的附载体铜箔剥离所述载体或所述极薄铜层的步骤。
本发明进一步在其他一方面中，是一种电子设备的制造方法，其是使用由本发明的方法制造的印刷配线板而制造电子设备。
[发明的效果]
根据本发明，可提供一种电路形成性良好的附载体铜箔。
附图说明
图1的A～C是使用本发明的附载体铜箔的印刷配线板的制造方法的具体例中的镀敷电路·去除阻剂的步骤的配线板剖面的模式图。
图2的D～F是使用本发明的附载体铜箔的印刷配线板的制造方法的具体例中的积层树脂及第2层附载体铜箔直至激光打孔的步骤的配线板剖面模式图。
图3的G～I是使用本发明的附载体铜箔的印刷配线板的制造方法的具体例中的自通孔填充直至剥离第1层载体的步骤的配线板剖面模式图。
图4的J～K是使用本发明的附载体铜箔的印刷配线板的制造方法的具体例中的自快速蚀刻直至形成凸块与铜柱的步骤的配线板剖面模式图。
图5是实施例4的极薄铜层的与厚度方向平行的剖面的剖面图。
图6是实施例13的极薄铜层的与厚度方向平行的剖面的剖面图。
具体实施方式
＜附载体铜箔＞
本发明的附载体铜箔依序具有载体、中间层、极薄铜层。附载体铜箔自身的使用方法对业者而言众所周知，例如可将极薄铜层的表面贴合于纸基材酚树脂、纸基材环氧树脂、合成纤维布基材环氧树脂、玻璃布·纸复合基材环氧树脂、玻璃布·玻璃不织布复合基材环氧树脂及玻璃布基材环氧树脂、聚酯膜、聚酰亚胺膜等绝缘基板进行热压接后，剥离载体，将粘接于绝缘基板的极薄铜层蚀刻成作为目标的导体图案，最终制造印刷配线板。
＜载体＞
可用于本发明的载体典型而言为金属箔或树脂膜，例如以铜箔、铜合金箔、镍箔、镍合金箔、铁箔、铁合金箔、不锈钢箔、铝箔、铝合金箔、绝缘树脂膜、聚酰亚胺膜、LCP(液晶聚合物)膜、氟树脂膜、聚对苯二甲酸乙二酯(PET)膜、聚丙烯(PP)膜、聚酰胺膜、聚酰胺酰亚胺膜的形态而提供。
可用于本发明的载体典型而言，以压延铜箔或电解铜箔的形态而提供。一般而言，电解铜箔是由硫酸铜镀浴在钛或不锈钢滚筒上电解析出铜而制造，压延铜箔是利用压延辊重复塑性加工及热处理而制造。作为铜箔的材料，也可除精铜(JIS H3100合金编号C1100)或无氧铜(JIS H3100合金编号C1020或JIS H3510合金编号C1011)的高纯度的铜外，例如使用含Sn铜、含Ag铜、添加Cr、Zr或Mg等的铜合金、添加Ni及Si等的卡逊系铜合金的铜合金。此外，本说明书中，单独使用用语“铜箔”时，也包含铜合金箔。
关于可用于本发明的载体的厚度，也无特别限制，只要适当调节为在实现作为载体的功能的方面适合的厚度即可，例如可设为5μm以上。但是，若过厚，则生产成本提高，故而一般而言优选为35μm以下。因此，载体的厚度典型而言为8～70μm，更典型而言为12～70μm，更典型而言为18～35μm。而且，就降低原料成本的观点而言，优选为载体的厚度较小。因此，载体的厚度典型而言为5μm以上35μm以下，优选为5μm以上18μm以下，优选为5μm以上12μm以下，优选为5μm以上11μm以下，优选为5μm以上10μm以下。此外，在载体的厚度较小的情况下，载体在通箔时易于产生折皱。为了防止折皱的产生，例如较为有效的是使附载体铜箔制造装置的搬送辊平滑，或缩短搬送辊与其之后的搬送辊的距离。此外，作为印刷配线板的制造方法之一的埋入工法(埋入工法(Embedded Process))使用附载体铜箔的情况下，必须使载体的刚性较高。因此，在用于埋入工法的情况下，载体的厚度优选为18μm以上300μm以下，优选为25μm以上150μm以下，优选为35μm以上100μm以下，进一步优选为35μm以上70μm以下。
此外，也可在载体的与设置极薄铜层的侧的表面相反侧的表面设置粗化处理层。该粗化处理层可使用公知的方法而设置，也可由下述粗化处理而设置。在载体的与设置极薄铜层的侧的表面相反侧的表面设置粗化处理层，具有将载体自具有该粗化处理层的表面侧积层于树脂基板等支持体时，载体及树脂基板难以剥离的优点。
＜中间层＞
在载体的单面或两面上设置中间层。可在载体与中间层之间设置其他层。本发明所使用的中间层只要为附载体铜箔积层于绝缘基板的积层步骤前，自载体难以剥离极薄铜层，另一方面，积层于绝缘基板的步骤后可自载体剥离极薄铜层的构成，则无特别限定。例如，本发明的附载体铜箔的中间层可包含选自由Cr、Ni、Co、Fe、Mo、Ti、W、P、Cu、Al、Zn、该等的合金、该等的水合物、该等的氧化物、有机物所组成的群中的一种或二种以上。而且，中间层可为复数个层。
而且，例如，中间层可通过由载体侧形成由选自由Cr、Ni、Co、Fe、Mo、Ti、W、P、Cu、Al、Zn构成的元素群中的一种元素的单一金属层，或者由选自由Cr、Ni、Co、Fe、Mo、Ti、W、P、Cu、Al、Zn构成的元素群中的一种或二种以上的元素所组成的合金层或有机物层，在其上形成由选自由Cr、Ni、Co、Fe、Mo、Ti、W、P、Cu、Al、Zn构成的元素群中的一种或二种以上的元素的水合物或氧化物的层或由选自由Cr、Ni、Co、Fe、Mo、Ti、W、P、Cu、Al、Zn构成的元素群中的一种元素的单一金属层，或者由选自由Cr、Ni、Co、Fe、Mo、Ti、W、P、Cu、Al、Zn构成的元素群中的一种或二种以上的元素所组成的合金层而构成。
仅在单面设置中间层的情况下，优选为在载体的相反面设置Ni镀敷层等防锈层。此外，利用铬酸盐处理或铬酸锌处理或镀敷处理设置中间层的情况下，认为有铬或锌等附着的金属的一部分成为水合物或氧化物的情况。
而且，例如中间层可在载体上依序积层镍、镍-磷合金或镍-钴合金、及铬而构成。镍与铜的粘接力较铬与铜的粘接力更高，故而剥离极薄铜层时，在极薄铜层与铬的界面剥离。而且，期待中间层的镍防止铜成分自载体扩散至极薄铜层的障壁效果。中间层的镍的附着量优选为100μg/dm2以上40000μg/dm2以下，更优选为100μg/dm2以上4000μg/dm2以下，更优选为100μg/dm2以上2500μg/dm2以下，更优选为100μg/dm2以上未达1000μg/dm2，中间层的铬的附着量优选为5μg/dm2以上100μg/dm2以下。仅单面设置中间层的情况下，优选为在载体的相反面设置Ni镀敷层等防锈层
＜极薄铜层＞
在中间层上设置极薄铜层。可在中间层与极薄铜层之间设置其他层。极薄铜层可通过利用硫酸铜、吡咯啉酸铜、胺基磺酸铜、氰化铜等电解浴的电气镀敷而形成，基于能够在通常的电解铜箔使用，且能够以高电流密度形成铜箔的原因，优选为硫酸铜浴。极薄铜层的厚度并无特别限制，通常薄于载体，例如为12μm以下。典型而言为0.1～12μm，更典型而言为0.5～12μm，更典型而言为1～5μm，进一步典型而言为1.5～5μm，进一步典型而言为2～5μm。此外，可在载体的两面设置极薄铜层。
可使用本发明的附载体铜箔而制作积层体(覆铜积层体等)。作为该积层体，例如可为依“极薄铜层/中间层/载体/树脂或预浸体”的顺序积层的构成，也可为依“载体/中间层/极薄铜层/树脂或预浸体”的顺序积层的构成，也可为依“极薄铜层/中间层/载体/树脂或预浸体/载体/中间层/极薄铜层”的顺序积层的构成，也可为依“极薄铜层/中间层/载体/树脂或预浸体/树脂或预浸体/载体/中间层/极薄铜层”的顺序积层的构成，也可为依“载体/中间层/极薄铜层/树脂或预浸体/极薄铜层/中间层/载体”的顺序积层的构成。所述树脂或预浸体可为下述树脂层，可包含下述树脂层所使用的树脂、树脂硬化剂、化合物、硬化促进剂、介电体、反应催化剂、交联剂、聚合物、预浸体、骨架材等。此外，附载体铜箔在俯视时，可小于树脂或预浸体。
＜极薄铜层侧表面的十点平均粗糙度Rz＞
本发明的附载体铜箔将极薄铜层侧表面的十点平均粗糙度Rz(JIS B0601 1994)控制为0.1～2.0μm。利用此种构成，提高将该极薄铜层侧表面化学蚀刻时的均匀性，电路形成性良好。若极薄铜层侧表面的十点平均粗糙度Rz未达0.1μm，则与干燥膜等树脂的密接性劣化。而且，若极薄铜层侧表面的十点平均粗糙度Rz超过2.0μm，则化学蚀刻的均匀性劣化。极薄铜层侧表面的十点平均粗糙度Rz优选为0.11～1.9μm，更优选为0.12～1.8μm，进一步更优选为0.13～1.7μm，进一步更优选为0.15～1.6μm。
＜极薄铜层的厚度方向的每单位剖面积的晶粒个数＞
本发明在一方面中，将极薄铜层的厚度方向的每单位剖面积的晶粒个数控制为0.1～5个/μm2。利用此种构成，提高将该极薄铜层侧表面化学蚀刻时的均匀性，电路形成性良好。若极薄铜层的厚度方向的每单位剖面积的晶粒个数未达0.1个/μm2，则晶界极端减少，故而极薄铜层难以化学蚀刻，极薄铜层的化学蚀刻的速度降低，生产性降低。而且，若极薄铜层的厚度方向的每单位剖面积的晶粒个数超过5个/μm2，则产生局部晶界较多存在的部位，故而产生极薄铜层容易化学蚀刻的部位及难以化学蚀刻的部位，化学蚀刻的均匀性劣化。极薄铜层的厚度方向的每单位剖面积的晶粒个数优选为0.2～4.8个/μm2，更优选为0.3～4.5个/μm2，进一步更优选为0.4～4.0个/μm2，进一步更优选为0.4～3.8个/μm2，进一步更优选为0.5～3.5个/μm2，进一步更优选为0.5～3.0个/μm2，优选为1.15个/μm2以下。
＜构成极薄铜层的晶粒的与极薄铜层的板厚方向平行的方向的剖面的平均粒径＞
本发明在其他一方面中，优选为构成极薄铜层的晶粒的与极薄铜层的板厚方向平行的方向的剖面的平均粒径控制为0.5～6.0μm。利用此种构成，更提高将该极薄铜层侧表面化学蚀刻时的均匀性，电路形成性更良好。若构成极薄铜层的晶粒的与极薄铜层的板厚方向平行的方向的剖面的平均粒径未达0.5μm，则在存在较多晶界的极薄铜层局部产生易于化学蚀刻的部位及难以化学蚀刻的部位，有化学蚀刻的均匀性劣化的担忧。而且，若构成极薄铜层的晶粒的与极薄铜层的板厚方向平行的方向的剖面的平均粒径超过6.0μm，则晶界极端减少，因此极薄铜层难以化学蚀刻，极薄铜层的化学蚀刻的速度降低，有生产性降低的担忧。构成极薄铜层的晶粒的与极薄铜层的板厚方向平行的方向的剖面的平均粒径优选为0.6～5.8μm，更优选为0.7～5.6μm，更优选为0.8～5.6μm，更优选为1.0～5.6μm，进一步更优选为1.0～5.3μm。
本发明的所述极薄铜层的厚度方向的每单位剖面积的晶粒个数、构成极薄铜层的晶粒的与极薄铜层的板厚方向平行的方向的剖面的平均粒径、及十点平均粗糙度Rz的控制如以下般，可通过在载体形成中间层后，在载体的中间层侧表面使用下述组成的镀敷液，利用下述镀敷条件形成极薄铜层而控制。
(极薄铜层形成用镀敷液组成)
·铜浓度：110～150g/L
若镀敷液的铜浓度未达110g/L，则铜离子浓度的供给降低，晶粒的成长速度下降，有时晶粒个数过大，或者有时晶粒径过小。而且，若镀敷液的铜浓度超过150g/L，则在铜箔表面附着硫酸铜的结晶，有时在表面产生污垢或伤痕。
·硫酸浓度：50～70g/L
若镀敷液的硫酸浓度超过70g/L，则有电解液的粘度增高，铜离子的物质移动流速减小，难以析出铜离子，形成很多较小的晶粒，晶粒个数增高的情况。
·氯浓度(可不添加)：60～120质量ppm
·胶浓度(可不添加)：与氯一起添加的情况下为5～12质量ppm，不存在氯的情况下为1～2质量ppm
·双(3-磺丙基)二硫化物(SPS，可不添加)：50～100质量ppm
·胺化合物(可不添加)：50～100质量ppm
由下述式(1)所示的胺化合物(式中，R1及R2选自由羟烷基、醚基、芳香族基、芳香族取代烷基、不饱和烃基、烷基所组成的一群中)。
(极薄铜层形成用镀敷条件)
·电解液温度：65～90℃
·电流密度：25～70A/dm2
·电解液线流速：3.5～8.0m/秒
＜粗化处理及其他表面处理＞
在极薄铜层的表面，例如为了使与绝缘基板的密接性良好等，也可通过实施粗化处理而设置粗化处理层。粗化处理例如可通过利用铜或铜合金形成粗化粒子而进行。粗化处理可为微细。粗化处理层可为由选自由铜、镍、磷、钨、砷、钼、铬、钛、铁、钒、钴及锌组成的群中任一单体或包含任1种以上所述单体的合金所组成的层等。而且，在利用铜或铜合金形成粗化粒子后，也可进一步进行利用镍、钴、铜、锌的单体或合金等设置二次粒子或三次粒子的粗化处理。其后，可利用镍、钴、铜、锌、锡、钼、钨、磷、砷、铬、钒、钛、铝、金、银、铂族元素、铁、钽的单体及/或合金及/或氧化物及/或氮化物及/或硅化物等形成耐热层或防锈层，也可进一步在其表面实施铬酸盐处理、硅烷偶合处理等处理。或可不进行粗化处理，利用镍、钴、铜、锌、锡、钼、钨、磷、砷、铬、钒、钛、铝、金、银、铂族元素、铁、钽的单体及/或合金及/或氧化物及/或氮化物及/或硅化物等形成耐热层或防锈层，进一步在其表面实施铬酸盐处理、硅烷偶合处理等处理。即，可在粗化处理层的表面形成选自由耐热层、防锈层、铬酸盐处理层及硅烷偶合处理层所组成的群中的1种以上的层，可在极薄铜层的表面形成选自由耐热层、防锈层、铬酸盐处理层及硅烷偶合处理层所组成的群中的1种以上的层。此外，上述耐热层、防锈层、铬酸盐处理层、硅烷偶合处理层可分别由复数个层形成(例如2层以上、3层以上等)。
例如，作为粗化处理的铜-钴-镍合金镀敷可利用电解镀敷，以形成附着量为15～40mg/dm2的铜-100～3000μg/dm2的钴-100～1500μg/dm2的镍的3元系合金层的方式而实施。在Co附着量未达100μg/dm2时，有时耐热性变差，蚀刻性变差。若Co附着量超过3000μg/dm2，则在必须考虑磁性影响的情况下，不优选，有时产生蚀刻斑，而且，耐酸性及耐化学品性变差。若Ni附着量未达100μg/dm2，则有时耐热性变差。另一方面，若Ni附着量超过1500μg/dm2，则有时蚀刻残留增多。优选的Co附着量为1000～2500μg/dm2，优选的镍附着量为500～1200μg/dm2。此处，所谓蚀刻斑意指由氯化铜蚀刻的情况下，Co不溶解而残留，并且所谓蚀刻残留意指由氯化铵进行碱蚀刻的情况下，Ni不溶解而残留。
用以形成此种3元系铜-钴-镍合金镀敷的通常的浴及镀敷条件的一例如下所述：
镀敷浴组成：Cu 10～20g/L、Co 1～10g/L、Ni 1～10g/L
pH：1～4
温度：30～50℃
电流密度Dk：20～30A/dm2
镀敷时间：1～5秒
所谓所述铬酸盐处理层意指利用包含铬酸酐、铬酸、二铬酸、铬酸盐或二铬酸盐的液体进行处理的层。铬酸盐处理层可包含Co、Fe、Ni、Mo、Zn、Ta、Cu、Al、P、W、Sn、As及Ti等的元素(可为金属、合金、氧化物、氮化物、硫化物等任一形态)。作为铬酸盐处理层的具体例，可列举利用铬酸酐或二铬酸钾水溶液进行处理的铬酸盐处理层，或利用包含铬酸酐或二铬酸钾及锌的处理液进行处理的铬酸盐处理层等。
所述硅烷偶合处理层可使用公知的硅烷偶合剂而形成，可使用环氧系硅烷、胺基系硅烷、甲基丙烯酰氧基系硅烷、巯基系硅烷、乙烯系硅烷、咪唑系硅烷、三嗪系硅烷等硅烷偶合剂等而形成。此外，此种硅烷偶合剂可将2种以上混合使用。其中，优选为使用胺基系硅烷偶合剂或环氧系硅烷偶合剂而形成。
而且，可在极薄铜层、粗化处理层、耐热层、防锈层、硅烷偶合处理层或铬酸盐处理层的表面进行国际公开编号WO2008/053878、日本特开2008-111169号、日本专利第5024930号、国际公开编号WO2006/028207、日本专利第4828427号、国际公开编号WO2006/134868、日本专利第5046927号、国际公开编号WO2007/105635、日本专利第5180815号、日本特开2013-19056号所记载的表面处理。
而且，具备载体，及在载体上积层的中间层，及积层于中间层上的极薄铜层的附载体铜箔可在所述极薄铜层上具备粗化处理层，可在所述粗化处理层上具有一个以上选自由耐热层、防锈层、铬酸盐处理层及硅烷偶合处理层所组成的群中的层。
而且，可在所述极薄铜层上具备粗化处理层，可在所述粗化处理层上具备耐热层、防锈层，可在所述耐热层、防锈层上具备铬酸盐处理层，可在所述铬酸盐处理层上具备硅烷偶合处理层。
而且，所述附载体铜箔可在所述极薄铜层上、或所述粗化处理层上、或所述耐热层、或所述防锈层、或所述铬酸盐处理层、或所述硅烷偶合处理层的上具备树脂层。所述树脂层可为绝缘树脂层。
所述树脂层可为粘接剂，可为粘接用半硬化状态(B阶段)的绝缘树脂层。所谓半硬化状态(B阶段状态)是指在其表面用手指触摸也无粘着感，可将该绝缘树脂层重合而保管，进一步包含若接受加热处理则引起硬化反应的状态。
而且所述树脂层可包含热硬化性树脂，可为热塑性树脂。而且，所述树脂层可包含热塑性树脂。其种类并无特别限定，例如可列举：包含选自由环氧树脂、聚酰亚胺树脂、多官能性氰酸酯化合物、顺丁烯二酰亚胺化合物、聚乙烯缩醛树脂、胺酯树脂(urethaneresin)、聚醚砜(polyethersulphone)、聚醚砜(polyethersulphone)树脂、芳香族聚酰胺树脂、芳香族聚酰胺树脂聚合物、橡胶性树脂、聚胺、芳香族聚胺、聚酰胺酰亚胺树脂、橡胶改性环氧树脂、苯氧基树脂、羧基改性丙烯腈-丁二烯树脂、聚苯醚、双顺丁烯二酰亚胺三嗪树脂、热硬化性聚苯醚树脂、异氰酸酯系树脂、羧酸酐、多元羧酸酐、具有可交联的官能基的线状聚合物、聚苯醚树脂、2,2-双(4-氰酸酯苯基)丙烷、含磷的酚化合物、环烷酸锰、2,2-双(4-缩水甘油基苯基)丙烷、聚苯醚-氰酸酯系树脂、硅氧烷改质聚酰胺酰亚胺树脂、氰基酯树脂、膦腈系树脂、橡胶改性聚酰胺酰亚胺树脂、异戊二烯、氢化型聚丁二烯、聚乙烯丁醛、苯氧、高分子环氧、芳香族聚酰胺、氟树脂、双酚、嵌段共聚合聚酰亚胺树脂及氰酯树脂的群中的一种以上的树脂作为优选例。
而且所述环氧树脂只要为分子内具有2个以上环氧基的环氧树脂，则可用于电气·电子材料用途的环氧树脂，则可无问题而使用。而且，所述环氧树脂优选为使用分子内具有2个以上缩水甘油基的化合物进行环氧化的环氧树脂。而且，所述环氧树脂可将选自由双酚A型环氧树脂、双酚F型环氧树脂、双酚S型环氧树脂、双酚AD型环氧树脂、酚醛型环氧树脂、甲酚酚醛型环氧树脂、脂环式环氧树脂、溴化(brominated)环氧树脂、苯酚酚醛型环氧树脂、萘型环氧树脂、溴化双酚A型环氧树脂、邻甲酚酚醛型环氧树脂、橡胶改性双酚A型环氧树脂、缩水甘油基胺型环氧树脂、三缩水甘油基异氰尿酸酯、N,N-二缩水甘油基苯胺等缩水甘油基胺化合物、四氢邻苯二甲酸二缩水甘油基酯等缩水甘油基酯化合物、含磷的环氧树脂、联苯型环氧树脂、联苯酚醛型环氧树脂、三羟基苯基甲烷型环氧树脂、四苯基乙烷型环氧树脂的群中的1种或2种以上混合使用，或可使用所述环氧树脂的氢化体或卤化体。
作为所述含磷的环氧树脂，可使用公知含有磷的环氧树脂。而且，所述含磷的环氧树脂例如优选为以来自分子内具备2个以上环氧基的9,10-二氢-9-氧杂-10-磷杂菲-10-氧化物的衍生物而获得的环氧树脂。
所述树脂层可包含公知树脂、树脂硬化剂、化合物、硬化促进剂、介电体(可使用包含无机化合物及/或有机化合物的介电体、包含金属氧化物的介电体等任意介电体)、反应催化剂、交联剂、聚合物、预浸体、骨架材等。而且，所述树脂层可使用例如国际公开编号WO2008/004399号、国际公开编号WO2008/053878、国际公开编号WO2009/084533、日本特开平11-5828号、日本特开平11-140281号、日本专利第3184485号、国际公开编号WO97/02728、日本专利第3676375号、日本特开2000-43188号、日本专利第3612594号、日本特开2002-179772号、日本特开2002-359444号、日本特开2003-304068号、日本专利第3992225、日本特开2003-249739号、日本专利第4136509号、日本特开2004-82687号、日本专利第4025177号、日本特开2004-349654号、日本专利第4286060号、日本特开2005-262506号、日本专利第4570070号、日本特开2005-53218号、日本专利第3949676号、日本专利第4178415号、国际公开编号WO2004/005588、日本特开2006-257153号、日本特开2007-326923号、日本特开2008-111169号、日本专利第5024930号、国际公开编号WO2006/028207、日本专利第4828427号、日本特开2009-67029号、国际公开编号WO2006/134868、日本专利第5046927号、日本特开2009-173017号、国际公开编号WO2007/105635、日本专利第5180815号、国际公开编号WO2008/114858、国际公开编号WO2009/008471、日本特开2011-14727号、国际公开编号WO2009/001850、国际公开编号WO2009/145179、国际公开编号WO2011/068157、日本特开2013-19056号记载的物质(树脂、树脂硬化剂、化合物、硬化促进剂、介电体、反应催化剂、交联剂、聚合物、预浸体、骨架材等)及/或树脂层的形成方法、形成装置而形成。
将该等树脂溶解于例如甲基乙基酮(MEK)、甲苯等溶剂而制成树脂液，将其在所述极薄铜层上或所述耐热层、防锈层、或所述铬酸盐皮膜层、或所述硅烷偶合剂层上，例如利用辊涂布法等而涂布，继而根据需要进行加热干燥除去溶剂而成为B阶段状态。干燥只要使用例如热风干燥炉即可，干燥温度只要为100～250℃、优选为130～200℃即可。
具备所述树脂层的附载体铜箔(附树脂附载体铜箔)以如下态样而使用：将该树脂层重合于基材后对整体进行热压接，使该树脂层热硬化，继而剥离载体，使极薄铜层表面露出(当然表面露出为该极薄铜层的中间层侧的表面)，在其中形成特定配线图案。
若使用该附树脂附载体铜箔，则可减少多层印刷配线基板制造时的预浸体材的使用片数。并且，可将树脂层的厚度设为可确保层间绝缘的厚度，或即便不全部使用预浸体材也可制造覆铜积层板。而且此时，也可在基材的表面底漆涂布绝缘树脂而进一步改善表面的平滑性。
此外，在不使用预浸体材的情况下，节约预浸体材的材料成本，而且积层步骤亦变简单，故而经济上较为有利，并且有预浸体材的厚度部分制造的多层印刷配线基板的厚度变薄，可制造1层的厚度为100μm以下的极薄的多层印刷配线基板的优点。
该树脂层的厚度优选为0.1～80μm。若树脂层的厚度薄于0.1μm，则粘接力降低，不隔着预浸体材，将该附树脂附载体铜箔积层于具备内层材的基材时，有时难以确保内层材与电路之间的层间绝缘。
另一方面，若树脂层的厚度厚于80μm，则在1次涂布步骤中难以形成目标厚度的树脂层，会花费多余材料费及工时，故而经济上不利。进一步，所形成的树脂层的可挠性较差，因此操作时容易产生龟裂等，而且有时与内层材热压接时引起过剩的树脂流动，难以进行圆滑的积层。
进一步，作为该附树脂附载体铜箔的另一个制品形态，也可在所述极薄铜层上或所述耐热层、防锈层、或所述铬酸盐处理层、或所述硅烷偶合处理层上利用树脂层被覆，成为半硬化状态后，继而剥离载体，以不存在载体的附树脂铜箔的形态制造。
进一步，通过在印刷配线板搭载电子零件类，而完成印刷电路板。在本发明中，“印刷配线板”中也包含如此搭载电子零件类的印刷配线板及印刷电路板及印刷基板。
而且，可使用该印刷配线板而制作电子设备，可使用搭载该电子零件类的印刷电路板而制作电子设备，可使用搭载该电子零件类的印刷基板而制作电子设备。以下，表示几个使用本发明的附载体铜箔的印刷配线板的制造步骤的例。
本发明的印刷配线板的制造方法的一实施形态中，包括：准备本发明的附载体铜箔及绝缘基板的步骤，积层所述附载体铜箔及绝缘基板的步骤，将所述附载体铜箔及绝缘基板以极薄铜层侧与绝缘基板对向的方式积层后，经过剥离所述附载体铜箔的载体的步骤而形成覆铜积层板，其后，利用半加成法、改良型半加成法、部分加成法及减成法的任何方法，形成电路的步骤。绝缘基板也可设定为包含内层电路的基板。
在本发明中，所谓半加成法是指在绝缘基板或铜箔晶籽层上进行较薄的无电解镀敷，形成图案后，使用电气镀敷及蚀刻而形成导体图案的方法。
因此，使用半加成法的本发明的印刷配线板的制造方法的一实施形态中，包括：准备本发明的附载体铜箔及绝缘基板的步骤，
积层所述附载体铜箔及绝缘基板的步骤，
积层所述附载体铜箔及绝缘基板后，剥离所述附载体铜箔的载体的步骤，
将剥离所述载体而露出的极薄铜层利用使用酸等腐蚀溶液的蚀刻或等离子等方法而全部除去的步骤，
在通过将所述极薄铜层利用蚀刻除去而露出的所述树脂设置通孔或/及盲孔的步骤，
对包含所述通孔或/及盲孔的区域进行除胶渣处理的步骤，
对包含所述树脂及所述通孔或/及盲孔的区域设置无电解镀敷层的步骤。
在所述无电解镀敷层上设置抗镀敷剂的步骤，
对所述抗镀敷剂进行曝光，其后，除去形成电路的区域的抗镀敷剂的步骤，
在除去所述抗镀敷剂的形成所述电路的区域设置电解镀敷层的步骤，
除去所述抗镀敷剂的步骤，
利用快速蚀刻等将形成所述电路的区域以外的区域中的无电解镀敷层除去的步骤。
使用半加成法的本发明的印刷配线板的制造方法的其他一实施形态中，包括：准备本发明的附载体铜箔及绝缘基板的步骤，
积层所述附载体铜箔及绝缘基板的步骤，
积层所述附载体铜箔及绝缘基板后，剥离所述附载体铜箔的载体的步骤，
在剥离所述载体而露出的极薄铜层与所述绝缘树脂基板设置通孔或/及盲孔的步骤，
对包含所述通孔或/及盲孔的区域进行除胶渣处理的步骤，
将剥离所述载体而露出的极薄铜层利用使用酸等腐蚀溶液的蚀刻或等离子等方法全部除去的步骤，
对包含通过将所述极薄铜层利用蚀刻等除去而露出的所述树脂及所述通孔或/及盲孔的区域设置无电解镀敷层的步骤，
在所述无电解镀敷层上设置抗镀敷剂的步骤，
对所述抗镀敷剂进行曝光，其后，除去形成电路的区域的抗镀敷剂的步骤，
对除去所述抗镀敷剂的形成所述电路的区域设置电解镀敷层的步骤，
除去所述抗镀敷剂的步骤，以及
利用快速蚀刻等将形成所述电路的区域以外的区域的无电解镀敷层除去的步骤。
在使用半加成法的本发明的印刷配线板的制造方法的其他一实施形态中，包括：准备本发明的附载体铜箔及绝缘基板的步骤，
积层所述附载体铜箔及绝缘基板的步骤，
积层所述附载体铜箔及绝缘基板后，剥离所述附载体铜箔的载体的步骤，
在剥离所述载体而露出的极薄铜层与所述绝缘树脂基板设置通孔或/及盲孔的步骤，
将剥离所述载体而露出的极薄铜层利用使用酸等腐蚀溶液的蚀刻或等离子等方法全部除去的步骤，
对包含所述通孔或/及盲孔的区域进行除胶渣处理的步骤，
对包含通过将所述极薄铜层利用蚀刻等除去而露出的所述树脂及所述通孔或/及盲孔的区域设置无电解镀敷层的步骤，
在所述无电解镀敷层上设置抗镀敷剂的步骤，
对所述抗镀敷剂进行曝光，其后，除去形成电路的区域的抗镀敷剂的步骤，
在除去所述抗镀敷剂的形成所述电路的区域设置电解镀敷层的步骤，
除去所述抗镀敷剂的步骤，以及
将形成所述电路的区域以外的区域的无电解镀敷层利用快速蚀刻等而除去的步骤。
使用半加成法的本发明的印刷配线板的制造方法的其他一实施形态中，包括：准备本发明的附载体铜箔及绝缘基板的步骤，
积层所述附载体铜箔及绝缘基板的步骤，
积层所述附载体铜箔及绝缘基板后，剥离所述附载体铜箔的载体的步骤，
将剥离所述载体而露出的极薄铜层利用使用酸等腐蚀溶液的蚀刻或等离子等方法全部除去的步骤，
对将所述极薄铜层利用蚀刻除去而露出的所述树脂的表面设置无电解镀敷层的步骤，
在所述无电解镀敷层上设置抗镀敷剂的步骤，
对所述抗镀敷剂进行曝光，其后，除去形成电路的区域的抗镀敷剂的步骤，
对除去所述抗镀敷剂的形成所述电路的区域设置电解镀敷层的步骤，
除去所述抗镀敷剂的步骤，以及
将形成所述电路的区域以外的区域的无电解镀敷层及极薄铜层利用快速蚀刻等而除去的步骤。
在本发明中，所谓改良型半加成法是指通过在绝缘层上积层金属箔，利用抗镀敷剂保护非电路形成部，利用电解镀敷在电路形成部镀上厚铜，除去阻剂，利用(快速)蚀刻将所述电路形成部以外的金属箔除去，而在绝缘层上形成电路的方法。
因此，使用改良型半加成法的本发明的印刷配线板的制造方法的一实施形态中，包括：准备本发明的附载体铜箔及绝缘基板的步骤，
积层所述附载体铜箔及绝缘基板的步骤，
积层所述附载体铜箔及绝缘基板后，剥离所述附载体铜箔的载体的步骤，
在剥离所述载体而露出的极薄铜层与绝缘基板设置通孔或/及盲孔的步骤，
对包含所述通孔或/及盲孔的区域进行除胶渣处理的步骤，
对包含所述通孔或/及盲孔的区域设置无电解镀敷层的步骤，
在剥离所述载体而露出的极薄铜层表面设置抗镀敷剂的步骤，
设置所述抗镀敷剂后，利用电解镀敷形成电路的步骤，
除去所述抗镀敷剂的步骤，以及
将通过除去所述抗镀敷剂而露出的极薄铜层利用快速蚀刻而除去的步骤。
使用改良型半加成法的本发明的印刷配线板的制造方法的其他一实施形态中，包括：准备本发明的附载体铜箔及绝缘基板的步骤，
积层所述附载体铜箔及绝缘基板的步骤，
积层所述附载体铜箔及绝缘基板后，剥离所述附载体铜箔的载体的步骤，
在剥离所述载体而露出的极薄铜层上设置抗镀敷剂的步骤，
对所述抗镀敷剂进行曝光，其后，除去形成电路的区域的抗镀敷剂的步骤，
在除去所述抗镀敷剂的形成所述电路的区域设置电解镀敷层的步骤，
除去所述抗镀敷剂的步骤，以及
将形成所述电路的区域以外的区域的无电解镀敷层及极薄铜层利用快速蚀刻等而除去的步骤。
在本发明中，所谓部分加成法是指通过在设置导体层而成的基板、视需要穿出通孔或导通孔用孔的基板上赋予催化剂核，进行蚀刻而形成导体电路，视需要设置阻焊剂或抗镀敷剂后，在所述导体电路上，对通孔或导通孔等利用无电解镀敷处理进行加厚，而制造印刷配线板的方法。
因此，使用部分加成法的本发明的印刷配线板的制造方法的一实施形态中，包括：准备本发明的附载体铜箔及绝缘基板的步骤，
积层所述附载体铜箔及绝缘基板的步骤，
积层所述附载体铜箔及绝缘基板后，剥离所述附载体铜箔的载体的步骤，
在剥离所述载体而露出的极薄铜层与绝缘基板设置通孔或/及盲孔的步骤，
对包含所述通孔或/及盲孔的区域进行除胶渣处理的步骤，
对包含所述通孔或/及盲孔的区域赋予催化剂核的步骤，
在剥离所述载体而露出的极薄铜层表面设置抗蚀剂的步骤，
对所述抗蚀剂进行曝光，形成电路图案的步骤，
将所述极薄铜层及所述催化剂核利用使用酸等腐蚀溶液的蚀刻或等离子等方法除去，形成电路的步骤，
除去所述抗蚀剂的步骤，
在将所述极薄铜层及所述催化剂核利用使用酸等腐蚀溶液的蚀刻或等离子等的方法除去而露出的所述绝缘基板表面设置阻焊剂或抗镀敷剂的步骤，以及
在未设置所述阻焊剂或抗镀敷剂的区域设置无电解镀敷层的步骤。
在本发明中，所谓减成法是指将覆铜积层板上的铜箔的不需要部分利用蚀刻等选择性地除去，形成导体图案的方法。
因此，使用减成法的本发明的印刷配线板的制造方法的一实施形态中，包括：准备本发明的附载体铜箔及绝缘基板的步骤，
积层所述附载体铜箔及绝缘基板的步骤，
积层所述附载体铜箔及绝缘基板后，剥离所述附载体铜箔的载体的步骤，
在剥离所述载体而露出的极薄铜层与绝缘基板设置通孔或/及盲孔的步骤，
对包含所述通孔或/及盲孔的区域进行除胶渣处理的步骤，
在包含所述通孔或/及盲孔的区域设置无电解镀敷层的步骤，
在所述无电解镀敷层的表面设置电解镀敷层的步骤，
在所述电解镀敷层或/及所述极薄铜层的表面设置抗蚀剂的步骤，
对所述抗蚀剂进行曝光，形成电路图案的步骤，
将所述极薄铜层及所述无电解镀敷层及所述电解镀敷层利用使用酸等腐蚀溶液的蚀刻或等离子等的方法而除去，形成电路的步骤，以及
除去所述抗蚀剂的步骤。
使用减成法的本发明的印刷配线板的制造方法的其他一实施形态中，包括：准备本发明的附载体铜箔及绝缘基板的步骤，
积层所述附载体铜箔及绝缘基板的步骤，
积层所述附载体铜箔及绝缘基板后，剥离所述附载体铜箔的载体的步骤，
在剥离所述载体而露出的极薄铜层及绝缘基板设置通孔或/及盲孔的步骤，
对包含所述通孔或/及盲孔的区域进行除胶渣处理的步骤，
在包含所述通孔或/及盲孔的区域设置无电解镀敷层的步骤，
在所述无电解镀敷层的表面形成遮罩的步骤，
在未形成遮罩的所述无电解镀敷层的表面设置电解镀敷层的步骤，
在所述电解镀敷层或/及所述极薄铜层的表面设置抗蚀剂的步骤，
对所述抗蚀剂进行曝光，形成电路图案的步骤，
将所述极薄铜层及所述无电解镀敷层利用使用酸等腐蚀溶液的蚀刻或等离子等的方法而除去，形成电路的步骤，以及
除去所述抗蚀剂的步骤。
可不进行设置通孔或/及盲孔的步骤，及其后的除胶渣步骤。
此处，使用附图详细说明使用本发明的附载体铜箔的印刷配线板的制造方法的具体例。此外，以此处具有形成粗化处理层的极薄铜层的附载体铜箔为例进行说明，但并不限于此，也可使用具有未形成粗化处理层的极薄铜层的附载体铜箔，同样进行下述印刷配线板的制造方法。
首先，如图1-A所示，准备具有在表面形成粗化处理层的极薄铜层的附载体铜箔(第1层)。
其次，如图1-B所示，在极薄铜层的粗化处理层上涂布阻剂，进行曝光·显影，将阻剂蚀刻为特定形状。
其次，如图1-C所示，在形成电路用镀层后，去除阻剂而形成特定形状的电路镀层。
其次，如图2-D所示，以覆盖电路镀层的方式(以埋设电路镀层的方式)在极薄铜层上设置埋入树脂，积层树脂层，继而将其他附载体铜箔(第2层)自极薄铜层侧粘接。
其次，如图2-E所示，自第2层的附载体铜箔剥离载体。
其次，如图2-F所示，在树脂层的特定位置进行激光打孔，使电路镀层露出形成盲孔。
其次，如图3-G所示，在盲孔埋入铜而形成通孔。
其次，如图3-H所示，在通孔上以如所述图1-B及图1-C般，形成电路镀层。
其次，如图3-I所示，自第1层的附载体铜箔剥离载体。
其次，如图4-J所示，利用快速蚀刻除去两表面的极薄铜层，使树脂层内的电路镀层的表面露出。
其次，如图4-K所示，在树脂层内的电路镀层上形成凸块，在该焊料上形成铜柱。以此方式制作使用本发明的附载体铜箔的印刷配线板。
此外，上述印刷配线板的制造方法中，也将“极薄铜层”代替载体，“载体”代替极薄铜层，在附载体铜箔的载体侧的表面形成电路，以树脂埋入电路，制造印刷配线板。
所述其他附载体铜箔(第2层)可使用本发明的附载体铜箔，可使用先前的附载体铜箔，进一步可使用常用的铜箔。而且，在图3-H所示的第2层电路上进一步可形成1层或复数层电路，可利用半加成法、减成法、部分加成法或改良型半加成法的任一方法进行该等的电路形成。
根据如上述的印刷配线板的制造方法，成为电路镀层埋入至树脂层的构成，因此如例如图4-J所示，利用快速蚀刻除去极薄铜层时，电路镀层由树脂层保护，保持其形状，因此容易形成微细电路。而且，电路镀层由树脂层保护，故而提高耐迁移性，良好抑制电路的配线导通。因此，容易形成微细电路。而且，如图4-J及图4-K所示，由快速蚀刻除去极薄铜层时，电路镀层的露出面由树脂层成为凹起形状，故而在该电路镀层上容易形成凸块，进一步在其上容易形成铜柱，提高制造效率。
此外，埋入树脂(resin)可使用公知的树脂、预浸体。例如，可使用使BT(双顺丁烯二酰亚胺三嗪)树脂或BT树脂含浸的作为玻璃布的预浸体、Ajinomoto Fine-Techno股份有限公司制造的ABF膜或ABF。而且，所述埋入树脂(resin)可使用本说明书中记载的树脂层及/或树脂及/或预浸体。
而且，所述第一层所使用的附载体铜箔可在该附载体铜箔的表面具有基板或树脂层。通过具有该基板或树脂层而支持第一层所使用的附载体铜箔，难以出现皱痕，故而有提高生产性的优点。此外，所述基板或树脂层只要有支持所述第一层使用的附载体铜箔的效果，则可使用任何基板或树脂层。例如作为所述基板或树脂层，可使用本申请说明书记载的载体、预浸体、树脂层或公知的载体、预浸体、树脂层、金属板、金属箔、无机化合物的板、无机化合物的箔、有机化合物的板、有机化合物的箔。而且，可准备具有以基板或树脂基板或树脂或预浸体为中心，在该基板或树脂基板或树脂或预浸体的两个表面侧以载体/中间层/极薄铜层的顺序或极薄铜层/中间层/载体的顺序积层附载体铜箔的构成的积层体，将该积层体的附载体铜箔用作图1-A的所述第一层所使用的附载体铜箔，通过利用上述印刷配线板的制造方法在该积层体的两侧的附载体铜箔的表面形成电路而制造印刷配线板。此外，本说明书中“电路”为包含配线的概念。
而且，本发明的印刷配线板的制造方法可为包括如下步骤的印刷配线板的制造方法(空心方法)：积层本发明的附载体铜箔的所述极薄铜层侧表面或所述载体侧表面及树脂基板的步骤，在与所述树脂基板积层的极薄铜层侧表面或所述载体侧表面为相反侧的附载体铜箔的表面设置树脂层与电路至少1次的步骤，及形成所述树脂层及所述电路后，自所述附载体铜箔剥离所述载体或所述极薄铜层的步骤。此外，树脂层及电路可依树脂层、电路的顺序设置，也可依电路、树脂层的顺序设置。关于该空心工法，作为具体例，首先积层本发明的附载体铜箔的极薄铜层侧表面或载体侧表面与树脂基板而制造积层体(也称为覆铜积层板、覆铜积层体)。其后，在与树脂基板积层的极薄铜层侧表面或所述载体侧表面为相反侧的附载体铜箔的表面形成树脂层。形成于载体侧表面或极薄铜层侧表面的树脂层可进一步自载体侧或极薄铜层侧积层其他附载体铜箔。而且，可将具有以树脂基板或树脂或预浸体为中心，在该树脂基板或树脂或预浸体的两个表面侧积层依载体/中间层/极薄铜层的顺序或极薄铜层/中间层/载体的顺序积层附载体铜箔的构成的积层体或者以“载体/中间层/极薄铜层/树脂基板或树脂或预浸体/载体/中间层/极薄铜层”的顺序积层的构成的积层体或以“载体/中间层/极薄铜层/树脂基板/载体/中间层/极薄铜层”的顺序积层的构成的积层体或以“极薄铜层/中间层/载体/树脂基板/载体/中间层/极薄铜层”的顺序积层的构成的积层体用于上述印刷配线板的制造方法(空心工法)。并且，可在该积层体的两端的极薄铜层或载体露出的表面设置其他树脂层，进一步设置铜层或金属层后，对该铜层或金属层进行加工，从而形成电路或配线。进一步，可将其他树脂层在该电路或配线上以埋入该电路或配线的方式(以埋设的方式)设置。而且可在该积层体的两端的极薄铜层或载体露出的表面设置铜或金属的配线或电路，在该配线或电路上设置其他树脂层，将该配线或电路由该其他树脂埋入(可埋设)。其后，可在其他树脂层上进行电路或配线与树脂层的形成。而且，可进行1次以上此种电路或配线及树脂层的形成(增层工法)。并且，此种方式形成的积层体(以下，亦称为积层体B)，可自载体或极薄铜层剥离各个附载体铜箔的极薄铜层或载体而制作空心基板。此外，制作上述空心基板时，也可使用两个附载体铜箔，制作后述具有极薄铜层/中间层/载体/载体/中间层/极薄铜层的构成的积层体，或具有载体/中间层/极薄铜层/极薄铜层/中间层/载体的构成的积层体，或具有载体/中间层/极薄铜层/载体/中间层/极薄铜层的构成的积层体，将该积层体用于中心。可在该等积层体(以下，也称为积层体A)的两侧的极薄铜层或载体的表面设置1次以上树脂层及电路，设置1次以上树脂层及电路后，自载体或极薄铜层剥离各个附载体铜箔的极薄铜层或载体而制作空心基板。此外，树脂层及电路可依树脂层、电路的顺序设置，也可依电路、树脂层的顺序设置。上述积层体可在极薄铜层的表面、载体的表面、载体与载体之间、极薄铜层与极薄铜层之间、极薄铜层与载体之间具有其他层。其他层可为树脂基板或树脂层。此外，本说明书中，“极薄铜层的表面”、“极薄铜层侧表面”、“极薄铜层表面”、“载体的表面”、“载体侧表面”、“载体表面”、“积层体的表面”、“积层体表面”在极薄铜层、载体、积层体在极薄铜层表面、载体表面、积层体表面具有其他层的情况下，为包含该其他层的表面(最表面)的概念。而且，积层体优选为具有极薄铜层/中间层/载体/载体/中间层/极薄铜层的构成。其原因在于，使用该积层体制作空心基板时，在空心基板侧配置极薄铜层，故而使用改良型半加成法在空心基板上容易形成电路。而且，其原因在于，极薄铜层的厚度较薄，故而容易除去该极薄铜层，除去极薄铜层后使用半加成法，容易在空心基板上形成电路。
此外，在本说明书中，未特别记载“积层体A”或“积层体B”的“积层体”表示至少包含积层体A及积层体B的积层体。
此外，上述空心基板的制造方法中，通过利用树脂覆盖附载体铜箔或上述积层体(包含积层体A)的端面的一部分或全部，利用增层方法制造印刷配线板时，可防止化学液浸染构成中间层或积层体的一个附载体铜箔与另一个附载体铜箔之间，可防止化学液浸染引起的极薄铜层与载体的分离或附载体铜箔的腐蚀，可提高良率。作为此处使用的“覆盖附载体铜箔的端面的一部分或全部的树脂”或“覆盖积层体的端面的一部分或全部的树脂”，可使用可用于树脂层的树脂或公知树脂。而且，上述空心基板的制造方法中，在附载体铜箔或积层体，在俯视时，可用树脂或预浸体覆盖附载体铜箔或积层体的积层部分(载体与极薄铜层的积层部分、或一个附载体铜箔与另一个附载体铜箔的积层部分)的外周的至少一部分。而且，上述空心基板的制造方法形成的积层体(积层体A)可使一对附载体铜箔互相分离地接触而构成。而且，该附载体铜箔中，在俯视时，可在附载体铜箔或积层体的积层部分(载体与极薄铜层的积层部分、或一个附载体铜箔与另一个附载体铜箔的积层部分)的外周的全体或积层部分的整个面由树脂或预浸体覆盖。而且，俯视的情况下，树脂或预浸体优选为大于附载体铜箔或积层体或积层体的积层部分，优选为具有该树脂或预浸体积层于附载体铜箔或积层体的两面，附载体铜箔或积层体由树脂或预浸体装袋(包装)的构成的积层体。通过设为此种构成，俯视附载体铜箔或积层体时，附载体铜箔或积层体的积层部分由树脂或预浸体覆盖，可防止其他构件对该部分的侧方向即积层方向自横方向的碰撞，作为结果，可减少操作中的载体与极薄铜层或附载体铜箔彼此剥离。而且，可通过不使附载体铜箔或积层体的积层部分的外周露出的方式由树脂或预浸体覆盖，而防止上述化学液处理步骤中的化学液对该积层部分的界面的浸入，可防止附载体铜箔的腐蚀或侵蚀。此外，自积层体的一对附载体铜箔分离一个附载体铜箔时，或将附载体铜箔的载体与铜箔(极薄铜层)分离时，由树脂或预浸体覆盖的附载体铜箔或积层体的积层部分(载体与极薄铜层的积层部分、或一个附载体铜箔与另一个附载体铜箔的积层部分)由树脂或预浸体等强固密接的情况下，有时必须利用切断等除去该积层部分等。
可自载体侧或极薄铜层侧，将本发明的附载体铜箔积层于另一个本发明的附载体铜箔的载体侧或极薄铜层侧而构成积层体。而且，可为所述一个附载体铜箔的所述载体侧表面或所述极薄铜层侧表面与所述另一个附载体铜箔的所述载体侧表面或所述极薄铜层侧表面视需要隔着粘接剂直接积层而获得的积层体。而且，所述一个附载体铜箔的载体或极薄铜层与所述另一个附载体铜箔的载体或极薄铜层可接合。此处，该“接合”在载体或极薄铜层具有表面处理层的情况下，也包括隔着该表面处理层互相接合的态样。而且，该积层体的端面的一部分或全部可由树脂覆盖。
载体彼此、极薄铜层彼此、载体与极薄铜层、附载体铜箔彼此的积层除单独重合外，例如可利用以下方法进行。
(a)冶金接合方法：熔融(弧焊、TIG(钨·惰性·气体)焊接、MIG(金属·惰性·气体)焊接、电阻焊接、无缝焊接、点焊)、压接(超音波焊接、摩擦搅拌焊接)、钎焊；
(b)机械接合方法：敛缝、利用铆钉的接合(利用自冲铆钉的接合、利用铆钉的接合)、缝接(stitcher)；
(c)物理接合方法：粘接剂、(双面)粘着带
一个载体的一部分或全部与另一个载体的一部分或全部或极薄铜层的一部分或全部可通过使用所述接合方法而接合，由此积层一个载体与另一个载体或极薄铜层，制造载体彼此或载体与极薄铜层可分离地接触而构成的积层体。一个载体与另一个载体或极薄铜层较弱地接合，而积层一个载体与另一个载体或极薄铜层的情况下，即便不除去一个载体与另一个载体或极薄铜层的接合部，也可将一个载体与另一个载体或极薄铜层分离。而且，一个载体与另一个载体或极薄铜层较强地接合的情况下，利用切断或化学研磨(蚀刻等)、机械研磨等而除去一个载体与另一个载体或极薄铜层接合的部位，由此可分离一个载体与另一个载体或极薄铜层。
而且，可通过实施在此种构成的积层体设置树脂层与电路至少1次的步骤，及至少形成1次所述树脂层及所述电路后，自所述积层体的附载体铜箔剥离所述极薄铜层或载体的步骤，而制作不具有核心的印刷配线板。此外，在该积层体的一个或两个表面可设置树脂层与电路。此外，树脂层及电路可依树脂层、电路的顺序设置，也可依电路、树脂层的顺序设置。
上述积层体所使用的树脂基板、树脂层、树脂、预浸体可为本说明书中记载的树脂层，可包含本说明书中记载的树脂层所使用的树脂、树脂硬化剂、化合物、硬化促进剂、介电体、反应催化剂、交联剂、聚合物、预浸体、骨架材等。
此外，上述附载体铜箔或积层体在俯视时，可小于树脂或预浸体或树脂基板或树脂层。
【实施例】
以下，利用本发明的实施例对本发明进一步详细说明，但本发明并非受到该等实施例的任何限定。
(实施例1～13、比较例1～18)
1.附载体铜箔的制作
作为载体，准备厚度35μm的长条的电解铜箔(JX日矿日石金属公司制造的JTC)及厚度35μm的长条压延铜箔(JX日矿日石金属公司制造的JIS H3100合金编号C1100规格的精铜的箔)。对准备的载体，如以下般设置中间层。对该铜箔(载体)的光亮面，利用以下条件以辊对辊型的连续镀敷线进行电气镀敷，从而形成4000μm/dm2的附着量的Ni层。
·Ni镀敷
硫酸镍：250～300g/L
氯化镍：35～45g/L
乙酸镍：10～20g/L
硼酸：15～30g/L
光泽剂：糖精、丁二醇等
十二烷基硫酸钠：30～100ppm
pH：4～6
浴温：50～70℃
电流密度：3～15A/dm2
水洗及酸洗后，继续通过在辊对辊型连续镀敷线上，利用以下条件进行电解铬酸盐处理而在Ni层上附着11μg/dm2的附着量的Cr层。
·电解铬酸盐处理
液组成：重铬酸钾1～10g/L、锌0～5g/L
pH：3～4
液温：50～60℃
电流密度：0.1～2.6A/dm2
库仑量：0.5～30As/dm2
此外，对实施例11、12、13以如下方式设置中间层。
·实施例11
(1)Ni-Mo层(镍钼合金镀敷)
对载体利用以下条件，以辊对辊型连续镀敷线进行电气镀敷，形成3000μg/dm2的附着量的Ni-Mo层。具体的镀敷条件记于以下。
(液组成)硫酸Ni六水合物：50g/dm3、钼酸钠二水合物：60g/dm3、柠檬酸钠：90g/dm3
(液温)30℃
(电流密度)1～4A/dm2
(通电时间)3～25秒
·实施例12
(1)Ni层(Ni镀敷)
以与实施例1相同的条件形成Ni层。
(2)有机物层(有机物层形成处理)
其次，使(1)中形成的Ni层表面水洗及酸洗后，继续在下述条件对Ni层表面，雾状喷出浓度1～30g/L的包含羧基苯并三唑(CBTA)的液温40℃、pH5的水溶液20～120秒钟，由此形成有机物层。
·实施例13
(1)Co-Mo层(钴钼合金镀敷)
通过对载体，在以下条件以辊对辊型连续镀敷线进行电气镀敷，形成4000μg/dm2的附着量的Co-Mo层。具体的镀敷条件记于以下。
(液组成)硫酸Co：50g/dm3、钼酸钠二水合物：60g/dm3、柠檬酸钠：90g/dm3
(液温)30℃
(电流密度)1～4A/dm2
(通电时间)3～25秒
继而，通过在辊对辊型连续镀敷线上，在中间层上，以表1所示的电解液条件，进行电气镀敷而形成表1记载的厚度极薄铜层，制造附载体铜箔。
关于实施例1、4、12、比较例1，对由所述方法获得的附载体铜箔的极薄铜层表面，作为粗化处理等的表面处理，依序进行以下粗化处理、防锈处理、铬酸盐处理、及硅烷偶合处理。
·粗化处理
Cu：5～30g/L(以硫酸铜5水合物而添加)
H2SO4：30～120g/L
W：10mg/L(以钨酸钠2水合物而添加)
液温：30℃
电流密度Dk：20～40A/dm2
时间：4秒
·防锈处理
Zn：超过0g/L且20g/L以下
Ni：超过0g/L且5g/L以下
pH：2.5～4.5
液温：30～50℃
电流密度Dk：超过0A/dm2且1.7A/dm2以下
时间：1秒
Zn附着量：5～250μg/dm2
Ni附着量：5～300μg/dm2
·铬酸盐处理
K2Cr2O7
(Na2Cr2O7或CrO3)：2～10g/L
NaOH或KOH：10～50g/L
ZnO或ZnSO4·7H2O：0.05～10g/L
pH：7～13
浴温：20～80℃
电流密度：0.05～5A/dm2
时间：5～30秒
Cr附着量：10～150μg/dm2
·硅烷偶合处理
乙烯三乙氧基硅烷水溶液
(乙烯三乙氧基硅烷浓度：0.1～1.4wt％)
pH：4～5
浴温：25～60℃
浸渍时间：5～30秒
对如上所述获得的实施例及比较例的附载体铜箔，利用以下方法实施各评价。
＜十点平均粗糙度(Rz)的测定＞
对极薄铜层侧表面，使用小阪研究所股份有限公司制造的接触式粗糙度计Surfcorder SE-3C，依据JIS B0601-1982，在TD方向(宽度方向，与在形成极薄铜层的装置中搬送载体的方向(MD方向)垂直的方向)测定十点平均粗糙度Rz。以测定基准长度0.8mm、评价长度4mm、临界值0.25mm、传送速度0.1mm/秒的条件，改变测定位置，分别进行10次，将10次测定值的平均值设为表面粗糙度(Rz)的值。
＜极薄铜层的厚度方向的每单位剖面积的晶粒个数＞
对制作的附载体铜箔的与极薄铜层的板厚方向平行的方向的剖面，使用精工电子股份有限公司制造的聚焦离子束加工装置SMI3050(FIB)，观察剖面照片。将颜色的浓度或颜色的对比度相同的部位作为一个晶粒而测定。测定倍率及测定视野的大小可根据极薄铜层剖面的晶粒径而改变。但是，测定视野必须包含极薄铜层的载体侧表面的晶粒及与载体侧相反侧的表面的晶粒。在不同测定视野，测定极薄铜层的载体侧表面的晶粒，及极薄铜层的与载体侧相反侧的表面的晶粒的个数及晶粒径的情况下，必须使包含极薄铜层的载体侧表面的晶粒的测定视野的数，与测定包含极薄铜层的与载体侧相反侧表面的晶粒的数为相同数。其原因在于，极薄铜层的载体侧表面及与载体侧相反侧的表面，金属组织的状态不同。而且，为了评价极薄铜层的金属组织的平均的状态，选择可对合计60个以上的晶粒测定的测定视野的大小，测定视野的个数。本申请中，进行极薄铜层在其厚度方向全部包含的测定视野中的晶粒个数的测定，及平均晶粒径的测定。例如，平均晶粒径为0.7～1.5μm的极薄铜层的情况下，与极薄铜层的厚度方向垂直的方向的长度8μm×厚度的大小设为1视野的大小，在3～4视野进行晶粒个数及平均晶粒径的测定。
而且，3视野中，进行测定，将晶粒的粒径的算术平均值视为平均晶粒径。而且，将3视野中观察的晶粒的个数的合计值除以测定视野的合计面积的值作为每单位面积(μm2)的晶粒个数。
此外，各个晶粒的粒径设为围取该晶粒的圆的最小直径。
而且，关于测定视野未包含晶粒的全体的晶粒，并不作为晶粒而计数，不包含于个数的测定，而且，也不测定晶粒径，也不包含于平均晶粒径的算出。
而且，对极薄铜层的与载体侧相反侧的表面区域的与板厚方向平行的剖面的每单位剖面积的晶粒个数(个/μm2)，也进行3视野的测定。上述表面区域意指在极薄铜层的与板厚方向平行的剖面中，自极薄铜层的与载体侧相反侧的表面直至极薄铜层的厚度的50％的区域。
＜构成极薄铜层的晶粒的平均晶粒径＞
测定上述“极薄铜层的厚度方向的每单位剖面积的晶粒个数”时获得的使用FIB的极薄铜层的剖面照片中，使用微软公司的表计算软件Excel(注册商标)，测定“极薄铜层的厚度方向的每单位剖面积的晶粒个数”时计数的各晶粒，描绘围取各晶粒径的最小的圆。并且，将其最小圆的直径设为该晶粒的晶粒径。将获得的各晶粒的晶粒径算术平均获得的值设为构成极薄铜层的晶粒的平均晶粒径。
＜化学蚀刻均匀性(电路形成性)＞
对附载体铜箔的极薄铜层，作为化学蚀刻液使用MEC股份有限公司制造的CZ-8101，以蚀刻量1μm目标进行化学蚀刻处理后，对与极薄铜层的板厚方向平行的方向的剖面，以FIB观察剖面照片。此外，该蚀刻量(1μm)是设想抗镀敷剂的前处理的蚀刻量。并且，在该极薄铜层剖面观察时，只要极薄铜层厚度的最大厚度与最小厚度的差为0.5μm以下，则评价为○，只要大于0.5μm，则评价为×。
＜与干燥膜的密接性＞
如所述化学蚀刻均匀性的评价所记载，关于附载体铜箔，对极薄铜层进行化学蚀刻处理后，自该化学蚀刻侧积层于干燥膜，以220℃，以2小时、20kg/cm2进行加热压接。继而，利用拉伸试验机拉伸载体侧，依据JIS C 6471 8.1，将干燥膜自附载体铜箔剥离时，测定剥离强度，评价密接性。将剥离强度为0.5kgf/cm以上时评价为〇，将未达0.5kgf/cm时评价为×。
＜蚀刻速度＞
准备6.25cm见方、厚度100μm的下述树脂基材，将树脂基材与附载体铜箔，以附载体铜箔的极薄铜层侧表面接触树脂基材的方式进行积层加压。积层加压是以加压：3MPa、加热温度及时间：220℃×2小时的条件进行。
使用树脂：三菱气体化学公司制造的GHPL-830MBT
其次，在通过自树脂基材上的附载体铜箔剥离载体而制作的树脂基材上积层极薄铜层的起动材的极薄铜层，利用以下条件进行蚀刻。
(蚀刻条件)
·蚀刻形式：喷雾蚀刻
·喷雾喷嘴：全面圆锥型
·喷雾压：0.10MPa
·蚀刻液温：30℃
·蚀刻液组成：
H2O2 18g/L
H2SO4 92g/L
Cu 8g/L
添加剂JCU股份有限公司制造FE-830IIW3C适量
蚀刻处理时间：10～300秒
由所述蚀刻处理前后的重量差(蚀刻处理前重量－蚀刻处理后重量)，利用下述式算出极薄铜层的蚀刻量、及极薄铜层的蚀刻速度。
·极薄铜层的蚀刻量(μm)＝重量差(g)÷〔铜密度(8.93g/cm2)÷面积(6.25×6.25cm2)〕×10000
·极薄铜层的蚀刻速度(μm/s)＝所述蚀刻量(μm)÷蚀刻处理时间(s)
此外，在极薄铜层的与载体侧相反侧设置表面处理层的情况下，在蚀刻该表面处理层前，结束极薄铜层的蚀刻速度的测定。其原因在于，排除对极薄铜层的蚀刻速度造成的表面处理层的影响。此外，重量测定所使用的精密天秤可测定至小数点以下4位，测定值将第4位四舍五入。此外，将蚀刻速度为0.02μm/s以上设为“○”，将蚀刻速度未达0.02μm/s设为“×”。
试验条件及试验结果示于表1及2。
(评价结果)
实施例1～13中，任一者极薄铜层的厚度方向的每单位剖面积的晶粒个数为0.1～5个/μm2，极薄铜层侧表面的十点平均粗糙度Rz为0.1～2.0μm，因此化学蚀刻均匀性、与干燥膜的密接性及蚀刻速度任一项均良好。因此，认为实施例1～13的任一电路形成性良好。
比较例1～18为极薄铜层的厚度方向的每单位剖面积的晶粒个数为0.1～5个/μm2的范围外，及/或极薄铜层侧表面的十点平均粗糙度Rz为0.1～2.0μm的范围外，因此化学蚀刻均匀性、与干燥膜的密接性及蚀刻速度的至少任一项不良。因此，认为比较例1～18的任一电路形成性均不良。
图5表示实施例4的极薄铜层的与厚度方向平行的剖面的剖面图。图6表示实施13的极薄铜层的与厚度方向平行的剖面的剖面图。

Claims (35)

1.一种附载体铜箔，其是依序具有载体、中间层、极薄铜层的附载体铜箔，且所述极薄铜层的厚度方向的每单位剖面积的晶粒个数为0.1～5个/μm2，所述极薄铜层侧表面的十点平均粗糙度Rz为0.1～2.0μm。
2.根据权利要求1所述的附载体铜箔，其中，所述极薄铜层侧表面的十点平均粗糙度Rz为0.11～1.9μm。
3.根据权利要求2所述的附载体铜箔，其中，所述极薄铜层侧表面的十点平均粗糙度Rz为0.12～1.8μm。
4.根据权利要求1所述的附载体铜箔，其中，所述极薄铜层的厚度方向的每单位剖面积的晶粒个数为0.2～4.8个/μm2。
5.根据权利要求2所述的附载体铜箔，其中，所述极薄铜层的厚度方向的每单位剖面积的晶粒个数为0.2～4.8个/μm2。
6.根据权利要求3所述的附载体铜箔，其中，所述极薄铜层的厚度方向的每单位剖面积的晶粒个数为0.2～4.8个/μm2。
7.根据权利要求1所述的附载体铜箔，其中，所述极薄铜层的厚度方向的每单位剖面积的晶粒个数为0.3～4.5个/μm2。
8.根据权利要求2所述的附载体铜箔，其中，所述极薄铜层的厚度方向的每单位剖面积的晶粒个数为0.3～4.5个/μm2。
9.根据权利要求3所述的附载体铜箔，其中，所述极薄铜层的厚度方向的每单位剖面积的晶粒个数为0.3～4.5个/μm2。
10.根据权利要求1至9中任一项所述的附载体铜箔，其中，所述极薄铜层的厚度方向的每单位剖面积的晶粒个数为1.15个/μm2以下。
11.根据权利要求1至9中任一项所述的附载体铜箔，其中，构成所述极薄铜层的晶粒的与所述极薄铜层的板厚方向平行的方向的剖面的平均粒径为0.5～6.0μm。
12.根据权利要求11所述的附载体铜箔，其中，构成所述极薄铜层的晶粒的与所述极薄铜层的板厚方向平行的方向的剖面的平均粒径为0.6～5.8μm。
13.根据权利要求12所述的附载体铜箔，其中，构成所述极薄铜层的晶粒的与所述极薄铜层的板厚方向平行的方向的剖面的平均粒径为0.7～5.6μm。
14.根据权利要求13所述的附载体铜箔，其中，构成所述极薄铜层的晶粒的与所述极薄铜层的板厚方向平行的方向的剖面的平均粒径为1.0～5.6μm。
15.根据权利要求1至9中任一项所述的附载体铜箔，其用于制造空心印刷配线板。
16.根据权利要求1至9中任一项所述的附载体铜箔，其在根据权利要求1至9中任一项所述的附载体铜箔在载体的一个面具有极薄铜层的情况下，在所述极薄铜层侧及所述载体侧的至少一个表面、或两个表面，或者
在根据权利要求1至9中任一项所述的附载体铜箔在载体的两个面具有极薄铜层的情况下，在该一个或两个极薄铜层侧的表面，
具有选自由粗化处理层、耐热层、防锈层、铬酸盐处理层及硅烷偶合处理层所组成的群中的1种以上的层。
17.根据权利要求11所述的附载体铜箔，其中，根据权利要求11所述的附载体铜箔在载体的一个面具有极薄铜层的情况下，在所述极薄铜层侧及所述载体侧的至少一个表面、或两个表面，或者
在根据权利要求11所述的附载体铜箔在载体的两个面具有极薄铜层的情况下，在该一个或两个极薄铜层侧的表面，
具有选自由粗化处理层、耐热层、防锈层、铬酸盐处理层及硅烷偶合处理层所组成的群中的1种以上的层。
18.根据权利要求16所述的附载体铜箔，其中，所述粗化处理层是由选自由铜、镍、磷、钨、砷、钼、铬、钛、铁、钒、钴及锌所组成的群中任一单体或包含任1种以上所述单体的合金所组成的层。
19.根据权利要求16所述的附载体铜箔，其中，在选自由所述粗化处理层、所述耐热层、防锈层、铬酸盐处理层及硅烷偶合处理层所组成的群中的1种以上的层上具备树脂层。
20.根据权利要求17所述的附载体铜箔，其中，在选自由所述粗化处理层、所述耐热层、防锈层、铬酸盐处理层及硅烷偶合处理层所组成的群中的1种以上的层上具备树脂层。
21.根据权利要求1至9中任一项所述的附载体铜箔，其在所述极薄铜层上具备树脂层。
22.一种积层体，其具有根据权利要求1至21中任一项所述的附载体铜箔。
23.一种积层体，其是包含根据权利要求1至21中任一项所述的附载体铜箔及树脂的积层体，且所述附载体铜箔的端面的一部或全部由所述树脂覆盖。
24.一种积层体，其具有两个根据权利要求1至21中任一项所述的附载体铜箔及树脂，所述两个附载体铜箔中的一个附载体铜箔的极薄铜层侧表面与另一个附载体铜箔的极薄铜层侧表面以分别露出的方式设置于树脂。
25.一种积层体，其将一个根据权利要求1至21中任一项所述的附载体铜箔自所述载体侧或所述极薄铜层侧积层于另一个根据权利要求1至21中任一项所述的附载体铜箔的所述载体侧或所述极薄铜层侧。
26.一种印刷配线板的制造方法，其使用根据权利要求1至21中任一项所述的附载体铜箔而制造印刷配线板。
27.一种印刷配线板的制造方法，其包括以下步骤：准备根据权利要求第1至21中任一项所述的附载体铜箔及绝缘基板的步骤，
积层所述附载体铜箔及绝缘基板的步骤，及，
积层所述附载体铜箔及绝缘基板后，经过剥离所述附载体铜箔的载体的步骤而形成覆铜积层板，
其后，利用如半加成法、减成法、部分加成法或改良型半加成法的任一种方法形成电路的步骤。
28.一种印刷配线板的制造方法，其包括以下步骤：在根据权利要求1至21中任一项所述的附载体铜箔的所述极薄铜层侧表面或所述载体侧表面形成电路的步骤，
以埋设所述电路的方式在所述附载体铜箔的所述极薄铜层侧表面或所述载体侧表面形成树脂层的步骤，
形成所述树脂层后，使所述载体或所述极薄铜层剥离的步骤，及，
通过使所述载体或所述极薄铜层剥离后，除去所述极薄铜层或所述载体而使形成在所述极薄铜层侧表面或所述载体侧表面的埋设于所述树脂层的电路露出的步骤。
29.根据权利要求28所述的印刷配线板的制造方法，其包括以下步骤：在根据权利要求1至21中任一项所述的附载体铜箔的所述极薄铜层侧表面或所述载体侧表面形成电路的步骤，
以埋设所述电路的方式在所述附载体铜箔的所述极薄铜层侧表面或所述载体侧表面形成树脂层的步骤，
在所述树脂层上形成电路的步骤，
在所述树脂层上形成电路后，使所述载体或所述极薄铜层剥离的步骤，及，
通过使所述载体或所述极薄铜层剥离后，除去所述极薄铜层或所述载体，而使形成在所述极薄铜层侧表面或所述载体侧表面的埋设于所述树脂层的电路露出的步骤。
30.根据权利要求28所述的印刷配线板的制造方法，其包括以下步骤：将根据权利要求1至21中任一项所述的附载体铜箔自所述载体侧积层于树脂基板的步骤，
在所述附载体铜箔的所述极薄铜层侧表面形成电路的步骤，
以埋设所述电路的方式，在所述附载体铜箔的所述极薄铜层侧表面形成树脂层的步骤，形成所述树脂层后，使所述载体剥离的步骤，及，
通过剥离所述载体后，除去所述极薄铜层，而使形成在所述极薄铜层侧表面的埋设于所述树脂层的电路露出的步骤。
31.根据权利要求28所述的印刷配线板的制造方法，其包括以下步骤：将根据权利要求1至21中任一项所述的附载体铜箔自所述载体侧积层于树脂基板的步骤，
在所述附载体铜箔的所述极薄铜层侧表面形成电路的步骤，
以埋设所述电路的方式，在所述附载体铜箔的所述极薄铜层侧表面形成树脂层的步骤，
在所述树脂层上形成电路的步骤，
在所述树脂层上形成电路后，剥离所述载体的步骤，及，
通过剥离所述载体后，除去所述极薄铜层，而使形成在所述极薄铜层侧表面的埋设于所述树脂层的电路露出的步骤。
32.一种印刷配线板的制造方法，其包括以下步骤：积层根据权利要求1至21中任一项所述的附载体铜箔的所述极薄铜层侧表面或所述载体侧表面及树脂基板的步骤，
在所述附载体铜箔的与积层树脂基板的侧相反侧的极薄铜层侧表面或所述载体侧表面设置树脂层与电路至少1次的步骤，及，
形成所述树脂层及所述电路后，自所述附载体铜箔剥离所述载体或所述极薄铜层的步骤。
33.根据权利要求32所述的印刷配线板的制造方法，其包括以下步骤：积层根据权利要求1至21中任一项所述的附载体铜箔的所述载体侧表面及树脂基板的步骤，
在所述附载体铜箔的与积层树脂基板的侧相反侧的极薄铜层侧表面设置树脂层及电路至少1次的步骤，及，
形成所述树脂层及所述电路后，自所述附载体铜箔剥离所述载体的步骤。
34.一种印刷配线板的制造方法，其包括在根据权利要求22至25中任一项所述的积层体的任一个或两个面设置树脂层与电路至少1次的步骤，及，
形成所述树脂层及所述电路后，自构成所述积层体的附载体铜箔剥离所述载体或所述极薄铜层的步骤。
35.一种电子设备的制造方法，其使用根据权利要求26至34中任一项所述的方法而制造的印刷配线板而制造电子设备。
CN201610600696.0A 2015-07-27 2016-07-27 附载体铜箔、积层体、印刷配线板的制造方法及电子设备的制造方法 Active CN106413268B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015148173 2015-07-27
JP2015-148173 2015-07-27
JP2016027055A JP6006445B1 (ja) 2015-07-27 2016-02-16 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP2016-027055 2016-02-16

Publications (2)

Publication Number Publication Date
CN106413268A CN106413268A (zh) 2017-02-15
CN106413268B true CN106413268B (zh) 2019-02-01

Family

ID=57123227

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610600696.0A Active CN106413268B (zh) 2015-07-27 2016-07-27 附载体铜箔、积层体、印刷配线板的制造方法及电子设备的制造方法

Country Status (6)

Country Link
US (1) US10123433B2 (zh)
JP (1) JP6006445B1 (zh)
KR (1) KR101907261B1 (zh)
CN (1) CN106413268B (zh)
MY (1) MY173569A (zh)
TW (1) TWI617708B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6782561B2 (ja) 2015-07-16 2020-11-11 Ｊｘ金属株式会社 キャリア付銅箔、積層体、積層体の製造方法、プリント配線板の製造方法及び電子機器の製造方法
JP6058182B1 (ja) 2015-07-27 2017-01-11 Ｊｘ金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP6200042B2 (ja) 2015-08-06 2017-09-20 Ｊｘ金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP6339636B2 (ja) 2015-08-06 2018-06-06 Ｊｘ金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP6190500B2 (ja) 2015-08-06 2017-08-30 Ｊｘ金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
WO2019018709A1 (en) * 2017-07-21 2019-01-24 Temple University-Of The Commonwealth System Of Higher Education NEW MULTI-METALLIC CATALYSTS AND ASSOCIATED DEVICES AND METHODS OF USE
CN111971421B (zh) 2018-04-27 2023-06-09 Ｊｘ金属株式会社 表面处理铜箔、覆铜积层板及印刷配线板
CN110923758B (zh) * 2019-12-30 2023-10-27 东莞市斯坦得电子材料有限公司 一种pcb电镀用高缓冲性稳定性镀铜液及其制备方法
CN112911836B (zh) * 2021-01-20 2023-02-28 惠州市煜鑫达科技有限公司 多层电路板生产方法
CN113416986B (zh) * 2021-07-08 2022-10-11 江西柔顺科技有限公司 电解铜箔的制造方法
TWI800448B (zh) * 2022-08-23 2023-04-21 創新服務股份有限公司 磁性電子元件的巨量轉移方法及裝置
US11919036B1 (en) 2023-04-21 2024-03-05 Yield Engineering Systems, Inc. Method of improving the adhesion strength of metal-organic interfaces in electronic devices
US11818849B1 (en) 2023-04-21 2023-11-14 Yield Engineering Systems, Inc. Increasing adhesion of metal-organic interfaces by silane vapor treatment

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1161065A (zh) * 1995-06-16 1997-10-01 古尔德电子有限公司 高疲劳延性的电沉积铜箔
CN103121955A (zh) * 2011-11-18 2013-05-29 中国石油化工股份有限公司 醋酸烯丙酯的制备方法
CN103649377A (zh) * 2011-06-28 2014-03-19 古河电气工业株式会社 电解铜箔、使用该电解铜箔的线路板及可挠性线路板

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5431803A (en) 1990-05-30 1995-07-11 Gould Electronics Inc. Electrodeposited copper foil and process for making same
JP2001068804A (ja) 1999-08-31 2001-03-16 Mitsui Mining & Smelting Co Ltd キャリア箔付電解銅箔及びその電解銅箔の製造方法並びにその電解銅箔を使用した銅張積層板
JP3690962B2 (ja) 2000-04-26 2005-08-31 三井金属鉱業株式会社 キャリア箔付電解銅箔及びそのキャリア箔付電解銅箔の製造方法並びに銅張積層板
JP3261119B2 (ja) 2000-05-16 2002-02-25 三井金属鉱業株式会社 プリント配線板の製造方法
US7026059B2 (en) 2000-09-22 2006-04-11 Circuit Foil Japan Co., Ltd. Copper foil for high-density ultrafine printed wiring boad
JP3973197B2 (ja) 2001-12-20 2007-09-12 三井金属鉱業株式会社 キャリア箔付電解銅箔及びその製造方法
JP4178415B2 (ja) 2002-07-04 2008-11-12 三井金属鉱業株式会社 キャリア箔付電解銅箔
JP3977790B2 (ja) 2003-09-01 2007-09-19 古河サーキットフォイル株式会社 キャリア付き極薄銅箔の製造方法、及び該製造方法で製造された極薄銅箔、該極薄銅箔を使用したプリント配線板、多層プリント配線板、チップオンフィルム用配線基板
JP4087369B2 (ja) * 2003-11-11 2008-05-21 古河サーキットフォイル株式会社 キャリア付き極薄銅箔、およびプリント配線板
US20050158574A1 (en) 2003-11-11 2005-07-21 Furukawa Circuit Foil Co., Ltd. Ultra-thin copper foil with carrier and printed wiring board using ultra-thin copper foil with carrier
JP4804806B2 (ja) 2005-06-13 2011-11-02 新日鐵化学株式会社 銅張積層板及びその製造方法
JP4429979B2 (ja) 2005-06-29 2010-03-10 古河電気工業株式会社 キャリア付き極薄銅箔及びキャリア付き極薄銅箔の製造方法
CN101636527B (zh) 2007-03-15 2011-11-09 日矿金属株式会社 铜电解液和使用该铜电解液得到的两层挠性基板
EP2351876A1 (en) * 2008-11-25 2011-08-03 JX Nippon Mining & Metals Corporation Copper foil for printed circuit
TW201037105A (en) 2009-03-23 2010-10-16 Nippon Mining Co Double layered flexible board, and copper electrolytic liquid for making the same
JP2010006071A (ja) 2009-08-21 2010-01-14 Furukawa Electric Co Ltd:The 表面処理銅箔、キャリア付き極薄銅箔、フレキシブル銅張積層板及びポリイミド系フレキシブルプリント配線板
JP6219034B2 (ja) 2010-10-06 2017-10-25 古河電気工業株式会社 銅箔及びその製造方法、キャリア付き銅箔及びその製造方法、プリント配線板、多層プリント配線板
JP5358739B1 (ja) * 2012-10-26 2013-12-04 Ｊｘ日鉱日石金属株式会社 キャリア付銅箔、それを用いた銅張積層板、プリント配線板、プリント回路板、及び、プリント配線板の製造方法
JP5352748B1 (ja) 2012-10-26 2013-11-27 Ｊｘ日鉱日石金属株式会社 キャリア付銅箔、それを用いた銅張積層板、プリント配線板、プリント回路板、及び、プリント配線板の製造方法
JP5358740B1 (ja) 2012-10-26 2013-12-04 Ｊｘ日鉱日石金属株式会社 キャリア付銅箔、それを用いた銅張積層板、プリント配線板、プリント回路板、及び、プリント配線板の製造方法
JP5427943B1 (ja) 2012-11-09 2014-02-26 Ｊｘ日鉱日石金属株式会社 圧延銅箔、表面処理銅箔、積層板及びプリント基板
JP6403969B2 (ja) 2013-03-29 2018-10-10 Ｊｘ金属株式会社 キャリア付銅箔、プリント配線板、銅張積層板、電子機器及びプリント配線板の製造方法
WO2014196576A1 (ja) 2013-06-04 2014-12-11 Jx日鉱日石金属株式会社 キャリア付銅箔、銅張積層板、プリント配線板、電子機器、樹脂層、キャリア付銅箔の製造方法、及びプリント配線板の製造方法
US9955583B2 (en) 2013-07-23 2018-04-24 Jx Nippon Mining & Metals Corporation Surface-treated copper foil, copper foil with carrier, substrate, resin substrate, printed wiring board, copper clad laminate and method for producing printed wiring board
JP6166614B2 (ja) 2013-07-23 2017-07-19 Ｊｘ金属株式会社 表面処理銅箔、キャリア付銅箔、基材、プリント配線板、プリント回路板、銅張積層板及びプリント配線板の製造方法
JP5758035B2 (ja) 2013-08-20 2015-08-05 Jx日鉱日石金属株式会社 表面処理銅箔及びそれを用いた積層板、プリント配線板、電子機器、並びに、プリント配線板の製造方法
JP6393126B2 (ja) * 2013-10-04 2018-09-19 Ｊｘ金属株式会社 表面処理圧延銅箔、積層板、プリント配線板、電子機器及びプリント配線板の製造方法
JP2015134953A (ja) * 2014-01-17 2015-07-27 Jx日鉱日石金属株式会社 表面処理銅箔、キャリア付銅箔、プリント配線板、プリント回路板、銅張積層板及びプリント配線板の製造方法
JP6367687B2 (ja) 2014-10-30 2018-08-01 Ｊｘ金属株式会社 表面処理銅箔及び積層板
JP6782561B2 (ja) 2015-07-16 2020-11-11 Ｊｘ金属株式会社 キャリア付銅箔、積層体、積層体の製造方法、プリント配線板の製造方法及び電子機器の製造方法
JP6058182B1 (ja) 2015-07-27 2017-01-11 Ｊｘ金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP6200042B2 (ja) 2015-08-06 2017-09-20 Ｊｘ金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP6190500B2 (ja) 2015-08-06 2017-08-30 Ｊｘ金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP6339636B2 (ja) 2015-08-06 2018-06-06 Ｊｘ金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1161065A (zh) * 1995-06-16 1997-10-01 古尔德电子有限公司 高疲劳延性的电沉积铜箔
CN103649377A (zh) * 2011-06-28 2014-03-19 古河电气工业株式会社 电解铜箔、使用该电解铜箔的线路板及可挠性线路板
CN103121955A (zh) * 2011-11-18 2013-05-29 中国石油化工股份有限公司 醋酸烯丙酯的制备方法

Also Published As

Publication number Publication date
US10123433B2 (en) 2018-11-06
TW201718950A (zh) 2017-06-01
US20170034926A1 (en) 2017-02-02
JP2017025406A (ja) 2017-02-02
TWI617708B (zh) 2018-03-11
JP6006445B1 (ja) 2016-10-12
KR20170013183A (ko) 2017-02-06
CN106413268A (zh) 2017-02-15
KR101907261B1 (ko) 2018-10-11
MY173569A (en) 2020-02-04

Similar Documents

Publication Publication Date Title
CN106413267B (zh) 附载体铜箔、积层体、印刷配线板的制造方法及电子设备的制造方法
CN106413268B (zh) 附载体铜箔、积层体、印刷配线板的制造方法及电子设备的制造方法
JP7356209B2 (ja) 表面処理銅箔、樹脂層付き表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP6640567B2 (ja) キャリア付銅箔、積層体、プリント配線板、電子機器の製造方法及びプリント配線板の製造方法
US10349531B2 (en) Carrier-attached copper foil, laminate, laminate producing method, printed wiring board producing method, and electronic device producing method
CN106455341A (zh) 附载体铜箔、积层体、印刷配线板的制造方法及电子机器的制造方法
TWI583269B (zh) Method for manufacturing copper foil, laminated body, printed wiring board, electronic machine and printed wiring board
CN106257969B (zh) 附载体的铜箔、积层体、印刷布线板的制造方法及电子机器的制造方法
JP2018145519A (ja) 表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
TWI705738B (zh) 表面處理銅箔、附載體銅箔、積層體、印刷配線板之製造方法及電子機器之製造方法
CN105007687B (zh) 附载体铜箔、印刷配线板、积层体、电子机器及印刷配线板的制造方法
TWI694180B (zh) 表面處理銅箔、附有樹脂層的表面處理銅箔、附載體銅箔、積層體、印刷配線板的製造方法及電子機器的製造方法
JP7033905B2 (ja) 表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
US20160381805A1 (en) Copper foil with carrier, laminate, printed wiring board, and method of producing electronic devices
JP6023366B1 (ja) キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
CN108449868A (zh) 表面处理铜箔、带载体的铜箔、层压体、印刷配线板的制造方法及电子机器的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: No.4, 10-fan, erdingmu, huzhimen, Tokyo, Japan

Patentee after: JX Metal Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: JX Metal Co.,Ltd.