TW201711238A - 具有自旋軌道力矩效應之互斥或邏輯裝置 - Google Patents

具有自旋軌道力矩效應之互斥或邏輯裝置 Download PDF

Info

Publication number
TW201711238A
TW201711238A TW105112451A TW105112451A TW201711238A TW 201711238 A TW201711238 A TW 201711238A TW 105112451 A TW105112451 A TW 105112451A TW 105112451 A TW105112451 A TW 105112451A TW 201711238 A TW201711238 A TW 201711238A
Authority
TW
Taiwan
Prior art keywords
layer
spin
coupled
current
free magnetic
Prior art date
Application number
TW105112451A
Other languages
English (en)
Inventor
沙西坎斯 曼尼佩楚尼
狄米崔 尼可諾夫
艾恩 楊
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201711238A publication Critical patent/TW201711238A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/18—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using galvano-magnetic devices, e.g. Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

所敘述為一種設備，其包含：由展現自旋軌道力矩效應之材料形成的第一層；由展現自旋軌道力矩效應之材料形成的第二層；以及包括第一和第二自由磁性層的磁性穿隧接面(MTJ)，其中該第一自由磁性層耦接至該第一層且其中該第二自由磁性層耦接至該第二層。

Description

具有自旋軌道力矩效應之互斥或邏輯裝置
本發明係有關於一種具有自旋軌道力矩效應之互斥或邏輯裝置。
互斥或(XOR)邏輯功能廣泛地應用於處理器和記憶體中。例如，XOR邏輯功能被使用來比較用於在記憶體中的影像處理、安全操作、圖案辨識、錯誤校正等等的數位資料。XOR邏輯功能可使用NAND及NOR邏輯閘實施，如分別為圖1之邏輯閘100及圖2之邏輯閘200所示。然而，典型的NAND和NOR邏輯閘為揮發性邏輯閘，其當對於NAND和NOR邏輯閘之電源關閉時將失去它們的輸出值。
100,200‧‧‧邏輯閘
300‧‧‧堆疊
301,403‧‧‧MTJ
302‧‧‧SOE互連
303a,303b‧‧‧非磁性金屬
320‧‧‧上視圖
400,800‧‧‧非揮發性1-位元XOR邏輯
401‧‧‧第一層
402‧‧‧第二層
404‧‧‧第一互連
405‧‧‧第二互連
406‧‧‧第三互連
407‧‧‧第四互連
408‧‧‧頂部電極
409‧‧‧底部電極
500,520,530,540‧‧‧操作模式
600,700‧‧‧圖
900‧‧‧擬隨機數產生器
1000‧‧‧逐位元比較器
1100‧‧‧分類器
1200‧‧‧流程
1600‧‧‧計算裝置
16101690‧‧‧處理器
1620‧‧‧音訊子系統
1630‧‧‧顯示子系統
1632‧‧‧顯示介面
1640‧‧‧I/O控制器
1650‧‧‧電力管理
1660‧‧‧記憶體子系統
1670‧‧‧連接
1672‧‧‧蜂巢式連接
1674‧‧‧無線連接
1680‧‧‧周圍連接
1682‧‧‧至
1684‧‧‧自
從下面詳細敘述及揭露的各種實施例的附圖，將更完整地瞭解揭露的實施例，但是，它們不應被視為要將揭露侷限於特定實施例，而僅是為了說明及瞭解之 用。
圖1示出使用NAND邏輯閘實施的典型XOR邏輯閘。
圖2示出使用NOR邏輯閘實施的典型XOR邏輯閘。
圖3A示出具有耦接至自旋軌道效應材料之磁性穿隧接面(magnetic tunneling junction，MTJ)的堆疊層。
圖3B示出堆疊之上視圖。
圖4A根據本公開之一些實施例示出以耦接至由自旋軌道效應(SOE)材料形成的電極之互連以及在電極之間耦接的MTJ形成的非揮發性1-位元XOR邏輯。
圖4B根據本公開之一些實施例示出圖4A之非揮發性1-位元XOR邏輯的上視圖。
圖5A-D根據本公開之一些實施例示出圖4A之非揮發性1-位元XOR邏輯之操作模式。
圖6根據本公開之一些實施例示出圖4A之非揮發性1-位元XOR邏輯之顯示動態回應的圖。
圖7根據本公開之一些實施例示出圖4A之非揮發性1-位元XOR邏輯之顯示邏輯操作的圖。
圖8根據本公開之一些實施例示出具有串列耦接之非揮發性1-位元XOR邏輯單元的邏輯。
圖9根據本公開之一些實施例示出以圖4A之非揮發性1-位元XOR邏輯實施之擬隨機數(pseudorandom number)產生器。
圖10根據本公開之一些實施例示出以圖4A之非揮發性XOR邏輯實施之用於比較兩字的逐位元(bit-wise) 比較器。
圖11根據本公開之一些實施例示出使用非揮發性XOR邏輯的分類器。
圖12根據本公開之一些實施例示出用於操作圖4A之非揮發性XOR邏輯的方法流程圖。
圖13根據一些實施例示出具有圖4A之非揮發性XOR邏輯和/或以非揮發性XOR邏輯實施之應用的智慧型裝置或電腦系統或SoC(系統晶片)。
【發明內容及實施方式】
在一些實施例中，提供了互斥或(XOR)邏輯，其包含雙自由鐵磁層磁性穿隧接面(MTJ)與自旋軌道效應(SOE)材料形成的輸入電極。在一些實施例中，輸入電極耦接至MTJ的自由鐵磁層。在一些實施例中，至XOR邏輯之輸入為在耦合至輸入電極之互連內流動之電荷電流。在一些實施例中，在輸入電極中的SOE導致自旋電流注入至MTJ之自由鐵磁層，使得XOR邏輯狀態計算。
有許多各種實施例的技術效果。例如，提供一種非揮發性XOR邏輯，其尺寸比傳統的多閘極基XOR邏輯閘小。這個非揮發性XOR邏輯能夠比較固定可程式金鑰與XOR邏輯之輸出。非揮發性XOR邏輯可被用於使用儲存在自由鐵磁層其耦接至由SOE材料形成的電極中的位元來實施比較器。例如，此種位元可被用來能夠加密 和圖案匹配。在一些實施例中，非揮發性XOR邏輯之佔用面積(即，佈局間距)小於分別參照圖1-2所示之以互補式金屬氧化物半導體電晶體(CMOS)為基礎的XOR邏輯閘100和200。具有本質隨機性質的非揮發性XOR邏輯可用於使用移位暫存器(shift registers)之擬隨機數產生。其它非限制技術效果從各種實施例將顯而易見。
在以下的敘述中，許多細節進行了討論，以提供本公開內容的實施例的更詳盡的解釋。然而，對於本領域技術人員，在本發明的實施例可以在沒有這些具體細節的情況下實施，這將是顯而易見的。在其他實例中，為了避免在本發明的實施例混淆，已知的結構和裝置以方塊圖的形式說明，而不是詳細地解說。
注意，在實施例的相應附圖中，訊號被用線表示。一些線可以更厚，以指示更多主成分訊號路徑，和/或一些線有箭頭在一個或多個端部，以指示主資訊流的方向。這種指示並不意圖是限制性的。相反地，線用於與一個或多個示例性實施例相連，以便更容易理解一個電路或邏輯單元。任何由設計需要或喜好所決定的代表訊號，實際上可包括可在任一方向行進，並且可以與任何適當類型的訊號方案來實現的一個或多個訊號。
在整個說明書，以及在申請專利範圍中，用語「連接」是指被連接的事物之間的直接物理、電性或無線連接，沒有任何中間裝置。用語「耦合」是指被連接的事物之間的直接電性或無線連接，抑或透過一個或多個被 動或主動中間裝置的間接電性或無線連接。用語「電路」是指被佈置為相互合作以提供所需功能的一個或多個被動和/或主動元件。用語「訊號」是指至少一個電流訊號、電壓訊號、磁性訊號、電磁訊號或資料/時脈訊號。「一」、「一個」和「該」的意思包括複數引用。「在...中」的意思包括「在...中」和「在...上」。
用語「實質上」、「接近」、「大約」、「接近」和「約」通常是指為目標值的+/-20%內。除非另有規定，序數形容詞「第一」、「第二」和「第三」等的使用，描述一個通用對象，僅表示類似對象在不同實例被提及，並且不旨在暗示如此描述的對象必為給定的順序，無論是時間上、空間上、等級上或任何其他方式。
出於本揭示案之目的，片語「A和/或B」以及「A或B」意味(A)、(B)或(A和B)。出於本公開之目的，片語「A、B和/或C」意味(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。
為實施例的目的，本文所述各種電路和邏輯方塊中的電晶體為金屬氧化物半導體(MOS)電晶體，其包括汲極、源極、閘極和基體端子。所述電晶體還包括三閘和FinFET電晶體、全週閘圓柱電晶體、穿隧FET(TFET)、方線(Square Wire)、或矩形帶狀電晶體、或實現電晶體功能的其他裝置，像碳奈米管或自旋電子裝置。MOSFET對稱的源極和汲極端子即是相同的端子且在本文中可互換使用。另一方面，TFET裝置具有非對稱源 極和汲極端子。那些本領域技術人員將意識到其它的電晶體(例如雙極性接面電晶體-BJT PNP/NPN、BiCMOS、CMOS、eFET等)可以在不脫離本公開的範圍內使用。用語「MN」表示n型電晶體(例如，NMOS、NPN BJT等)及用語「MP」表示P型電晶體(例如，PMOS、PNP BJT等)。
圖3A示出具有耦接至自旋軌道效應(SOE)材料形成之電極之磁性穿隧接面的堆疊300層。堆疊300形成具有SOE誘發寫入機制和基於MTJ的讀出之三端子記憶體胞。圖3A根據一些實施例敘述SOE切換(例如，巨大自旋霍爾效應自旋力矩切換)之操作機制，其使用在如參照圖4-12所敘述之形成非揮發性XOR邏輯。
返回參照圖3A，堆疊300包含MTJ 301、SOE互連或電極302以及非磁性金屬303a/b。在一實施例中，MTJ 301包含自旋閥，其由堆疊鐵磁層與穿隧介電質和另一鐵磁層而形成。沿著SOE互連302之水平向的一或兩端係由非磁性金屬303a/b形成。
材料的廣泛組合可被用於MTJ 301之材料堆疊。在一些實施例中，材料堆疊包括：CoxFeyBz、MgO、CoxFeyBz、Ru、CoxFeyBz、IrMn、Ru、Ta以及Ru，其中「x」、「y」和「z」為合金中元素的分數。在其它實施例中，其它材料可被用來形成MTJ 301。在一些實施例中，MTJ 301堆疊包含自由磁性層、MgO穿隧氧化物、由CoFe/Ru/CoFe層組合之稱作為合成反鐵磁體(Synthetic Anti-Ferro-magnet，SAF)基的固定磁性層以及反鐵磁(AFM)層。SAF層具有其中在兩CoFe層中的磁性是相反的特性，並且允許消除自由磁性層周圍的雙極磁場(dipole field)，使得寄生的雙極磁場無法控制自由磁性層。
本文各種實施例參照作為自旋霍爾效應(SHE)材料互連之SOE互連302敘述。然而，實施例也可以使用以其它SOE材料形成的互連。在一些實施例，SOE互連302為一種展現SOE特性之金屬互連。在一些實施例中，SOE互連可以以傳統非磁性導體(例如，銅Cu)被連接至其它SOE互連。一個此種範例參照圖8被顯示。
返回參照圖3A，在一些實施例中，SOE互連302(或寫入電極)係由一或多個β-鉭(β-Ta)、鉭、β-鎢(β-W)、W、鉑、摻雜有例如銥、鉍之元素的銅(Cu)以及任何在元素週期表中展現高自旋軌道耦合之3d、4d、5d和4f、5f週期元素形成。在一些實施例中，SOE互連302轉換為高導電非磁性金屬303a/b以減少SOE互連302之電阻。在一些實施例中，非磁性金屬303a/b係由一或多個銅、鈷、α-鉭、鋁、矽化銅或矽化鎳形成。
在一實施例中，固定磁性層之磁化方向相對於自由磁性層之磁化方向垂直(即，自由和固定磁性層之磁化方向不是平行的，而它們是正交的)。例如，自由磁 性層之磁化方向在平面內時，固定磁性層之磁化方向垂直於該平面內。在一些實施例中，固定磁性層之磁化方向在平面內時，自由磁性層之磁化方向垂直於該平面內。
在一實施例中，固定磁性層之厚度決定本身的磁化方向。例如，當固定磁性層之厚度在特定臨限之上時(取決於磁體的材料，例如對於CoFe大約為1.5奈米)，則固定磁性層展現平面內的磁化方向。同樣地，當固定磁性層之厚度在特定臨限之下時(取決於磁體的材料)，則固定磁性層展現出垂直於磁性層之該平面的磁化方向。在一實施例中，自由磁性層之厚度也以如固定磁化層之厚度的相同方式決定本身的磁化方向。
其它因素也可以決定磁化方向。例如，例如表面異向性(anisotropy)(取決於鐵磁層之鄰近層或多層的組成)和/或結晶異向性(crystalline anisotropy)(取決於應力和例如FCC、BCC或L10-類型之晶體的晶體晶格結構修改，其中L10為一種展現垂直磁化的晶體類別之類型)之因素也可以決定磁化方向。
圖3B示出圖3A之堆疊之上視圖320。其指出那些圖3B中具有如任何其它圖式中相同元件編號(或名稱)元件可以以任何相似於所述的方式操作或功能，但不限制於此種。上視圖320顯示磁體之取向係沿著用於適當的自旋注入的SOE互連302之寬度。
在一些實施例中，磁性胞藉由透過SOE(或SHE)互連302施加電荷電流被寫入。磁性寫入之方向 (在自由磁體層)由施加的電荷電流之方向決定。正電流(即，在+y方向上流動的電流)產生具有傳輸方向的自旋注入電流(沿著+z方向)且自旋指向+x方向。注入的自旋電流反過來產生自旋力矩以對準自由磁體(耦接至 SOE材料)在+x或-x方向。在寫入電極中由電荷電流產 生的注入的自旋電流由下式給出：
其中，自旋電流之向量為具有沿著和相反於 自旋方向之電流的差，為垂直於介面之單位向量，P SHE 為其中的橫向自旋電流的大小與水平電荷電流之比例的自旋霍爾注入效率，w為磁體之寬度，t為SHE互連302之厚度，λ sj 為在SHE互連302中的自旋翻轉長度，θ SHE 為SHE互連302至自由鐵磁層介面的自旋霍爾角度。注入的自旋角動量(spin angular momentum)負責由下式給出的 自旋力矩：。
圖4A根據本公開之一些實施例示出以耦接至具有SOE材料的電極之互連以及在電極之間耦接的MTJ而形成的非揮發性1-位元XOR邏輯400。其指出那些圖4A中具有如任何其它圖式中相同元件編號(或名稱)元件可以以任何相似於所述的方式操作或功能，但不限制於此種。
在一些實施例中，非揮發性1-位元XOR邏輯 400包含由SOE材料形成的第一層401(也稱為第一電極)、由SOE材料形成的第二層402(也稱為第二電極)、具有雙自由鐵磁層之MTJ 403、第一互連404、第二互連405、第三互連406、第四互連407、頂部電極408以及底部電極409。此處，第一和第二層401/402的每一者在結構和功能上相同於圖3A之SOE互連302，且第一和第三互連404和406分別地(以及第二和第四互連405和407分別地)在結構和功能上相同於圖3A之互連金屬303a/b。此處，MTJ 403具有由非磁性介電質(例如，MgO)分開的雙自由磁性層，而圖3A之範例敘述MTJ301具有以非磁性介電質MgO分開的固定鐵磁層及自由磁性層。所述雙自由鐵磁層被標記為第一自由磁體和第二自由磁體。
在一些實施例中，MTJ 403之第一自由磁體耦接至第一層401，使得驅動作為第一輸入(即，輸入-1)的正(即，+y)或負(即，-y)電流在第一層401中產生具有傳輸方向之自旋注入電流。在一些實施例中，提供作為輸入-1至第一互連404的正電流(即，在+y方向上流動之電流)產生具有傳輸方向(沿著-z方向)之自旋注入電流且自旋指向在第一層401中的+x方向。
在一些實施例中，提供作為輸入-1至第一互連404的負電流(即，在-y方向上流動之電流)產生具有傳輸方向(沿著-z方向)之自旋注入電流且自旋指向在第一層401中的-x方向。在一些實施例中，注入自旋 電流反過來產生自旋力矩以在+x或-x方向上對準第一自由磁體。在一些實施例中，第三互連406使用來傳輸注入作為輸入-1的電流至下游邏輯(例如，另一XOR邏輯或一些其它邏輯)。
在一些實施例中，MTJ 403之第二自由磁體耦接至第二層402使得驅動作為第二輸入(即，輸入-2)的正(即，+y)或負(即，-y)電流在第二層402中產生具有傳輸方向之自旋注入電流。在一些實施例中，提供作為至第二互連405之輸入-2的正電流(即，在+y方向流動之電流)產生具有傳輸方向(沿著+z方向)之自旋注入電流且自旋指向在第二層402中的-x方向。
在一些實施例中，提供作為至第二互連405之輸入-2的負電流(即，在-y方向流動之電流)產生具有傳輸方向(沿著+z方向)之自旋注入電流且自旋指向在第二層402中的+x方向。在一些實施例中，注入的自旋電流反過來產生自旋力矩以在+x或-x方向上對準MTJ403之第二自由磁體。在一些實施例中，第四互連407使用來傳輸注入作為輸入-2的電流至下游邏輯(例如，另一XOR邏輯或一些其它邏輯)。
在一些實施例中，電荷電流分別在第一和第二互連404和405流動，且分別在第一和第二層(或電極)401和402的自旋軌道效應導致自旋電流分別注入至第一和第二自由磁體內用以邏輯狀態計算。在自旋電流中注入的自旋之方向由外積(cross product)給出：
其中為自旋電流之方向而為電荷電流之方向。
在一些實施例中，底部電極409耦接至地且頂部電極408提供輸出，其由電流感測電路(未示出)決定。在一些實施例中，當電荷電流分別在第一和第二互連404和405流動時，IREAD(即，輸出)被感測且取決於XOR邏輯400感測的電阻，XOR邏輯之邏輯狀態被決定(即，兩自由磁體層之角度可藉由感測IREAD而被讀，其取決於第一和第二自由磁體之磁化方向相對於彼此為平行(P)或反平行(AP))。
根據一實施例，雙自由鐵磁層SHE基之XOR邏輯裝置400之功能可使用多物理模擬驗證，其把奈米磁體視為單一自旋投影(或磁矩)並使用自旋電路原理計算純量電壓及向量自旋電壓。MTJ 403之兩自由磁體由Landau-Lifshitz-Gilbert方程式敘述：
此處，和為垂直於分別進入兩自由奈米 磁體-第一和第二自由磁體層中的自旋極化電流之磁化的 投影。這些投影從自旋電路分析得到。有效磁場起源 於形狀和材料異向性，以及Gilbert阻尼常數「α」為磁體之特性。自旋電流係從用於MTJ 403之向量傳輸模型得到。此處，m 1和m 2分別為第一和第二自由磁體層之磁化向量，N s 為在每一個第一和第二自由磁體層中自旋之數目。在一些實施例中，自旋等效電路包含由磁體之當前傳導支配的張量自旋傳導矩陣。在一實施例中，自我一致隨機解算器(solver)被用來計算磁體之熱雜訊。
圖4B根據本公開之一些實施例示出圖4A之非揮發性1-位元XOR邏輯400的上視圖420。其指出那些圖4B中具有如任何其它圖式中相同元件編號(或名稱)元件可以以任何相似於所述的方式操作或功能，但不限制於此種。在自旋電流中注入的自旋之方向由外積給出：
其中為自旋電流之方向而為電荷電流之方向。在 一範例中，其有兩個可能的自旋電流。一自旋電流為在具有沿著x軸自旋極化的+z方向，且另一自旋電流為具有沿著x軸自旋極化的-z方向。
圖5A-D根據本公開之一些實施例示出圖4A之非揮發性1-位元XOR邏輯400之操作模式500、520、530和540。其指出那些圖5A-D中具有如任何其它圖式中相同元件編號(或名稱)元件可以以任何相似於所述的 方式操作或功能，但不限制於此種。
圖5A示出當輸入電流I 1 和I 2 (即，分別為輸入-1和輸入-2)分別為提供至第一和第二互連404和405之正電流(即，它們的流動方向為朝向+y軸)時的操作模式500。這些正輸入電流由SOE材料之第一和第二層(分別為401和402)接收，SOE材料之第一和第二層注入自旋電流至分別耦接至第一層401和第二層402的自由磁性層。在這情況下，注入至第一層401和第二層402內的自旋電流在自旋極化中相反，導致在MTJ 403中磁化的反平行取向(即，在輸出節點上產生較高電阻)。MTJ403之反平行取向由磁化方向m 1和M 2指示，其面向相反方向。在一些實施中，由輸出節點感測的較高電阻(即，從MTJ 403之反平行取向的RAP)指示邏輯0，而正輸入電流I 1 和I 2 指示每個邏輯1之輸入。
圖5B示出當輸入電流I 1 和I2(即，分別為輸入-1和輸入-2)分別為提供至第一和第二互連404和405之負電流(即，它們的流動方向為朝向-y軸)時的操作模式520。這些負輸入電流由第一和第二層(分別為401和402)接收，第一和第二層注入自旋電流至分別耦接至第一層401和第二層402的自由磁性層。
在這情況下，注入至第一層401和第二層402之自旋電流在自旋極化中相反，導致在MTJ 403中磁化的反平行取向(即，在輸出節點上產生高電阻)。MTJ 403之反平行取向由磁化方向m 1和m 2指示，其如圖5A之 操作模式500為面向相反方向。在一些實施中，由輸出節點感測的較高電阻(即，RAP)指示邏輯0，而負輸入電流I 1 和I 2 指示每個邏輯0之輸入。
圖5C示出當輸入電流I 1 和I 2 (即，分別為輸入-1和輸入-2)分別為正和負電流時的操作模式530。此處，I 1 在-y方向流動，而I2在+y方向流動。輸入電流I 1 和I 2 分別提供至第一和第二互連404和405。這些負和正輸入電流分別由第一和第二層401和402接收，其注入自旋電流至分別耦接至第一層401和第二層402之自由磁性層中。
在這情況下，注入之第一層401和第二層402內之自旋電流具有相同自旋極化，導致在MTJ 403中磁化的平行取向(即，在輸出節點上產生較低電阻)。MTJ 403之平行取向由磁化方向m 1和m 2指示，其面向相同方向。在一些實施中，由輸出節點感測的較低電阻(即，從MTJ 403之平行取向的RP)指示邏輯1。在這情況下，負輸入電流I 1 指示邏輯0之輸入以及正輸入電流I 2 指示邏輯1之輸入。
圖5D示出當輸入電流I 1 和I 2 (即，分別為輸入-1和輸入-2)分別為正和負電流時的操作模式540。此處，I 1 在+y方向流動而I2在-y方向流動。輸入電流I 1 和I 2 分別提供至第一和第二互連404和405。這些正和負輸入電流分別由第一和第二層401和402接收，其注入自旋電流至分別耦接至第一層401和第二層402之自由磁性層 中。
在這情況下，注入之第一層401和第二層402內之自旋電流具有相同自旋極化，導致在MTJ 403中磁化的平行取向(即，在輸出節點上產生較低電阻)。MTJ 403之平行取向由磁化方向m 1和m 2指示，其面向相同方向。在一些實施中，由輸出節點感測的較低電阻(即，RP)指示邏輯1。在這情況下，正輸入電流I 1 指示邏輯1之輸入以及負輸入電流I 2 指示邏輯0之輸入。
根據一些實施例，表1總結非揮發性XOR邏輯之四個操作模式。表示在MTJ的電阻方面，R=R AP -△R．XOR(I 1,I 2)
其中電流I指定它們的邏輯值，根據表1，且電阻差△R==R AP -R P 。電阻可使用感測放大器轉換為電壓。
圖6根據本公開之一些實施例示出圖4A之非揮發性1-位元XOR邏輯400之顯示動態回應的圖600。其指出那些圖6中具有如任何其它圖式中相同元件編號(或名稱)元件可以以任何相似於所述的方式操作或功能，但不限制於此種。此處，x軸為以毫微秒(ns)為單位的時間、y軸的左側為磁化(即，m 1 、m 2 )以及y軸的右側為以微安培(μA)為單位的電流。在一些實施例中，MTJ 403之第一自由磁體之磁化m 1跟隨輸入電流I 1，而MTJ 403之第二自由磁體之磁化m 2 跟隨輸入電流-I 2。
圖7根據本公開之一些實施例示出圖4A之非揮發性1-位元XOR邏輯400之顯示邏輯操作的圖700。其指出那些圖7中具有如任何其它圖式中相同元件編號(或名稱)元件可以以任何相似於所述的方式操作或功能，但不限制於此種。此處，x軸為以毫微秒(nS)為單位的時間、y軸的左側為輸入狀態以及y軸的右側為以Ohms為單位的裝置之電阻。
在一些實施例中，從輸入-1注入的自旋電流導致MTJ 403之第一自由磁性層之切換跟隨輸入-1之邏輯狀態。在一些實施例中，從輸入-2注入的自旋電流導致MTJ 403之第二自由磁性層之切換跟隨輸入-2之反轉的邏輯狀態。此處，XOR邏輯400之電阻係根據如參照表1敘述的互斥或邏輯調製。
圖8根據本公開之一些實施例示出具有串列耦接之非揮發性1-位元XOR邏輯單元的邏輯800。其指 出那些圖8中具有如任何其它圖式中相同元件編號(或名稱)元件可以以任何相似於所述的方式操作或功能，但不限制於此種。
在一些實施例中，XOR邏輯400與其它XOR邏輯串接以形成XOR邏輯陣列。在一些實施例中，輸入-1和輸入-2藉由串聯耦接全部XOR邏輯裝置共享。此處，「N」XOR邏輯裝置顯示XOR-1 801到XOR-N 801-N，其中「N」為大於1的整數。在一些實施例中，非磁性傳導金屬(例如，802-1、802-2等等)被使用於耦接每個XOR邏輯之兩SOE電極。
例如，XOR-1 801-1之第三互連406耦接至XOR-2 802-2之第一互連404，且XOR-1 801-1之第四互連407耦接至XOR-2 801-2之第二互連405。在一些實施例中，非揮發性傳導金屬為如第一、第二、第三和第四互連的相同材料。例如，非磁性傳導金屬為銅。
圖9根據本公開之一些實施例示出使用圖4A之非揮發性1-位元XOR邏輯單元之擬隨機數產生器900。其指出那些圖9中具有如任何其它圖式中相同元件編號(或名稱)元件可以以任何相似於所述的方式操作或功能，但不限制於此種。
在一些實施例中，XOR邏輯單元400可被用來實施非揮發性擬隨機數產生器。在一些實施例中，具有隨機切換(其提供隨機性)非揮發性磁性XOR邏輯(例如，XOR邏輯400)與傳統線性回饋位移暫存器結合以形 成擬隨機數產生器。在一些實施例中，擬隨機數產生器900包含如所示耦接在一起的線性位移暫存器(Reg.)一Reg.位元-0、Reg.位元-1、Reg.位元-4以及Reg.位元-3。更少或更多的暫存器可被耦接以形成具有XOR邏輯(例如，XOR-1和XOR-2)嵌入它們之間的回饋位移暫存器鍊。在一些實施例中，具有高磁性熱雜訊的非揮發磁性XOR邏輯可被用來改善位元之隨機性。
圖10根據本公開之一些實施例示出以圖4A之非揮發性XOR邏輯裝置實施之用於比較兩字的逐位元比較器1000。其指出那些圖10中具有如任何其它圖式中相同元件編號(或名稱)元件可以以任何相似於所述的方式操作或功能，但不限制於此種。
在一些實施例中，取代串聯耦接XOR邏輯裝置XOR-1 801至XOR-N 801-N，XOR邏輯裝置被佈置使得XOR邏輯之每一輸入端子比較不同字元之兩位元。例如，XOR-1 801-1在位元A1和B1之間執行逐位元XOR操作、XOR-2 801-2在位元A2和B2之間執行逐位元XOR操作以及XOR-N 801-N在位元AN和BN之間執行XOR操作，其中[A1、A2、…AN]為第一「N」位元字元、[B1、B2、…BN]為第二「N」位元字元以及輸出-1至輸出-N為「N」位元輸出。在一些實施例中，兩字元之位元值是提供作為輸入的電流。例如，A1=1指的是在+y方向流動之正輸入電流，以及A1=0指的是在-y方向流動之負輸入電流。
圖11根據本公開之一些實施例示出使用非揮發性XOR邏輯形成的分類器1100。其指出那些圖11中具有如任何其它圖式中相同元件編號(或名稱)元件可以以任何相似於所述的方式操作或功能，但不限制於此種。
在一些實施例中，XOR邏輯可如所示的垂直地疊接以形成多輸入和單一輸出分類器。在這範例中，四輸入分類器被顯示，其中每一輸入包括耦接至非磁性金屬之SOE電極以接收輸入電流。輸出Out取決於垂直堆疊之有效電阻，其反過來取決於在輸入埠(輸入-1至輸入-4)上的電流方向。
在這範例中，四個自由磁性層在SOE電極之間耦接。在一些實施例中，接收輸入-4之SOE電極耦接至具有磁化m 4 之自由磁體。在一些實施例中，接收輸入-3之SOE電極耦接至分別具有磁化m 3 和m’ 3 之自由磁體。在一些實施例中，接收輸入-2之SOE電極耦接至分別具有磁化m 2 和m’ 2 之自由磁體。在一些實施例中，接收輸入-1之SOE電極耦接至具有磁化m 1 之自由磁體。在一些實施例中，底部電極接地且耦接至接收輸入-4之SOE電極而頂部電極提供輸出Out且耦接至接收輸入-1之SOE電極。
在一些實施例中，自由磁體之磁化m 1 方向跟隨輸入電流-I 1 、自由磁體之磁化m 2 跟隨輸入電流I 2 且磁化m’ 2 方向相反於m 2 、自由磁體之磁化m 3 跟隨輸入電流I 3 且磁化m’ 3 方向相反於m 3 以及自由磁體之磁化m 4 跟隨 輸入電流-I 4 。
堆疊之電阻取決於所有磁性層之磁化且由三個MTJ串聯組合。其表示多邏輯等級值，其實現最近相鄰XOR之總和的邏輯功能。
R=R AP -△R．XOR(-I 1,-I 2)+R AP -△R．XOR(I 2,I 3)+R AP -△R．XOR(-I 3,-I 4)=3R AP -△R 12．(XOR(I 1,I 2)+XOR(I 2,I 3)+XOR(I 3,I 4))
在另一實施例中，由SOE切換之堆疊的磁體取決於輸入電流之方向以及奈米磁體和穿隧阻障的幾何而執行不同輸入之邏輯功能。
圖12根據本公開之一些實施例示出用於操作圖4A之非揮發性XOR邏輯的方法流程圖1200。其指出那些圖12中具有如任何其它圖式中相同元件編號(或名稱)元件可以以任何相似於所述的方式操作或功能，但不限制於此種。
雖然參照圖12之流程以特定的順序，但動作的順序可以修改。因此，所示的實施例可以不同順序執行，且一些動作/方塊可同時執行。一些圖12所列之方塊和/或操作在某些實施例中為可選擇的。方塊所示之編號係為了清楚起見並且不旨在規定其中各種方塊必須發生的操作之順序。此外，自各種流程之操作可被利用在各種組合。
在方塊1201中，第一電荷電流I 1 施加至耦接至由SOE材料形成的第一層401的第一互連404。這個電流導致SOE材料注入自旋電流在MTJ 403之第一自由磁 體中。在方塊1202中，第二電荷電流I 2 施加至耦接至由SOE材料形成的第二層402的第二互連405。這個電流導致SOE材料注入自旋電流在MTJ 403之第二自由磁體中。在方塊1203中，IREAD係由耦接至輸出Out的感測電路感測。取決於第一和第二電荷電流之方向，IREAD表示通過XOR邏輯400的高電阻或低電阻，其中高電阻和低電阻映射到如參考表1所敘述之XOR邏輯400之輸出邏輯狀態。
圖13根據一些實施例示出具有圖4A之非揮發性XOR邏輯和/或以非揮發性XOR邏輯實施之各種應用諸如，比較器、偽隨機產生器以及分類器的智慧型裝置或電腦系統或SoC(系統晶片)1600。其指出那些圖13中具有如任何其它圖式中相同元件編號(或名稱)元件可以以任何相似於所述的方式操作或功能，但不限制於此種。
圖13示出行動裝置之實施例之方塊圖，在行動裝置中可使用平坦表面介面連接器。在一些實施例中，計算裝置1600表示行動計算裝置，例如運算平板電腦、行動電話或智慧電話、無線賦能電子閱讀器或其他無線行動裝置。應能瞭解某些組件大致地示出，並非此類裝置之所有組件均展示於計算裝置1600中。
在一些實施例中，計算裝置1600包括第一處理器1610，根據所討論之一些實施例該第一處理器1610具有圖4A之非揮發性XOR邏輯和/或它的各種應用。根 據一些實施例，計算裝置1600之其他方塊也可包括圖4A之非揮發性XOR邏輯和/或它的各種應用。本公開內容之多種實施例也可以包含處於1670內之網路介面，例如無線介面，以使得系統實施例可併入至例如蜂巢式電話或個人數位助理之無線裝置中。
在一些實施例中，處理器1610(和/或處理器1690)可包括一或多個實體裝置，例如微處理器、應用處理器、微控制器、可程式化邏輯裝置或其他處理器件。處理器1610所執行之處理操作包括操作平臺或操作系統之執行，在該操作平臺或操作系統上執行應用程式和/或裝置功能。處理操作包括有關於與人類使用者或與其他裝置之間的I/O(輸入/輸出)之操作、有關於電力管理之操作和/或有關於將計算裝置1600連接至另一裝置之操作。處理操作也可包括有關於音訊I/O及/或顯示I/O之操作。
在一些實施例中，計算裝置1600包括音訊子系統1620，其表示硬體(例如，音訊硬體及音訊電路)及軟體(例如，驅動器、編解碼器)組件，該等硬體及軟體組件與提供音訊功能給計算裝置相關聯。音訊功能可包括揚聲器和/或耳機輸出以及麥克風輸入。用於此類功能之裝置可整合至計算裝置1600中或連接至計算裝置1600。在一實施例中，使用者藉由提供音訊命令來與計算裝置1600互動，該等音訊命令由處理器1610接收並處理。
在一些實施例中，計算裝置1600包含顯示子系統1630。顯示子系統1630表示硬體(例如，顯示器裝 置)及軟體(例如，驅動器)組件，該等硬體及軟體組件為使用者提供視覺和/或觸覺顯示器以與計算裝置1600互動。顯示子系統1630包括顯示介面1632，其包括用來提供顯示給使用者之特定螢幕或硬體裝置。在一實施例中，顯示介面1632包括與處理器1610分離之邏輯以執行有關於顯示之至少一些處理。在一實施例中，顯示子系統1630包括觸控螢幕(或觸控板)裝置，其提供輸出及輸入兩者給使用者。
在一些實施例中，計算裝置1600包含I/O控制器1640。I/O控制器1640表示有關於與使用者互動之硬體裝置及軟體組件。I/O控制器1640可操作以管理硬體，該硬體為音訊子系統1620和/或顯示子系統1630之部分。另外，I/O控制器1640說明用於額外裝置之連接點，該等額外裝置連接至計算裝置1600，使用者可經由計算裝置1600與系統進行互動。例如，可附接至計算裝置1600之裝置可包括麥克風裝置、揚聲器或立體聲系統、視訊系統或其他顯示器裝置、鍵盤或小鍵盤裝置或與具體應用程式一起使用之其他I/O裝置，例如讀卡器或其他裝置。
如上文所提及的，I/O控制器1640可與音訊子系統1620和/或顯示子系統1630互動。例如，經由麥克風或其他音訊裝置之輸入可為計算裝置1600之一或多個應用程式或功能提供輸入或命令。另外，替代顯示輸出或除顯示輸出之外，可提供音訊輸出。在另一範例中，若 顯示子系統1630包括觸控螢幕，則顯示器裝置也可作為輸入裝置，其可至少部分地由I/O控制器1640進行管理。在計算裝置1600上也可存在額外按鈕或開關以提供I/O控制器1640所管理之I/O功能。
在一些實施例中，I/O控制器1640管理例如加速計、攝影機、光感測器或其他環境感測器的裝置，或可包括於計算裝置1600中之其他硬體。輸入可為直接使用者互動之部分，以及提供環境輸入給系統以影響其操作(例如針對雜訊進行過濾、針對亮度偵測而調整顯示器、針對攝影機而應用閃光或其他特徵)。
在一些實施例中，計算裝置1600包括電力管理1650，該電力管理1650管理電池電力使用、電池之充電以及與電力節省操作有關之特徵。記憶體子系統1660包括用於將訊息儲存於計算裝置1600中之記憶體裝置。記憶體可包括非揮發性(若通向記憶體裝置之電力中斷，狀態不會發生變化)和/或揮發性(若通向記憶體裝置之電力中斷，狀態便為不確定的)記憶體裝置。記憶體子系統1660可儲存應用資料、使用者資料、音樂、相片、文檔或其他資料，以及與計算裝置1600之應用程式及功能之執行有關的系統資料(無論是長期的或暫時的)。
實施例之元件也提供為用於儲存電腦可執行指令(例如，用以實施本文中所論述之任何其他流程的指令)之機器可讀媒體(例如，記憶體1660)。機器可讀媒體(例如，記憶體1660)可包括但不限制於快閃記憶體、光 碟、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁性或光學卡片、相變記憶體(PCM)，或適合於儲存電子或電腦可執行指令之其他類型機器可讀媒體。例如，本公開內容之實施例可下載為電腦程式(例如，BIOS)，其可經由通訊鏈路(例如，數據機或網路連接)藉助資料訊號而自遠端電腦(例如，伺服器)轉移至請求電腦(例如，用戶端)。
在一些實施例中，計算裝置1600包含連接1670。連接1670包括硬體裝置(例如，無線和/或有線連接器及通訊硬體)及軟體組件(例如，驅動器、協定堆疊)以賦能計算裝置1600來與外部裝置通訊。計算裝置1600可為分離裝置，例如其他計算裝置、無線存取點或基地台，以及周圍設備，例如頭戴式耳機、印表機或其他裝置。
連接1670可包括多個不同類型之連接。為了概略說明，以蜂巢式連接1672及無線連接1674來例示計算裝置1600。蜂巢式連接1672一般係指無線載波所提供之蜂巢式網路連接，例如經由全球行動通訊系統(GSM)或其變型或衍生、分碼多重存取(CDMA)或其變型或衍生、分時多工(TDM)或其變型或衍生或其他蜂巢式服務標準所提供的。無線連接(或無線介面)1674係指非蜂巢式的無線連接，且可包括個人區域網路(例如藍牙、近場等)、局域網路(例如Wi-Fi)和/或廣域網路(例如WiMax)或其他無線通訊。
在一些實施例中，計算裝置1600包含周圍連接1680。周圍連接1680包括硬體介面及連接器，以及用於進行周圍連接之軟體組件(例如，驅動器、協定堆疊)。應瞭解，計算裝置1600可為通向其他計算裝置(「至」1682)之周圍裝置以及具有(「自」1684)連接至其的周圍裝置。計算裝置1600通常具有「對接」連接器以連接至其他計算裝置，從而用於例如管理(例如，下載和/或上傳、改變、同步)計算裝置1600上之內容之目的。另外，對接連接器可允許計算裝置1600連接至某些周圍設備，該等周圍設備允許計算裝置1600控制至(例如)視聽或其他系統之內容輸出。
除專屬對接連接器或其他專屬連接硬體之外，計算裝置1600也可經由普通或基於標準之連接器而進行周圍連接1680。普通類型可包括通用串列匯流排(USB)連接器(其可包括許多不同硬體介面之任一者)、顯示埠(包括小型顯示埠(MDP))、高解析度多媒體介面(HDMI)、火線(Firewire)或其他類型。
在本說明書中對「實施例」、「一實施例」、「一些實施例」或「其他實施例」之參考意謂結合該等實施例所描述之特定特徵、結構或特性包括於至少一些實施例中，而並非必然包括於所有實施例中。各處出現的「實施例」、「一實施例」或「一些實施例」並不一定均指代相同實施例。若本說明書載明「可能」、「或許」、或「可」包括組件、特徵、結構或特性，則並不需 要包括該特定組件、特徵、結構或特性。若本說明書或申請專利範圍提及「一」要素，則並不意味僅存在一個該要素。若本說明書或申請專利範圍提及「一額外」要素，則並不排除存在一個以上之額外要素。
此外，該等特定特徵、結構、功能或特性可在一或多個實施例中以任何合適方式進行組合。例如，第一實施例可與第二實施例進行組合，只要與該等兩個實施例相關聯之特定特徵、結構、功能或特性並不互相排斥。
雖然已結合具體實施例來描述本公開內容，但根據前述說明，熟習此項技術者將顯而易見此類實施例之許多替代、更改及變型。本公開內容之實施例意欲涵蓋處於所附申請專利範圍之廣闊範疇中的所有此類替代、更改及變型。
另外，至積體電路(IC)晶片及其他組件之熟知電力/接地連接可展示於或可不展示於所呈現之圖式中，此係為了說明及論述之簡潔性且不使本公開內容難以理解。此外，佈置可用方塊圖形式展示從而避免使本公開內容難以理解，且亦鑒於如下事實而展示：相對於此類方塊圖佈置之實施的特定細節高度依賴於有待實施本公開內容之平臺(亦即，此類特定細節應良好地處於熟習此項技術者之視界中)。在闡述具體細節(例如，電路)以描述本公開內容之例示性實施例的情況下，對於熟習此項技術者而言應顯而易見的是，本公開內容可在沒有此等具體細節的情況下或在具有此等具體細節之變型的情況下進行實 踐。描述因此被視為說明性的而非限制性的。
以下範例係關於進一步實施例。範例中之特定細節可用於一或多個實施例中的任何位置。本文中所描述之設備的所有任選特徵亦可相對於方法或流程而實施。
例如，所提供的一種設備包含：第一層，其由展現自旋軌道力矩效應之材料形成；第二層，其由展現自旋軌道力矩效應之材料形成；以及磁性穿隧接面(MTJ)，其包括第一和第二自由磁性層，其中該第一自由磁性層耦接至該第一層且其中該第二自由磁性層耦接至該第二層。在一些實施例中，所述設備包含第一互連，其由非磁性材料形成，該第一互連耦接至該第一層，其中該第一互連用以提供第一輸入。在一些實施例中，所述設備包含第二互連，其由非磁性材料形成，該第二互連耦接至該第二層，其中該第二互連用以提供第二輸入。
在一些實施例中，所述設備包含耦接至該第一層之第一電極。在一些實施例中，該第一電極係耦接至感測設備之輸出電極。在一些實施例中，所述設備包含耦接至該第二層之第二電極。在一些實施例中，該第一和第二輸入用以提供往該第一和第二層流動之正電流，以導致在該第一自由磁性層內之自旋電流方向相反於在該第二自由磁性層內之自旋電流方向。在一些實施例中，該第一和第二輸入用以提供遠離該第一和第二層流動之負電流，以導致在該第一自由磁性層內之自旋電流方向相反於在該第二自由磁性層內之自旋電流方向。
在一些實施例中，該第一和第二輸入用以提供相對於彼此以不同方向流動之電流，以導致在該第一自由磁性層內之自旋電流方向相同於在該第二自由磁性層內之自旋電流方向。在一些實施例中，該MTJ包括耦接至該至少兩自由磁性層的絕緣體層。在一些實施例中，該第一和第二層以及該MTJ一起提供互斥或邏輯功能。在一些實施例中，展現自旋軌道力矩效應之該材料為自旋霍爾效應(SHE)材料。在一些實施例中，該SHE材料係由鎢、鉭、鉑、CuIr、具有高自旋軌道耦合之4d、5d的金屬中的一或多者形成。
在另一範例中，所提供的一種方法包含：施加第一電荷電流至耦接到第一層之第一互連，該第一層由展現自旋軌道力矩效應之材料形成；施加第二電荷電流至耦接到第二層之第二互連，該第二層由展現自旋軌道力矩效應之材料形成；以及感測通過包括第一和第二自由磁性層之磁性穿隧接面(MTJ)的電流，其中該第一自由磁性層耦接至該第一層且其中該第二自由磁性層耦接至該第二層。
在一些實施例中，施加該第一和第二電荷電流包含：將該第一和第二電荷電流分別在該第一和第二層中流動，使得該第一和第二電荷電流相對於彼此以不同方向流動，以導致在該第一自由磁性層中的自旋電流之方向和在該第二自由磁性層中的自旋電流之方向相同。在一些實施例中，施加該第一和第二電荷電流包含將該第一和第 二電荷電流分別朝向該第一和第二層流動，以導致在該第一自由磁性層中的自旋電流之方向和在該第二自由磁性層中的自旋電流之方向相反。在一些實施例中，施加該第一和第二電荷電流包含將該第一和第二電荷電流分別遠離該第一和第二層流動，以導致在該第一自由磁性層中的自旋電流之方向和在該第二自由磁性層中的自旋電流之方向相反。
在另一範例中，所提供的一種系統包含：記憶體；耦接至該記憶體的處理器，該處理器包括互斥或(XOR)邏輯，其包含一種上面敘述之設備的設備；以及無線介面，其用於允許該處理器與其它裝置通訊。
在另一範例中，所提供的一種設備包含：用於施加第一電荷電流至耦接到第一層之第一互連之手段，該第一層由展現自旋軌道力矩效應之材料形成；用於施加第二電荷電流至耦接到第二層之第二互連之手段，該第二層由展現自旋軌道力矩效應之材料形成；以及用以感測通過包括第一和第二自由磁性層之磁性穿隧接面(MTJ)之電流的手段，其中該第一自由磁性層耦接至該第一層且其中該第二自由磁性層耦接至該第二層。
在一些實施例中，用以施加該第一和第二電荷電流的手段包含：用以分別流動該第一和第二電荷電流在該第一和第二層中的手段，使得該第一和第二電荷電流相對於彼此以不同方向流動，以導致在該第一自由磁性層中的自旋電流之方向和在該第二自由磁性層中的自旋電流 之方向相同。在一些實施例中，用以施加該第一和第二電荷電流的手段包含用以分別流動該第一和第二電荷電流朝向該第一和第二層的手段，以導致在該第一自由磁性層中的自旋電流之方向和在該第二自由磁性層中的自旋電流之方向相反。在一些實施例中，用以施加該第一和第二電荷電流的手段包含用以分別流動該第一和第二電荷電流遠離該第一和第二層的手段，以導致在該第一自由磁性層中的自旋電流之方向和在該第二自由磁性層中的自旋電流之方向相反。
本案提供摘要來使讀者明確本技術揭露內容之性質及主旨。應瞭解，所提交的摘要將不用於限制申請專利範圍之範疇或含義。以下申請專利範圍據此併入詳細描述中，其中每一申請專利範圍自身即為獨立實施例。
400‧‧‧非揮發性1-位元XOR邏輯
401‧‧‧第一層
402‧‧‧第二層
403‧‧‧MTJ
404‧‧‧第一互連
405‧‧‧第二互連
406‧‧‧第三互連
407‧‧‧第四互連
408‧‧‧頂部電極
409‧‧‧底部電極

Claims (20)

  1. 一種設備，包含：第一層，其由展現自旋軌道力矩效應之材料形成；第二層，其由展現自旋軌道力矩效應之材料形成；以及磁性穿隧接面(MTJ)，其包括第一和第二自由磁性層，其中該第一自由磁性層耦接至該第一層且其中該第二自由磁性層耦接至該第二層。
  2. 如申請專利範圍第1項所述之設備，包含第一互連，其由非磁性材料形成，該第一互連耦接至該第一層，其中該第一互連用以提供第一輸入。
  3. 如申請專利範圍第2項所述之設備，包含第二互連，其由非磁性材料形成，該第二互連耦接至該第二層，其中該第二互連用以提供第二輸入。
  4. 如申請專利範圍第3項所述之設備，包含耦接至該第一層之第一電極。
  5. 如申請專利範圍第4項所述之設備，其中該第一電極係耦接至感測設備的輸出電極。
  6. 如申請專利範圍第4項所述之設備，包含耦接至該第二層之第二電極。
  7. 如申請專利範圍第6項所述之設備，其中該第一和第二輸入用以提供往該第一和第二層流動之正電流，以導致在該第一自由磁性層內之自旋電流方向相反於在該第二自由磁性層內之自旋電流方向。
  8. 如申請專利範圍第6項所述之設備，其中該第一和第二輸入用以提供遠離該第一和第二層流動的負電流，以導致在該第一自由磁性層內之自旋電流方向相反於在該第二自由磁性層內之自旋電流方向。
  9. 如申請專利範圍第6項所述之設備，其中該第一和第二輸入用以提供相對於彼此以不同方向流動的電流，以導致在該第一自由磁性層內之自旋電流方向相同於在該第二自由磁性層內之自旋電流方向。
  10. 如申請專利範圍第1項所述之設備，其中該MTJ包括耦接至該至少兩自由磁性層的絕緣體層。
  11. 如申請專利範圍第1項所述之設備，其中該第一和第二層以及該MTJ一起提供互斥或邏輯功能。
  12. 如申請專利範圍第1項所述之設備，其中展現自旋軌道力矩效應之該材料為自旋霍爾效應(SHE)材料。
  13. 如申請專利範圍第12項所述之設備，其中該SHE材料係由鎢、鉭、鉑、CuIr、具有高自旋軌道耦合之4d或5d金屬中的一或多者形成。
  14. 一種方法，包含：施加第一電荷電流至耦接到第一層之第一互連，該第一層由展現自旋軌道力矩效應之材料形成；以及施加第二電荷電流至耦接到第二層之第二互連，該第二層由展現自旋軌道力矩效應之材料形成；以及感測通過包括第一和第二自由磁性層之磁性穿隧接面(MTJ)的電流，其中該第一自由磁性層耦接至該第一層 且其中該第二自由磁性層耦接至該第二層。
  15. 如申請專利範圍第14項所述之方法，其中施加該第一和第二電荷電流包含：將該第一和第二電荷電流分別在該第一和第二層中流動，使得該第一和第二電荷電流相對於彼此以不同方向流動，以導致在該第一自由磁性層中的自旋電流之方向和在該第二自由磁性層中的自旋電流之方向相同。
  16. 如申請專利範圍第14項所述之方法，其中施加該第一和第二電荷電流包含將該第一和第二電荷電流分別朝向該第一和第二層流動，以導致在該第一自由磁性層中的自旋電流之方向和在該第二自由磁性層中的自旋電流之方向相反。
  17. 如申請專利範圍第14項所述之方法，其中施加該第一和第二電荷電流包含將該第一和第二電荷電流分別遠離該第一和第二層流動，以導致在該第一自由磁性層中的自旋電流之方向和在該第二自由磁性層中的自旋電流之方向相反。
  18. 一種系統，包含：記憶體；耦接至該記憶體的處理器，該處理器包括互斥或(XOR)邏輯，其包含：第一層，其由展現自旋軌道力矩效應之材料形成；第二層，其由展現自旋軌道力矩效應之材料形成；以及 磁性穿隧接面(MTJ)，其包括第一和第二自由磁性層，其中該第一自由磁性層耦接至該第一層且其中該第二自由磁性層耦接至該第二層；以及無線介面，其用於允許該處理器與其它裝置通訊。
  19. 如申請專利範圍第18項所述之系統，其中該XOR邏輯包含：第一互連，其由非磁性材料形成，該第一互連耦接至該第一層，其中該第一互連用以提供第一輸入；以及第二互連，其由非磁性材料形成，該第二互連耦接至該第二層，其中該第二互連用以提供第二輸入。
  20. 如申請專利範圍第19項所述之系統，其中通過該第一和第二輸入之電流方向決定在該第一和第二自由磁性層之自旋電流的方向。
TW105112451A 2015-05-28 2016-04-21 具有自旋軌道力矩效應之互斥或邏輯裝置 TW201711238A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/032942 WO2016190879A1 (en) 2015-05-28 2015-05-28 Exclusive-or logic device with spin orbit torque effect

Publications (1)

Publication Number Publication Date
TW201711238A true TW201711238A (zh) 2017-03-16

Family

ID=57393528

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105112451A TW201711238A (zh) 2015-05-28 2016-04-21 具有自旋軌道力矩效應之互斥或邏輯裝置

Country Status (6)

Country Link
US (1) US10333523B2 (zh)
EP (1) EP3304741A4 (zh)
KR (1) KR102358455B1 (zh)
CN (1) CN107534082B (zh)
TW (1) TW201711238A (zh)
WO (1) WO2016190879A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018106212A1 (en) * 2016-12-05 2018-06-14 Intel Corporation Quaternary spin hall memory
JP6280195B1 (ja) 2016-12-16 2018-02-14 株式会社東芝 磁気メモリ
WO2018125042A1 (en) * 2016-12-27 2018-07-05 Intel Corporation Super lattices for magnetoelectric and ferroelectric logic
US10923648B2 (en) 2017-01-17 2021-02-16 Agency For Science, Technology And Research Memory cell, memory array, method of forming and operating memory cell
CN109165007A (zh) * 2018-05-25 2019-01-08 武汉华芯纳磁科技有限公司 基于自旋轨道耦合效应和热扰动的真随机数发生器
CN110660435B (zh) * 2018-06-28 2021-09-21 中电海康集团有限公司 Mram存储器单元、阵列及存储器
US10671351B2 (en) 2018-08-22 2020-06-02 International Business Machines Corporation Low-power random number generator
KR102572158B1 (ko) 2018-09-12 2023-08-30 삼성전자주식회사 자기 기억 소자
CN109301063B (zh) * 2018-09-27 2022-05-13 中国科学院微电子研究所 自旋轨道转矩驱动器件
KR102698782B1 (ko) 2018-11-09 2024-08-27 삼성전자주식회사 자기 기억 소자
CN109521996B (zh) * 2018-11-16 2021-08-24 武汉华芯纳磁科技有限公司 基于电子自旋的多态真随机数发生器
KR102573570B1 (ko) 2019-01-14 2023-09-01 삼성전자주식회사 스핀-궤도 토크 라인 및 콘택 플러그를 갖는 반도체 소자
CN109911950A (zh) * 2019-01-31 2019-06-21 南京邮电大学 一种掺铱的钌酸锶掺杂材料、制备方法及应用
US11250896B2 (en) * 2019-06-23 2022-02-15 Purdue Research Foundation Valley spin hall effect based non-volatile memory
US11205447B2 (en) 2019-08-21 2021-12-21 Headway Technologies, Inc. Reader noise reduction using spin hall effects
CN114556477A (zh) * 2019-10-17 2022-05-27 Ｙｏｄａ－Ｓ株式会社 磁性器件以及运算装置
CN110851882B (zh) * 2019-10-21 2022-04-22 华中科技大学 基于sot效应的物理不可克隆函数生成方法及系统
WO2021091484A1 (en) * 2019-11-05 2021-05-14 Nanyang Technological University Magnetic logic device, circuit having magnetic logic devices, and methods for controlling the magnetic logic device and the circuit
EP3839955A1 (en) 2019-12-18 2021-06-23 Imec VZW Dual stack sot
EP4012710A1 (en) * 2020-12-11 2022-06-15 Imec VZW A memory cell, device and method for writing to a memory cell
CN116830198A (zh) * 2021-05-20 2023-09-29 华为技术有限公司 自旋逻辑器件、存算一体器件、半加器和全加器
US20230089984A1 (en) * 2021-09-20 2023-03-23 International Business Machines Corporation Stacked spin-orbit torque magnetoresistive random access memory

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100682967B1 (ko) * 2006-02-22 2007-02-15 삼성전자주식회사 자기터널접합 셀을 이용한 배타적 논리합 논리회로 및 상기논리회로의 구동 방법
KR100961723B1 (ko) * 2008-02-18 2010-06-10 이화여자대학교 산학협력단 스핀 토크 변환을 이용한 자기터널접합 소자를 사용한ｘｏｒ 논리 연산장치
KR100927195B1 (ko) * 2008-04-01 2009-11-18 이화여자대학교 산학협력단 스핀 토크 변환을 이용한 이중 자기터널접합 소자를 사용한ｘｏｒ 및 ｘｎｏｒ 논리 연산장치
US7855911B2 (en) * 2008-05-23 2010-12-21 Seagate Technology Llc Reconfigurable magnetic logic device using spin torque
US7859892B2 (en) * 2008-12-03 2010-12-28 Seagate Technology Llc Magnetic random access memory with dual spin torque reference layers
US8363459B2 (en) 2009-06-11 2013-01-29 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
WO2013025994A2 (en) * 2011-08-18 2013-02-21 Cornell University Spin hall effect magnetic apparatus, method and applications
US8885395B2 (en) * 2012-02-22 2014-11-11 Avalanche Technology, Inc. Magnetoresistive logic cell and method of use
US8891291B2 (en) * 2012-02-22 2014-11-18 Avalanche Technology, Inc. Magnetoresistive logic cell and method of use
US8946834B2 (en) * 2012-03-01 2015-02-03 Headway Technologies, Inc. High thermal stability free layer with high out-of-plane anisotropy for magnetic device applications
CN104704564B (zh) * 2012-08-06 2017-05-31 康奈尔大学 磁性纳米结构中基于自旋霍尔扭矩效应的电栅控式三端子电路及装置
US9076537B2 (en) * 2012-08-26 2015-07-07 Samsung Electronics Co., Ltd. Method and system for providing a magnetic tunneling junction using spin-orbit interaction based switching and memories utilizing the magnetic tunneling junction
US8891292B2 (en) * 2012-12-19 2014-11-18 Avalanche Technology, Inc. Magnetoresistive layer structure with voltage-induced switching and logic cell application
US9076541B2 (en) * 2013-03-14 2015-07-07 Samsung Electronics Co., Ltd. Architecture for magnetic memories including magnetic tunneling junctions using spin-orbit interaction based switching
US8889433B2 (en) * 2013-03-15 2014-11-18 International Business Machines Corporation Spin hall effect assisted spin transfer torque magnetic random access memory
US20150013117A1 (en) * 2013-07-11 2015-01-15 Vicky L. Reinke System For Magnetically Securing A Golf Ball Mark Holder To An Article
US9076954B2 (en) * 2013-08-08 2015-07-07 Samsung Electronics Co., Ltd. Method and system for providing magnetic memories switchable using spin accumulation and selectable using magnetoelectric devices
EP2851903B1 (en) * 2013-09-19 2017-03-01 Crocus Technology S.A. Self-referenced memory device and method for operating the memory device
WO2015047194A1 (en) * 2013-09-24 2015-04-02 National University Of Singapore Spin orbit and spin transfer torque-based spintronics devices
US9343658B2 (en) * 2013-10-30 2016-05-17 The Regents Of The University Of California Magnetic memory bits with perpendicular magnetization switched by current-induced spin-orbit torques
US9099115B2 (en) * 2013-11-12 2015-08-04 HGST Netherlands B.V. Magnetic sensor with doped ferromagnetic cap and/or underlayer
US9251883B2 (en) * 2014-01-28 2016-02-02 Qualcomm Incorporated Single phase GSHE-MTJ non-volatile flip-flop

Also Published As

Publication number Publication date
WO2016190879A1 (en) 2016-12-01
EP3304741A4 (en) 2019-05-01
KR20180013860A (ko) 2018-02-07
CN107534082A (zh) 2018-01-02
US10333523B2 (en) 2019-06-25
EP3304741A1 (en) 2018-04-11
CN107534082B (zh) 2021-12-28
KR102358455B1 (ko) 2022-02-04
US20180145691A1 (en) 2018-05-24

Similar Documents

Publication Publication Date Title
TW201711238A (zh) 具有自旋軌道力矩效應之互斥或邏輯裝置
TWI565111B (zh) 磁性穿隧接面（ｍｔｊ）自旋霍爾磁性隨機存取記憶體（ｍｒａｍ）位元胞及陣列
CN108055872B (zh) 具有自旋霍尔电极和电荷互连的自旋逻辑
CN106688041B (zh) 应变辅助自旋力矩翻转自旋转移力矩存储器
TWI696304B (zh) 具有以自旋軌道耦合而切換的磁性絕緣體之自旋邏輯
CN104733036B (zh) 混合存储器以及基于mtj的mram位单元和阵列
US10897364B2 (en) Physically unclonable function implemented with spin orbit coupling based magnetic memory
CN107004759B (zh) 磁电器件和互连件
CN107660304B (zh) 用于逻辑器件和存储器件的金属自旋超晶格
KR101753648B1 (ko) 자기 상태 엘리먼트 및 회로
KR20170020318A (ko) 조절 가능한 강도를 갖는 결합형 스핀 홀 나노 발진기들
US10636840B2 (en) Quaternary spin hall memory
KR20180018501A (ko) 난수 발생기
EP3123537A1 (en) Magnetic domain wall logic devices and interconnect
TW201721644A (zh) 具有磁電自旋軌道裝置的大信號雙電晶體記憶體
WO2017155553A1 (en) Spintronic apparatus and method for stochastic clustering