CN107534082A - 具有自旋轨道转矩效应的异或逻辑装置 - Google Patents

具有自旋轨道转矩效应的异或逻辑装置 Download PDF

Info

Publication number
CN107534082A
CN107534082A CN201580079363.1A CN201580079363A CN107534082A CN 107534082 A CN107534082 A CN 107534082A CN 201580079363 A CN201580079363 A CN 201580079363A CN 107534082 A CN107534082 A CN 107534082A
Authority
CN
China
Prior art keywords
layer
coupled
free
input
electric charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580079363.1A
Other languages
English (en)
Other versions
CN107534082B (zh
Inventor
S.马尼帕鲁尼
D.尼科诺夫
I.A.扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN107534082A publication Critical patent/CN107534082A/zh
Application granted granted Critical
Publication of CN107534082B publication Critical patent/CN107534082B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/18—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using galvano-magnetic devices, e.g. Hall-effect devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

描述了一种设备，其包含：第一层，由展示自旋轨道转矩效应的材料所形成；第二层，由展示自旋轨道转矩效应的材料所形成；以及磁隧穿结（MTJ），包括第一自由磁层和第二自由磁层，其中第一自由磁层被耦合到第一层并且其中第二自由磁层被耦合到第二层。

Description

具有自旋轨道转矩效应的异或逻辑装置
背景技术
异或（XOR）逻辑功能被广泛使用在处理器和存储器中。例如，XOR逻辑功能被使用于比较数字数据，以用于图像处理、安全操作、模式识别、存储器中的错误纠正等。能够使用如由图1的逻辑门100和图2的逻辑门200所分别示出的NAND逻辑门和NOR逻辑门来实现XOR逻辑功能。然而，典型的NAND逻辑门和NOR逻辑门是易失性逻辑门，在关闭对NAND逻辑门和NOR逻辑门的电力时它们丢失其输出值。
附图说明
从以下所给定的详细描述以及从本公开的各种实施例的附图将会更完整的理解本发明的实施例，然而，这不应该被当作是将本公开限制到具体实施例，而仅是用于解释和理解。
图1图示使用NAND逻辑门所实现的典型XOR逻辑门。
图2图示使用NOR逻辑门所实现的典型XOR逻辑门。
图3A图示具有被耦合到自旋轨道效应材料的磁隧穿结（MTJ）的层的堆叠。
图3B图示所述堆叠的顶视图。
图4A图示根据本公开的一些实施例的采用被耦合到由自旋轨道效应（SOE）材料所形成的电极的互连和耦合在电极之间的MTJ而形成的非易失性1比特XOR逻辑。
图4B图示根据本公开的一些实施例的图4A的非易失性1比特XOR逻辑的顶视图。
图5A-D图示根据本公开的一些实施例的图4A的非易失性1比特XOR逻辑的操作模式。
图6图示根据本公开的一些实施例的示出图4A的非易失性1比特XOR逻辑的动态响应的绘图。
图7图示根据本公开的一些实施例的示出图4A的非易失性1比特XOR逻辑的逻辑操作的绘图。
图8图示根据本公开的一些实施例的具有串联耦合非易失性1比特XOR逻辑单元的逻辑。
图9图示根据本公开的一些实施例的采用图4A的非易失性1比特XOR逻辑所实现的伪随机数字生成器。
图10图示根据本公开的一些实施例的采用图4A的非易失性XOR逻辑所实现的用于比较两个字的逐比特比较器。
图11图示根据本公开的一些实施例的使用非易失性XOR逻辑的分类器。
图12图示根据本公开的一些实施例的用于操作图4A的非易失性XOR逻辑的方法的流程图。
图13图示根据一些实施例的具有图4A的非易失性XOR逻辑的智能装置或计算机系统或SoC（芯片上系统）和/或采用非易失性XOR逻辑所实现的应用。
具体实施方式
在一些实施例中，提供了异或（XOR）逻辑，其包含具有由自旋轨道效应（SOE）材料所形成的输入电极的双自由铁磁层磁隧穿结（MTJ）。在一些实施例中，输入电极被耦合到MTJ的自由铁磁层。在一些实施例中，到XOR逻辑的输入是在被耦合到输入电极的互连中流动的电荷流。在一些实施例中，输入电极中的SOE导致自旋电流注入到MTJ的自由磁层中，从而导致XOR逻辑状态运算。
存在各种实施例的许多技术效果。例如，提供了具有非易失性的XOR逻辑，它比传统基于多门的XOR逻辑门在大小方面要更小。这种非易失性XOR逻辑允许固定可编程键与XOR逻辑的输出的比较。非易失性XOR逻辑能够被使用于实现具有被耦合到由SOE材料所形成的电极的自由铁磁层中所储存的比特的比较器。例如，这种比特能够被使用以实现加密和模式匹配。在一些实施例中，非易失性XOR逻辑的占用空间（即布置间距）比分别参考图1-2所图示的基于互补金属氧化物半导体晶体管（CMOS）的XOR逻辑门100和XOR逻辑门200要更小。能够使用移位寄存器而将具有内在随机性质的非易失性XOR逻辑使用在伪随机数字生成中。根据各种实施例，其他非限制技术效果将变得明显。
在以下描述中，讨论了多个细节以提供本公开的实施例的更充分的解释。然而对于本领域的技术人员，在没有这些具体细节的情况下可实施本公开的实施例将是显而易见的。在其他示例中，为了避免模糊本公开的实施例，众所周知的结构和装置没有详细地而是以框图的形式被示出。
注意到在实施例的对应附图中，采用线来表示信号。一些线可以是更粗的以指示更多成分信号路径，和/或一些线在一端或多端具有箭头以指示主要信息流方向。这种指示不意在限制。相反结合一个或多个示例性实施例来使用线以促进对电路或逻辑的单元的更容易的理解。如由设计需要或偏好所规定的任何所表示信号可实际上包含一个或多个信号，其可在两个方向的任一方向上传播并且可采用任何合适类型的信号方案而被实现。
在整个说明书中，以及在权利要求中，术语“所连接”意为在被连接的事物之间的没有任何中间装置的直接物理连接、电连接或无线连接。术语“所耦合”意为在被连接的事物之间的直接电连接或无线连接，或者通过一个或多个被动或主动中间装置的间接电连接或无线连接。术语“电路”意为被布置成与彼此合作以提供期望功能的一个或多个被动和/或主动构件。术语“信号”意为至少一个电流信号、电压信号、磁信号、电磁信号或数据/时钟信号。“一个（a）”、“一个（an）”和“所述（the）”的含义包括复数引用。“在…中”的含义包括“在…中”和“在…上”。
术语“基本上”、“接近（close）”、“近似”、“靠近（near)”和“大约”一般指的是处于目标值的+/-20%之内。除非以另外方式来指定，以描述普通对象的序数形容词“第一”、“第二”和“第三”等的使用仅指示相同对象的不同示例正在被引用并且不意在暗示如此所述的对象一定是在所给定的序列中（临时地、空间地、以排名顺序或以任何其他方式）。
出于本公开的目的，短语“A和/或B”和“A或B”意为（A）、（B）或（A和B）。出于本公开的目的，短语“A、B和/或C”意为（A）、（B）、（C）、（A和B）、（A和C）、（B和C）或（A、B和C）。
出于实施例的目的，此处所述的各种电路和逻辑块中的晶体管是金属氧化物半导体（MOS）晶体管，所述晶体管包括漏极、源极、栅极和体端子。晶体管还包括三栅极和鳍FET晶体管、全环栅柱式晶体管、隧穿FET（TFET）、方线或矩形带晶体管，或者实现例如碳纳米管或电子自旋装置的晶体管功能性的其他装置。MOSFET对称源极端子和漏极端子，即是同样的端子并且此处可交换地被使用。另一方面，TFET装置具有非对称源极端子和漏极端子。本领域的技术人员将会理解在没有背离本公开的范围的情况下，例如双极结晶体管--BJTPNP/NPN、BiCMOS、CMOS、eFET等的其他晶体管可被使用。术语“MN”指示n型晶体管（例如NMOS、NPN BJT等）并且术语“MP”指示p型晶体管（例如PMOS、PNP BJT等）。
图3A图示具有被耦合到由SOE材料所形成的电极的MTJ的层的堆叠300。堆叠300形成具有SOE致写机制和基于MTJ读出的三端子存储器单元。图3A描述SOE切换（例如巨型自旋霍尔效应自旋转矩切换）的操作机制，按照一些实施例，所述操作机制被使用在形成如参考图4-12所述的非易失性XOR逻辑中。
参考回图3A，堆叠300包含MTJ 301、SOE互连或电极302和（一个或多个）非磁性金属303a/b。在一个示例中，MTJ 301包含自旋阀，其通过将隧穿电介质和另一个铁磁层与铁磁层进行堆叠而来形成。沿SOE互连302的水平方向的一端或两端是由非磁性金属303a/b所形成。
材料的广泛组合能够被使用于MTJ 301的材料堆叠。在一些实施例中，材料的堆叠包括：CoxFeyBz、MgO、CoxFeyBz、Ru、CoxFeyBz、IrMn、Ru、Ta和Ru，其中‘x’、‘y’和‘z’是合金中元素的分数。在其他实施例中，其他材料可被使用以形成MTJ 301。在一些实施例中，MTJ 301堆叠包含被称作基于合成反铁磁体（SAF）和反铁磁体（AFM）层的CoFe/Ru/CoFe层的组合的固定磁层、自由磁层、MgO隧穿氧化物。SAF层具有两个CoFe层中的磁化是相反的属性，并且允许抵消在自由磁层周围的偶极场，使得杂散偶极场将不会控制自由磁层。
参考作为自旋霍尔效应（SHE）材料互连的SOE互连302来描述此处的各种实施例。然而，实施例也能够使用采用其他SOE材料所形成的互连。在一些实施例中，SOE互连302是展示SOE属性的金属互连。在一些实施例中，能够采用传统非磁性导体、例如铜Cu，将SOE互连连接到其他SOE互连。参考图8来示出一个这样的示例。
参考回图3A，在一些实施例中，SOE互连302（或写电极）由下列的一个或多个来组成：β-钽（β-Ta）、Ta、β-钨（β-W）、W、Pt、与元素例如铱掺杂的铜（Cu）、铋和周期表中3d、4d、5d和4f、5f周期族的可展示高自旋轨道耦合的元素。在一些实施例中，SOE互连302转换成（一个或多个）高传导性非磁性金属303a/b以降低SOE互连302的电阻。在一些实施例中，（一个或多个）非磁性金属303a/b从下列中的一个或多个来形成：Cu、Co、α-Ta、Al、CuSi或Nisi。
在一个实施例中，固定磁层的磁化方向相对于自由磁层的磁化方向垂直（即自由磁层和固定磁层的磁化方向不是平行的，相反它们是正交的）。例如，自由磁层的磁化方向在平面内而固定磁层的磁化方向是垂直于所述平面内。在一个实施例中，固定磁层的磁化方向在平面内而自由磁层的磁化方向垂直于所述平面内。
在一个实施例中，固定磁层的厚度确定它的磁化方向。例如，当固定磁层的厚度在某个阀值之上时（取决于磁体的材料，例如CoFe近似1.5nm），则所述固定磁层展示在平面内的磁化方向。同样的，当固定磁层的厚度在某个阀值之下时（取决于磁体的材料），则所述固定磁层展示垂直于磁层的平面的磁化方向。在一个实施例中，自由磁层的厚度也以相同方式（如以固定磁层的厚度来确定的方式）确定它的磁化方向。
其他因素也可确定磁化的方向。例如，诸如表面异向性（取决于铁磁层的多层组成或相邻层）和/或晶体的异向性（取决于应力和晶格结构改性，例如FCC、BCC或L10型的晶体，其中L10是展示垂直磁化的一种类型的晶体类）的因素也能够确定磁化的方向。
图3B图示图3A的堆叠的顶视图320。指出了具有如任何其他图的元素的相同标号（或名称）的图3B的那些元素能够以类似那样所述的任何方式来工作或起作用，但这不限于此。顶视图320示出为了适当的自旋注入，磁体沿SOE互连302的宽度来定向。
在一些实施例中，通过经由SOE（或SHE）互连302施加电荷流来写磁性单元。（在自由磁体层）磁性写的方向由所施加电荷流的方向来决定。正电流（即在+y方向上流动的电流）产生具有传输方向（沿+z方向）和指向+x方向的自旋的自旋注入电流。所注入自旋电流反过来产生自旋转矩以在+x或-x方向上对（被耦合到SOE材料的）自由磁体进行排列。写电极中由电荷流所生成的所注入自旋电流由下式来给出：
其中，自旋电流的向量是具有沿自旋方向的自旋的电流和具有与自旋方向相反的自旋的电流的差，是垂直于界面的单元向量，PSHE是自旋霍尔注入效率，其实横向自旋电流的量级与侧向电荷流的比率，w是磁体的宽度，t是SHE互连302的厚度，是SHE互连302中的自旋翻转长度，是对于SHE互连302到自由铁磁层界面的自旋霍尔角度。负责自旋转矩的所注入自旋角动量由下式来给出：。
图4A图示根据本公开的一些实施例的采用被耦合到具有SOE材料的电极的互连和耦合在电极之间的MTJ而形成的非易失性1比特XOR逻辑。指出了具有如任何其他图的元素的相同标号（或名称）的图4A的那些元素能够以类似那样所述的任何方式来工作或起作用，但这不限于此。
在一些实施例中，非易失性1比特XOR逻辑400包含由SOE材料所形成的第一层401（也被称作第一电极）、由SOE材料所形成的第二层402（也被称作第二电极）、具有双自由铁磁层的MTJ 403、第一互连404、第二互连405、第三互连406、第四互连407、上电极408和下电极409。此处，第一层和第二层401/402的每个在结构和功能方面与图3A的SOE互连302相同，并且第一互连404和第三互连406分别地（以及第二互连405和第四互连407分别地）在结构和功能方面与图3A的（一个或多个）互连金属303a/b相同。此处，MTJ 403具有由非磁性电介质(例如MgO)所分隔的双自由铁磁层，而图3A的示例描述MTJ 301具有由非磁性电介质MgO所分隔的固定铁磁层和自由磁层。双自由铁磁层被标记为第一自由磁体和第二自由磁体。
在一些实施例中，MTJ 403的第一自由磁体被耦合到第一层401，使得被驱动作为第一输入（即Input-1）的正（即+y）电流或负（即-y）电流产生第一层401中具有传输方向的自旋注入电流。在一些实施例中，被提供作为到第一互连404的Input-1的正电流（即在+y方向上流动的电流）产生第一层401中具有传输方向（沿-z方向）和指向+x方向的自旋的自旋注入电流。
在一些实施例中，被提供作为到第一互连404的Input-1的负电流（即在-y方向上流动的电流）产生第一层401中具有传输方向（沿-z方向）和指向-x方向的自旋的自旋注入电流。在一些实施例中，所注入自旋电流反过来产生自旋转矩以在+x或-x方向上对第一自由磁体进行排列。在一些实施例中，第三互连406被使用以将作为Input-1所注入的电流转移到下游逻辑（例如另一个XOR逻辑或一些其他逻辑）。
在一些实施例中，MTJ 403的第二自由磁体被耦合到第二层402，使得被驱动作为第二输入（即Input-2）的正（即+y）电流或负（即-y）电流产生第二层402中具有传输方向的自旋注入电流。在一些实施例中，被提供作为到第二互连405的Input-2的正电流（即在+y方向上流动的电流）产生第二层402中具有传输方向（沿+z方向）和指向-x方向的自旋的自旋注入电流。
在一些实施例中，被提供作为到第二互连405的Input-2的负电流（即在-y方向上流动的电流）产生第二层402中具有传输方向（沿+z方向）和指向+x方向的自旋的自旋注入电流。在一些实施例中，所注入自旋电流反过来产生自旋转矩以在+x或-x方向上对MTJ 403的第二自由磁体进行排列。在一些实施例中，第四互连407被使用以将作为Input-2所注入的电流转移到下游逻辑（例如另一个XOR逻辑或一些其他逻辑）。
在一些实施例中，电荷流分别在第一互连404和第二互连405中流动，并且分别在第一层（或电极）401和第二层（或电极）402中的自旋轨道效应导致自旋电流分别注入到第一自由磁体和第二自由磁体中，以至逻辑状态运算。自旋电流中所注入自旋的方向由交叉乘积来给出：
其中是自旋电流的方向并且是电荷流的方向。
在一些实施例中，下电极409被耦合到地并且上电极408提供由电流感测电路（未示出）所确定的输出。在一些实施例中，当电荷流分别在第一互连404和第二互连405中流动时，IREAD（即Output）被感测并且取决于XOR逻辑400的所感测的电阻而确定XOR逻辑的逻辑状态（通过感测IREAD能够读取两个自由磁体层的角度，所述IREAD取决于第一自由磁体和第二自由磁体的磁化方向相对于彼此是平行（P）还是反平行（AP）。
根据一个实施例，能够使用多物理模拟来验证双自由铁磁层的基于SHE的逻辑装置400的功能性，所述多物理模拟将纳米磁体视为单自旋投影（或磁矩）并且使用自旋电路理论来对标量电压和向量自旋电压进行运算。通过Landau-Lifshitz-Gilbert公式来描述MTJ 403的两个自由磁体：
此处，和是垂直于分别进入两个自由纳米磁体—第一自由磁体层和第二自由磁体层的自旋极化电流的磁化的投影。这些投影从自旋电路分析来导出。源自形状和材料异向性的有效磁场和Gilbert阻尼常数‘α’是磁体的属性。从用于MTJ 403的向量传输模型来获得自旋电流。此处，m1和m2分别是第一自由磁体层和第二自由磁体层的磁化向量，NS是第一自由磁体和第二自由磁体的每个中的自旋的数量。在一些实施例中，自旋等效电路包含由磁体的当前传导所支配的张量自旋传导矩阵。在一个实施例中，使用自洽随机解算器以说明磁体的热噪声。
图4B图示根据本公开的一些实施例的图4A的非易失性1比特XOR逻辑400的顶视图420。指出了具有如任何其他图的元素的相同标号（或名称）的图4B的那些元素能够以类似那样所述的任何方式来工作或起作用，但这不限于此。自旋电流中所注入自旋的方向由交叉乘积来给出：
其中是自旋电流的方向并且是电荷流的方向。在一个示例中，存在两个可能的自旋电流。具有沿x轴所极化的自旋的一个自旋电流在+z方向上，并且具有沿x轴所极化的自旋的另一个自旋电流在-z方向上。
图5A-D图示根据本公开的一些实施例的图4A的非易失性1比特XOR逻辑400的操作模式500、520、530和540。指出了具有如任何其他图的元素的相同标号（或名称）的图5A-D的那些元素能够以类似那样所述的任何方式来工作或起作用，但这不限于此。
图5A图示当输入电流I1和I2（即分别为Input-1和Input-2）是分别被提供到第一互连404和第二互连405的正电流（即它们的流动方向是向+y轴）时的操作模式500。这些正输入电流由SOE材料的第一层和第二层（分别为401和402）所接收，所述SOE材料的第一层和第二层在分别被耦合到第一层401和第二层402的自由磁层中注入自旋电流。在这种情况下，被注入到第一层401和第二层402中的自旋电流在自旋极化中是相反的，这导致了MTJ 403中磁化的反平行定向（即在输出节点上产生更高电阻）。MTJ 403的反平行定向由正在面对相反方向的磁化方向m1和m2所指示。在一些实施例中，由输出节点所感测的更高电阻（即来自MTJ 403的反平行定向的RAP）指示逻辑0，而正输入电流I1和I2指示逻辑1每个的输入。
图5B图示当输入电流I1和I2（即分别为Input-1和Input-2）是分别被提供到第一互连404和第二互连405的负电流（即它们的流动方向是向-y轴）时的操作模式520。这些负输入电流由第一层和第二层（分别为401和402）所接收，所述第一层和第二层在分别被耦合到第一层401和第二层402的自由磁层中注入自旋电流。
在这种情况下，被注入到第一层401和第二层402中的自旋电流在自旋极化中是相反的，这导致了MTJ 403中磁化的反平行定向（即在输出节点上产生更高电阻）。MTJ 403的反平行定向由例如图5A的操作模式500中正在面对相反方向的磁化方向m1和m2所指示。在一些实施例中，由输出节点所感测的更高电阻（即RAP）指示逻辑0，而负输入电流I1和I2指示逻辑0每个的输入。
图5C图示当输入电流I1和I2（即分别为Input-1和Input-2）分别是负电流和正电流时的操作模式530。此处，I1在-y方向上流动而I2在+y方向上流动。输入电流I1和I2分别被提供到第一互连404和第二互连405。这些负输入电流和正输入电流分别由第一层401和第二层402所接收，所述第一层401和第二层402在分别被耦合到第一层401和第二层402的自由磁层中注入自旋电流。
在这种情况下，被注入到第一层401和第二层402中的自旋电流具有相同自旋极化，这导致了MTJ 403中磁化的平行定向（即在输出节点上产生更低电阻）。MTJ 403的平行定向由正在面对相同方向的磁化方向m1和m2所指示。在一些实施例中，由输出节点所感测的更低电阻（即来自MTJ 403的平行定向的RP）指示逻辑1。在这种情况下，负输入电流I1指示逻辑0的输入并且正输入电流I2指示逻辑1的输入。
图5D图示当输入电流I1和I2（即分别为Input-1和Input-2）分别是正电流和负电流时的操作模式540。此处，I1在+y方向上流动而I2在-y方向上流动。输入电流I1和I2分别被提供到第一互连404和第二互连405。这些正输入电流和负输入电流分别由第一层401和第二层402所接收，所述第一层401和第二层402在分别被耦合到第一层401和第二层402的自由磁层中注入自旋电流。
在这种情况下，被注入到第一层401和第二层402中的自旋电流具有相同自旋极化，这导致了MTJ 403中磁化的平行定向（即在输出节点上产生更低电阻）。MTJ 403的平行定向由正在面对相同方向的磁化方向m1和m2所指示。在一些实施例中，由输出节点所感测的更低电阻（即RP）指示逻辑1。在这种情况下，正输入电流I1指示逻辑1的输入并且负输入电流I2指示逻辑0的输入。
按照一些实施例，表1总结非易失性XOR逻辑的四种操作模式，从MTJ的电阻方面来表达，
其中根据表1，电流I指明它们的逻辑的值，并且电阻差。能够使用感测放大器来将电阻转变成电压。
表1：非易失性XOR逻辑真值表
图6图示根据本公开的一些实施例的示出图4A的非易失性1比特XOR逻辑400的动态响应的绘图600。指出了具有如任何其他图的元素的相同标号（或名称）的图6的那些元素能够以类似那样所述的任何方式来工作或起作用，但这不限于此。此处，x轴是以纳秒（nS）为单位的时间，在左侧的y-轴是磁化（即m1、m2），并且在右侧的y轴是以微安培（μA）为单位的电流。在一些实施例中，MTJ 403的第一自由磁体的磁化m1跟随输入电流I1而MTJ 403的第二自由磁体的磁化m2跟随输入电流-I2。
图7图示根据本公开的一些实施例的示出图4A的非易失性1比特XOR逻辑400的逻辑操作的绘图700。指出了具有如任何其他图的元素的相同标号（或名称）的图7的那些元素能够以类似那样所述的任何方式来工作或起作用，但这不限于此。此处，x轴是时间纳秒（nS），在左侧的y轴是输入状态，以及在右侧的y轴是以欧姆为单位的装置的电阻。
在一些实施例中，从Input-1所注入的自旋电流使MTJ 403的第一自由磁层的切换以跟随Input-1的逻辑阶级。在一些实施例中，从Input-2所注入的自旋电流使MTJ 403的第二自由磁层的切换以跟随Input-2的反转逻辑状态。此处，根据如参考表1所述的异或逻辑来调整XOR逻辑400的电阻。
图8图示根据本公开的一些实施例的具有串联耦合非易失性1比特XOR逻辑单元的逻辑800。指出了具有如任何其他图的元素的相同标号（或名称）的图8的那些元素能够以类似那样所述的任何方式来工作或起作用，但这不限于此。
在一些实施例中，XOR逻辑400与其他XOR逻辑被串行地级联以形成XOR逻辑的阵列。在一些实施例中，Input-1和Input-2由串联耦合的所有XOR逻辑装置所分享。此处，示出‘N’XOR逻辑装置—XOR-1 801至XOR-N 801-N，其中‘N’为大于1的整数。在一些实施例中，非磁性传导金属（例如802-1、802-2等）被使用于耦合每个XOR逻辑的两个SOE电极。
例如，XOR-1 801-1的第三互连406被耦合到XOR-2 801-2的第一互连404，并且XOR-1 801-1的第四互连407被耦合到XOR-2 801-2的第二互连405。在一些实施例中，非磁性传导金属与第一互连、第二互连、第三互连和第四互连是相同的材料。例如，非磁性传导金属是Cu。
图9图示根据本公开的一些实施例的使用图4A的非易失性1比特XOR逻辑单元的伪随机数字生成器900。指出了具有如任何其他图的元素的相同标号（或名称）的图9的那些元素能够以类似那样所述的任何方式来工作或起作用，但这不限于此。
在一些实施例中，XOR逻辑单元400能够被使用以实现非易失性伪随机数字生成器。在一些实施例中，具有随机切换（其提供随机性）的非易失性磁性XOR逻辑（例如XOR逻辑400）与传统线性反馈移位寄存器来合并以形成伪随机数字生成器。在一些实施例中，伪随机数字生成器900包含如所示出被耦合在一起的线性移位寄存器（Reg.）--Reg. Bit-0、Reg. Bit-1、Reg. Bit-4和Reg. Bit-3。更少或更多寄存器可被耦合以形成具有在其间所嵌入的XOR逻辑（例如XOR-1和XOR-2）的反馈移位寄存器链。在一些实施例中，具有高磁性热噪声的非易失性磁性XOR逻辑能够被使用以提高比特的随机性。
图10图示根据本公开的一些实施例的使用图4A的非易失性XOR逻辑装置的用于比较两个字的逐比特比较器1000。指出了具有如任何其他图的元素的相同标号（或名称）的图10的那些元素能够以类似那样所述的任何方式来工作或起作用，但这不限于此。
在一些实施例中，布置XOR逻辑装置使得XOR逻辑的每个输入端子对不同字的两个比特进行比较，而不是串联耦合XOR逻辑装置XOR-1 801至XOR-N 801-N。例如，XOR-1 801-1在比特A1和B1之间执行逐比特XOR操作，XOR-2 801-2在比特A2和B2之间执行逐比特XOR操作，并且XOR-N 801-N在比特AN和BN之间执行XOR操作，其中[A1、A2、…AN]是第一‘N’比特字，[B1、B2、…BN]是第二‘N’比特字，并且Out-1至Out-N是‘N’比特输出。在一些实施例中，两个字的比特值是被提供为输入的电流。例如，A1=1指的是在+y方向上流动的正输入电流，以及A1=0指的是在-y方向上流动的负输入电流。
图11图示根据本公开的一些实施例的采用非易失性XOR逻辑所形成的分类器1100。指出了具有如任何其他图的元素的相同标号（或名称）的图11的那些元素能够以类似那样所述的任何方式来工作或起作用，但这不限于此。
在一些实施例中，XOR逻辑能够如所示出竖直地被级联以形成多输入和单输出分类器。在这个示例中，四输入分类器被示出，其中每个输入包括被耦合到非磁性金属的SOE电极以接收输入电流。输出Out取决于竖直堆叠的有效电阻，所述有效电阻反过来取决于在输入端口（Input-1至Input-4）上的电流的方向。
在这个示例中，四个自由磁层耦合在SOE电极之间。在一些实施例中，接收Input-4的SOE电极被耦合到具有磁化m4的自由磁体。在一些实施例中，接收Input-3的SOE电极被耦合到分别具有磁化m3和m'3的自由磁体。在一些实施例中，接收Input-2的SOE电极被耦合到分别具有磁化m2和m'2的自由磁体。在一些实施例中，接收Input-1的SOE电极被耦合到具有磁化m1的自由磁体。在一些实施例中，下电极被接地并且被耦合到接收Input-4的SOE电极，而上电极提供输出Out而且被耦合到接收Input-1的SOE电极。
在一些实施例中，自由磁体的磁化m1的方向跟随输入电流-I1，自由磁体的磁化m2跟随输入电流I2并且磁化m'2的方向与m2的方向相反，自由磁体的磁化m3跟随输入电流I3并且磁化m'3的方向与m3的方向相反，以及自由磁体的磁化m4跟随输入电流-I4。
堆叠的电阻取决于所有磁层的磁化并且是串联三个MTJ的组合。它表示实现最近邻XOR的总和的逻辑功能的多逻辑级值。
在另一实施例中，取决于输入电流的方向和纳米磁体的几何形状以及隧穿势垒，由SOE来切换的所堆叠磁体执行输入的不同逻辑功能。
图12图示根据本公开的一些实施例的用于操作图4A的非易失性XOR逻辑的方法的流程图1200。指出了具有如任何其他图的元素的相同标号（或名称）的图12的那些元素能够以类似那样所述的任何方式来工作或起作用，但这不限于此。
虽然参考图12的流程图中的框以特定顺序来示出，但是动作的顺序能够被修改。因此，所图示的实施例能够以不同顺序被执行，并且一些动作/框可并行地被执行。按照某些实施例，图12中所列出的框和/或操作的一些是可选的。对所呈现的框进行编号是为了清楚而不是意在指定其中各种框必须发生的操作的顺序 。另外，来自各种流程的操作可在各种各样的组合中被利用。
在框1201，施加第一电荷流I1到被耦合到由SOE材料所形成的第一层401的第一互连404。这个电流使SOE材料以在MTJ 403的第一自由磁体中注入自旋电流。在框1202，施加第二电荷流I2到被耦合到由SOE材料所形成的第二层402的第二互连405。这个电流使SOE材料以在MTJ 403的第二自由磁体中注入自旋电流。在框1203，由被耦合到输出Out的感测电路来感测IREAD。取决于第一电荷流和第二电荷流的方向，IREAD通过XOR逻辑400指示高电阻或低电阻，其中如参考表1所述，高电阻和低电阻映射到XOR逻辑400的输出逻辑状态。
图13图示根据一些实施例的具有图4A的非易失性XOR逻辑的智能装置或计算机系统或SoC（芯片上系统）1600和/或其各种应用（例如比较器、伪随机生成器和分类器）。指出了具有如任何其他图的元素的相同标号（或名称）的图13的那些元素能够以类似那样所述的任何方式来工作或起作用，但这不限于此。
图13图示移动装置的实施例的框图，其中能够使用平表面接口连接器。在一些实施例中，计算装置1600表示移动计算装置，例如计算平板、移动电话或智能电话、无线使能的电子阅读器或者其他无线移动装置。将会理解一般地示出某些构件，并且在计算装置1600中没有示出这种装置的所有构件。
在一些实施例中，根据所讨论的一些实施例，计算装置1600包括具有图4A的非易失性XOR逻辑和/或其各种应用的第一处理器1610。根据一些实施例，计算装置1600的其他块也可以包括图4A的非易失性XOR逻辑和/或其各种应用。本公开的各种实施例还可以包含1670内的网络接口（例如无线接口），使得系统实施例可以被结合到无线装置（例如手或个人数字助理）中。
在一些实施例中，处理器1610（和/或处理器1690）能够包括一个或多个物理装置，例如微处理器、应用处理器、微控制器、可编程逻辑装置或其他处理部件。由处理器1610所执行的处理操作包括操作平台或操作系统的运行，在所述操作平台或操作系统上运行应用和/或装置功能。处理操作包括涉及与人类用户或与其他装置的I/O（输入/输出）的操作、涉及电力管理的操作和/或涉及将计算装置1600与另一个装置进行连接的操作。处理操作还可以包括涉及音频I/O和/或显示I/O的操作。
在一些实施例中，计算装置1600包括表示与向计算装置提供音频功能关联的硬件（例如音频硬件和音频电路）和软件（例如驱动程序、编解码器）构件的音频子系统1620。音频功能能够包括扬声器和/或耳机输出，也能够包括麦克风输入。用于这种功能的装置能够被集成到计算装置1600中，或被连接到计算装置1600。在一个实施例中，用户通过提供由处理器1610所接收和所处理的的音频命令而与计算装置1600进行交互。
在一些实施例中，计算装置1600包含显示子系统1630。显示子系统1630表示提供视觉和/或触觉显示供用户来与计算装置1600进行交互的硬件（例如显示装置）和软件（例如驱动程序）构件。显示子系统1630包括显示接口1632，所述显示接口1632包括被使用以向用户提供显示的特定屏幕或硬件装置。在一个实施例中，显示接口1632包括独立于处理器1610的逻辑以执行涉及显示的至少一些处理。在一个实施例中，显示子系统1630包括向用户提供输出和输入两者的触摸屏幕（或触摸板）装置。
在一些实施例中，计算装置1600包含I/O控制器1640。I/O控制器1640表示涉及与用户的交互的硬件装置和软件构件。I/O控制器1640可操作来管理作为音频子系统1620和/或显示子系统1630的部分的硬件。另外，I/O控制器1640图示连接到计算装置1600的用于附加装置的连接点，通过所述连接点用户可与系统进行交互。例如，能够被附连到计算装置1600的装置可包括麦克风装置、扬声器或立体声系统、视频系统或其他显示装置、键盘或小键盘装置或者用于与具体应用（例如读卡器或其他装置）来使用的其他I/O装置。
如上所提及，I/O控制器1640能够与音频子系统1620和/或显示子系统1630进行交互。例如，通过麦克风或其他音频装置的输入能够为计算装置1600的一个或多个应用或功能提供输入或命令。另外，音频输出能够代替显示输出而被提供，或者除了提供显示输出之外音频输出仍被提供。在另一个示例中，如果显示子系统1630包括触摸屏幕，则显示装置还充当输入装置，其能够由I/O控制器1640至少部分地来控制。还能够存在计算装置1600上的附加按钮或开关以提供由I/O控制器1640所管理的I/O功能。
在一些实施例中，I/O控制器1640管理例如加速计、摄像机、光线传感器或其他环境的传感器或者能够被包括在计算装置1600中的其他硬件的装置。输入能够是直接用户交互的部分，也能够向系统提供环境的输入以影响它的操作（例如对噪声进行过滤、用于亮度检测而调整显示、对摄像机施加闪光或者其他特征）。
在一些实施例中，计算装置1600包括管理电池电力使用、电池的充电和涉及电力节约操作的特征的电力管理1650。存储器子系统1660包括在计算装置1600中用于储存信息的存储器装置。存储器能够包括非易失性（如果中断对存储器装置的电力而状态没有变化）和/或易失性（如果中断对存储器装置的电力而状态是不确定的）存储器装置。存储器子系统1660能够储存应用数据、用户数据、音乐、相片、文件或其他数据，也能够储存涉及计算装置1600的应用和功能的运行的系统数据（无论是长期的或临时的）。
实施例的元素还被提供为用于储存计算机可运行指令（例如实现本文所讨论的任何其他过程的指令）的机器可读介质（例如存储器1660）。机器可读介质（例如存储器1660）可包括，但不限于闪速存储器、光盘、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁卡或光卡、相变存储器（PCM）或适合于储存电子或计算机可运行指令的其他类型的机器可读介质。例如，本公开的实施例可作为计算机程序（例如BIOS）被下载，所述计算机程序可通过数据信号的方式，经由通信链路（例如调制解调器或网络连接），从远程计算机（例如服务器）被转移到请求计算机（例如客户端）。
在一些实施例中，计算装置1600包含连接性1670。连接性1670包括硬件装置（例如无线和/或有线连接器和通信硬件）和软件构件（例如驱动程序、协议栈），以使计算装置1600能够与外部装置进行通信。计算装置1600能够是独立装置，例如其他计算装置、无线接入点或基站，也可以是外设，例如耳机、打印机或其他装置。
连接性1670能够包括多个不同类型的连接性。总结来说，图示具有蜂窝连接性1672和无线连接性1674的计算装置1600。蜂窝连接性1672一般指的是由无线载波所提供的蜂窝网络连接性，例如经由GSM（全球移动通信系统）或变体或派生、CDMA（码分多址）或变体或派生、TDM（时分复用）或变体或派生、或者其他蜂窝服务标准所提供。无线连接性（或无线接口）1674指的是不是蜂窝的并且能够包括个人区域网络（例如蓝牙、近场等）、局域网（例如Wi-Fi）、和/或广域网（例如WiMax）或者其他无线通信的无线连接性。
在一些实施例中，计算装置1600包含外设连接1680。外设连接1680包括硬件接口和连接器，也包括软件构件（例如驱动程序、协议栈），以建立外设连接。将会理解计算装置1600既可以是到其他计算装置的外设装置（“至”1682），也可以具有被连接到它的外设装置（“自”1684）。计算装置1600通常具有“对接”连接器以连接到其他计算装置而用于例如管理（例如下载和/或上载、改变、同步）计算装置1600上的内容的目的。另外，对接连接器能够允许计算装置1600以连接到允许计算装置1600来控制例如到视听设备或其他系统的内容输出的某个外设。
除了专利对接连接器或其他专利连接硬件之外，计算装置1600还能够经由常见或基于标准的连接器来建立外设连接1680。常见类型能够包括通用串行总线（USB）连接器（其能够包括多个不同硬件接口的任意个）、包括MiniDisplayPort（MDP）的DisplayPort、高清晰度多媒体接口（HDMI）、火线或者其他类型。
说明书中的引用“实施例”、“一个实施例”、“一些实施例”或“其他实施例”意为结合实施例所述的特定特征、结构或特性被包括在至少一些实施例中，但不一定是所有实施例中。“实施例”、“一个实施例”或“一些实施例”的各种出现不一定全部正在引用相同实施例。如果说明书声明构件、特征、结构或特性“可一（may）”、“可（might）”或“能够（could）”被包括，则那个特定构件、特征、结构或特性没有被要求要被包括。如果说明书或权利要求引用“一个（a）”或“一个（an）”元素，则那不意为只存在一个的所述元素。如果说明书或权利要求引用“一个附加的（an additional）”元素，则那不排除存在多于一个的附加元素。
此外，在一个或多个实施例中，特定特征、结构、功能或特性可以任何适合的方式来合并。例如，在与两个实施例关联的特定特征、结构、功能或特性不是相互排斥的任何地方，第一实施例都可与第二实施例来合并。
虽然本公开联合其具体实施例已经被描述，依照前面的描述，对于本领域的技术人员，这种实施例的许多备选方案、修改和变体将是显而易见的。本公开的实施例意在接受关于落入所附随权利要求的广泛范围内的所有这种备选方案、修改和变体。
此外，为了说明和讨论的简洁并且也为了不模糊本公开，众所周知的到集成电路（IC）芯片和其他构件的电力/接地连接可以或可以不在所呈现图中被示出。另外，为了避免模糊本公开，并且还考虑到相对于这种框图布置的实现的细节高度依赖于其内要实现本公开的平台（即这种细节应该很好地处于本领域的技术人员的知识范畴），布置可以以框图形式被示出。其中为了描述本公开的示例实施例阐述了具体的细节（例如电路），对于本领域的技术人员以下应该是显而易见的：本公开能够在没有这些具体的细节或具有这些具体的细节的变体的情况下而被实施。描述因此将被认为是说明性的而不是限制的。
以下示例涉及进一步实施例。示例中的细节可被使用在一个或多个实施例的任何地方。相对于方法或过程，本文所述设备的所有可选特征也可被实现。
例如，提供了一种设备，其包含：第一层，由展示自旋轨道转矩效应的材料所形成；第二层，由展示自旋轨道转矩效应的材料所形成；以及磁隧穿结（MTJ），包括第一自由磁层和第二自由磁层，其中第一自由磁层被耦合到第一层并且其中第二自由磁层被耦合到第二层。在一些实施例中，设备包含由非磁性材料所形成的、被耦合到第一层的第一互连，其中第一互连用来提供第一输入。在一些实施例中，设备包含由非磁性材料所形成的、被耦合到第二层的第二互连，其中第二互连用来提供第二输入。
在一些实施例中，设备包含被耦合到第一层的第一电极。在一些实施例中，第一电极是被耦合到感测设备的输出电极。在一些实施例中，设备包含被耦合到第二层的第二电极。在一些实施例中，第一输入和第二输入用来提供流向第一层和第二层的正电流，以使第一自由磁层中的自旋电流的方向与第二自由磁层中的自旋电流的方向相反。在一些实施例中，第一输入和第二输入用来提供从第一层和第二层流走的负电流，以使第一自由磁层中的自旋电流的方向与第二自由磁层中的自旋电流的方向相反。
在一些实施例中，第一输入和第二输入用来提供相对于彼此在不同方向上流动的电流，以使第一自由磁层中的自旋电流的方向与第二自由磁层中的自旋电流的方向相同。在一些实施例中，MTJ包括被耦合到至少两个自由磁层的绝缘体层。在一些实施例中，第一层和第二层以及MTJ一起提供异或逻辑功能。在一些实施例中，展示自旋轨道转矩效应的材料是自旋霍尔效应（SHE）材料。在一些实施例中，从下列中的一个或多个形成SHE材料：W、Ta、Pt、CuIr、具有高自旋轨道耦合的4d或5d金属。
在另一个示例中，提供了一种方法，其包含：施加第一电荷流到被耦合到第一层的第一互连，第一层由展示自旋轨道转矩效应的材料所形成；施加第二电荷流到被耦合到第二层的第二互连，第二层由展示自旋轨道转矩效应的材料所形成；以及感测通过磁隧穿结（MTJ）的电流，磁隧穿结（MTJ）包括第一自由磁层和第二自由磁层,其中第一自由磁层被耦合到第一层并且其中第二自由磁层被耦合到第二层。
在一些实施例中，施加第一电荷流和第二电荷流包含：使第一电荷流和第二电荷流分别在第一层和第二层中流动，使得第一电荷流和第二电荷流相对于彼此在不同方向上流动，以使第一自由磁层中的自旋电流的方向与第二自由磁层中的自旋电流的方向相同。在一些实施例中，施加第一电荷流和第二电荷流包含使第一电荷流和第二电荷流分别流向第一层和第二层，以使第一自由磁层中的自旋电流的方向与第二自由磁层中的自旋电流的方向相反。在一些实施例中，施加第一电荷流和第二电荷流包含使第一电荷流和第二电荷流分别从第一层和第二层流走，以使第一自由磁层中的自旋电流的方向与第二自由磁层中的自旋电流的方向相反。
在另一个示例中，提供了一种系统，其包含：存储器；处理器，被耦合到存储器，处理器包括异或（XOR）逻辑，异或（XOR）逻辑包含以上所述设备的设备；以及无线接口，用于允许处理器与另一个装置进行通信。
在另一个示例中，提供了一种设备，其包含：用于施加第一电荷流到被耦合到第一层的第一互连的部件，第一层由展示自旋轨道转矩效应的材料所形成；用于施加第二电荷流到被耦合到第二层的第二互连的部件，第二层由展示自旋轨道转矩效应的材料所形成；以及用于感测通过磁隧穿结（MTJ）的电流的部件，磁隧穿结（MTJ）包括第一自由磁层和第二自由磁层,其中第一自由磁层被耦合到第一层并且其中第二自由磁层被耦合到第二层。
在一些实施例中，用于施加第一电荷流和第二电荷流的部件包含：用于使第一电荷流和第二电荷流分别在第一层和第二层中流动的部件，使得第一电荷流和第二电荷流相对于彼此在不同方向上流动，以使第一自由磁层中的自旋电流的方向与第二自由磁层中的自旋电流的方向相同。在一些实施例中，用于施加第一电荷流和第二电荷流的部件包含：用于使第一电荷流和第二电荷流分别流向第一层和第二层的部件，以使第一自由磁层中的自旋电流的方向与第二自由磁层中的自旋电流的方向相反。在一些实施例中，用于施加第一电荷流和第二电荷流的部件包含：用于使第一电荷流和第二电荷流分别从第一层和第二层流走的部件，以使第一自由磁层中的自旋电流的方向与第二自由磁层中的自旋电流的方向相反。
提供了将允许读者查明技术公开的性质和主旨的摘要。通过将不会使用所述摘要以限制权利要求的范围或含义的理解来提交所述摘要。以下的权利要求在此被结合到具体的描述中，而其中每个权利要求依靠自己作为独立实施例。

Claims (20)

1.一种设备，包含：
第一层，由展示自旋轨道转矩效应的材料所形成；
第二层，由展示自旋轨道转矩效应的材料所形成；以及
磁隧穿结（MTJ），包括第一自由磁层和第二自由磁层，其中所述第一自由磁层被耦合到所述第一层并且其中所述第二自由磁层被耦合到所述第二层。
2.如权利要求1所述的设备，包含由非磁性材料所形成的、被耦合到所述第一层的第一互连，其中所述第一互连用来提供第一输入。
3.如权利要求2所述的设备，包含由非磁性材料所形成的、被耦合到所述第二层的第二互连，其中所述第二互连用来提供第二输入。
4.如权利要求3所述的设备，包含被耦合到所述第一层的第一电极。
5.如权利要求4所述的设备，其中所述第一电极是被耦合到感测设备的输出电极。
6.如权利要求4所述的设备，包含被耦合到所述第二层的第二电极。
7.如权利要求6所述的设备，其中所述第一输入和所述第二输入用来提供流向所述第一层和所述第二层的正电流，以使所述第一自由磁层中的自旋电流的方向与所述第二自由磁层中的自旋电流的方向相反。
8.如权利要求6所述的设备，其中所述第一输入和所述第二输入用来提供从所述第一层和所述第二层流走的负电流，以使所述第一自由磁层中的自旋电流的方向与所述第二自由磁层中的自旋电流的方向相反。
9.如权利要求6所述的设备，其中所述第一输入和所述第二输入用来提供相对于彼此在不同方向上流动的电流，以使所述第一自由磁层中的自旋电流的方向与所述第二自由磁层中的自旋电流的方向相同。
10.如权利要求1所述的设备，其中所述MTJ包括被耦合到至少两个自由磁层的绝缘体层。
11.如权利要求1所述的设备，其中所述第一层和所述第二层以及所述MTJ一起提供异或逻辑功能。
12.如权利要求1所述的设备，其中展示自旋轨道转矩效应的所述材料是自旋霍尔效应（SHE）材料。
13.如权利要求12所述的设备，其中从下列中的一个或多个形成所述SHE材料：W、Ta、Pt、CuIr、具有高自旋轨道耦合的4d或5d金属。
14.一种方法，包含：
施加第一电荷流到被耦合到第一层的第一互连，所述第一层由展示自旋轨道转矩效应的材料所形成；
施加第二电荷流到被耦合到第二层的第二互连，所述第二层由展示自旋轨道转矩效应的材料所形成；以及
感测通过磁隧穿结（MTJ）的电流，所述磁隧穿结（MTJ）包括第一自由磁层和第二自由磁层,其中所述第一自由磁层被耦合到所述第一层并且其中所述第二自由磁层被耦合到所述第二层。
15.如权利要求14所述的方法，其中施加所述第一电荷流和所述第二电荷流包含：
使所述第一电荷流和所述第二电荷流分别在所述第一层和所述第二层中流动，使得所述第一电荷流和所述第二电荷流相对于彼此在不同方向上流动，以使所述第一自由磁层中的自旋电流的方向与所述第二自由磁层中的自旋电流的方向相同。
16.如权利要求14所述的方法，其中施加所述第一电荷流和所述第二电荷流包含使所述第一电荷流和所述第二电荷流分别流向所述第一层和所述第二层，以使所述第一自由磁层中的自旋电流的方向与所述第二自由磁层中的自旋电流的方向相反。
17.如权利要求14所述的方法，其中施加所述第一电荷流和所述第二电荷流包含使所述第一电荷流和所述第二电荷流分别从所述第一层和所述第二层流走，以使所述第一自由磁层中的自旋电流的方向与所述第二自由磁层中的自旋电流的方向相反。
18.一种系统，包含：
存储器；
处理器，被耦合到所述存储器，所述处理器包括异或（XOR）逻辑，所述异或（XOR）逻辑包含：
第一层，由展示自旋轨道转矩效应的材料所形成；
第二层，由展示自旋轨道转矩效应的材料所形成；以及
磁隧穿结（MTJ），包括第一自由磁层和第二自由磁层，其中所述第一自由磁层被耦合到所述第一层并且其中所述第二自由磁层被耦合到所述第二层;以及
无线接口，用于允许所述处理器与另一个装置进行通信。
19. 如权利要求18所述的系统，其中所述XOR逻辑包含：
第一互连，由非磁性材料所形成，被耦合到所述第一层，其中所述第一互连用来提供第一输入；以及
第二互连，由非磁性材料所形成，被耦合到所述第二层，其中所述第二互连用来提供第二输入。
20.如权利要求19所述的系统，其中通过所述第一输入和所述第二输入的电流的方向确定所述第一自由磁层和所述第二自由磁层中的自旋电流的方向。
CN201580079363.1A 2015-05-28 2015-05-28 具有自旋轨道转矩效应的异或逻辑装置 Active CN107534082B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/032942 WO2016190879A1 (en) 2015-05-28 2015-05-28 Exclusive-or logic device with spin orbit torque effect

Publications (2)

Publication Number Publication Date
CN107534082A true CN107534082A (zh) 2018-01-02
CN107534082B CN107534082B (zh) 2021-12-28

Family

ID=57393528

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580079363.1A Active CN107534082B (zh) 2015-05-28 2015-05-28 具有自旋轨道转矩效应的异或逻辑装置

Country Status (6)

Country Link
US (1) US10333523B2 (zh)
EP (1) EP3304741A4 (zh)
KR (1) KR102358455B1 (zh)
CN (1) CN107534082B (zh)
TW (1) TW201711238A (zh)
WO (1) WO2016190879A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109165007A (zh) * 2018-05-25 2019-01-08 武汉华芯纳磁科技有限公司 基于自旋轨道耦合效应和热扰动的真随机数发生器
CN109301063A (zh) * 2018-09-27 2019-02-01 中国科学院微电子研究所 自旋轨道转矩驱动器件
CN109521996A (zh) * 2018-11-16 2019-03-26 武汉华芯纳磁科技有限公司 基于电子自旋的多态真随机数发生器
CN109911950A (zh) * 2019-01-31 2019-06-21 南京邮电大学 一种掺铱的钌酸锶掺杂材料、制备方法及应用
CN110851882A (zh) * 2019-10-21 2020-02-28 华中科技大学 基于sot效应的物理不可克隆函数生成方法及系统

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109923686A (zh) * 2016-12-05 2019-06-21 英特尔公司 四元自旋霍尔存储器
JP6280195B1 (ja) * 2016-12-16 2018-02-14 株式会社東芝 磁気メモリ
WO2018125042A1 (en) * 2016-12-27 2018-07-05 Intel Corporation Super lattices for magnetoelectric and ferroelectric logic
US10923648B2 (en) 2017-01-17 2021-02-16 Agency For Science, Technology And Research Memory cell, memory array, method of forming and operating memory cell
CN110660435B (zh) * 2018-06-28 2021-09-21 中电海康集团有限公司 Mram存储器单元、阵列及存储器
US10671351B2 (en) 2018-08-22 2020-06-02 International Business Machines Corporation Low-power random number generator
KR102572158B1 (ko) 2018-09-12 2023-08-30 삼성전자주식회사 자기 기억 소자
KR20200054389A (ko) 2018-11-09 2020-05-20 삼성전자주식회사 자기 기억 소자
KR102573570B1 (ko) 2019-01-14 2023-09-01 삼성전자주식회사 스핀-궤도 토크 라인 및 콘택 플러그를 갖는 반도체 소자
US11250896B2 (en) * 2019-06-23 2022-02-15 Purdue Research Foundation Valley spin hall effect based non-volatile memory
US11205447B2 (en) 2019-08-21 2021-12-21 Headway Technologies, Inc. Reader noise reduction using spin hall effects
US11990168B2 (en) * 2019-10-17 2024-05-21 Sp-Aith Limited Magnetic device and arithmetic device
US20220385292A1 (en) * 2019-11-05 2022-12-01 Nanyang Technological University Magnetic logic device, circuit having magnetic logic devices, and methods for controlling the magnetic logic device and the circuit
EP3839955A1 (en) 2019-12-18 2021-06-23 Imec VZW Dual stack sot
EP4012710A1 (en) * 2020-12-11 2022-06-15 Imec VZW A memory cell, device and method for writing to a memory cell
WO2022241735A1 (zh) * 2021-05-20 2022-11-24 华为技术有限公司 自旋逻辑器件、存算一体器件、半加器和全加器
US20230089984A1 (en) * 2021-09-20 2023-03-23 International Business Machines Corporation Stacked spin-orbit torque magnetoresistive random access memory

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009104851A1 (en) * 2008-02-18 2009-08-27 Ewha University-Industry Collaboration Foundation Device for xor magneto-logic circuit using stt-mtj
US20100134923A1 (en) * 2008-12-03 2010-06-03 Seagate Technology Llc Magnetic random access memory with dual spin torque reference layers
US20110069536A1 (en) * 2008-05-23 2011-03-24 Seagate Technology Llc Reconfigurable magnetic logic device using spin torque
US20130130406A1 (en) * 2009-06-11 2013-05-23 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US20130230741A1 (en) * 2012-03-01 2013-09-05 Headway Technologies, Inc. High Thermal Stability Free Layer with High Out-of-Plane Anisotropy for Magnetic Device Applications
WO2014025838A1 (en) * 2012-08-06 2014-02-13 Cornell University Electrically gated three-terminal circuits and devices based on spin hall torque effects in magnetic nanostructures
US20140056060A1 (en) * 2012-08-26 2014-02-27 Alexey Vasilyevitch Khvalkovskiy Method and system for providing a magnetic tunneling junction using spin-orbit interaction based switching and memories utilizing the magnetic tunneling junction
CN103890855A (zh) * 2011-08-18 2014-06-25 康奈尔大学 自旋霍尔效应磁性设备、方法及应用
CN104050988A (zh) * 2013-03-14 2014-09-17 三星电子株式会社 磁存储器、提供该磁存储器和编程该磁存储器的方法
US20140264513A1 (en) * 2013-03-15 2014-09-18 International Business Machines Corporation Spin hall effect assisted spin transfer torque magnetic random access memory
US20150041934A1 (en) * 2013-08-08 2015-02-12 Samsung Electronics Co., Ltd. Method and system for providing magnetic memories switchable using spin accumulation and selectable using magnetoelectric devices
WO2015039912A1 (en) * 2013-09-19 2015-03-26 Crocus Technology Sa Self-referenced memory device and method for operating the memory device
US20150129995A1 (en) * 2013-10-30 2015-05-14 The Regents Of The University Of California Magnetic memory bits with perpendicular magnetization switched by current-induced spin-orbit torques

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100682967B1 (ko) * 2006-02-22 2007-02-15 삼성전자주식회사 자기터널접합 셀을 이용한 배타적 논리합 논리회로 및 상기논리회로의 구동 방법
KR100927195B1 (ko) * 2008-04-01 2009-11-18 이화여자대학교 산학협력단 스핀 토크 변환을 이용한 이중 자기터널접합 소자를 사용한ｘｏｒ 및 ｘｎｏｒ 논리 연산장치
US8891291B2 (en) * 2012-02-22 2014-11-18 Avalanche Technology, Inc. Magnetoresistive logic cell and method of use
US8885395B2 (en) * 2012-02-22 2014-11-11 Avalanche Technology, Inc. Magnetoresistive logic cell and method of use
US8891292B2 (en) * 2012-12-19 2014-11-18 Avalanche Technology, Inc. Magnetoresistive layer structure with voltage-induced switching and logic cell application
US20150013117A1 (en) * 2013-07-11 2015-01-15 Vicky L. Reinke System For Magnetically Securing A Golf Ball Mark Holder To An Article
WO2015047194A1 (en) * 2013-09-24 2015-04-02 National University Of Singapore Spin orbit and spin transfer torque-based spintronics devices
US9099115B2 (en) * 2013-11-12 2015-08-04 HGST Netherlands B.V. Magnetic sensor with doped ferromagnetic cap and/or underlayer
US9251883B2 (en) * 2014-01-28 2016-02-02 Qualcomm Incorporated Single phase GSHE-MTJ non-volatile flip-flop

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009104851A1 (en) * 2008-02-18 2009-08-27 Ewha University-Industry Collaboration Foundation Device for xor magneto-logic circuit using stt-mtj
US20110069536A1 (en) * 2008-05-23 2011-03-24 Seagate Technology Llc Reconfigurable magnetic logic device using spin torque
US20100134923A1 (en) * 2008-12-03 2010-06-03 Seagate Technology Llc Magnetic random access memory with dual spin torque reference layers
US20130130406A1 (en) * 2009-06-11 2013-05-23 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
CN103890855A (zh) * 2011-08-18 2014-06-25 康奈尔大学 自旋霍尔效应磁性设备、方法及应用
US20130230741A1 (en) * 2012-03-01 2013-09-05 Headway Technologies, Inc. High Thermal Stability Free Layer with High Out-of-Plane Anisotropy for Magnetic Device Applications
WO2014025838A1 (en) * 2012-08-06 2014-02-13 Cornell University Electrically gated three-terminal circuits and devices based on spin hall torque effects in magnetic nanostructures
US20140056060A1 (en) * 2012-08-26 2014-02-27 Alexey Vasilyevitch Khvalkovskiy Method and system for providing a magnetic tunneling junction using spin-orbit interaction based switching and memories utilizing the magnetic tunneling junction
CN104050988A (zh) * 2013-03-14 2014-09-17 三星电子株式会社 磁存储器、提供该磁存储器和编程该磁存储器的方法
US20140264513A1 (en) * 2013-03-15 2014-09-18 International Business Machines Corporation Spin hall effect assisted spin transfer torque magnetic random access memory
US20150041934A1 (en) * 2013-08-08 2015-02-12 Samsung Electronics Co., Ltd. Method and system for providing magnetic memories switchable using spin accumulation and selectable using magnetoelectric devices
WO2015039912A1 (en) * 2013-09-19 2015-03-26 Crocus Technology Sa Self-referenced memory device and method for operating the memory device
US20150129995A1 (en) * 2013-10-30 2015-05-14 The Regents Of The University Of California Magnetic memory bits with perpendicular magnetization switched by current-induced spin-orbit torques

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109165007A (zh) * 2018-05-25 2019-01-08 武汉华芯纳磁科技有限公司 基于自旋轨道耦合效应和热扰动的真随机数发生器
CN109301063A (zh) * 2018-09-27 2019-02-01 中国科学院微电子研究所 自旋轨道转矩驱动器件
CN109301063B (zh) * 2018-09-27 2022-05-13 中国科学院微电子研究所 自旋轨道转矩驱动器件
CN109521996A (zh) * 2018-11-16 2019-03-26 武汉华芯纳磁科技有限公司 基于电子自旋的多态真随机数发生器
CN109521996B (zh) * 2018-11-16 2021-08-24 武汉华芯纳磁科技有限公司 基于电子自旋的多态真随机数发生器
CN109911950A (zh) * 2019-01-31 2019-06-21 南京邮电大学 一种掺铱的钌酸锶掺杂材料、制备方法及应用
CN110851882A (zh) * 2019-10-21 2020-02-28 华中科技大学 基于sot效应的物理不可克隆函数生成方法及系统

Also Published As

Publication number Publication date
US10333523B2 (en) 2019-06-25
KR102358455B1 (ko) 2022-02-04
WO2016190879A1 (en) 2016-12-01
CN107534082B (zh) 2021-12-28
EP3304741A4 (en) 2019-05-01
TW201711238A (zh) 2017-03-16
EP3304741A1 (en) 2018-04-11
KR20180013860A (ko) 2018-02-07
US20180145691A1 (en) 2018-05-24

Similar Documents

Publication Publication Date Title
CN107534082A (zh) 具有自旋轨道转矩效应的异或逻辑装置
CN105229741B (zh) Mtj自旋霍尔mram位单元以及阵列
TWI696304B (zh) 具有以自旋軌道耦合而切換的磁性絕緣體之自旋邏輯
TW201719648A (zh) 具自旋霍爾電極及充電互連的自旋邏輯
CN104733036B (zh) 混合存储器以及基于mtj的mram位单元和阵列
CN107004759A (zh) 磁电器件和互连件
KR102466032B1 (ko) 로직 및 메모리 디바이스들을 위한 금속 스핀 초격자
KR20170058916A (ko) 변형 보조형 스핀 토크 스위칭 스핀 전달 토크 메모리
CN107112413A (zh) 具有充电互连和磁电节点的自旋轨道逻辑单元
KR20170020318A (ko) 조절 가능한 강도를 갖는 결합형 스핀 홀 나노 발진기들
CN105514260B (zh) 自旋逻辑器件和包括其的电子设备
JP2006191606A (ja) 磁気論理素子とその製造及び動作方法
CN109923686A (zh) 四元自旋霍尔存储器
CN109219849A (zh) 具有压电选择器的交叉点磁性随机存取存储器
CN109937483A (zh) 垂直磁电自旋轨道逻辑
US11990899B2 (en) Multi-level spin logic
Pajouhi Ultralow power nonvolatile logic based on spin-orbit and exchange coupled nanowires
WO2018125107A1 (en) Three-dimensional quaternary and six state magnetic circuits

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant