TW201711180A - 電子裝置及其製造方法 - Google Patents

電子裝置及其製造方法 Download PDF

Info

Publication number
TW201711180A
TW201711180A TW105114194A TW105114194A TW201711180A TW 201711180 A TW201711180 A TW 201711180A TW 105114194 A TW105114194 A TW 105114194A TW 105114194 A TW105114194 A TW 105114194A TW 201711180 A TW201711180 A TW 201711180A
Authority
TW
Taiwan
Prior art keywords
layer
memory
electronic device
magnetization direction
spacer layer
Prior art date
Application number
TW105114194A
Other languages
English (en)
Other versions
TWI693709B (zh
Inventor
金國天
金亮坤
盧承模
崔源峻
Original Assignee
愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 愛思開海力士有限公司 filed Critical 愛思開海力士有限公司
Publication of TW201711180A publication Critical patent/TW201711180A/zh
Application granted granted Critical
Publication of TWI693709B publication Critical patent/TWI693709B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
    • H01F41/34—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film in patterns, e.g. by lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本技術提供一種用於製造一電子裝置之方法。一種用於製造包括一可變電阻元件之一電子裝置之方法，該可變電阻元件包括：一自由層，其具有一可變磁化方向；一釘紮層，其具有一第一不可變磁化方向，且包括第一鐵磁材料及經插入於該等第一鐵磁材料之中之兩個相鄰第一鐵磁材料之間之一第一間隔件層；一隧道障壁層，其經插入於該自由層與該釘紮層之間；一磁性校正層，其具有與該第一磁化方向反向平行之一第二磁化方向；及一第三間隔件層，其經插入於該磁性校正層與該釘紮層之間，且提供該磁性校正層與該釘紮層之間之一反鐵磁交換耦合。

Description

電子裝置及其製造方法 相關申請之交叉引用
本專利文獻主張2015年7月24日申請之題為「電子裝置(ELECTRONIC DEVICE)」之韓國專利申請案第10-2015-0104875號之優先權，該申請案係以全文引用方式併入本文中。
本專利文件係關於記憶體電路或裝置以及其在電子裝置或系統中之應用。
近來，隨著電子裝置或用具趨向於小型化、低功耗、高效能、多功能等，存在對能夠將資訊儲存在各種電子裝置或用具(諸如電腦、攜帶型通信裝置等)之電子裝置的需求，且已經進行了此等電子裝置之研究及開發。此等電子裝置之實例包括能夠使用根據所施加之電壓或電流而在不同阻態之間切換的特性來儲存資料之電子裝置，且可以以各種組態來實施，例如，RRAM(電阻式隨機存取記憶體)、PRAM(相變隨機存取記憶體)、FRAM(鐵電隨機存取記憶體)、MRAM(磁性隨機存取記憶體)、電熔絲等。
本專利文獻中所揭示之技術包括記憶體電路或裝置及其在電子裝置或系統中之應用，以及電子裝置之各種實施，在各種實施中，電 子裝置包括半導體記憶體，其能夠改良可變電阻元件之特性。
在一個態樣中，一種用於製造包括一可變電阻元件之一電子裝置之方法，該可變電阻元件包括：一自由層，其形成於一基板之上且具有一可變磁化方向；一釘紮層，其具有一釘紮磁化方向；一隧道障壁層，其插入於該自由層與該釘紮層之間；一磁性校正層，其具有與該釘紮層之該釘紮磁化方向相反的一磁化方向以減小該釘紮層所產生之一雜散磁場之一影響；及一間隔件層，其插入於該磁性校正層與該釘紮層之間且提供該磁性校正層與該釘紮層之間的一反鐵磁交換耦合，其中該方法包含在形成該間隔件層之前冷卻該基板，以便在該冷卻之基板之上形成該間隔件層。
上述方法之實施可包括以下實施中之一或多者。
冷卻基板係在第一溫度範圍內在一第一級腔室中執行。該第一溫度範圍為約0℃或更低。形成間隔件層係在具有比該第一溫度範圍高之一第二溫度的一第二級腔室中執行。該第二溫度為室溫。形成該自由層、形成該釘紮層及形成該磁性校正層中之至少一者係在具有比該第一溫度範圍高之一第二溫度的一第二級腔室中執行。該第二溫度為室溫。形成該自由層、形成該釘紮層及形成該磁性校正層中之至少一者係藉由旋轉式沈積方法來執行。冷卻之基板起到抑制在該間隔件層與該磁性校正層之間或在該間隔件層與該釘紮層之間產生混合層的作用。該間隔件層包含一金屬非磁性材料。該釘紮層及該磁性校正層中之至少一者包含複數個鐵磁材料及一間隔件，該間隔件插入於該等鐵磁材料之中的兩個相鄰鐵磁材料之間且在該兩個相鄰鐵磁材料之間提供具有一彈性磁體機制之一交換耦合。該等鐵磁材料之中最相鄰於該間隔件層的鐵磁材料具有比剩餘鐵磁材料中之每一者之厚度大的厚度。該自由層、該釘紮層及該磁性校正層具有與該自由層之表面垂直之一磁化方向，且其中該釘紮層之一磁化方向與該磁性校正層之一磁 化方向反向平行。
在另一態樣中，一種用於製造包含一SAF(合成反鐵磁)結構之一電子裝置之方法，該SAF結構包括插入於一第一鐵磁材料與一第二鐵磁材料之間的一間隔件，該方法可包括：提供一基板；在一第一溫度下形成該第一鐵磁材料及該第二鐵磁材料中之至少一者；將該基板冷卻至比該第一溫度低之一第二溫度；及在該冷卻之基板之上形成該間隔件。
上述方法之實施可包括以下實施中之一或多者。
該第一溫度為室溫，且該第二溫度為約0℃或更低。形成該間隔件係在比該第二溫度高之一第三溫度下執行。該第三溫度為室溫。形成該第一鐵磁材料及該第二鐵磁材料中之至少一者係藉由一旋轉式沈積方法來執行。冷卻之基板起到抑制在該間隔件層與該第一鐵磁材料及該第二鐵磁材料中之至少一者之間產生混合層的作用。該間隔件包含一金屬非磁性材料。
在另一態樣中，一種包含一半導體記憶體之電子裝置，該半導體記憶體包括：一自由層，其具有一可變磁化方向；一釘紮層，其具有一第一不可變磁化方向，且包括第一鐵磁材料及插入於該等第一鐵磁材料之中的兩個相鄰第一鐵磁材料之間的一第一間隔件層；一隧道障壁層，其插入於該自由層與該釘紮層之間；一磁性校正層，其具有與該第一磁化方向反向平行之一第二磁化方向；及一第三間隔件層，其插入於該磁性校正層與該釘紮層之間且提供該磁性校正層與該釘紮層之間的一反鐵磁交換耦合。
上述裝置之實施可包括以下實施中之一或多者。
該等第一鐵磁材料中之每一者具有該第一磁化方向。該第一間隔件層在該等第一鐵磁材料之間提供具有一彈性磁體機制之一交換耦合。該等第一鐵磁材料之中最相鄰於該第三間隔件層之一第一鐵磁材 料具有比剩餘第一鐵磁材料中之每一者之一厚度大的一厚度。該磁性校正層包括複數個第二鐵磁材料及插入於該等第二鐵磁材料之中的兩個相鄰第二鐵磁材料之間的一第二間隔件層。該等第二鐵磁材料中之每一者具有該第二磁化方向。該第二間隔件層在該等第二鐵磁材料之間提供具有一彈性磁體機制之一交換耦合。第二第一鐵磁材料之中最相鄰於該第三間隔件層之一第二鐵磁材料具有比剩餘第二鐵磁材料中之每一者之一厚度大的一厚度。該第一間隔件層、該第二間隔件層及該第三間隔件層中之至少一者包含一金屬非磁性材料。該電子裝置進一步包含混合層，該等混合層形成於該自由層、該釘紮層、該隧道障壁層、該磁性校正層及該第三間隔件層之中的任何兩個相鄰層之間的一界面處，其中形成於該第三間隔件層與該釘紮層之間或該第三間隔件層與該磁性校正層之間的該界面處之該混合層之一厚度比其他混合層中之每一者之一厚度小。該第三間隔件層與該釘紮層之間或該第三間隔件層與該磁性校正層之間的一界面處之一粗糙度比另一界面處之一粗糙度小。該自由層、該釘紮層及該磁性校正層分別具有與該等層之表面垂直之一磁化方向。
在另一態樣中，一種包含一半導體記憶體之電子裝置，該半導體記憶體包括：一自由層，其具有一可變磁化方向；一釘紮層，其具有固定之一第一磁化方向；一隧道障壁層，其插入於該自由層與該釘紮層之間；一磁性校正層，其具有與該第一磁化方向反向平行之一第二磁化方向，且包括複數個第二鐵磁材料及插入於該等第二鐵磁材料之中的兩個相鄰第二鐵磁材料之間的一第二間隔件層；及一第三間隔件層，其插入於該磁性校正層與該釘紮層之間且提供該磁性校正層與該釘紮層之間的一反鐵磁交換耦合。
上述裝置之實施可包括以下實施中之一或多者。
該等第二鐵磁材料中之每一者具有該第二磁化方向。該第二間 隔件層在該等第二鐵磁材料之間提供具有一彈性磁體機制之一交換耦合。第二第一鐵磁材料之中最相鄰於該第三間隔件層之一第二鐵磁材料具有比剩餘第二鐵磁材料中之每一者之一厚度大的一厚度。
在另一態樣中，一種包括一半導體記憶體之電子裝置，該半導體記憶體包括：一基板；一MTJ(磁穿隧接面)結構，其形成於該基板之上且包括具有一可變磁化方向之一自由層、具有一不可變磁化方向之一釘紮層及形成於該自由層與該釘紮層之間的一隧道障壁層；一磁性校正層，其面對該MTJ結構之該釘紮層且具有允許減小由該釘紮層產生之一磁場之一影響的一磁化方向；及一間隔件層，其形成於該釘紮層與該磁性校正層之間且具有等於或小於0.3nm之一RMS(均方根)粗糙度。
上述裝置之實施可包括以下實施中之一或多者。
在該釘紮層與該磁性校正層之間提供一交換耦合，使該釘紮層及該磁性校正層足以保持沿磁化方向之一反向平行狀態。在該釘紮層與該磁性校正層之間提供一交換耦合，使該釘紮層足以保持一垂直各向異性。在該釘紮層與該磁性校正層之間提供一交換耦合，其比在該間隔件層具有大於0.3nm之RMS粗糙度時所產生之交換耦合大。與該間隔件層具有大於0.3nm之RMS粗糙度時的交換耦合常數Jex相比，該交換耦合提供增加30%之交換耦合常數Jex。與該間隔件層具有大於0.3nm之RMS粗糙度時相比，該釘紮層具有一相對較小厚度。該自由層及該釘紮層包括一鐵磁材料。該磁性校正層包括一鐵磁材料。該釘紮層及該磁性校正層中之至少一者包含：鐵磁材料；及插入於兩個相鄰鐵磁材料之間的一間隔件。
在另一態樣中，一種包含一半導體記憶體之電子裝置，該半導體記憶體包括：一基板；一SAF(合成反鐵磁)結構，其形成於該基板之上且包括一第一鐵磁材料、一第二鐵磁材料及形成於該第一鐵磁材 料與該第二鐵磁材料之間的一間隔件層，其中該間隔件層具有等於或小於0.3nm之一RMS(均方根)粗糙度。
上述裝置之實施可包括以下實施中之一或多者。
該第一鐵磁材料與該第二鐵磁材料之間的一交換耦合足夠強，使得該第一鐵磁材料保持與該第二鐵磁材料之一反向平行狀態。該第一鐵磁材料與該第二鐵磁材料之間的一交換耦合比該間隔件層具有大於0.3nm之RMS粗糙度時所產生之交換耦合強。與該間隔件層具有大於0.3nm之RMS粗糙度時相比，該SAF結構具有一相對較小尺寸。
該電子裝置可進一步包括一微處理器，該微處理器包括：一控制單元，其經組態以接收包括來自該微處理器外部之一命令之一信號，及執行該命令之提取、解碼，或控制該微處理器之一信號之輸入或輸出；一操作單元，其經組態以基於該控制單元解碼該命令之一結果來執行一操作；及一記憶體單元，其經組態以儲存用於執行該操作之資料、對應於執行該操作之一結果之資料或被執行該操作之資料之一位址，其中該半導體記憶體為該微處理器中之該記憶體單元之部件。
該電子裝置可進一步包括一處理器，該處理器包括：一核心單元，其經組態以基於自該處理器外部輸入之一命令而藉由使用資料來執行對應於該命令之一操作；一快取記憶體單元，其經組態以儲存用於執行該操作之資料、對應於執行該操作之一結果之資料或被執行該操作之資料之一位址；及一匯流排介面，其連接在該核心單元與該快取記憶體單元之間，且經組態以在該核心單元與該快取記憶體單元之間傳輸資料，其中該半導體記憶體為該處理器中之該快取記憶體單元之部件。
該電子裝置可進一步包括一處理系統，該處理系統包括：一處理器，其經組態以對由該處理器接收之一命令解碼，及基於解碼該命 令之一結果來控制對資訊之一操作；一輔助記憶體裝置，其經組態以儲存用於對該命令解碼之一程式及資訊；一主記憶體裝置，其經組態以調用及儲存來自該輔助記憶體裝置之該程式及該資訊，使得該處理器在執行該程式時能夠使用該程式及該資訊來執行該操作；及一介面裝置，其經組態以執行該處理器、該輔助記憶體裝置及該主記憶體裝置中之至少一者與外部之間的通信，其中該半導體記憶體為該處理系統中之該輔助記憶體裝置或該主記憶體裝置之部件。
該電子裝置可進一步包括一資料儲存系統，該資料儲存系統包括：一儲存裝置，其經組態以儲存資料，且無論電源如何都保存儲存之資料；一控制器，其經組態以根據自一外部輸入之一命令來控制將資料輸入至該儲存裝置及自該儲存裝置輸出資料；一臨時儲存裝置，其經組態以臨時地儲存在該儲存裝置與該外部之間交換的資料；及一介面，其經組態以執行該儲存裝置、該控制器及該臨時儲存裝置中之至少一者與該外部之間的通信，其中該半導體記憶體為該資料儲存系統中之該儲存裝置或該臨時儲存裝置之部件。
該電子裝置可進一步包括一記憶體系統，該記憶體系統包括：一記憶體，其經組態以儲存資料，且無論電源如何都保存儲存之資料；一記憶體控制器，其經組態以根據自外部輸入之一命令來控制將資料輸入至該記憶體及自該記憶體輸出資料；一緩衝記憶體，其經組態以緩衝在該記憶體與外部之間交換的資料；及一介面，其經組態以執行該記憶體、該記憶體控制器及該緩衝記憶體中之至少一者與該外部之間的通信，其中該半導體記憶體為該記憶體系統中之該記憶體或該緩衝記憶體之部件。
在圖式、實施方式及申請專利範圍中更加詳細地描述了此等及其他態樣、實施及相關優點。
100‧‧‧可變電阻元件
110‧‧‧下層
120‧‧‧自由層
130‧‧‧隧道障壁層
140‧‧‧釘紮層
140A‧‧‧鐵磁材料
140B‧‧‧間隔件
140C‧‧‧鐵磁材料
140D‧‧‧間隔件
140E‧‧‧鐵磁材料
140F‧‧‧間隔件
140G‧‧‧鐵磁材料
150‧‧‧間隔件層
160‧‧‧磁性校正層
160A‧‧‧鐵磁材料
160B‧‧‧間隔件
160C‧‧‧鐵磁材料
160D‧‧‧間隔件
160E‧‧‧鐵磁材料
160F‧‧‧間隔件
160G‧‧‧鐵磁材料
170‧‧‧罩蓋層
410‧‧‧下層
420‧‧‧自由層
430‧‧‧隧道障壁層
440‧‧‧釘紮層
450‧‧‧間隔件層
460‧‧‧磁性校正層
470‧‧‧罩蓋層
500‧‧‧基板
510‧‧‧第一層間介電層
520‧‧‧下部觸點
530‧‧‧第二層間介電層
540‧‧‧第三層間介電層
550‧‧‧上部觸點
600‧‧‧基板
610‧‧‧第一層間介電層
620‧‧‧下部觸點
1000‧‧‧微處理器
1010‧‧‧記憶體單元
1020‧‧‧操作單元
1030‧‧‧控制單元
1040‧‧‧快取記憶體單元
1100‧‧‧處理器
1110‧‧‧核心單元
1111‧‧‧記憶體單元
1112‧‧‧操作單元
1113‧‧‧控制單元
1120‧‧‧快取記憶體單元
1121‧‧‧一級儲存區段
1122‧‧‧二級儲存區段
1123‧‧‧三級儲存區段
1130‧‧‧匯流排介面
1140‧‧‧嵌入式記憶體單元
1150‧‧‧通信模組單元
1160‧‧‧記憶體控制單元
1170‧‧‧媒體處理單元
1200‧‧‧系統
1210‧‧‧處理器
1220‧‧‧主記憶體裝置
1230‧‧‧輔助記憶體裝置
1240‧‧‧介面裝置
1300‧‧‧資料儲存系統
1310‧‧‧儲存裝置
1320‧‧‧控制器
1321‧‧‧處理器
1330‧‧‧介面
1340‧‧‧臨時儲存裝置
1400‧‧‧記憶體系統
1410‧‧‧記憶體
1420‧‧‧記憶體控制器
1421‧‧‧處理器
1430‧‧‧介面
1440‧‧‧緩衝記憶體
H‧‧‧孔
TA‧‧‧鐵磁材料140A之厚度
TB‧‧‧鐵磁材料160A之厚度
圖1為說明根據本發明之一實施的例示性可變電阻元件之截面圖。
圖2為說明用於製造圖1所示之可變電阻元件之方法之一實例之截面圖。
圖3為取決於基板溫度的間隔件層之粗糙度之RMS(均方根)值之圖。
圖4為說明圖2所示的間隔件層根據沈積溫度之交換耦合常數Jex之圖式。
圖5為說明根據本發明之另一實施的例示性可變電阻元件之截面圖。
圖6為說明根據本發明之一實施的例示性記憶體裝置及其製造方法之截面圖。
圖7為說明根據本發明之另一實施的記憶體裝置及其製造方法之截面圖。
圖8為說明圖1所示之釘紮層、間隔件層及磁性校正層之實例之截面圖。
圖9為實施基於本揭示技術之記憶體電路系統之微處理器之組態圖的實例。
圖10為實施基於本揭示技術之記憶體電路系統之處理器之組態圖的實例。
圖11為實施基於本揭示技術之記憶體電路系統之系統之組態圖的實例。
圖12為實施基於本揭示技術之記憶體電路系統之資料儲存系統之組態圖的實例。
圖13為實施基於本揭示技術之記憶體電路系統之記憶體系統之組態圖的實例。
以下參考附圖來詳細描述本揭示技術之各種實例及實施。
圖式可能不一定成比例，且在某些情況下，可誇示圖中之至少一些結構之比例以清楚地說明所描述實例或實施之特定特徵。在圖式或描述中呈現具有多層結構中之兩個或兩個以上層之特定實例中，此等層之相對位置關係或所示層之配置順序反映了所描述或所說明實例之特定實施，且該等層之不同相對位置關係或配置順序可為可能的。另外，多層結構之所描述或所說明實例可不反映特定多層結構中存在之所有層(例如，一或多個額外層可存在於兩個所說明層之間)。作為一特定實例，當所描述或所說明多層結構中之第一層被稱為在第二層「上」或「之上」或在基板「上」或「之上」時，第一層可以直接形成於第二層或基板上，且亦可表示一或多個其他中間層可以存在於第一層與第二層或基板之間的結構。
圖1為說明根據本發明之一實施的例示性可變電阻元件之截面圖。
參看圖1，根據本發明之一實施的可變電阻元件100可包括：下層110；自由層，其具有可變磁化方向且安置於下層110之上；隧道障壁層130，其安置於自由層120之上；釘紮層140，其具有釘紮磁化方向且安置於隧道障壁層130之上；間隔件層150，其安置於釘紮層140之上；磁性校正層160，其安置於間隔件層150之上；及罩蓋層170，其安置於磁性校正層160之上。此處，自由層120、釘紮層140及形成於自由層120與釘紮層140之間的隧道障壁層130可被稱為MTJ(磁穿隧接面)結構。
在MTJ結構中，由於自由層120之磁化方向可變，因此自由層120實際上可根據其磁化方向來儲存不同資料，且可被稱為儲存層等。自由層120之磁化方向可藉由自旋轉移力矩來改變。由於釘紮層140之磁 化方向係固定的，因此釘紮層140可與自由層120相比較，且可被稱為參考層等。隧道障壁層130可藉由在寫入操作期間的電子穿隧來改變自由層120之磁化方向。自由層120及釘紮層140可分別具有與自由層120之頂面及釘紮層140之頂面垂直的磁化方向。舉例而言，如箭頭所示，自由層120之磁化方向可在向下方向與向上方向之間改變，而釘紮層140之磁化方向可固定為向上方向。
根據施加至可變電阻元件100之電壓或電流，自由層120之磁化方向可改變，以與釘紮層140之磁化方向平行或反向平行。結果，可變電阻元件100可在低電阻狀態與高電阻狀態之間切換以儲存不同資料。以此方式，可變電阻元件100可用作記憶體胞。
自由層120及釘紮層140中之每一者可具有包括鐵磁材料之單層結構或多層結構。舉例而言，自由層120及釘紮層140中之每一者可包括主要成分為Fe、Ni或Co之合金，諸如Co-Fe-B合金、Co-Fe-B-X合金(此處，X可為Al、Si、Ti、V、Cr、Ni、Ga、Ge、Zr、Nb、Mo、Pd、Ag、Hf、Ta、W或Pt。)、Fe-Pt合金、Fe-Pd合金、Co-Pd合金、Co-Pt合金、Fe-Ni-Pt合金、Co-Fe-Pt合金、Co-Ni-Pt合金、Fe-Pd合金、Co-Pd合金、Co-Pt合金、Fe-Ni-Pt合金、Co-Fe-Pt合金或Co-Ni-Pt合金等。替代地，自由層120及釘紮層140中之每一者可包括Co/Pt或Co/Pd等之堆疊結構，或磁性材料與非磁性材料之交替堆疊結構。隧道障壁層130可包括絕緣氧化物，例如，MgO、CaO、SrO、TiO、VO或NbO等。
在一些實施中，可變電阻元件100可進一步包括執行各種功能以改良MTJ結構之特性之一或多個額外層。在此實施中，可在下層110、間隔件層150、磁性校正層160及遮蓋層170中例示該等額外層，然而，本發明不限於此。
下層110可用來改良經安置於下層110之上之層(諸如，自由層 120)的垂直各向異性等。下層110可具有包括導電材料(諸如，金屬、金屬氮化物等)之單層結構或多層結構。
磁性校正層160可用來抵消或減小由釘紮層140產生之雜散磁場的影響。在此情況下，可降低釘紮層140之雜散磁場對自由層120的影響，藉此減小自由層120中的偏置磁場。磁性校正層160可具有與釘紮層140之磁化方向反向平行之磁化方向。在此實施中，當釘紮層140具有向上磁化方向時，磁性校正層160可具有向下磁化方向。相反地，當釘紮層140具有向下磁化方向時，磁性校正層160可具有向上磁化方向。磁性校正層160可具有包括鐵磁材料之單層結構或多層結構。
可將間隔件層150插入於磁性校正層160與釘紮層140之間，且用來提供磁性校正層160與釘紮層140之間的反鐵磁交換耦合。間隔件層150可包括金屬非磁性材料，例如，Cr、Ru、Ir或Rh等。
罩蓋層170在圖案化可變電阻元件100期間可起到硬式遮罩(hard mask)之作用，且包括諸如金屬等之各種導電材料。
同時，隨著包括上述之可變電阻元件100之半導體裝置的整合度增加，供可變電阻元件100用的面積變小。在此情況下，為了保持磁性校正層160對釘紮層140之影響，磁性校正層160之厚度趨向於增加。然而，增加磁性校正層160之厚度可能導致可變電阻元件100之圖案化變得困難。作為減小由釘紮層140產生之雜散磁場的另一方法，可減小釘紮層140的厚度。然而，此方法導致釘紮層140之垂直各向異性減弱。
瞭解到上述問題，提供下面的實施，且下面的實施能用來在某種程度上緩解此等問題，或減少不希望之效應。舉例而言，即使在釘紮層140之厚度減小時，藉由產生釘紮層140與磁性校正層160之間的強交換耦合，亦可以使用所揭示實施來保持釘紮層140之垂直各向異性。此係基於釘紮層140之垂直各向異性與磁性校正層160之交換耦合 成正比。因此，有可能保持釘紮層140之磁化方向及磁性校正層160之磁化方向的反向平行狀態。以此方式，可減小釘紮層140的厚度。因此，在不增加磁性校正層160之厚度的情況下，可充分地減少自由層120的偏置磁場。另外，釘紮層140與磁性校正層160之間的強交換耦合可導致省略額外的初始化程序，用於使釘紮層140之磁化方向反向平行於磁性校正層160之磁化方向，且防止在自由層120切換期間切換釘紮層140之錯誤。
將參看圖2來詳細地解釋用於產生釘紮層140與磁性校正層160之間之強交換耦合的方法。
圖2為說明用於製造圖1之可變電阻元件之方法之一實例的截面圖。
參看圖2，首先，可在基板(未圖示)之上循序地沈積下層110、自由層120、隧道障壁層130及釘紮層140(S201)。
此處，可藉由使用PVD(物理氣相沈積)製程來形成包括鐵磁材料之自由層120及釘紮層140。由於鐵磁材料通常包含或包括各種元素，因此在用於形成自由層120及釘紮層140之PVD製程中，可使用具有小尺寸之各種靶材，且可在旋轉基板時沈積自由層120及釘紮層140。另外，可在相對較高溫度下(例如，在室溫級腔室中)執行用於形成自由層120及釘紮層140之PVD製程。在使用低溫級腔室(例如，在-100℃或更低溫度)之情況下，可能會存在處理限制，諸如難以執行旋轉式沈積。
隨後，可將上面沈積有下層110、自由層120、隧道障壁層130及釘紮層140之基板轉移之相對較低溫度(例如，0℃或更低之溫度)級別之腔室。藉由此轉移，可冷卻基板(S203)。
接下來，可在冷卻之基板之上沈積間隔件層150(S205)。
可藉由PVD製程來形成間隔件層150。此處，在冷卻之基板處在 低溫級腔室中之狀態下，可執行間隔件層150之沈積。替代地，在冷卻之基板經轉移至室溫級腔室之後，可執行間隔件層150之沈積。由於基板之溫度即使在冷卻之基板經轉移到室溫級腔室之後亦可保持給定時間，甚至在基板經轉移至室溫級腔室之後執行間隔件層150之沈積，因此可在室溫級腔室中保持在冷卻狀態下之基板之上沈積間隔件層150。在冷卻之基板經轉移至室溫級腔室之後沈積間隔件層150之情況下，可執行沈積製程而沒有任何處理限制。舉例而言，亦有可能在室溫級腔室中執行旋轉式沈積。
隨後，可在間隔件層150之上順序地沈積磁性校正層160及罩蓋層170(S207)。
此處，可藉由使用PVD製程經由旋轉式沈積方法來形成包括鐵磁材料之磁性校正層160。可在室溫級腔室中執行磁性校正層160之沈積。當在低溫級腔室中沈積間隔件層150時，可在將基板轉移至室溫級腔室之後執行磁性校正層160之沈積。在此情況下，在冷卻之基板保持在室溫級腔室中之狀態下或在基板之溫度增加而未保持冷卻狀態之狀態下，可沈積磁性校正層160。
接下來，藉由圖案化所沈積之下層110、自由層120、隧道障壁層130、釘紮層140、間隔件層150、磁性校正層160及罩蓋層170，可形成可變電阻元件100(S209)。在一些實施中，可變電阻元件100形成為如圖1所示之柱狀。
如上所述，當在冷卻之基板之上沈積間隔件層150時，釘紮層140與磁性校正層160之間的交換耦合可變強。此歸因於以下事實，即：在間隔件層150之沈積期間濺射之電子在達到釘紮層140之上部(例如，頂部)時具有低熱能。因此，可抑制在間隔件層150與釘紮層140之間的界面處產生混合層或界面層，且可降低另一界面層或混合層處(間隔件層150與釘紮層140之間的界面)之粗糙度，由此防止磁性 特性之劣化。
一般而言，混合層或界面層係產生在可變電阻元件100中的彼此相鄰之任何兩個層之界面處。在本揭示技術之一些實施中，形成於間隔件層150與釘紮層140之間的界面處之混合層具有比室溫下沈積之兩個相鄰層之間的界面處所形成之其他混合層之厚度及粗糙度小的厚度及粗糙度。舉例而言，形成於間隔件層150與釘紮層140之間的界面處之混合層具有比形成於隧道障壁層130與釘紮層140之間的界面處之混合層之厚度及粗糙度小的厚度及粗糙度。
圖3展示取決於基板溫度的間隔件層之粗糙度之RMS(均方根)值之圖，混合層形成於基板之上。如圖3所示，當晶圓經冷卻至較低溫度(例如，低於0℃)時，與晶圓未冷卻時的間隔件層150之層粗糙度相比，間隔件層150具有較小粗糙度。舉例而言，進行之測試展示如此形成之間隔件層之RMS(均方根)粗糙度可等於或小於0.3nm。在具有冷卻基板之條件下，間隔件層150之形成產生不太粗糙之表面，隨後在該表面之上形成磁性校正層160。因而，此條件通常減小間隔件層150及磁性校正層160兩者之層粗糙度。藉由在製造期間冷卻基板達成之此減小之層粗糙度可導致磁性校正層160與釘紮層140之間的經改良交換耦合。
進行測試以例示性地表明釘紮層140與磁性校正層160之間的交換耦合在間隔件層150被沈積於冷卻基板之上時變強。圖4為說明圖2的間隔件層之交換耦合常數Jex根據沈積溫度之圖。
參看圖4，情況1展示在沒有冷卻基板之情況下，在室溫級腔室中沈積間隔件層150時經正規化之Jex值。
相反地，情況2展示在基板經轉移至低溫級腔室且被冷卻之後，在冷卻基板之上沈積間隔件層150時經正規化之Jex值。針對情況2，藉由將低溫級腔室之溫度自0℃逐漸降低至約-220℃來冷卻基板之 後，在冷卻基板之上沈積間隔件層150及磁性校正層160時，量測Jex值。自該實驗發現：當溫度下降至約-215℃時，Jex值與低溫級腔室之溫度下降成比例地增加，接著，當溫度為-215℃或更低時，Jex值變得飽和，不再下降。參看圖3，與情況1相比，情況2之Jex值最大增加了30%。
因此，所進行之測試表明：在製造期間冷卻基板能改良(1)間隔件層及形成於該間隔件層上之磁性校正層的層粗糙度，及(2)釘紮層與磁性校正層之間的所得交換耦合強度二者。此等改良係可量測的，且因此有利於獲得經改良之裝置品質及資料儲存效能。
在圖1所示之實施中，下層110、自由層120、隧道障壁層130、釘紮層140、間隔件層150、磁性校正層160及罩蓋層170順序地沈積在所示之基板之上，且該等層之其他排序亦係可能的。可改變圖1中之層的堆疊順序，其限制條件為隧道障壁層130插入於自由層120與釘紮層140之間，且間隔件層150插入於釘紮層140與磁性校正層160之間。將參看圖4來例示性地描述此情況。
圖5為說明根據本發明之另一實施的例示性可變電阻元件之截面圖。
參看圖5，根據本發明之另一實施的可變電阻元件可包括下層410、安置於下層410之上的磁性校正層460、安置於磁性校正層460之上的間隔件層450、安置於間隔件層450之上的釘紮層440、安置於釘紮層440之上的隧道障壁層430、安置於隧道障壁層430之上的自由層420及安置於自由層420之上的罩蓋層470。
此處，下層410、自由層420、隧道障壁層430、釘紮層440、間隔件層450、磁性校正層460及罩蓋層470可由相同材料形成或包括相同材料，且執行分別與圖1所示之下層110、自由層120、隧道障壁層130、釘紮層140、間隔件層150、磁性校正層160及罩蓋層170相同之 功能。間隔件層450亦可在上面形成有下層410及磁性校正層460之基板被冷卻之狀態下形成。因此，可以抑制間隔件層450與磁性校正層460之間的界面處之混合層，且可減小間隔件層450與磁性校正層460之間的界面處之粗糙度。
可提供複數個根據本發明之實施的可變電阻元件(例如，圖1之可變電阻元件100)，以形成胞元陣列。胞元陣列可包括各種組件(諸如線、元件等)來驅動可變電阻元件100。將參看圖6及圖7來例示性地描述此情況。
圖6為說明根據本發明之實施的記憶體裝置及其製造方法之截面圖。
參看圖6，本實施之記憶體裝置可包括基板500、下部觸點520、可變電阻元件100及上部觸點550。基板500可包括控制存取可變電阻元件100所需之特定結構(未圖示，例如，電晶體)。下部觸點520可安置於基板500之上，且將可變電阻元件100的下部末端與基板500之部分(例如，電晶體之汲極)耦接。上部觸點550可安置於可變電阻元件100之上，且將可變電阻元件100的上部末端與特定線(未圖示，例如，位元線)耦接。圖6中之記憶體裝置包括基板500上的可變電阻元件100之陣列，其中展示兩個元件100作為實例。
以上記憶體裝置可藉由以下處理程序來製造。
首先，可提供其中形成有電晶體之基板500，接著可在基板500之上形成第一層間介電層510。隨後，藉由選擇性地刻蝕第一層間介電層510以形成暴露基板500之部分之孔及用導電材料填充該孔，可形成下部觸點520。接著，藉由在第一層間介電層510及下部觸點520之上形成針對每一可變電阻元件100之材料層，及選擇性地刻蝕該等材料層，可形成可變電阻元件100，通常為多個元件100。藉由用絕緣材料填充可變電阻元件100之間的空間，可形成第二層間介電層530。接 著，可在可變電阻元件100及第二層間介電層530之上形成第三層間介電層340，接著，可形成穿透第三層間介電層530且耦接至可變電阻元件100的上部末端之上部觸點550。
在本實施之記憶體裝置中，包括於可變電阻元件100中之所有層可具有彼此對準之側壁。此係因為可變電阻元件100可藉由使用單個遮罩之刻蝕製程而形成。
然而，與圖6之實施不同，在一些實施中，可變電阻元件100之部分及可變電阻元件100之剩餘部分可單獨地經圖案化。此設計在圖7中例示性地展示。
圖7為說明根據本發明之另一實施的記憶體裝置及其製造方法之截面圖。將主要描述與圖6之實施之不同之處。
參看圖7，在本實施之記憶體裝置中，可變電阻元件100之部分(例如，下層110)可具有與可變電阻元件100之剩餘層之側壁不對準之側壁。下層110之側壁可以與下部觸點620之側壁(而非與可變電阻元件100之剩餘層之側壁)對準。
以上記憶體裝置可藉由以下以下處理程序來製造。
首先，可在基板600之上形成第一層間介電層610，接著，藉由選擇性地刻蝕第一層間介電層610，可形成暴露基板600之一部分之孔H。接著，可形成填充在孔H之下部部分中的下部觸點620。特定而言，藉由形成覆蓋其中形成有孔H之所得結構之導電材料，及藉由(例如)回蝕製程移除導電材料之一部分，直至導電材料具有目標高度，可形成下部觸點620。接著，可形成填充在孔H(其中形成有下部觸點620)之剩餘空間中的下層110。特定而言，藉由形成包括輕金屬且覆蓋其中形成有下部觸點620之所得結構之材料層，及執行平坦化製程(例如，CMP(化學機械拋光)製程)，直至第一層間介電層610之頂面暴露，可形成下層110。接著，藉由形成除下層110以外的用於可變電阻 元件100之剩餘層之材料層，及選擇性地刻蝕該等材料層，可形成可變電阻元件100之剩餘部分。以下處理程序與圖5之實施基本相同。
在本實施中，由於待刻蝕以形成可變電阻元件100之厚度減少，因此可降低刻蝕製程之難度。
在本實施中，已描述了僅下層110填充在孔H中，但其他實施亦係可能的。舉例而言，可變電阻元件100之另一額外部分亦可填充在孔H中。
圖8展示釘紮層140及磁性校正層160中之每一者具有多層結構之另一實施。
圖8為說明圖1所示之釘紮層、間隔件層及磁性校正層之例示性截面圖。
參看圖8，釘紮層140可為合成之多層結構，且可包括複數個鐵磁材料140A、140C、140E及140G，及插入於兩個相鄰鐵磁材料之間的間隔件140B、140D及140F。
此處，間隔件140B、140D及140F可用來提供複數個鐵磁材料140A、140C、140E及140G之間的交換耦合，且可由金屬非磁性材料形成或包括金屬非磁性材料。
複數個鐵磁材料140A、140C、140E及140G可藉由彼此之交換耦合而具有垂直之磁化特性。此處，此交換耦合可為具有彈性磁體機制(spring magnet mechanism)之交換耦合。因此，複數個鐵磁材料140A、140C、140E及140G可具有相同磁化方向，例如，向上磁化方向。即，釘紮層140可包括複數個鐵磁材料140A、140C、140E及140G，但用作單個磁偶極子。
相似地，磁性校正層160可為合成之多層結構且可以包括複數個鐵磁材料160A、160C、160E及160G，及插入於兩個相鄰鐵磁材料之間的間隔件160B、160D及160F。複數個鐵磁材料160A、160C、160E 及160G可藉由具有彈性磁體機制之交換耦合而具有相同磁化方向，例如，向下磁化方向。
此處，釘紮層140中最相鄰於間隔件層150之鐵磁材料140A之厚度TA可大於剩餘鐵磁材料140C、140E及140G之厚度。另外，磁性校正層160中最相鄰於間隔件層150之鐵磁材料160A之厚度TB可大於剩餘鐵磁材料160C、160E及160G之厚度。原因在於，當釘紮層140及磁性校正層160形成為在兩個層140與160之間具有間隔件層時，釘紮層140與磁性校正層160之間的交換耦合主要發生在與間隔件層150最相鄰之層之間，即，在鐵磁材料140A與鐵磁材料160A之間。
已描述了各種實施，該等實施允許增加釘紮層與磁性校正層之間的交換耦合常數Jex。藉由增加交換耦合常數Jex，在具有可變電阻元件之電子裝置中能提供各種技術優勢。舉例而言，由於釘紮層及磁性校正層之厚度可以減小，因此有可能有助於可變電阻元件之圖案化製程，以及滿足可變電阻元件之所需特性，儘管厚度下降。
另外，該等實施不限於應用在間隔件層之兩側上形成釘紮層及磁性校正層之結構。在製造兩個鐵磁材料分別形成於間隔件層之兩側上之合成反鐵磁(「SAF」)結構之情況下，該等實施可用於增加兩個鐵磁材料之間的交換耦合。
因此，當在冷卻之基板之上形成間隔件層時，兩個鐵磁材料之間的交換耦合增大。關於間隔件層之粗糙度之RMS值之資料(展示於圖3中)亦能夠應用於具有SAF結構之電子裝置。在一些實施中，間隔件層具有等於或小於0.3nm之RMS(均方根)粗糙度。
藉由在冷卻之基板之上形成間隔件層，交換耦合變得足夠強，使得磁性校正層與第一鐵磁材料及第二鐵磁材料中之至少一者保持反向平行狀態。另外，交換耦合變得比在間隔件層具有大於0.3nm之RMS粗糙度時所產生之交換耦合強。由於在SAF結構與磁性校正層之 間提供強交換耦合，因此可以減小SAF結構之厚度。因此，與間隔件層具有大於0.3nm之RMS粗糙度時相比，SAF結構具有相對較小尺寸。
根據用於製造上述實施的電子裝置之方法，可改良可變電阻元件之特性。
可在裝置或系統之範圍內使用基於本揭示技術之以上及其他記憶體電路或半導體器件。圖9至圖13提供能實施本文中所揭示之記憶體電路之裝置或系統之一些實例。
圖9為實施基於本揭示技術之記憶體電路系統之微處理器之組態圖的實例。
參看圖9，微處理器1000可執行用於控制及調諧自各種外部裝置接收資料、處理資料及將處理結果輸出至外部裝置之一系列處理程序的任務。微處理器1000可包括記憶體單元1010、操作單元1020、控制單元1030等。微處理器1000可為各種資料處理單元，諸如中央處理單元(CPU)、圖形處理單元(GPU)、數位信號處理器(DSP)及應用程式處理器(AP)。
記憶體單元1010為微處理器1000中的儲存資料之部件，如處理器暫存器、暫存器或類似者。記憶體單元1010可包括資料暫存器、位址暫存器、浮點暫存器等。除此之外，記憶體單元1010亦可包括各種暫存器。記憶體單元1010可執行臨時儲存操作單元1020要對其執行操作之資料、執行操作之結果資料及執行操作之資料被儲存之位址的功能。
記憶體單元1010可包括根據實施的上述半導體裝置中之一或多者。舉例而言，記憶體單元1010可包括：一自由層，其具有一可變磁化方向；一釘紮層，其具有一第一不可變磁化方向，且包括第一鐵磁材料及插入於該等第一鐵磁材料之中的兩個相鄰第一鐵磁材料之間的 第一間隔件層；一隧道障壁層，其插入於該自由層與該釘紮層之間；一磁性校正層，其具有與該第一磁化方向反向平行之一第二磁化方向；及一第三間隔件層，其插入於該磁性校正層與該釘紮層之間且提供該磁性校正層與該釘紮層之間的一反鐵磁交換耦合。由此，可改良記憶體單元1010之記憶體胞特性。結果，可改良微處理器1000之操作特性。
操作單元1020可根據控制單元1030解碼命令之結果來執行四則算術運算或邏輯運算。操作單元1020可包括至少一個算術邏輯單元(ALU)等。
控制單元1030可自微處理器1000之記憶體單元1010、操作單元1020及外部裝置接收信號，執行命令之提取、解碼，且控制微處理器1000之信號之輸入及輸出，且執行由程式表示之處理。
根據本實施之微處理器1000可另外包括快取記憶體單元1040，其能夠臨時儲存要自除記憶體單元1010以外的外部裝置輸入之資料或待輸出至外部裝置之資料。在此情況下，快取記憶體單元1040可經由匯流排介面1050而與記憶體單元1010、操作單元1020及控制單元1030交換資料。
圖10為實施基於本揭示技術之記憶體電路系統之處理器之組態圖的實例。
參看圖10，處理器1100可藉由包括除微處理器之功能以外的各種功能來改良效能及實現多功能性，該微處理器執行用於控制及調諧自各種外部裝置接收資料、處理資料及將處理結果輸出至外部裝置之一系列處理程序的任務。處理器1100可包括用作微處理器之核心單元1110、用來臨時儲存資料之快取記憶體單元1120，及用於在內部裝置與外部裝置之間傳送資料的匯流排介面1130。處理器1100可包括各種系統單晶片(SoC)，諸如多核處理器、圖形處理單元(GPU)及應用程式 處理器(AP)。
本實施之核心單元1110為對自外部裝置輸入之資料執行算術邏輯運算的部件，且可包括記憶體單元1111、操作單元1112及控制單元1113。
記憶體單元1111為處理器1100中之儲存資料的部件，如處理器暫存器、暫存器或類似者。記憶體單元1111可包括資料暫存器、位址暫存器、浮點暫存器等。此外，記憶體單元1111可包括各種暫存器。記憶體單元1111可執行臨時儲存操作單元1112要對其執行操作之資料、執行操作之結果資料，及執行操作之資料被儲存之位址的功能。操作單元1112為處理器1100中之執行操作的部件。操作單元1112可根據控制單元1113解碼命令或類似物之結果來執行四則算術運算或邏輯運算。操作單元1112可包括至少一個算術邏輯單元(ALU)等。控制單元1113可自處理器1100之記憶體單元1111、操作單元1112及外部裝置接收信號，執行命令之提取、解碼，控制處理器1100之信號之輸入及輸出，以及執行由程式表示之處理。
快取記憶體單元1120為臨時儲存資料之部件，以補償高速操作之核心單元1110與低速操作之外部裝置之間在資料處理速度上的差異。快取記憶體單元1120可包括一級儲存區段1121、二級儲存區段1122及三級儲存區段1123。一般而言，快取記憶體單元1120包括一級儲存區段1121及二級儲存區段1122，且在需要大儲存容量的情況下可包括三級儲存區段1123。根據場合需要，快取記憶體單元1120可包括增加數目之儲存區段。換言之，包括於快取記憶體單元1120中之儲存區段的數目可根據設計而改變。一級儲存區段1121、二級儲存區段1122及三級儲存區段1123儲存及區分資料之速度可相同或不同。在各別儲存區段1121、1122及1123之速度不同的情況下，一級儲存區段1121的速度可為最大的。快取記憶體單元1120之一級儲存區段1121、二級儲存區 段1122及三級儲存區段1123中之至少一個儲存區段可包括根據實施之上述半導體裝置中之一或多者。舉例而言，快取記憶體單元1120可包括：一自由層，其具有一可變磁化方向；一釘紮層，具有一第一不可變磁化方向，且包括第一鐵磁材料及插入於該等第一鐵磁材料之中之兩個相鄰第一鐵磁材料之間之一第一間隔件層；一隧道障壁層，其插入於該自由層與該釘紮層之間；一磁性校正層，其具有與該第一磁化方向反向平行之一第二磁化方向；及一第三間隔件層，其插入於該磁性校正層與該釘紮層之間，且提供該磁性校正層與該釘紮層之間之一反鐵磁交換耦合。由此，可改良快取記憶體單元1120之記憶體胞特性。結果，可改良處理器1100之操作特性。
雖然在圖10中展示所有一級儲存區段1121、二級儲存區段1122及三級儲存區段1123係組態在快取記憶體單元1120內部，但應注意，快取記憶體單元1120之一級儲存區段1121、二級儲存區段1122及三級儲存區段1123全部可組態在核心單元1110外部，且可補償核心單元1110與外部裝置之間在資料處理速度上之差異。同時，應注意，快取記憶體單元1120之一級儲存區段1121可安置於核心單元1110內部，且二級儲存區段1122及三級儲存區段1123可組態在核心單元1110外部來加強補償資料處理速度之差異之功能。在另一實施中，一級儲存區段1121及二級儲存區段1122可安置於核心單元1110內部，且三級儲存區段1123可安置於核心單元1110外部。
匯流排介面1130為連接核心單元1110、快取記憶體單元1120及外部裝置之部件，且允許有效地傳輸資料。
根據本實施之處理器1100可包括複數個核心單元1110，且複數個核心單元1110可共用快取記憶體單元1120。複數個核心單元1110及快取記憶體單元1120可直接連接或經由匯流排介面1130而連接。複數個核心單元1110可以與核心單元1110的上述組態相同之方式來組態。在 處理器1100包括複數個核心單元1110之情況下，快取記憶體單元1120之一級儲存區段1121可以對應於複數個核心單元1110之數目而組態在每一核心單元1110中，且二級儲存區段1122及三級儲存區段1123可以經由匯流排介面1130共用之方式組態在複數個核心單元1110外部。一級儲存區段1121之處理速度可大於二級儲存區段1122及三級儲存區段1123之處理速度。在另一實施中，一級儲存區段1121及二級儲存區段1122可以對應於複數個核心單元1110之數目而組態在每一核心單元1110中，且三級儲存區段1123可以經由匯流排介面1130共用之方式組態在複數個核心單元1110外部。
根據本實施之處理器1100可進一步包括：嵌入式記憶體單元1140，其儲存資料；通信模組單元1150，其能夠以有線方式或無線方式將資料傳輸至外部裝置及自外部裝置接收資料；記憶體控制單元1160，其驅動外部記憶體裝置；及媒體處理單元1170，其處理在處理器1100中處理之資料或自外部輸入裝置輸入之資料且將經處理資料輸出至外部介面裝置，等。此外，處理器1100可包括複數個各種模組及裝置。在此情況下，添加的複數個模組可經由匯流排介面1130與核心單元1110及快取記憶體單元1120交換資料，以及彼此交換資料。
嵌入式記憶體單元1140不僅可包括揮發性記憶體，而且可包括非揮發性記憶體。揮發性記憶體可包括DRAM(動態隨機存取記憶體)、行動DRAM、SRAM(靜態隨機存取記憶體)及具有與以上提及之記憶體類似功能之記憶體等。非揮發性記憶體可包括ROM(唯讀記憶體)、反或(NOR)快閃記憶體、反及(NAND)快閃記憶體、相變隨機存取記憶體(PRAM)、電阻式隨機存取記憶體(RRAM)、自旋轉移力矩隨機存取記憶體(STTRAM)、磁性隨機存取記憶體(MRAM)、具有類似功能之記憶體。
通信模組單元1150可包括能夠與有線網路連接之模組、能夠與無 線網路連接之模組以及其兩者。有線網路模組可包括區域網路(LAN)、通用串列匯流排(USB)、以太網路、電力線通信(PLC)，諸如經由傳輸線發送及接收資料之各種裝置等。無線網路模組可包括紅外線資料協會(IrDA)、分碼多重存取(CDMA)、分時多重存取(TDMA)、分頻多重存取(FDMA)、無線LAN、Zigbee、遍存感測器網路(USN)、藍牙、射頻識別(RFID)、長期演進(LTE)、近場通信(NFC)、無線寬頻網際網路(Wibro)、高速下行鏈路封包存取(HSDPA)、寬頻CDMA(WCDMA)、超寬頻(UWB)，諸如在無傳輸線之情況下發送及接收資料之各種裝置等。
記憶體控制單元1160用來管理及處理在處理器1100與根據不同通信標準操作的外部儲存裝置之間傳輸的資料。記憶體控制單元1160可包括各種記憶體控制器，例如，可控制以下各者之裝置：IDE(整合裝置電子器件)、SATA(串列進階附接技術)、SCSI(小型電腦系統介面)、RAID(獨立磁碟冗餘陣列)、SSD(固態磁碟)、eSATA(外部SATA)、PCMCIA(個人電腦記憶體卡國際協會)、USB(通用串列匯流排)、安全數位(SD)卡、迷你安全數位(mSD)卡、微型安全數位(微型SD)卡、安全數位大容量(SDHC)卡、記憶棒卡、智慧媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊型快閃(CF)卡等。
媒體處理單元1170可處理在處理器1100中處理之資料或以影像、語音及其他形式自外部輸入裝置輸入之資料，且將資料輸出至外部介面裝置。媒體處理單元1170可包括圖形處理單元(GPU)、數位信號處理器(DSP)、高清晰度音訊裝置(HD音訊)、高清晰度多媒體介面(HDMI)控制器等。
圖11為實施基於本揭示技術之記憶體電路系統之系統之組態圖的實例。
參看圖11，作為用於處理資料之設備的系統1200可以執行輸入、 處理、輸出、通信、儲存等，以進行針對資料之一系列操作。系統1200可以包括處理器1210、主記憶體裝置1220、輔助記憶體裝置1230、介面裝置1240等。本實施之系統1200可為使用處理器來操作之各種電子系統，諸如電腦、伺服器、PDA(個人數位助理)、攜帶型電腦、網路平板電腦、無線電話、行動電話、智慧型電話、數位音樂播放器、PMP(攜帶型多媒體播放器)、相機、全球定位系統(GPS)、攝像機、語音記錄器、電傳(telematics)、視聽(AV)系統、智慧電視等。
處理器1210可對輸入之命令解碼且處理針對儲存在系統1200中之資料之操作、比較等，以及控制此等操作。處理器1210可包括微處理器單元(MPU)、中央處理單元(CPU)、單核/多核處理器、圖形處理單元(GPU)、應用程式處理器(AP)、數位信號處理器(DSP)等。
主記憶體裝置1220為儲存器，其能夠在執行程式時臨時儲存、調用及執行來自輔助記憶體裝置1230之程式碼或資料，且即使在電源中斷時亦能夠保存存儲內容。主記憶體裝置1220可包括根據實施之上述半導體裝置中之一或多者。舉例而言，主記憶體裝置1220可包括：一自由層，其具有一可變磁化方向；一釘紮層，具有一第一不可變磁化方向，且包括第一鐵磁材料及插入於該等第一鐵磁材料之中的兩個相鄰第一鐵磁材料之間的一第一間隔件層；一隧道障壁層，其插入於該自由層與該釘紮層之間；一磁性校正層，其具有與該第一磁化方向反向平行之一第二磁化方向；及一第三間隔件層，其插入於該磁性校正層與該釘紮層之間且提供該磁性校正層與該釘紮層之間的一反鐵磁交換耦合。由此，可改良主記憶體裝置1220之記憶體胞特性。結果，可改良系統1200之操作特性。
此外，主記憶體裝置1220可進一步包括揮發性記憶體類型之靜態隨機存取記憶體(SRAM)、動態隨機存取記憶體(DRAM)等，在電源中斷時，揮發性記憶體中之所有內容被抹除。與此不同，主記憶體裝 置1220可不包括根據實施之半導體裝置，但可包括揮發性記憶體類型之靜態隨機存取記憶體(SRAM)、動態隨機存取記憶體(DRAM)等，在電源中斷時，揮發性記憶體中之所有內容被抹除。
輔助記憶體裝置1230為用於儲存程式碼或資料之記憶體裝置。雖然輔助記憶體裝置1230之速度比主記憶體裝置1220慢，但輔助記憶體裝置1230可儲存更大量之資料。輔助記憶體裝置1230可包括根據實施之上述半導體裝置中之一或多者。舉例而言，輔助記憶體裝置1230可包括：一自由層，其具有一可變磁化方向；一釘紮層，其具有一第一不可變磁化方向，且包括第一鐵磁材料及插入於該等第一鐵磁材料之中的兩個相鄰第一鐵磁材料之間的一第一間隔件層；一隧道障壁層，其插入於該自由層與該釘紮層之間；一磁性校正層，其具有與該第一磁化方向反向平行之一第二磁化方向；及一第三間隔件層，其插入於該磁性校正層與該釘紮層之間且提供該磁性校正層與該釘紮層之間的一反鐵磁交換耦合。由此，可改良輔助記憶體裝置1230之記憶體胞特性。結果，可改良系統1200之操作特性。
此外，輔助記憶體裝置1230可進一步包括資料儲存系統(參見圖10之參考數字1300)，諸如利用磁學之磁帶、磁碟、利用光學之光碟、利用磁學及光學二者之磁光碟、固態磁碟(SSD)、USB記憶體(通用串列匯流排記憶體)、安全數位(SD)卡、迷你安全數位(mSD)卡、微型安全數位(微型SD)卡、安全數位大容量(SDHC)卡、記憶棒卡、智慧媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊型快閃(CF)卡等。與此不同，輔助記憶體裝置1230可不包括根據實施之半導體裝置，但可包括資料儲存系統(參見圖10之參考數字1300)，諸如利用磁學之磁帶、磁碟、利用光學之光碟、利用磁學及光學二者之磁光碟、固態磁碟(SSD)、USB記憶體(通用串列匯流排記憶體)、安全數位(SD)卡、迷你安全數位(mSD)卡、微型安全數位(微型SD)卡、安全 數位大容量(SDHC)卡、記憶棒卡、智慧媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊型快閃(CF)卡等。
介面裝置1240可用來執行本實施之系統1200與外部裝置之間的命令及資料之交換。介面裝置1240可為小鍵盤、鍵盤、滑鼠、揚聲器、麥克風、顯示器、各種人機介面裝置(HID)、通信裝置等。通信裝置可包括能與有線網路連接之模組、能與無線網路連接之模組及其兩者。有線網路模組可包括區域網路(LAN)、通用串列匯流排(USB)、乙太網路、電力線通信(PLC)，諸如經由傳輸線發送及接收資料之各種裝置等。無線網路模組可包括紅外資料協會(IrDA)、分碼多重存取聯接(CDMA)、分時多重存取聯接(TDMA)、分頻多重存取(FDMA)、無線LAN、Zigbee、遍存感測器網路(USN)、藍牙、射頻識別(RFID)、長期演進(LTE)、近場通信(NFC)、無線寬頻網際網路(Wibro)、高速下行鏈路封包存取(HSDPA)、寬頻CDMA(WCDMA)、超寬頻(UWB)，諸如在無傳輸線之情況下發送及接收資料之各種裝置等。
圖12為實施基於本揭示技術之記憶體電路系統之資料儲存系統之組態圖的實例。
參看圖12，資料儲存系統1300可包括：儲存裝置1310，其作為用於儲存資料之組件而具有非揮發性特性；控制器1320，其控制儲存裝置1310；介面1330，其用於與外部裝置連接；及臨時儲存裝置1340，其用於臨時儲存資料。資料儲存系統1300可為諸如硬碟機(HDD)、緊密光碟唯讀記憶體(CDROM)、數位通用光碟(DVD)、固態磁碟(SSD)等的碟片型，及諸如USB記憶體(通用串列匯流排記憶體)、安全數位(SD)卡、迷你安全數位(mSD)卡、微型安全數位(微型SD)卡、安全數位大容量(SDHC)卡、記憶棒卡、智慧媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊型快閃(CF)卡等的卡型。
儲存裝置1310可包括半永久地儲存資料之非揮發性記憶體。非揮發性記憶體可包括ROM(唯讀記憶體)、NOR快閃記憶體、NAND快閃記憶體、相變隨機存取記憶體(PRAM)、電阻式隨機存取記憶體(RRAM)、磁性隨機存取記憶體(MRAM)等。
控制器1320可控制儲存裝置1310與介面1330之間的資料交換。為此，控制器1320可包括用於對經由介面1330自資料儲存系統1300外部輸入之命令執行操作、處理之處理器1321等。
介面1330用來執行資料儲存系統1300與外部裝置之間的命令及資料之交換。在資料儲存系統1300為卡型之情況下，介面1330可與用在諸如以下裝置中之介面相容：USB記憶體(通用串列匯流排記憶體)、安全數位(SD)卡、迷你安全數位(mSD)卡、微型安全數位(微型SD)卡、安全數位大容量(SDHC)卡、記憶棒卡、智慧媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊型快閃(CF)卡等，或可與用在與上述裝置相似之裝置中之介面相容。在資料儲存系統1300為碟片型之情況下，介面1330可與以下介面相容，諸如：IDE(整合裝置電子器件)、SATA(串列進階附接技術)、SCSI(小型電腦系統介面)、eSATA(外部SATA)、PCMCIA(個人電腦記憶卡國際協會)、USB(通用串列匯流排)等，或可與相似於上述介面之介面相容。介面1330可與彼此具有不同類型之一或多個介面相容。
臨時儲存裝置1340能臨時地儲存資料，用於根據與外部裝置、控制器及系統之介面的多樣化及高效能而在介面1330與儲存裝置1310之間高效地傳送資料。用於臨時儲存資料之臨時儲存裝置1340可包括根據實施的上述半導體裝置中之一或多者。臨時儲存裝置1340可包括：一自由層，其具有一可變磁化方向；一釘紮層，其具有一第一不可變磁化方向，且包括第一鐵磁材料及插入於該等第一鐵磁材料之中的兩個相鄰第一鐵磁材料之間的一第一間隔件層；一隧道障壁層，其 插入於該自由層與該釘紮層之間；一磁性校正層，其具有與該第一磁化方向反向平行之一第二磁化方向；及一第三間隔件層，其插入於該磁性校正層與該釘紮層之間且提供該磁性校正層與該釘紮層之間的一反鐵磁交換耦合。由此，可改良儲存裝置1310或臨時儲存裝置1340之記憶體胞特性。結果，可改良資料儲存系統1300之操作特性及資料儲存特性。
圖13為實施基於本揭示技術之記憶體電路系統之記憶體系統之組態圖的實例。
參看圖13，記憶體系統1400可包括：記憶體1410，其作為用於儲存資料之組件而具有非揮發性特性；記憶體控制器1420，其控制記憶體1410；介面1430，其用於與外部裝置連接，等。記憶體系統1400可為諸如固態磁碟(SSD)、USB記憶體(通用串列匯流排記憶體)、安全數位(SD)卡、迷你安全數位(mSD)卡、微型安全數位(微型SD)卡、安全數位大容量(SDHC)卡、記憶棒卡、智慧媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊型快閃(CF)卡等之卡型。
用於儲存資料之記憶體1410可包括根據實施的上述半導體裝置中之一或多者。舉例而言，記憶體1410可包括：一自由層，其具有一可變磁化方向；一釘紮層，其具有一第一不可變磁化方向，且包括第一鐵磁材料及插入於該等第一鐵磁材料之中的兩個相鄰第一鐵磁材料之間的一第一間隔件層；一隧道障壁層，其插入於該自由層與該釘紮層之間；一磁性校正層，其具有與該第一磁化方向反向平行之一第二磁化方向；及一第三間隔件層，其插入於該磁性校正層與該釘紮層之間且提供該磁性校正層與該釘紮層之間的一反鐵磁交換耦合。由此，可改良記憶體1410之記憶體胞特性。結果，可改良記憶體系統1400之操作特性及記憶體特性。
此外，根據本實施之記憶體1410可進一步包括具有非揮發性特 性之ROM(唯讀記憶體)、NOR快閃記憶體、NAND快閃記憶體、相變隨機存取記憶體(PRAM)、電阻式隨機存取記憶體(RRAM)、磁性隨機存取記憶體(MRAM)等。
記憶體控制器1420可控制記憶體1410與介面1430之間的資料交換。為此，記憶體控制器1420可包括用於對經由介面1430自記憶體系統1400外部輸入之命令執行操作及處理之處理器1421。
介面1430用來執行記憶體系統1400與外部裝置之間的命令及資料之交換。介面1430可與用在諸如以下裝置中之介面相容：USB記憶體(通用串列匯流排記憶體)、安全數位(SD)卡、迷你安全數位(mSD)卡、微型安全數位(微型SD)卡、安全數位大容量(SDHC)卡、記憶棒卡、智慧媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊型快閃(CF)卡等，或與用在相似於上述裝置之裝置中的介面相容。介面1430可與彼此具有不同類型之一或多個介面相容。
根據本實施之記憶體系統1400可進一步包括緩衝記憶體1440，其用於根據與外部裝置、記憶體控制器及記憶體系統之介面的多樣化及高效能而在介面1430與記憶體1410之間高效地傳送資料。舉例而言，用於臨時儲存資料之緩衝記憶體1440可包括根據實施的上述半導體裝置中之一或多者。緩衝記憶體1440可包括：一自由層，其具有一可變磁化方向；一釘紮層，其具有一第一不可變磁化方向，且包括第一鐵磁材料及插入於該等第一鐵磁材料之中的兩個相鄰第一鐵磁材料之間的一第一間隔件層；一隧道障壁層，其插入於該自由層與該釘紮層之間；一磁性校正層，其具有與該第一磁化方向反向平行之一第二磁化方向；及一第三間隔件層，其插入於該磁性校正層與該釘紮層之間且提供該磁性校正層與該釘紮層之間的一反鐵磁交換耦合。由此，可改良緩衝記憶體1440之記憶體胞特性。結果，可改良記憶體系統1400之操作特性及記憶體特性。
另外，根據本實施之緩衝記憶體1440可進一步包括具有揮發性特性之SRAM(靜態隨機存取記憶體)、DRAM(動態隨機存取記憶體)等，且可包括具有非揮發性特性之相變隨機存取記憶體(PRAM)、電阻式隨機存取記憶體(RRAM)、自旋轉移力矩隨機存取記憶體(STTRAM)、磁性隨機存取記憶體(MRAM)等。與此不同，緩衝記憶體1440可不包括根據實施之半導體裝置，但可包括具有揮發性特性之SRAM(靜態隨機存取記憶體)、DRAM(動態隨機存取記憶體)等，且可包括具有非揮發性特性之相變隨機存取記憶體(PRAM)、電阻式隨機存取記憶體(RRAM)、自旋轉移力矩隨機存取記憶體(STTRAM)、磁性隨機存取記憶體(MRAM)等。
基於本文件中所揭示之記憶體裝置的圖9至圖13中之電子裝置或系統的上述實例中之特徵可實施於各種裝置、系統或應用中。一些實例包括行動電話或其他攜帶型通信裝置、平板電腦、筆記型電腦或膝上型電腦、遊戲機、智慧電視機、電視機上盒、多媒體伺服器、具有或不具有無線通信功能之數位相機、具有無線通信能力之手錶或其他可穿戴裝置。
儘管本專利文獻包含許多具體細節，但此等細節不應被理解為對任何發明或主張保護之範疇的限制，而應被理解為對可特定於特定發明之特定實施例之特徵之描述。專利文獻中，在各個實施例之上下文中所描述之某些特徵亦可結合單個實施例來實施。相反地，在單個實施例之上下文中所描述之各種特徵亦可在多個實施例中單獨地實施或以任何合適之子組合來實施。另外，儘管特徵可被描述為用作某些組合，甚至最初如此來主張保護，但來自主張保護之組合之一或多個特徵在一些情況下能自該組合中被去除，且主張保護之組合可係關於子組合或子組合之變體。
類似地，儘管在圖中以特定次序描繪了操作，但此不應被理解 為需要以所示之特定次序或以順序次序來執行此等操作，或不應被理解為需要執行全部所說明操作來達成希望結果。另外，本專利文獻中所描述之實施例中的各種系統組件之分離不應被理解為在所有實施例中都需要此分離。
僅描述了少數實施及實例。基於本專利文獻中所描述及所說明之內容，可得到其他實施、改進及變體。

Claims (20)

  1. 一種包含一半導體記憶體之電子裝置，其中該半導體記憶體包含：一自由層，其具有一可變磁化方向；一釘紮層，其具有一第一不可變磁化方向，且包括第一鐵磁材料及插入於該等第一鐵磁材料之中之兩個相鄰第一鐵磁材料之間之一第一間隔件層；一隧道障壁層，其插入於該自由層與該釘紮層之間；一磁性校正層，其具有與該第一磁化方向反向平行之一第二磁化方向；及一第三間隔件層，其插入於該磁性校正層與該釘紮層之間，且提供該磁性校正層與該釘紮層之間之一反鐵磁交換耦合。
  2. 如請求項1之電子裝置，其中該等第一鐵磁材料中之每一者具有該第一磁化方向。
  3. 如請求項1之電子裝置，其中該第一間隔件層在該等第一鐵磁材料之間提供具有一彈性磁體機制之一交換耦合。
  4. 如請求項1之電子裝置，其中該等第一鐵磁材料之中最相鄰於該第三間隔件層之一第一鐵磁材料具有比剩餘第一鐵磁材料中之每一者之一厚度大之一厚度。
  5. 如請求項1之電子裝置，其中該磁性校正層包括複數個第二鐵磁材料及插入於該等第二鐵磁材料之中之兩個相鄰第二鐵磁材料之間之一第二間隔件層。
  6. 如請求項5之電子裝置，其中該等第二鐵磁材料中之每一者具有該第二磁化方向。
  7. 如請求項5之電子裝置，其中該第二間隔件層在該等第二鐵磁材 料之間提供具有一彈性磁體機制之一交換耦合。
  8. 如請求項5之電子裝置，其中第二第一鐵磁材料之中最相鄰於該第三間隔件層之一第二鐵磁材料具有比剩餘第二鐵磁材料中之每一者之一厚度大之一厚度。
  9. 如請求項5之電子裝置，其中該第一間隔件層、該第二間隔件層及該第三間隔件層中之至少一者包含一金屬非磁性材料。
  10. 如請求項1之電子裝置，進一步包含混合層，該等混合層經形成於該自由層、該釘紮層、該隧道障壁層、該磁性校正層及該第三間隔件層之中之任意兩個相鄰層之間的界面處，其中經形成於該第三間隔件層與該釘紮層之間或該第三間隔件層與該磁性校正層之間之該界面處之該混合層之一厚度比其他混合層中之每一者之一厚度小。
  11. 如請求項1之電子裝置，其中該第三間隔件層與該釘紮層之間或該第三間隔件層與該磁性校正層之間之一界面處之一粗糙度小於另一界面處之一粗糙度。
  12. 如請求項1之電子裝置，其中該自由層、該釘紮層及該磁性校正層分別具有與該等層之表面垂直之一磁化方向。
  13. 如請求項1之電子裝置，進一步包含一處理器，該處理器包括：一核心單元，其經組態以基於自該處理器之一外部輸入之一命令而藉由使用資料來執行與該命令相對應之一操作；一快取記憶體單元，其經組態以儲存用於執行該操作之資料、與執行該操作之一結果相對應之資料，或被執行該操作之資料之一位址；及一匯流排介面，其經連接在該核心單元與該快取記憶體單元之間，且經組態以在該核心單元與該快取記憶體單元之間傳輸 資料，其中該半導體記憶體為該處理器中之該快取記憶體單元之部件。
  14. 如請求項1之電子裝置，進一步包含一處理系統，該處理系統包括：一處理器，其經組態以對由該處理器接收到之一命令解碼，且基於解碼該命令之一結果來控制對資訊之一操作；一輔助記憶體裝置，其經組態以儲存用於對該命令解碼之一程式及該資訊；一主記憶體裝置，其經組態以調用及儲存來自該輔助記憶體裝置之該程式及該資訊，以使得該處理器在執行該程式時使用該程式及該資訊來執行該操作；及一介面裝置，其經組態以執行該處理器、該輔助記憶體裝置及該主記憶體裝置中之至少一者與該外部之間的通信，其中該半導體記憶體為該處理系統中之該輔助記憶體裝置或該主記憶體裝置之部件。
  15. 如請求項1之電子裝置，進一步包含一資料儲存系統，該資料儲存系統包括：一儲存裝置，其經組態以儲存資料，且無論電源如何都保存儲存之資料；一控制器，其經組態以根據自一外部輸入之一命令來控制將資料輸入至該儲存裝置及自該儲存裝置輸出資料；一臨時儲存裝置，其經組態以臨時地儲存在該儲存裝置與該外部之間交換的資料；及一介面，其經組態以執行該儲存裝置、該控制器及該臨時儲存裝置中之至少一者與該外部之間的通信， 其中該半導體記憶體為該資料儲存系統中之該儲存裝置或該臨時儲存裝置之部件。
  16. 如請求項1之電子裝置，進一步包含一記憶體系統，該記憶體系統包括：一記憶體，其經組態以儲存資料，且無論電源如何都保存儲存之資料；一記憶體控制器，其經組態以根據自一外部輸入之一命令來控制將資料輸入至該記憶體及自該記憶體輸出資料；一緩衝記憶體，其經組態以緩存在該記憶體與該外部之間交換的資料；及一介面，其經組態以執行該記憶體、該記憶體控制器及該緩衝記憶體中之至少一者與該外部之間的通信，其中該半導體記憶體為該記憶體系統中之該記憶體或該緩衝記憶體之部件。
  17. 一種包含一半導體記憶體之電子裝置，其中該半導體記憶體包含：一自由層，其具有一可變磁化方向；一釘紮層，其具有固定之一第一磁化方向；一隧道障壁層，其插入於該自由層與該釘紮層之間；一磁性校正層，其具有與該第一磁化方向反向平行之一第二磁化方向，且包括複數個第二鐵磁材料及插入於該等第二鐵磁材料之中之兩個相鄰第二鐵磁材料之間之一第二間隔件層；及一第三間隔件層，插入於該磁性校正層與該釘紮層之間，且提供該磁性校正層與該釘紮層之間之一反鐵磁交換耦合。
  18. 如請求項17之電子裝置，其中該等第二鐵磁材料中之每一者具有該第二磁化方向。
  19. 如請求項17之電子裝置，其中該第二間隔件層在該等第二鐵磁材料之間提供具有一彈性磁體機制之一交換耦合。
  20. 如請求項17之電子裝置，其中第二第一鐵磁材料之中最相鄰於該第三間隔件層之一第二鐵磁材料具有比其他剩餘第二鐵磁材料中之每一者之一厚度大之一厚度。
TW105114194A 2015-07-24 2016-05-06 電子裝置及其製造方法 TWI693709B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0104875 2015-07-24
KR1020150104875A KR20170012791A (ko) 2015-07-24 2015-07-24 전자 장치의 제조 방법

Publications (2)

Publication Number Publication Date
TW201711180A true TW201711180A (zh) 2017-03-16
TWI693709B TWI693709B (zh) 2020-05-11

Family

ID=57836083

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105114194A TWI693709B (zh) 2015-07-24 2016-05-06 電子裝置及其製造方法

Country Status (4)

Country Link
US (2) US10133689B2 (zh)
KR (1) KR20170012791A (zh)
CN (1) CN106374036B (zh)
TW (1) TWI693709B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170012791A (ko) * 2015-07-24 2017-02-03 에스케이하이닉스 주식회사 전자 장치의 제조 방법
KR20170064018A (ko) * 2015-11-30 2017-06-09 에스케이하이닉스 주식회사 전자 장치
US10170691B2 (en) * 2016-01-28 2019-01-01 SK Hynix Inc. Electronic device and method for fabricating the same
KR20190085609A (ko) * 2018-01-11 2019-07-19 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3890893B2 (ja) 2000-12-28 2007-03-07 日本電気株式会社 スピントンネル磁気抵抗効果膜及び素子及びそれを用いた磁気抵抗センサー、及び磁気装置及びその製造方法
JP4496189B2 (ja) * 2006-09-28 2010-07-07 株式会社東芝 磁気抵抗効果型素子および磁気抵抗効果型ランダムアクセスメモリ
JP4985006B2 (ja) * 2007-03-20 2012-07-25 富士通株式会社 磁気抵抗効果素子、磁性積層構造体、及び磁性積層構造体の製造方法
US7939188B2 (en) * 2008-10-27 2011-05-10 Seagate Technology Llc Magnetic stack design
US8957486B2 (en) 2009-03-04 2015-02-17 Hitachi, Ltd. Magnetic memory
KR101766899B1 (ko) * 2010-04-21 2017-08-10 삼성전자주식회사 자기 메모리 소자
US8907436B2 (en) * 2010-08-24 2014-12-09 Samsung Electronics Co., Ltd. Magnetic devices having perpendicular magnetic tunnel junction
US9024398B2 (en) * 2010-12-10 2015-05-05 Avalanche Technology, Inc. Perpendicular STTMRAM device with balanced reference layer
US8790798B2 (en) * 2011-04-18 2014-07-29 Alexander Mikhailovich Shukh Magnetoresistive element and method of manufacturing the same
JP5768498B2 (ja) * 2011-05-23 2015-08-26 ソニー株式会社 記憶素子、記憶装置
US8772845B2 (en) * 2011-09-22 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Technique for smoothing an interface between layers of a semiconductor device
CN103887426B (zh) * 2012-12-22 2018-06-08 三星电子株式会社 磁存储器、在磁器件中使用的磁性结和提供磁性结的方法
KR102114875B1 (ko) * 2013-02-28 2020-05-26 에스케이하이닉스 주식회사 반도체 장치, 프로세서, 시스템 및 반도체 장치를 포함하는 테스트 시스템
US9293695B2 (en) * 2013-09-09 2016-03-22 Koji Ueda Magnetoresistive element and magnetic random access memory
US9792971B2 (en) * 2014-07-02 2017-10-17 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions with rare earth-transition metal layers
KR20170012791A (ko) * 2015-07-24 2017-02-03 에스케이하이닉스 주식회사 전자 장치의 제조 방법
US10170691B2 (en) * 2016-01-28 2019-01-01 SK Hynix Inc. Electronic device and method for fabricating the same

Also Published As

Publication number Publication date
CN106374036B (zh) 2020-03-27
KR20170012791A (ko) 2017-02-03
TWI693709B (zh) 2020-05-11
CN106374036A (zh) 2017-02-01
US10133689B2 (en) 2018-11-20
US20190189907A1 (en) 2019-06-20
US11195988B2 (en) 2021-12-07
US20170024336A1 (en) 2017-01-26

Similar Documents

Publication Publication Date Title
US10134458B2 (en) Electronic device and method for fabricating the same
US9859490B2 (en) Electronic device including a semiconductor memory having multi-layered structural free layer
US9502639B2 (en) Electronic device for improving characteristic of variable resistance element and method of fabricating the same
US20190079873A1 (en) Electronic device having variable resistance element
TW201724102A (zh) 電子裝置
US10586917B2 (en) Electronic device and method for fabricating the same
US9871189B2 (en) Electronic device and method for fabricating the same
US11195988B2 (en) Electronic device and method for fabricating the same
TWI674578B (zh) 電子裝置及其製造方法
US9711202B2 (en) Electronic device
CN108807662B (zh) 电子装置
TWI685134B (zh) 電子裝置
US10333060B2 (en) Electronic device and method for fabricating the same
US10042559B2 (en) Electronic devices having semiconductor memory with interface enhancement layer
US9865803B2 (en) Electronic device and method for fabricating the same
CN106816173B (zh) 电子设备
US20140269039A1 (en) Electronic device and variable resistance element
US10978637B2 (en) Method for fabricating electronic device