TW201710948A - 感測晶片封裝結構及其製造方法 - Google Patents

感測晶片封裝結構及其製造方法 Download PDF

Info

Publication number
TW201710948A
TW201710948A TW104128990A TW104128990A TW201710948A TW 201710948 A TW201710948 A TW 201710948A TW 104128990 A TW104128990 A TW 104128990A TW 104128990 A TW104128990 A TW 104128990A TW 201710948 A TW201710948 A TW 201710948A
Authority
TW
Taiwan
Prior art keywords
sensing
package structure
chip package
wafer
sensing chip
Prior art date
Application number
TW104128990A
Other languages
English (en)
Other versions
TWI544423B (zh
Inventor
沈啟智
陳彥欣
張義昌
Original Assignee
原相科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 原相科技股份有限公司 filed Critical 原相科技股份有限公司
Priority to TW104128990A priority Critical patent/TWI544423B/zh
Priority to US15/096,601 priority patent/US9741875B2/en
Application granted granted Critical
Publication of TWI544423B publication Critical patent/TWI544423B/zh
Publication of TW201710948A publication Critical patent/TW201710948A/zh
Priority to US15/646,533 priority patent/US10672937B2/en
Priority to US16/855,702 priority patent/US10964839B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/14—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the light source or sources being controlled by the semiconductor device sensitive to radiation, e.g. image converters, image amplifiers or image storage devices
    • H01L31/141—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the light source or sources being controlled by the semiconductor device sensitive to radiation, e.g. image converters, image amplifiers or image storage devices the semiconductor device sensitive to radiation being without a potential-jump barrier or surface barrier
    • H01L31/143—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the light source or sources being controlled by the semiconductor device sensitive to radiation, e.g. image converters, image amplifiers or image storage devices the semiconductor device sensitive to radiation being without a potential-jump barrier or surface barrier the light source being a semiconductor device with at least one potential-jump barrier or surface barrier, e.g. light emitting diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1876—Particular processes or apparatus for batch treatment of the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一種感測晶片封裝結構及其製造方法。感測晶片封裝結構包括載板、感測晶片及線路層。感測晶片設置於載板上，其中感測晶片具有一頂面，以及由頂面凹陷而形成的至少一凹陷部，且頂面設有一主動區，凹陷部位於主動區的一側。凹陷部的深度介於100μm至400μm。線路層形成於感測晶片上，以電性連接於主動區，其中至少部份線路層由主動區延伸至凹陷部的一側壁面及一底面。

Description

感測晶片封裝結構及其製造方法
本發明係有關於一種感測晶片封裝結構及其製造方法，特別是指一種裸露主動區的感測晶片封裝結構及其製造方法。
目前常見的光學感測晶片封裝模組主要包括基板、晶片以及封膠體。晶片設置於基板上並電性連接基板，而封膠體覆蓋於基板的表面以及晶片上，用以固定該晶片並保護導線。另外，晶片的感測區通常會被玻璃或是其他透明材質覆蓋，而不會裸露於出來。然而，當這部分光學感測晶片封裝模組應用在指紋辨識感測器中時，手指無法直接接觸感測區，有可能會影響辨識的精確度。
除此之外，在感測區上方覆蓋透明材料，也會進一步增加光學感測晶片封裝模組的厚度，而不利於將光學感測晶片封裝模組整合在可攜式的電子裝置中。
本發明實施例在於提供一種感測晶片封裝結構及其製造方法。在感測晶片封裝結構中，感測晶片的主動區並沒有被玻璃或其他透明材料覆蓋，而是直接暴露於外部環境，而可應用於各種感測元件中。另外，藉由在感測晶片上形成凹陷部，可進一步縮短光源與主動區之間的距離。
本發明其中一實施例提供一種晶片感測晶片封裝結構，包括載板、感測晶片及線路層。感測晶片設置於載板上，其中感測晶片具有一頂面，以及由頂面凹陷而形成的至少一凹陷部。頂面設 有一主動區，且凹陷部位於主動區的一側，且凹陷部的深度介於100μm至400μm。線路層形成於感測晶片上，以電性連接於主動區，其中至少部份線路層由主動區延伸至凹陷部的一側壁面及一底面。
本發明其中一實施例提供一種感測晶片封裝結構的製造方法，其包括：提供一晶圓，晶圓包括多個感測晶片，其中每一個感測晶片具有一主動區及定義至少一預薄化區，其中預薄化區位於主動區的一側，並涵蓋感測晶片的一邊界；對每一個所述感測晶片的預薄化區進行蝕刻，以在每一個主動區的一側形成一凹陷部；形成一線路重分配層於晶圓上；對晶圓執行一切割步驟，以形成相互分離的多個感測晶片，其中每一個感測晶片上設有一線路層，且線路層由主動區延伸至凹陷部的一側壁面及一底面；以及將多個感測晶片分別設置於多個載板上，並通過線路層使每一個感測晶片的主動區電性連接於所述載板。
在本發明實施例所提供的感測晶片封裝結構及其製造方法中，可使感測晶片的主動區暴露於外部環境中，以直接接觸待測物，例如：手指。另外，感測晶片具有至少一個由頂面凹陷的凹陷部，以使主動區可通過佈設於凹陷部的底面與側壁面的線路層與載板電性連接。
為使能更進一步瞭解本發明的特徵及技術內容，請參閱以下有關本發明的詳細說明與附圖，然而所附圖式僅提供參考與說明用，並非用來對本發明加以限制者。
1、2、3‧‧‧感測晶片封裝結構
10‧‧‧載板
100‧‧‧焊墊
11、11’‧‧‧感測晶片
H2‧‧‧感測晶片高度
11a‧‧‧頂面
11b‧‧‧底表面
112‧‧‧主動區
113‧‧‧佈線區
115‧‧‧凹陷部
115s‧‧‧側壁面
115b‧‧‧底面
H1‧‧‧凹陷部深度
12‧‧‧線路層
121‧‧‧第一接墊
122‧‧‧導線
123‧‧‧第二接墊
13‧‧‧焊線
110‧‧‧基底部
111‧‧‧凸出部
14‧‧‧發光元件
15‧‧‧擋牆
W‧‧‧擋牆寬度
16‧‧‧模封體
160‧‧‧頂表面
S1‧‧‧晶圓
115’‧‧‧預薄化區
12’‧‧‧線路重分配層
L‧‧‧切割線
θ‧‧‧夾角
S100~S106‧‧‧流程步驟
圖1A為本發明實施例的感測晶片封裝結構的俯視示意圖。
圖1B為圖1A沿線IB-IB剖面線的剖面示意圖。
圖2為本發明另一實施例的感測晶片封裝結構的剖面示意圖。
圖3A為本發明另一實施例的感測晶片封裝結構的俯視示意圖。
圖3B為圖3A沿線IIIB-IIIB剖面線的剖面示意圖。
圖4為本發明實施例的感測晶片封裝結構的製造方法的流程圖。
圖5為本發明實施例的晶圓在圖4的步驟S100中的俯視示意圖。
圖5A為圖5的區域A的放大俯視示意圖。
圖6A為本發明實施例的感測晶片在圖4的步驟S101中的局部俯視示意圖。
圖6B為圖6A所示的感測晶片的剖面示意圖。
圖6C為本發明另一實施例的感測晶片在圖4的步驟S101中的局部俯視示意圖。
圖7A為本發明實施例的感測晶片在圖4的步驟S102中的局部俯視示意圖。
圖7B為圖7A的感測晶片的剖面示意圖。
圖8A為本發明實施例的感測晶片封裝結構在圖4的步驟S103中的局部俯視示意圖。
圖8B為圖8A所示的感測晶片的剖面示意圖。
圖9A為本發明實施例的感測晶片封裝結構在圖4的步驟S105中的局部俯視示意圖。
圖9B為圖9A所示的感測晶片封裝結構的剖面示意圖。
圖10A為本發明實施例的感測晶片封裝結構在圖4的步驟S106中的局部俯視示意圖。
圖10B為圖10A所示的感測晶片封裝結構的剖面示意圖。
圖11A為本發明另一實施例的感測晶片封裝結構的在製程步驟中的局部俯視示意圖。
圖11B為圖11A所示的感測晶片封裝結構的剖面示意圖。
圖12A為本發明另一實施例的感測晶片封裝結構在製程步驟中的局部俯視示意圖。
圖12B為圖12A所示的感測晶片封裝結構的剖面示意圖。
圖13A為本發明另一實施例的感測晶片封裝結構在製程步驟中的局部俯視示意圖。
圖13B為圖13A所示的感測晶片封裝結構的剖面示意圖。
請參閱圖1A與圖1B。圖1A為本發明實施例的感測晶片封裝結構的俯視示意圖。圖1B為圖1A沿線IB-IB剖面線的剖面示意圖。
本發明實施例所提供的感測晶片封裝結構可被整合應用於不同的感測元件中，例如是指紋辨識器、汗孔辨識器、血氧濃度檢測器、心跳感測器、環境光感測器或是近接感測器等等。本發明實施例中，感測晶片封裝結構1包括載板10、感測晶片11及線路層12。
載板10可以是金屬板、絕緣板或者是複合板，其中複合板例如是硬式印刷線路板(printed circuit board,PCB)或是軟式印刷線路板(flexible printed circuit,FPC)。在本實施例中，載板10為印刷線路板，且在載板10中已佈設線路(未圖示)及多個焊墊100，其中焊墊100的位置可根據感測晶片11的配置需求而設置。
另外，在圖1A所示的實施例中，載板10為方形板，然而本發明並未限制載板10的形狀。在其他實施例中，載板10也可以具有其他幾何形狀，例如：圓形、橢圓形、正方形、長方形或者是三角形。
感測晶片11設置於載板10上，並通過至少一條焊線13與載板10上的焊墊100電性連接。詳細而言，感測晶片11具有一頂面11a及與頂面11a相反的一底表面11b，且感測晶片11的頂面11a設有主動區112以及佈線區113，其中佈線區113是位於主動區112周邊。在佈線區113內已設有和主動區112電性連接的控制電路，以接收主動區112所感測的訊號。
值得說明的是，本發明實施例的感測晶片11具有由頂面11a凹陷而形成的至少一凹陷部115，其中凹陷部115是位於主動區112的其中一側，並橫穿感測晶片11的側表面。
請參照圖1B，凹陷部115具有一側壁面115s及一底面115b，其中側壁面115s是連接於頂面11a與底面115b之間。在一實施例中，側壁面115s為斜面。進一步而言，側壁面115s和頂面11a之間形成一夾角θ，且夾角θ介於110度至140度之間。另外，凹陷部115的深度H1會小於感測晶片11的高度H2。前述感測晶片11的高度H2是由感測晶片11的頂面11a至底表面11b的垂直距離。具體而言，凹陷部115的深度H1是介於100μm至400μm之間。
換句話說，感測晶片11實際上會具有一基底部110以及一突出於基底部110上表面的凸出部111，且凸出部111與基底部110共同定義出前述的凹陷部115。據此，凸出部111的俯視形狀的面積會小於基底部110的俯視形狀的面積，且基底部110的上表面即為凹陷部115的底面115b。
在圖1A與圖1B的實施例中，感測晶片11具有兩個凹陷部115，這兩個凹陷部115分別位於主動區112的兩相反側。然而，凹陷部115的數量與位置實際上可根據線路佈設的位置來決定，因此本發明中並不限制。舉例而言，兩個凹陷部115可以位於主動區112的兩相鄰側。另外，在其他實施例中，感測晶片11也可以只具有一個凹陷部115或者是具有兩個以上的凹陷部115。
請參照圖1A與圖1B，線路層12形成於感測晶片11上，並電性連接至主動區112。詳細而言，線路層12佈設於感測晶片11的頂面11a、凹陷部115的側壁面115s以及底面115b，並通過前述佈線區113內的控制電路電性連接至主動區112。
在一實施例中，線路層12包括至少一個第一接墊121、至少一第二接墊123以及連接於第一接墊121與第二接墊123之間的導線122。前述第一接墊121、第二接墊123以及導線122的數量可以根據感測晶片11的配置需求而設置，本發明並不限制。
需說明的是，第一接墊121設置於感測晶片11的頂面11a，並電性連接至位於佈線區113內的控制電路。第二接墊123則設 置於凹陷部115的底面115b上，而導線122由頂面11a的第一接墊121通過凹陷部115的側壁面115s延伸至位於凹陷部115底面115b的第二接墊123。第二接墊123並通過焊線13連接至載板10上的焊墊100，從而使感測晶片11的主動區112可與載板10中的線路電性連接。
也就是說，凹陷部115的側壁面115s與底面115b可作為線路佈設區，通過設置於凹陷部115的側壁面115s與底面115b的線路層12，以及焊線13，可使主動區112電性連接至載板10。
請參照圖2。圖2顯示本發明另一實施例的感測晶片封裝結構的剖面示意圖。本實施例和圖1B中相同的元件使用相同的標號，且相同的部分不再贅述。
在本實施例中，感測晶片封裝結構2更包括一發光元件14，其中發光元件14設置於凹陷部115內。具體而言，發光元件14是設置於凹陷部115的底面115b上，且發光元件14的厚度是小於凹陷部115的深度。
發光元件14可用以投射檢測光束至一待測物件。之後，感測晶片11的主動區112再接收由待測物所反射的光線，來形成待測物影像，以進行辨識。發光元件14可以是發光二極體(LED)、雷射光源或紅外線光源，用以提供單色光或寬頻光。
在本實施例中，發光元件14為發光二極體(LED)，且發光二極體的接地端與電壓輸入端分別位於發光元件14的底部與頂部。因此，當發光元件14設置在凹陷部115時，發光元件14可設置於其中一個電性接地的第二接墊123上，以使位於發光元件14底部的接地端電性接地。
另外，在本實施例中，載板10設有開關控制電路，位於發光元件14頂部的電壓輸入端可通過焊線13連接至載板10上的焊墊100，以電性連接至開關控制電路，從而使開關控制電路可控制發光元件14的開啟與關閉。
在另一實施例中，發光元件14的接地端與電壓輸入端皆位於發光元件14的頂部。在這個情況下，發光元件14不一定需要設置於第二接墊123上，而可直接設置於凹陷部115的底面115b未被線路層12覆蓋的區域。並且，發光元件14的接地端與電壓輸入端可分別通過兩條焊線13電性連接至設置於載板10上的兩個焊墊100，其中一個焊墊100電性接地，另一個焊墊100則電性連接至開關控制電路。
需說明的是，在已知的部分感測晶片封裝結構中，光源與晶片是共同設置於基板上，由於晶片的結構限制，使光源與晶片的感測區之間的距離無法再進一步縮短。
然而，在本發明實施例中，藉由在感測晶片11形成凹陷部115，可使發光元件14直接設置於感測晶片11上。如此，可更進一步縮短發光元件14與主動區112之間的距離，而可提高影像辨識的精確度。另外，相較於習知的封裝結構，由於本發明中的發光元件14直接設置於感測晶片11上，也可以使感測晶片封裝結構2的整體體積再進一步縮小。
特別是在一實施例中，感測晶片封裝結構2可包括至少兩個可發出不同色光的發光元件14，以應用於血氧濃度檢測器。在這種情況下，感測晶片11可具有至少兩個凹陷部115，以分別設置這些發光元件14。也就是說，相較於習知的封裝結構，感測晶片封裝結構2的體積並不會因為發光元件14的數量增加而變大，而可維持在一定的尺寸大小。
接著，請參照圖3A與圖3B。圖3A為本發明另一實施例的感測晶片封裝結構的俯視示意圖。圖3B為圖3A沿線IIIB-IIIB剖面線的剖面示意圖。在本實施例的感測晶片封裝結構3中，和圖2的實施例中相同的元件具有相同的標號。
本實施例和圖2所示的實施例不同的是，本實施例的感測晶片封裝結構3更包括擋牆15以及模封體16。
請先參照圖3A，擋牆15形成於感測晶片11的頂面11a，並圍繞主動區112，以定義出一封閉區域，用以在形成模封體16的製程中，避免模封體16覆蓋住主動區112。擋牆15的功能將在後文中配合感測晶片封裝結構的製造方法詳細說明，在此並不贅述。
另外，在本實施例中，擋牆15與位於感測晶片11頂面11a的部分線路層12重疊設置。如圖3B所示，擋牆15是疊設於線路層12(第一接墊121)上，可保護線路層12不被氧化或損壞。在一實施例中，擋牆15的高度是介於2μm至50μm，而擋牆15的寬度W是介於5μm至100μm之間。
然而，只要擋牆15可用來避免模封體16覆蓋主動區112，擋牆15與線路層12的相對位置並不需要特別限制。在其他實施例中，部分線路層12也可以設置在擋牆15上，或者擋牆15也可以不和線路層12重疊，而直接設置於感測晶片11的頂面11a。另外，構成擋牆15的材料可以選擇感光材料(photo-imageable material)，例如是在微影蝕刻製程中習用的光阻材料，或者是其他絕緣材料。
模封體16覆蓋載板10、部分感測晶片11以及線路層12。值得一提的是，模封體16的一頂表面160和擋牆15的頂端面齊平或者是低於擋牆15的頂端面。也就是說，感測晶片11的主動區112並不會被模封體16覆蓋，而會由擋牆15所形成的封閉區域暴露於外部環境，以感測一待測物件。
在本實施例中，構成模封體16的材料可以是透光材料，以使發光元件14所發出的檢測光束可投射至待測物件。舉例而言，當檢測光束為可見光時，構成模封體16的材料須為透明材料，而可使可見光穿透。在另一實施例中，當檢測光束為紅外光時，構成模封體16的材料選擇紅外光可穿透的材料。
須說明的是，圖1A與1B所示的感測晶片封裝結構1也可以包括擋牆15與模封體16。由於圖1A與1B所示的感測晶片封裝 結構1中並未具有發光元件14，因此構成模封體16的材料並未被限制，而可以任意選擇透明材料或不透明的材料。
本發明一實施例並提供一種感測晶片封裝結構的製造方法。請參照圖4。圖4為本發明實施例的感測晶片封裝結構的製造方法的流程圖。
在步驟S100中，提供一晶圓，其中晶圓包括多個感測晶片，其中每一個感測晶片具有一主動區及定義至少一預薄化區，其中預薄化區位於主動區的一側，並涵蓋感測晶片的一邊界。
請配合參照圖5及圖5A。圖5為本發明實施例的感測晶片封裝結構在圖4的步驟中的俯視示意圖。圖5A為圖5的區域A的放大俯視示意圖。
請配合參照圖5與圖5A。構成晶圓S1的材料通常為矽，但也可以是其他半導體材料，例如砷化鎵、氮化鎵(GaN)或碳化矽(SiC)。在本發明實施例中，晶圓S1已經完成元件製作的製程，且包括多個感測晶片11，且每一個感測晶片11具有一主動區112、配置於主動區112周邊的佈線區113以及至少一預薄化區115’。
另外，在佈線區113內已形成和主動區112電性連接的控制電路，而預薄化區115’位於主動區112的一側，且預薄化區115’的範圍延伸至感測晶片11的其中一邊界。
請再參照圖4，接著在步驟S101中，對每一個感測晶片的預薄化區進行蝕刻，以在每一個感測晶片11的主動區112的一側形成一凹陷部。
請配合參照圖6A至圖6B。圖6A為本發明實施例的感測晶片在圖4的步驟S101中的局部俯視示意圖。圖6B為圖6A所示的感測晶片的剖面示意圖。
如圖6B所示，對感測晶片11的預薄化區115’進行蝕刻之後，形成由頂面11a向下凹陷而形成的凹陷部115。並且，凹陷部115具有一側壁面115s及一底面115b，其中側壁面115s是連接於頂 面11a以及底面115b之間，且為斜面。在本實施例中，凹陷部115的深度介於100μm至400μm之間。前述在預薄化區115’形成凹陷部115的步驟可通過執行晶圓級蝕刻製程(wafer-level etching process)來實現，包括塗佈光阻、曝光顯影、蝕刻以及去除光阻等已知的微影蝕刻製程。
也就是說，在進行上述的蝕刻步驟之後，感測晶片11包括一基底部110以及突出於基底部110上表面的凸出部111，其中主動區112以及佈線區113是位於凸出部111的頂面。另外，基底部110具有未被凸出部111覆蓋的上表面，也就是凹陷部115的底面115b，而凸出部111的側表面即為凹陷部115的側壁面115s。另外，凸出部111相對於上表面的高度即為凹陷部115的深度。
在圖6A所示的實施例中，感測晶片11具有兩個凹陷部115，分別形成於主動區112的兩相反側。然而，在其他實施例中，如圖6C所示，感測晶片11’也可以根據需要而具有四個凹陷部115，分別橫穿感測晶片11的四條邊界。在另一實施例中，感測晶片11也可以只具有一個凹陷部115，本發明中並不限制。
請再參照圖4，在步驟S102中，形成線路重分配層於晶圓上。請配合參照圖7A與圖7B，其中圖7A為本發明實施例的感測晶片在圖4的步驟S102中的局部俯視示意圖，而圖7B為圖7A的感測晶片的剖面示意圖。
如圖7A與圖7B所示，線路重分配層12’形成於感測晶片11的頂面11a、凹陷部115的側壁面115s以及底面115b上。線路重分配層12’包括多個位於頂面11a的第一接墊121、多個位於凹陷部115底面115b的第二接墊123，以及多條導線122，其中這些導線122分別連接於各第一接墊121與各第二接墊123之間。
第一接墊121設置於感測晶片11的頂面11a，並電性連接至佈線區113內的控制電路。第二接墊123則設置於凹陷部115的底面115b上，而導線122由頂面11a的第一接墊121通過凹陷部 115的側壁面115s延伸至位於凹陷部115底面115b的第二接墊123。
形成線路重分配層12’的步驟可通過微影製程來實現。須說明的是，在微影製程中，包括曝光及顯影(development)的步驟。因此，凹陷部115的側壁面115s為斜面，可確保在曝光及顯影(development)的步驟中，凹陷部115的側壁面115s皆可被照光，而形成導線122，以免影響第一接墊121與第二接墊123之間的電性連接。
另外，在後續製程中，感測晶片11的主動區112，可通過設置於凹陷部115底面115b的多個第二接墊123，電性連接載板10上的電路。據此，構成線路重分配層12’的材料可以是鎳、錫、銀或其合金等較容易與載板10上的焊墊100接合的金屬。
請再參照圖4。接著，在步驟S103中，於每一個感測晶片上形成一擋牆，其中擋牆圍繞主動區，以定義出一封閉區域。
請配合參照圖8A與圖8B，其中圖8A為本發明實施例的感測晶片封裝結構在圖4的步驟S103中的局部俯視示意圖。圖8B為圖8A所示的感測晶片的剖面示意圖。
如圖8A與圖8B所示，擋牆15形成於感測晶片11的頂面11a，並圍繞主動區112。在一實施例中，構成擋牆15的材料可以是感光材料，例如為光阻材料。因此，可通過塗佈光阻、曝光以及顯影等製程來形成擋牆15。擋牆15的高度大約介於2μm至50μm，而擋牆15的寬度W是介於5μm至100μm之間。
在本實施例中，擋牆15是疊設於部分線路重分配層12’上，因此形成擋牆15的步驟是在形成線路重分配層12’的步驟之後執行。在其他實施例中，形成擋牆15的步驟與形成線路重分配層12’的步驟的先後順序並沒有限制。
接著，請參照圖4。在步驟S104中，對晶圓執行一切割步驟，以形成相互分離的多個感測晶片，其中每一個感測晶片上設有一 線路層，且線路層由主動區延伸至凹陷部的一側壁面及一底面。
請繼續參照圖8A與圖8B，在對晶圓S1(如圖5)執行切割步驟時，是沿著多條彼此交錯的切割線L，以形成相互分離的多個感測晶片11。要說明的是，經過前述的切割步驟之後，每一個感測晶片11具有由線路重分配層12’切割而形成的線路層12。和線路重分配層12’相似，線路層12同樣包括多個第一接墊121、多個第二接墊123以及多條分別連接於各第一接墊121與各第二接墊123之間的導線122，在此不再贅述線路層12所設置的位置以及功效。
請再參照圖4。隨後，在步驟S105中，將多個感測晶片分別設置於多個載板上，並使每一個感測晶片的主動區電性連接於載板。請配合參照圖9A與圖9B，其中圖9A為本發明實施例的感測晶片封裝結構在圖4的步驟S105中的局部俯視示意圖。圖9B為圖9A所示的感測晶片封裝結構的剖面示意圖。
詳細而言，請參照圖9A，載板10上已預先設有線路以及多個焊墊100，而切割後的感測晶片11設置於載板10上的預定位置。
在一實施例中，是通過打線(wire bonding)製程，以形成多條焊線13，將位於凹陷部115底面115b上的多個第二接墊123分別電性連接於載板10上所對應的焊墊100。如前所述，線路層12會電性連接至佈線區113內的控制電路，從而使載板10上的焊墊100電性連接於主動區112。
請繼續參照圖4。在步驟S106中，形成一模封體以封裝載板、感測晶片及線路層，其中模封體暴露主動區。
在一實施例中，可通過執行轉移成型製程(transfer molding process)來形成模封體。須說明的是，在執行轉移成型製程時，會將載板10與感測晶片11共同放置於模具中，並在模具中注入模封膠體。在模封膠體固化之後，即可形成模封體。
請參照圖10A與10B。圖10A為本發明實施例的感測晶片封 裝結構在圖4的步驟S106中的局部俯視示意圖。圖10B為圖10A所示的感測晶片封裝結構的剖面示意圖。
須說明的是，當在模具中注入模封膠體時，在步驟S103中所形成的擋牆15可防止模封膠體流入主動區112內。據此，模封體16的一頂表面160會和擋牆15的一頂端面齊平(如圖10B所示)，或者是低於擋牆15的頂端面。因此，感測晶片11的主動區112並不會被模封體16覆蓋，而會由擋牆15所形成的封閉區域暴露於外部環境。
另外，須說明的是，在本實施例中，由於焊線13是直接連接到凹陷部115底面115b的第二接墊123，來和主動區112建立電性連接，因此焊線13的最高點會低於感測晶片11的頂面11a所在的水平位置。此外，模封體16的頂表面160和擋牆15的頂端面齊平，因此可覆蓋住焊線13。
但在其他實施例中，也可以通過其他方式來封裝感測晶片11以及載板10。舉例而言，可通過提供一具有開口的蓋體罩住感測晶片11以及載板10，並使感測晶片11的主動區112由開口暴露出來，也可以達到相同效果。在這個情況下，步驟S103可以被省略，也就是不需要形成擋牆15於感測晶片11的頂面11a。
在另一實施例的感測晶片封裝結構的製造方法中，在完成步驟S102之後，可更包括設置一發光元件於凹陷部內。
詳細而言，請參照圖11A與圖11B。圖11A為本發明另一實施例的感測晶片封裝結構的在製程步驟中的局部俯視示意圖。圖11B為圖11A所示的感測晶片封裝結構的剖面示意圖。
在本實施例中，發光元件14是設置在凹陷部115的底面上，並且，發光元件14的厚度是小於凹陷部115的深度。另外，當發光元件14的底部設有接地端時，發光元件14是疊設於其中一個電性接地的第二接墊123上。也就是說，前述的第二接墊123為接地墊，而連接於接地墊的導線122以及第一接墊121為接地線 路。
在另一實施例中，當發光元件14的接地端與電壓輸入端皆位於發光元件14的頂部時，發光元件14可直接設置於凹陷部115的底面115b，而不需要疊設於第二接墊123上。
在將發光元件14設置於感測晶片11的凹陷部115之後，對晶圓執行切割步驟，以形成多個相互分離的感測晶片11。接著，請參照圖12A與圖12B。圖12A為本發明另一實施例的感測晶片封裝結構在製程步驟中的局部俯視示意圖。圖12B為圖12A所示的感測晶片封裝結構的剖面示意圖。
在圖12A中，設有發光元件14的感測晶片11被設置於載板10上。在將感測晶片11設置於載板10上的步驟中，更包括形成至少一焊線13，以使發光元件14電性連接於載板10。如圖12B所示，發光元件14通過焊線13連接至載板10上的焊墊100，從而電性連接於載板10中的電路，例如是開關控制電路。
接著，請參照圖13A與圖13B。圖13A為本發明另一實施例的感測晶片封裝結構在製程步驟中的局部俯視示意圖。圖13B為圖13A所示的感測晶片封裝結構的剖面示意圖。
和圖4所示的步驟S106相似，形成模封體16以封裝載板10、感測晶片11、發光元件14以及線路層12，其中模封體16會暴露感測晶片11的主動區112。
〔實施例的可能功效〕
綜上所述，本發明的有益效果可以在於，在本發明實施例所提供的感測晶片封裝結構及其製造方法中，可使感測晶片的主動區暴露於外部環境中，以直接接觸待測物，例如：手指。另外，感測晶片具有至少一個由頂面凹陷的凹陷部，以使主動區可通過佈設於凹陷部的底面與側壁面的線路層與載板電性連接。
此外，藉由在感測晶片形成凹陷部，可使發光元件直接設置於感測晶片上。如此，可更進一步縮短發光元件與主動區之間的 距離，而可提高影像辨識的精確度。另外，相較於習知的封裝結構，由於本發明中的發光元件直接設置於感測晶片上，也可以使感測晶片封裝結構的整體體積再進一步縮小。
以上所述僅為本發明的較佳可行實施例，非因此侷限本發明的專利範圍，故舉凡運用本發明說明書及圖式內容所做的等效技術變化，均包含於本發明的保護範圍內。
1‧‧‧感測晶片封裝結構
10‧‧‧載板
100‧‧‧焊墊
11‧‧‧感測晶片
H2‧‧‧感測晶片高度
11a‧‧‧頂面
11b‧‧‧底表面
112‧‧‧主動區
113‧‧‧佈線區
115‧‧‧凹陷部
115s‧‧‧側壁面
115b‧‧‧底面
H1‧‧‧凹陷部深度
12‧‧‧線路層
121‧‧‧第一接墊
122‧‧‧導線
123‧‧‧第二接墊
13‧‧‧焊線
110‧‧‧基底部
111‧‧‧凸出部
θ‧‧‧夾角

Claims (18)

  1. 一種感測晶片封裝結構，其包括：一載板；一感測晶片，設置於所述載板上，其中所述感測晶片具有一頂面，以及由所述頂面凹陷而形成的至少一凹陷部，所述頂面設有一主動區，且所述凹陷部位於所述主動區的一側，所述凹陷部的深度介於100μm至400μm；以及一線路層，形成於所述感測晶片上，以電性連接於所述主動區，其中至少部份所述線路層由所述主動區延伸至所述凹陷部的一側壁面及一底面。
  2. 如請求項1所述的感測晶片封裝結構，其中所述側壁面為一斜面。
  3. 如請求項1所述的感測晶片封裝結構，更包括一擋牆，形成於所述頂面，並圍繞所述主動區，以定義出一封閉區域，其中所述擋牆的高度介於2μm至50μm，所述擋牆的寬度介於5μm至100μm。
  4. 如請求項3所述的感測晶片封裝結構，其中所述擋牆與位於所述頂面的部分所述線路層相互重疊設置。
  5. 如請求項4所述的感測晶片封裝結構，其中所述擋牆疊設於所述線路層上。
  6. 如請求項3所述的感測晶片封裝結構，更包括一模封體，其中所述模封體覆蓋所述載板、所述感測晶片及所述線路層，其中所述模封體暴露所述主動區。
  7. 如請求項6所述的感測晶片封裝結構，其中所述模封體的一頂表面低於所述擋牆的一頂端面或者與所述頂端面齊平。
  8. 如請求項1所述的感測晶片封裝結構，更包括一發光元件，所述發光元件設置於所述凹陷部內。
  9. 如請求項8所述的感測晶片封裝結構，其中所述線路層至少包括一設置於所述側壁面的接地線路及一設置於所述底面的接地墊，所述發光元件疊設在所述接地墊上，並透過所述接地線路電性接地。
  10. 如請求項8所述的感測晶片封裝結構，更包括至少一焊線，其中所述發光元件通過所述焊線電性連接於所述載板。
  11. 如請求項1所述的感測晶片封裝結構，更包括多條焊線，其中所述主動區通過所述線路層及所述焊線電性連接於所述載板。
  12. 一種感測晶片封裝結構的製造方法，包括：提供一晶圓，所述晶圓包括多個感測晶片，其中每一個所述感測晶片具有一主動區及定義至少一預薄化區，其中所述預薄化區位於所述主動區的一側，並涵蓋所述感測晶片的一邊界；對每一個所述感測晶片的所述預薄化區進行蝕刻，以在每一個所述主動區的一側形成一凹陷部；形成一線路重分配層於所述晶圓上；對所述晶圓執行一切割步驟，以形成相互分離的多個所述感測晶片，其中每一個所述感測晶片上設有一線路層，且所述線路層由所述主動區延伸至所述凹陷部的一側壁面及一底面；以及將多個所述感測晶片分別設置於多個載板上，並使每一個所述感測晶片的所述主動區電性連接於所述載板。
  13. 如請求項12所述的感測晶片封裝結構的製造方法，更包括於每一個所述感測晶片上形成一擋牆，其中所述擋牆圍繞所述主動區，以定義出一封閉區域。
  14. 如請求項13所述的感測晶片封裝結構的製造方法，其中形成所述擋牆的步驟是在形成所述線路重分配層的步驟之後執行。
  15. 如請求項13所述的感測晶片封裝結構的製造方法，在將多個所述感測晶片分別設置於多個所述載板上的步驟之後，更包括形成一模封體以封裝所述載板、所述感測晶片及所述線路層，其中所述模封體暴露所述主動區。
  16. 如請求項15所述的感測晶片封裝結構的製造方法，其中所述模封體的一頂表面低於所述擋牆的一端面或者與所述端面齊平。
  17. 如請求項12所述的感測晶片封裝結構的製造方法，更包括：設置一發光元件於所述凹陷部內，其中在多個所述感測晶片分別設置於多個所述載板上的步驟中，所述發光元件通過所述線路層電性接地。
  18. 如請求項17所述的感測晶片封裝結構的製造方法，在將多個所述感測晶片分別設置於多個所述載板上的步驟中，更包括：形成至少一焊線，以使所述發光元件電性連接於所述載板。
TW104128990A 2015-09-02 2015-09-02 感測晶片封裝結構及其製造方法 TWI544423B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW104128990A TWI544423B (zh) 2015-09-02 2015-09-02 感測晶片封裝結構及其製造方法
US15/096,601 US9741875B2 (en) 2015-09-02 2016-04-12 Sensor chip package structure and manufacturing method thereof
US15/646,533 US10672937B2 (en) 2015-09-02 2017-07-11 Optical sensor module and sensor chip thereof
US16/855,702 US10964839B2 (en) 2015-09-02 2020-04-22 Manufacturing method of sensor chip package structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104128990A TWI544423B (zh) 2015-09-02 2015-09-02 感測晶片封裝結構及其製造方法

Publications (2)

Publication Number Publication Date
TWI544423B TWI544423B (zh) 2016-08-01
TW201710948A true TW201710948A (zh) 2017-03-16

Family

ID=57183655

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104128990A TWI544423B (zh) 2015-09-02 2015-09-02 感測晶片封裝結構及其製造方法

Country Status (2)

Country Link
US (1) US9741875B2 (zh)
TW (1) TWI544423B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI786502B (zh) * 2020-01-03 2022-12-11 日月光半導體製造股份有限公司 半導體裝置封裝及其製造方法
TWI834777B (zh) * 2018-12-07 2024-03-11 日商迪思科股份有限公司 裝置晶片的製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170082358A (ko) * 2016-01-06 2017-07-14 하나 마이크론(주) 스마트 기기의 트랙패드 반도체 패키지 및 그 제조 방법
US9917076B2 (en) * 2016-06-16 2018-03-13 Allix Co., Ltd. LED package
CN109962041B (zh) * 2017-12-26 2023-10-24 意法半导体有限公司 具有光保护的环境光传感器
US10727086B2 (en) 2018-03-24 2020-07-28 Maxim Integrated Products, Inc. Optical sensor packaging system
US10868062B2 (en) * 2018-09-27 2020-12-15 Kingpak Technology Inc. Sensor package structure
TWI685125B (zh) * 2018-12-05 2020-02-11 海華科技股份有限公司 影像擷取模組及可攜式電子裝置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI834777B (zh) * 2018-12-07 2024-03-11 日商迪思科股份有限公司 裝置晶片的製造方法
TWI786502B (zh) * 2020-01-03 2022-12-11 日月光半導體製造股份有限公司 半導體裝置封裝及其製造方法
TWI830490B (zh) * 2020-01-03 2024-01-21 日月光半導體製造股份有限公司 半導體裝置封裝及其製造方法

Also Published As

Publication number Publication date
US20170062628A1 (en) 2017-03-02
TWI544423B (zh) 2016-08-01
US9741875B2 (en) 2017-08-22

Similar Documents

Publication Publication Date Title
TWI544423B (zh) 感測晶片封裝結構及其製造方法
KR102475818B1 (ko) 멀티 칩 스택을 포함하는 반도체 패키지 및 제조 방법
TWI523241B (zh) 晶片封裝體及其形成方法
TW201624051A (zh) 光學模組、其製造方法以及包含光學模組之電子裝置
US20060121184A1 (en) Photocurable-resin application method and bonding method
JP2011003706A (ja) 発光装置及び発光装置の製造方法
TWI509753B (zh) 晶片封裝體及其形成方法
JP6566625B2 (ja) 電子部品、電子モジュール及びこれらの製造方法、電子機器
TWI697990B (zh) 感測器封裝結構及其感測模組
TWI574331B (zh) 晶片封裝結構及形成方法
WO2018216318A1 (ja) 半導体モジュールおよびその製造方法
TWI502708B (zh) 晶片封裝體
US20120000284A1 (en) Humidity sensor package and manufacturing method thereof
US20230387375A1 (en) Method of manufacturing electronic device
US9613894B2 (en) Electronic package
TWI517320B (zh) 晶片封裝體
TWI559464B (zh) 封裝模組及其基板結構
JP2007258204A (ja) 光通信モジュール
JP2007150038A (ja) 光学半導体装置及びその製造方法
TW201330191A (zh) 晶片封裝體及其形成方法
TWI611544B (zh) 電子封裝結構
TWM515144U (zh) 指紋感測裝置
US20180075280A1 (en) Fingerprint detection apparatus, mobile device using the same and manufacturing method thereof
TWI612650B (zh) 電子封裝結構
US20150097259A1 (en) Conductive via structure, package structure, and package of photosensitive device