TW201709356A - 晶片封裝製程、晶片封裝體以及具有晶片封裝體之可撓性線路載板 - Google Patents

晶片封裝製程、晶片封裝體以及具有晶片封裝體之可撓性線路載板 Download PDF

Info

Publication number
TW201709356A
TW201709356A TW104127093A TW104127093A TW201709356A TW 201709356 A TW201709356 A TW 201709356A TW 104127093 A TW104127093 A TW 104127093A TW 104127093 A TW104127093 A TW 104127093A TW 201709356 A TW201709356 A TW 201709356A
Authority
TW
Taiwan
Prior art keywords
wafer
wafers
flexible
circuit
regions
Prior art date
Application number
TW104127093A
Other languages
English (en)
Other versions
TWI582863B (zh
Inventor
陳憲章
Original Assignee
南茂科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南茂科技股份有限公司 filed Critical 南茂科技股份有限公司
Priority to TW104127093A priority Critical patent/TWI582863B/zh
Priority to CN201510747072.7A priority patent/CN106469707B/zh
Publication of TW201709356A publication Critical patent/TW201709356A/zh
Application granted granted Critical
Publication of TWI582863B publication Critical patent/TWI582863B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)

Abstract

一種晶片封裝製程，其包括以下步驟。自第一捲軸釋出可撓性線路載板。可撓性線路載板包括可撓性基材、多個圖案化線路層以及多個阻焊層。可撓性基材具有多個晶片設置區。這些圖案化線路層分別位於這些晶片設置區內。這些阻焊層分別設置於這些晶片設置區內。各個阻焊層暴露出對應的晶片設置區內的圖案化線路層的部分以形成多個線路接點。分別設置多個晶片於每一個晶片設置區內，並使這些晶片分別電性連接至對應的晶片設置區內的這些線路接點。將可撓性線路載板以及電性連接至這些圖案化線路層的這些晶片捲收為第二捲軸。

Description

晶片封裝製程、晶片封裝體以及具有晶片封裝體之可撓性線路載板
本發明是有關於一種封裝製程、封裝體以及可撓性線路載板， 且特別是有關於一種晶片封裝製程、晶片封裝體以及具有晶片封裝體之可撓性線路載板。
近年來， 終端消費性電子產品無不以輕、薄、短、小作為其設計訴求， 連帶著使得晶片封裝也朝向高密度化、薄型化、高腳數化等方向作發展。為求實現小型化、窄間距(pi tch)的封裝，球柵陣列封裝結構(Bail Grid Array, BGA)以及晶片尺寸封裝(ChipScale Package, CSP)儼然成為當前封裝製程中的主流。由於球柵陣列封裝具有信號傳輸延遲小、應用頻率高、散熱能力強及封裝體積小等優點， 因此被廣泛地應用於各種不同型式的封裝結構。
通常而言，球柵陣列封裝所採用的線路基板(以下稱BT載板)的基材大多是含有玻璃纖維的BT樹脂所構成，具有一定的厚度，相當不利於電子產品體積薄化。倘若為求薄化BT載板的厚度，並同時維持其機械強度，勢必會造成製作成本的提高。受限於BT載板的材質特性，進行球柵陣列封裝所採用的載板大多為板材或片材，連帶著製作所得的球柵陣列封裝概呈板狀或片狀，故不利於存放、運輸。除此之外，前述載板於進行封裝作業時，需逐片地的在機台上運輸作業，對於整個封裝流程而言，仍存在有機台上料及下料的空檔時間。因此，封裝所需的時間始終無法精減，相當不利於降低封裝成本。
本發明提供一種晶片封裝製程， 能降低晶片封裝體的厚度以及提昇生產速度。
本發明提供一種晶片封裝體，能符合薄型化的設計需求。
本發明提供一種具有晶片封裝體之可撓性線路載板，能符合薄型化的設計需求。
本發明提出一種晶片封裝製程，其包括以下步驟。自第一捲軸釋出可撓性線路載板。可撓性線路載板包括可撓性基材、多個圖案化線路層以及多個阻焊層。可撓性基材具有第一表面、相對於第一表面的第二表面以及位於第一表面上的多個並列的晶片設置區。這些圖案化線路層分別位於這些晶片設置區內。這些阻焊層分別設置於這些晶片設置區內。各個阻焊層暴露出對應的晶片設置區內的圖案化線路層的部分以形成多個線路接點。分別設置多個晶片於每一個晶片設置區內，並使這些晶片分別電性連接至對應的晶片設置區內的這些線路接點。將可撓性線路載板以及電性連接至這些圖案化線路層的這些晶片捲收為第二捲軸。
在本發明的一實施例中，上述的使這些晶片分別電性連接至對應的晶片設置區內的這些線路接點的方法包括使加熱板對應這些晶片設置區的至少其一而連接於可撓性基材的第二表面。使對應加熱板的晶片設置區內的這些晶片分別打線接合至對應的晶片設置區內的這些線路接點。
在本發明的一實施例中，上述的使這些晶片分別電性連接至對應的晶片設置區內的這些線路接點的方法包括使這些晶片分別覆晶接合至對應的晶片設置區內的這些線路接點。
在本發明的一實施例中，上述的使這些晶片分別覆晶接合至對應的晶片設置區內的這些線路接點的方法包括形成助焊層於對應的晶片設置區內的這些線路接點上。使各個晶片的主動表面上的多個凸塊連接助焊層。回焊這些凸塊以形成多個焊球，而使各個晶片透過對應的這些焊球接合於對應的晶片設置區內的這些線路接點上。
在本發明的一實施例中，在回焊這些凸塊以形成多個焊球時，將可撓性線路載板以及設置於各個晶片設置區內的這些晶片輸送至加熱腔體內，並且透過真空輸送裝置吸附可撓性基材的第二表面以帶動可撓性基材。
在本發明的一實施例中，在將可撓性線路載板以及電性連接至這些圖案化線路層的這些晶片捲收為第二捲軸之前更包括形成封裝膠體於各個晶片設置區，並使各個封裝膠體包覆對應的晶片設置區內的這些晶片以及這些線路接點。
在本發明的一實施例中，上述的晶片封裝製程更包括自第二捲軸釋出可撓性線路載板、電性連接至這些圖案化線路層的這些晶片以及包覆這些晶片與這些線路接點的這些封裝膠體。對應這些晶片設置區而形成多個焊球於可撓性基材的第二表面上。沿著任兩相鄰的這些晶片設置區之間的至少一預定切割線切割對應的封裝膠體、圖案化線路層以及可撓性基材，以得到多個晶片封裝體。
在本發明的一實施例中，上述的晶片封裝製程更包括自第二捲軸釋出可撓性線路載板以及電性連接至這些圖案化線路層的這些晶片。形成封裝膠體於各個晶片設置區，並使各個封裝膠體包覆對應的晶片設置區內的這些晶片以及這些線路接點。對應這些晶片設置區而形成多個焊球於可撓性基材的第二表面上。沿著任兩相鄰的這些晶片設置區之間的至少一預定切割線切割對應的封裝膠體、圖案化線路層以及可撓性基材，以得到多個晶片封裝體。
在本發明的一實施例中，上述的晶片封裝製程更包括使至少兩個第二捲軸並列設置，並自各個第二捲軸釋出可撓性線路載板以及電性連接至這些圖案化線路層的這些晶片。將至少兩模具分別固定於這些可撓性線路載板，其中各個模具包括上模具以及下模具，且各個可撓性線路載板被傳送於對應的上模具與下模具之間。使各個封裝膠體注入對應的模具中，以包覆對應的晶片設置區內的這些晶片以及這些線路接點。對應這些晶片設置區而形成多個焊球於各個可撓性基材的第二表面上。沿著任兩相鄰的這些晶片設置區之間的至少一預定切割線切割對應的封裝膠體、圖案化線路層以及可撓性基材，以得到多個晶片封裝體。
本發明提出一種上述任一晶片封裝製程製作所得的晶片封裝體。
本發明提出一種具有晶片封裝體之可撓性線路載板，其包括可撓性基材、多個圖案化線路層、多個阻焊層、多個晶片以及封裝膠體。可撓性基材具有第一表面、相對於第一表面的第二表面以及位於第一表面上的多個並列的晶片設置區。這些圖案化線路層分別位於這些晶片設置區內。這些阻焊層分別設置於這些晶片設置區內。各個阻焊層暴露出對應的晶片設置區內的圖案化線路層的部分以形成多個線路接點。這些晶片分別設置於每一個晶片設置區內，並分別電性連接至對應的晶片設置區內的這些線路接點。封裝膠體形成於各個晶片設置區，並包覆對應的晶片設置區內的這些晶片以及這些線路接點。
基於上述，本發明的晶片封裝製程例如是採用捲軸對捲軸(roll-to-roll)的封裝技術，其先自第一捲軸釋出可撓性線路載板，其中可撓性線路載板上定義有多個晶片設置區。接著，在每一個晶片設置區內設置多個晶片，並使各個晶片電性連接至對應的晶片設置區內的圖案化線路層。最後，將可撓性線路載板以及電性連接至圖案化線路層的晶片捲收為第二捲軸，以利於後續封裝製程的應用。因此，自第二捲軸釋出可撓性線路載板以及電性連接至圖案化線路層的晶片後，可先進行封膠步驟並形成焊球於可撓性基材的第二表面上的開孔內，再進行單體化步驟，以得到多個的晶片封裝體。
另一方面，封膠步驟亦可選擇在將可撓性線路載板以及電性連接至圖案化線路層的晶片捲收為第二捲軸之前完成，進而將可撓性線路載板、電性連接至圖案化線路層的晶片以及包覆晶片的封裝膠體捲收為第二捲軸。因此，自第二捲軸釋出可撓性線路載板、電性連接至圖案化線路層的晶片以及包覆晶片的封裝膠體後，可先形成焊球於可撓性基材的第二表面上的開孔內，再接進行單體化步驟，以得到多的晶片封裝體。總體而言，通過前述晶片封裝製程不僅能降低晶片封裝體的整體厚度以及生產成本，也能提高生產效率。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1 是本發明一實施例的可撓性線路載板的局部俯視示意圖。在本實施例中，可撓性線路載板110 包括可撓性基材111、多個圖案化線路層112 以及多個阻焊層113。可撓性基材111 可選自於環氧樹脂玻璃纖維(epoxy glass fiber)或FR-4 環氧玻璃布層壓板， 或者是由聚醯亞胺(PI)或聚萘二甲酸乙二醇酯(PEN)等材質所構成， 故具有可撓曲的特性且厚度較薄。詳細而言， 可撓性基材111 具有第一表面111a、相對於第一表面111a 的第二表面111b(繪示於圖2) 以及位於第一表面111a 上的多個並列的晶片設置區111c(圖1 示意地繪示出兩個)， 且這些晶片設置區111c 例如是等間隔地定義於第一表面111a 上。
這些圖案化線路層112分別位於這些晶片設置區111c內。更準確而言，每一個晶片設置區111c內設置有一個圖案化線路層112，如圖1所示。另一方面，這些阻焊層113分別設置於這些晶片設置區111c內。更準確而言，每一個晶片設置區111c內設置有一層阻焊層113，且阻焊層113會暴露出對應的晶片設置區111c內的圖案化線路層112的部分以形成多個線路接點112a，如圖1所示。舉例來說，可撓性線路載板110上定義有多條預定切割線L1~L4，其中預定切割線L1例如是位於任兩相鄰的晶片設置區111c之間，且未延伸通過阻焊層113。預定切割線L2例如是位於任兩相鄰的預定切割線L1之間，其中預定切割線L2的延伸方向實質上與預定切割線L1的延伸方向垂直，且未延伸通過阻焊層113。每一個晶片設置區111c例如是由任兩相鄰的預定切割線L1以及連接任兩相鄰的預定切割線L1的任兩預定切割線L2所定義。
在本實施例中，預定切割線L3的延伸方向實質上與預定切割線L1的延伸方向平行，且延伸通過阻焊層113。另一方面，預定切割線L4的延伸方向實質上與預定切割線L2的延伸方向平行，且延伸通過阻焊層113。如圖1所示，預定切割線L3分別與預定切割線L2以及預定切割線L4相交會，而預定切割線L4分別與預定切割線L1以及預定切割線L3相交會。因此，預定切割線L3與L4可將每一個晶片設置區111c劃分出多個晶粒配置區111d，而這些線路接點112a分別排列於各個晶粒配置區111d。
圖2繪示出本發明一實施例採用圖1的可撓性線路載板所進行的晶片封裝製程。請參考圖1與圖2，在本實施例中，可撓性線路載板110例如是捲收為第一捲軸S1，並於進行晶片封裝製程時自第一捲軸S1釋出。通常而言，可透過傳動機台的齒輪與可撓性基材111上的傳動孔111e的干涉，或者傳動機台的滾輪/夾具與可撓性基材111上的傳動區111f的干涉，以帶動自第一捲軸S1釋出後的可撓性線路載板110沿著輸送路徑前進。接著，例如透過夾具或真空吸附裝置夾取或吸取多個晶片120，並將這些晶片120置放到每一個晶片設置區111c內。更準確而言，各個晶片120會被置放到對應的晶粒配置區111d內，較佳地，各個晶片120是以至少一行一列的方式設置於晶粒配置區111d內。
在將這些晶片120置放到每一個晶片設置區111c後，使這些晶片120分別電性連接至對應的晶片設置區111c內的這些線路接點112a。更準確而言，各個晶片120例如是與對應的晶粒配置區111d內的這些線路接點112a電性連接。在本實施例中，各個晶片120例如是以其背表面122連接對應的晶片設置區111c內的阻焊層113，並暴露出相對於背表面122的主動表面121。接著，使加熱板HB對應至少其中一個晶片設置區111c(即設置有多個晶片120的晶片設置區111c)而連接於可撓性基材111的第二表面111b上。意即，加熱板HB與這些晶片120分別位於可撓性基材111的相對兩側。接著，透過打線接合的方式，使各個晶片120透過連接於主動表面121上的焊線BW與對應的晶粒配置區區111d內的這些線路接點112a電性連接。在此，加熱板HB可用以提高圖案化線路層112的溫度，從而提高焊線BW打線接合至對應的線路接點112a的共晶效果。之後，移除加熱板HB，並將可撓性線路載板110以及電性連接至這些圖案化線路層112的這些晶片120捲收為第二捲軸S2，以供後續封裝製程所用。較佳地，於實施時，可進一步配合一可撓性間隔捲帶(圖未示)設置於可撓性基材111之第一表面111a上，前述可撓性間隔捲帶能隨可撓性線路載板110一同捲收為第二捲軸S2，藉以保護可撓性基材111上的封裝半成品，以利於運輸傳送。
圖3繪示出採用圖2的第二捲軸所進行的晶片封裝製程。請參考圖3，首先，自第二捲軸S2釋出可撓性線路載板110以及電性連接至這些圖案化線路層112的這些晶片120。通常而言，可透過傳動機台的齒輪與可撓性基材111上的傳動孔111e(繪示於圖1)的干涉，或者傳動機台的滾輪/夾具與可撓性基材111上的傳動區111f(繪示於圖1)的干涉，以帶動自第一捲軸S1釋出後的可撓性線路載板110沿著輸送路徑前進。接著，例如透過點膠機在各個晶片設置區111c塗佈封裝膠體130。又或者是，設置封裝模具在可撓性線路基板110移動運行的路徑上，例如是在可撓性基材111的第一表面111a與第二表面111b上分別設置上模具及下模具，而於進行灌膠作業時，前述上、下模具可分別固定於可撓性基材111的第一表面111a與第二表面111b。透過前述封膠製程皆可在各個晶片設置區111c形成封裝膠體130，以使各個封裝膠體130包覆對應的晶片設置區111c內的這些晶片120以及這些線路接點112a。封裝膠體130的功用為保護焊線BW與晶片120的電性接點以及焊線BW與線路接點112a的電性接點，以避免受到外界濕氣、熱量與雜訊的影響，並且封裝膠體130可用以支撐這些焊線BW。
另一方面，可撓性基材111還具有多個導通孔111g以及與各個導通孔111g相連接的多個開孔111h。各個導通孔111g貫穿第一表面111a與第二表面111b，並電性連接對應的圖案化線路層112。開孔111h位於第二表面111b上。在進行完封膠步驟後，對應這些晶片設置區111c而形成多個焊球SB於可撓性基材111的第二表面上111b。這些焊球SB例如是位於開孔111h內，以與導通孔111g電性連接。換言之，各個焊球SB可透過對應的導通孔111g以電性連接對應的圖案化線路層112。由於各個焊球SB是形成於對應的開孔111h內，因此能有效地縮減後續製作所得的封裝體的整體厚度，進而符合薄型化的設計需求。
在製作得到具有晶片封裝體之可撓性線路載板後，進行單體化步驟，以形成多個晶片封裝體100。需說明的是，本發明所稱的具有晶片封裝體之可撓性線路載板是指晶片電性連接於可撓性線路載板上且由封裝膠體所包覆，以及在可撓性基材的第二表面上設置有與圖案化線路層電性連接的焊球之結構。請參考圖1與圖3，本實施例可透過沖壓的方式先沿著預定切割線L1與L2切割出每一個晶片設置區111c。接者，沿著每一個晶片設置區111c內的預定切割線L3與L4切割對應的封裝膠體130、圖案化線路層112以及可撓性基材111，以得到多個晶片封裝體100。在另一實施例中，可透過沖壓的方式同時沿著預定切割線L1~L4切割對應的封裝膠體130、圖案化線路層112以及可撓性基材111，以得到多個晶片封裝體100。在又一實施例中，可透過雷射先沿著預定切割線L1與L2切割出每一個晶片設置區111c。接者，沿著每一個晶片設置區111c內的預定切割線L3與L4切割對應的封裝膠體130、圖案化線路層112以及可撓性基材111，以得到多個晶片封裝體100。在更一實施例中，可透過雷射同時沿著預定切割線L1~L4切割對應的封裝膠體130、圖案化線路層112以及可撓性基材111，以得到多個晶片封裝體100。
值得一提的是，本發明可選擇省略將可撓性線路載板以及電性連接至這些圖案化線路層的這些晶片捲收為第二捲軸的步驟，而直接進行形成封裝膠體、形成焊球於可撓性基材的第二表面以及單體化等製作步驟。
以下將列舉其他實施例以作為說明。在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
圖4繪示出本發明另一實施例採用圖1的可撓性線路載板所進行的晶片封裝製程。請參考圖4，不同於上述實施例的晶片封裝製程的是：本實施例在將可撓性線路載板110以及電性連接至這些圖案化線路層112的這些晶片120捲收為第二捲軸S21之前，例如是先透過點膠機在各個晶片設置區111c塗佈封裝膠體130，或者是透過封裝模具在各個晶片設置區111c形成封裝膠體130，以使各個封裝膠體130包覆對應的晶片設置區111c內的這些晶片120以及這些線路接點112a。換言之，本實施例是將可撓性線路載板110、電性連接至這些圖案化線路層112的這些晶片120以及包覆這些晶片120與這些線路接點112a的這些封裝膠體130捲收為第二捲軸S21。
圖5繪示出採用圖4的第二捲軸所進行的晶片封裝製程。請參考圖5，首先，自第二捲軸S21釋出可撓性線路載板110、電性連接至這些圖案化線路層112的這些晶片120以及包覆這些晶片120與這些線路接點112a的這些封裝膠體130。接著，對應這些晶片設置區111c而形成多個焊球SB於可撓性基材111的第二表面111b上。這些焊球SB例如是位於開孔111h內，以與導通孔111g電性連接。換言之，各個焊球SB可透過對應的導通孔111g以電性連接對應的圖案化線路層112。由於各個焊球SB是形成於對應的開孔111h內，因此能有效地縮減後續製作所得的封裝體的整體厚度，進而符合薄型化的設計需求。之後，進行單體化步驟，例如透過沖壓或雷射等切割方式沿著預定切割線L1~L4(繪示於圖1)切割對應的封裝膠體130、圖案化線路層112以及可撓性基材111，以得到多個晶片封裝體100。
值得一提的是，本發明可選擇省略將可撓性線路載板、電性連接至這些圖案化線路層的這些晶片以及包覆這些晶片與這些線路接點的這些封裝膠體捲收為第二捲軸的步驟，而直接進行形成焊球以及單體化等製作步驟。
圖6繪示出本發明又一實施例採用圖1的可撓性線路載板所進行的晶片封裝製程。請參考圖6，不同於上述實施例的晶片封裝製程的是：本實施例可透過覆晶接合的方式使這些晶片120分別電性連接至對應的晶片設置區111c內的這些線路接點112a。詳細而言，在前述覆晶接合的步驟中，例如是先透過模板印刷、電鍍或無電解電鍍等方式形成助焊層FL於對應的晶片設置區111c內的這些線路接點112a上。此時，可使載板CA連接可撓性基材111的第一表面111b，以支撐可撓性基材111。接著，使各個晶片120的主動表面121朝向可撓性基材111的第一表面111a，並以主動表面121上的多個凸塊121a連接對應的助焊層FL。在使這些凸塊121a連接對應的助焊層FL後，便可將用以支撐可撓性基材111的載板CA移除。通常而言，助焊層FL的材質可為錫，用以在回焊這些凸塊121a時提高各個凸塊121a與對應的線路接點112a的接合強度。接著，回焊這些凸塊121a以形成多個焊球121b，而使各個晶片透過對應的這些焊球121b接合於對應的晶片設置區111c內的這些線路接點112a上。
在本實施例中，回焊凸塊121a以形成焊球121b的步驟例如是在加熱腔體RC內進行。詳細而言，在使各個晶片120的凸塊121a連接對應的晶片設置區111c內的線路接點112a上的助焊層FL後，會先將可撓性線路載板110以及設置於各個晶片設置區111c內的這些晶片120輸送至加熱腔體RC。接著，透過加熱腔體RC加熱相連接的凸塊121a與助焊層FL以使凸塊121a形成焊球121b。藉此，各個晶片120便能透過對應的焊球121b固定於可撓性線路載板110上，並與圖案化線路層112電性連接。另一方面，在加熱腔體RC內，例如是透過真空輸送裝置140吸附可撓性基材111的第二表面111b以帶動可撓性基材111沿著輸送路徑前進。舉例來說，真空輸送裝置140可包括履帶141。履帶141環繞出真空腔體142，並且具有多個與真空腔體142相連通的通孔141a。真空輸送裝置140例如是透過履帶141來吸附可撓性基材111的第二表面111b以帶動可撓性基材111沿著輸送路徑前進。之後，將可撓性線路載板110以及電性連接至這些圖案化線路層112的這些晶片120捲收為第二捲軸S22，以供後續封裝製程所用。
圖7繪示出採用圖6的第二捲軸所進行的晶片封裝製程。請參考圖6，首先，自第二捲軸S22釋出可撓性線路載板110以及電性連接至這些圖案化線路層112的這些晶片120。通常而言，可透過傳動機台的齒輪與可撓性基材111上的傳動孔111e(繪示於圖1)的干涉，或者傳動機台的滾輪/夾具與可撓性基材111上的傳動區111f(繪示於圖1)的干涉，以帶動自第一捲軸S2釋出後的可撓性線路載板110沿著輸送路徑前進。接著，例如透過點膠機在各個晶片設置區111c塗佈封裝膠體130，或者是透過封裝模具在各個晶片設置區111c形成封裝膠體130，以使各個封裝膠體130包覆對應的晶片設置區111c內的這些晶片120以及這些線路接點112a。封裝膠體130的功用為保護晶片120與線路接點112a的電性接點(即焊球121b)，以避免受到外界濕氣、熱量與雜訊的影響。接著，對應這些晶片設置區111c而形成多個焊球SB於可撓性基材111的第二表面111b上。這些焊球SB例如是位於開孔111h內，以與導通孔111g電性連接。換言之，各個焊球SB可透過對應的導通孔111g以電性連接對應的圖案化線路層112。由於各個焊球SB是形成於對應的開孔111h內，因此能有效地縮減後續製作所得的封裝體的整體厚度，進而符合薄型化的設計需求。之後，進行單體化步驟，例如透過沖壓或雷射等切割方式沿著預定切割線L1~L4(繪示於圖1)切割對應的封裝膠體130、圖案化線路層112以及可撓性基材111，以得到多個晶片封裝體100a。
值得一提的是，本發明可選擇省略將可撓性線路載板以及電性連接至這些圖案化線路層的這些晶片捲收為第二捲軸的步驟，而直接進行形成封裝膠體、形成焊球以及單體化等製作步驟。在另一實施例中，形成封裝膠體的步驟可選擇在將可撓性線路載板以及電性連接至這些圖案化線路層的這些晶片捲收為第二捲軸之前進行。
圖8與圖9分別繪示出本發明一實施例採用至少兩個第二捲軸所進行的晶片封裝製程。請參考圖8與圖9，本實施例可使至少兩個第二捲軸並列設置，以同時進行形成封裝膠體、形成焊球於可撓性基材的第二表面以及單體化等步驟。此處，本實施例是以兩個並列設置的第二捲軸S2作說明，惟本發明不限於此。在其他實施例中，並列設置的第二捲軸的數量例如是兩個以上，可為第二捲軸S2、第二捲軸S22或其組合，以同時進行形成封裝膠體、形成焊球於可撓性基材的第二表面以及單體化等步驟。
首先，自各個第二捲軸S2釋出可撓性線路載板110以及電性連接至這些圖案化線路層112的這些晶片120。通常而言，可透過傳動機台的齒輪與可撓性基材111上的傳動孔111e(繪示於圖1)的干涉，或者傳動機台的滾輪/夾具與可撓性基材111上的傳動區111f(繪示於圖1)的干涉，以帶動自第一捲軸S2釋出後的可撓性線路載板110沿著輸送路徑前進。接著，將至少兩模具150(圖8會釋出兩個)分別固定於這些可撓性線路載板110，並使多個膠柱160設置於前述兩模具150之間。詳細而言，各個模具150包括上模具151以及下模具152，且各個可撓性線路載板100被傳送於對應的上模具151與下模具152之間，以進行灌膠作業。本實施例可透過注壓式灌膠的方式來進行灌膠作業，例如是加熱並擠壓設置於前述兩模具150之間的膠柱160以形成具流動性之封裝膠體130，並使具流動性之封裝膠體130注入對應的模穴153內，以包覆對應的晶片設置區內111c的這些晶片120以及這些線路接點112a。接著，移除上模具151以及下模具152。之後，對應這些晶片設置區而形成多個焊球於各個可撓性基材的第二表面上，並且沿著任兩相鄰的這些晶片設置區之間的至少一預定切割線切割對應的封裝膠體、圖案化線路層以及可撓性基材，以得到多個晶片封裝體等製作步驟大致與上述實施例相同或相似，於此便不再贅述。以上說明僅為便於解釋本發明之封膠流程，於作業實施上，本發明之封膠方式並不以注膠式(injection molding)為限，於其它實施例中，亦可採用浸膠式(compression molding)進行封膠製程。
綜上所述，本發明的晶片封裝製程例如是採用捲軸對捲軸(Reel to Reel )的封裝技術，其先自第一捲軸釋出可撓性線路載板，其中可撓性線路載板上定義有多個晶片設置區。接著，在每一個晶片設置區內設置多個晶片，並使各個晶片電性連接至對應的晶片設置區內的圖案化線路層。最後，將可撓性線路載板以及電性連接至圖案化線路層的晶片捲收為第二捲軸，以利於後續封裝製程的應用。因此，自第二捲軸釋出可撓性線路載板以及電性連接至圖案化線路層的晶片後，可先進行封膠步驟並形成焊球於可撓性基材的第二表面上的開孔內，再進行單體化步驟，以得到多個的晶片封裝體。
另一方面，封膠步驟亦可選擇在將可撓性線路載板以及電性連接至圖案化線路層的晶片捲收為第二捲軸之前完成，進而將可撓性線路載板、電性連接至圖案化線路層的晶片以及包覆晶片的封裝膠體捲收為第二捲軸。因此，自第二捲軸釋出可撓性線路載板、電性連接至圖案化線路層的晶片以及包覆晶片的封裝膠體後，可先形成焊球於可撓性基材的第二表面上的開孔內，再接進行單體化步驟，以得到多的晶片封裝體。總體而言，通過前述晶片封裝製程不僅能降低晶片封裝體的整體厚度以及生產成本，也能提高生產效率。
由於本發明可利用捲軸對捲軸的方式來傳輸可撓性線路載板，以進行一貫化的封裝作業，因此可節省機台上料與下料的時間。相較於傳統封裝程序而言，在相同的單位時間內，本發明可增加製造產量、提昇作業速度，而有其成本優勢。再者，由於本發明的可撓性線路載板較傳統線路板為薄，因此能減少封裝體的整體厚度，符合產品薄型化的趨勢。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、100a‧‧‧晶片封裝體
110‧‧‧可撓性線路載板
110‧‧‧可撓性線路基材
111a‧‧‧第一表面
111b‧‧‧第二表面
111c‧‧‧晶片設置區
111d‧‧‧晶粒配置區
111e‧‧‧傳動孔
111f‧‧‧傳動區
111g‧‧‧導通孔
111h‧‧‧開孔
112‧‧‧圖案化線路層
112a‧‧‧線路接點
113‧‧‧阻焊層
120‧‧‧晶片
121‧‧‧主動表面
121a‧‧‧凸塊
121b‧‧‧焊球
122‧‧‧背表面
130‧‧‧封裝膠體
140‧‧‧真空輸送裝置
141‧‧‧履帶
141a‧‧‧通孔
142‧‧‧真空腔體
150‧‧‧模具
151‧‧‧上模具
152‧‧‧下模具
153‧‧‧模穴
160‧‧‧膠柱
BW‧‧‧焊線
CA‧‧‧載板
FL‧‧‧助焊層
HB‧‧‧加熱板
L1~L4‧‧‧預定切割線
RC‧‧‧加熱腔體
S1‧‧‧第一捲軸
S2、S21、S22‧‧‧第二捲軸
SB‧‧‧焊球
圖1 是本發明一實施例的可撓性線路載板的局部俯視示意 圖。 圖2 繪示出本發明一實施例採用圖1 的可撓性線路載板所進 行的晶片封裝製程。 圖3 繪示出採用圖2 的第二捲軸所進行的晶片封裝製程。 圖4 繪示出本發明另一實施例採用圖1 的可撓性線路載板所 進行的晶片封裝製程。 圖5 繪示出採用圖4 的第二捲軸所進行的晶片封裝製程。 圖6 繪示出本發明又一實施例採用圖1 的可撓性線路載板所 進行的晶片封裝製程。 圖7 繪示出採用圖6 的第二捲軸所進行的晶片封裝製程。 圖8 與圖9 分別繪示出本發明一實施例採用至少兩個第二捲 軸所進行的晶片封裝製程。
110‧‧‧可撓性線路載板
111‧‧‧可撓性線路基材
111a‧‧‧第一表面
111b‧‧‧第二表面
111c‧‧‧晶片設置區
111d‧‧‧晶粒配置區
111g‧‧‧導通孔
111h‧‧‧開孔
112‧‧‧圖案化線路層
112a‧‧‧線路接點
113‧‧‧阻焊層
120‧‧‧晶片
121‧‧‧主動表面
122‧‧‧背表面
BW‧‧‧焊線
HB‧‧‧加熱板
L1、L3‧‧‧預定切割線
S1‧‧‧第一捲軸
S2‧‧‧第二捲軸

Claims (11)

  1. 一種晶片封裝製程，包括： 自一第一捲軸釋出一可撓性線路載板，該可撓性線路載板包括： 一可撓性基材，具有一第一表面、相對於該第一表面的一第二表面以及位於該第一表面上的多個並列的晶片設置區； 多個圖案化線路層，分別位於該些晶片設置區內；以及 多個阻焊層，分別設置於該些晶片設置區內，各該阻焊層暴露出對應的該晶片設置區內的該圖案化線路層的部分以形成多個線路接點； 分別設置多個晶片於每一該晶片設置區內，並使該些晶片分別電性連接至對應的該晶片設置區內的該些線路接點；以及 將該可撓性線路載板以及電性連接至該些圖案化線路層的該些晶片捲收為一第二捲軸。
  2. 如申請專利範圍第1項所述的晶片封裝製程，其中使該些晶片分別電性連接至對應的該晶片設置區內的該些線路接點的方法包括： 使一加熱板對應該些晶片設置區的至少其一而連接於該可撓性基材的該第二表面；以及 使對應該加熱板的該晶片設置區內的該些晶片分別打線接合至對應的該晶片設置區內的該些線路接點。
  3. 如申請專利範圍第1項所述的晶片封裝製程，其中使該些晶片分別電性連接至對應的該晶片設置區內的該些線路接點的方法包括： 使該些晶片分別覆晶接合至對應的該晶片設置區內的該些線路接點。
  4. 如申請專利範圍第3項所述的晶片封裝製程，使該些晶片分別覆晶接合至對應的該晶片設置區內的該些線路接點的方法包括： 形成一助焊層於對應的該晶片設置區內的該些線路接點上； 使各該晶片的一主動表面上的多個凸塊連接該助焊層；以及 回焊該些凸塊以形成多個焊球，而使各該晶片透過對應的該些焊球接合於對應的該晶片設置區內的該些線路接點上。
  5. 如申請專利範圍第4項所述的晶片封裝製程，其中在回焊該些凸塊以形成多個焊球時，將該可撓性線路載板以及設置於各該晶片設置區內的該些晶片輸送至一加熱腔體內，並且透過一真空輸送裝置吸附該可撓性基材的該第二表面以帶動該可撓性基材。
  6. 如申請專利範圍第1項所述的晶片封裝製程，其中在將該可撓性線路載板以及電性連接至該些圖案化線路層的該些晶片捲收為該第二捲軸之前更包括： 形成一封裝膠體於各該晶片設置區，並使各該封裝膠體包覆對應的該晶片設置區內的該些晶片以及該些線路接點。
  7. 如申請專利範圍第6項所述的晶片封裝製程，更包括： 自該第二捲軸釋出該可撓性線路載板、電性連接至該些圖案化線路層的該些晶片以及包覆該些晶片與該些線路接點的該些封裝膠體； 對應該些晶片設置區而形成多個焊球於該可撓性基材的該第二表面上；以及 沿著任兩相鄰的該些晶片設置區之間的至少一預定切割線切割對應的該封裝膠體、該圖案化線路層以及該可撓性基材，以得到多個晶片封裝體。
  8. 如申請專利範圍第1項所述的晶片封裝製程，更包括： 自該第二捲軸釋出該可撓性線路載板以及電性連接至該些圖案化線路層的該些晶片； 形成一封裝膠體於各該晶片設置區，並使各該封裝膠體包覆對應的該晶片設置區內的該些晶片以及該些線路接點； 對應該些晶片設置區而形成多個焊球於該可撓性基材的該第二表面上；以及 沿著任兩相鄰的該些晶片設置區之間的至少一預定切割線切割對應的該封裝膠體、該圖案化線路層以及該可撓性基材，以得到多個晶片封裝體。
  9. 如申請專利範圍第1項所述的晶片封裝製程，更包括 使至少兩個該第二捲軸並列設置，並自各該第二捲軸釋出該可撓性線路載板以及電性連接至該些圖案化線路層的該些晶片； 將至少兩模具分別固定於該些可撓性線路載板，其中各該模具包括一上模具以及一下模具，且各該可撓性線路載板被傳送於對應的該上模具與該下模具之間； 使各該封裝膠體注入對應的該模具中，以包覆對應的該晶片設置區內的該些晶片以及該些線路接點； 對應該些晶片設置區而形成多個焊球於各該可撓性基材的該第二表面上；以及 沿著任兩相鄰的該些晶片設置區之間的至少一預定切割線切割對應的該封裝膠體、該圖案化線路層以及該可撓性基材，以得到多個晶片封裝體。
  10. 一種如申請專利範圍第1至9項中任一項所述的晶片封裝製程製作所得的晶片封裝體。
  11. 一種具有晶片封裝體之可撓性線路載板，包括： 一可撓性基材，具有一第一表面、相對於該第一表面的一第二表面以及位於該第一表面上的多個並列的晶片設置區； 多個圖案化線路層，分別位於該些晶片設置區內； 多個阻焊層，分別設置於該些晶片設置區內，各該阻焊層暴露出對應的該晶片設置區內的該圖案化線路層的部分以形成多個線路接點； 多個晶片，分別設置於每一該晶片設置區內，並分別電性連接至對應的該晶片設置區內的該些線路接點；以及 一封裝膠體，形成於各該晶片設置區，並包覆對應的該晶片設置區內的該些晶片以及該些線路接點。
TW104127093A 2015-08-20 2015-08-20 晶片封裝製程、晶片封裝體以及具有晶片封裝體之可撓性線路載板 TWI582863B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104127093A TWI582863B (zh) 2015-08-20 2015-08-20 晶片封裝製程、晶片封裝體以及具有晶片封裝體之可撓性線路載板
CN201510747072.7A CN106469707B (zh) 2015-08-20 2015-11-06 晶片封装制程及具有晶片封装体的可挠性线路载板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104127093A TWI582863B (zh) 2015-08-20 2015-08-20 晶片封裝製程、晶片封裝體以及具有晶片封裝體之可撓性線路載板

Publications (2)

Publication Number Publication Date
TW201709356A true TW201709356A (zh) 2017-03-01
TWI582863B TWI582863B (zh) 2017-05-11

Family

ID=58229557

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104127093A TWI582863B (zh) 2015-08-20 2015-08-20 晶片封裝製程、晶片封裝體以及具有晶片封裝體之可撓性線路載板

Country Status (2)

Country Link
CN (1) CN106469707B (zh)
TW (1) TWI582863B (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2007057954A1 (ja) * 2005-11-17 2009-04-30 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
US7973310B2 (en) * 2008-07-11 2011-07-05 Chipmos Technologies Inc. Semiconductor package structure and method for manufacturing the same
CN101626015B (zh) * 2008-07-11 2011-11-30 南茂科技股份有限公司 封装结构及其形成、量产方法与芯片堆叠结构
US20100015329A1 (en) * 2008-07-16 2010-01-21 National Semiconductor Corporation Methods and systems for packaging integrated circuits with thin metal contacts
US20100198632A1 (en) * 2009-02-02 2010-08-05 Arora Amrinder S Method, System, and Apparatus for Categorizing and Presenting Risk Based Analytical Results
US8093106B2 (en) * 2009-09-23 2012-01-10 Chipmos Technologies Inc. Method for manufacturing packaging structure
CN102881780B (zh) * 2011-07-15 2015-04-01 展晶科技(深圳)有限公司 发光模组及其制造方法

Also Published As

Publication number Publication date
CN106469707A (zh) 2017-03-01
TWI582863B (zh) 2017-05-11
CN106469707B (zh) 2019-02-19

Similar Documents

Publication Publication Date Title
US8796561B1 (en) Fan out build up substrate stackable package and method
US9040361B2 (en) Chip scale package with electronic component received in encapsulant, and fabrication method thereof
TWI442530B (zh) 封裝載板、封裝結構以及封裝載板製程
US10424526B2 (en) Chip package structure and manufacturing method thereof
US11244835B2 (en) Control of under-fill using a film during fabrication for a dual-sided ball grid array package
JP2007103772A (ja) 半導体装置の製造方法
US12033868B2 (en) Electronic package and method for fabricating the same
KR20120042240A (ko) Ｔｍｖ 패키지온패키지 제조방법
JP2008113045A (ja) 半導体装置の製造方法
CN118553622A (zh) 承载结构的制法
TWI582863B (zh) 晶片封裝製程、晶片封裝體以及具有晶片封裝體之可撓性線路載板
US11164755B1 (en) Electronic package and method for fabricating the same
US11195812B2 (en) Method for fabricating an encapsulated electronic package using a supporting plate
US10366971B2 (en) Pre-applying supporting materials between bonded package components
TW201843794A (zh) 封裝結構及其製作方法
US20160104652A1 (en) Package structure and method of fabricating the same
US20240096721A1 (en) Electronic package and manufacturing method thereof
JP2014082302A (ja) 半導体装置
CN110890338B (zh) 电子封装结构及其制法
KR20230058831A (ko) 반도체 스트립용 성형품 및 반도체 패키지의 제조 방법
WO2014119477A1 (ja) 半導体装置及び半導体装置の製造方法
CN116646262A (zh) 双面塑封的封装方法及封装结构
JP2012064751A (ja) 配線基板及びそれを用いた半導体装置の製造方法