CN116646262A - 双面塑封的封装方法及封装结构 - Google Patents

双面塑封的封装方法及封装结构 Download PDF

Info

Publication number
CN116646262A
CN116646262A CN202310662175.8A CN202310662175A CN116646262A CN 116646262 A CN116646262 A CN 116646262A CN 202310662175 A CN202310662175 A CN 202310662175A CN 116646262 A CN116646262 A CN 116646262A
Authority
CN
China
Prior art keywords
substrate
chip
conductive connection
metal
bearing plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310662175.8A
Other languages
English (en)
Inventor
陶玉娟
高雄
姜艳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Tongfu Microelectronics Co ltd
Original Assignee
Tongfu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tongfu Microelectronics Co Ltd filed Critical Tongfu Microelectronics Co Ltd
Priority to CN202310662175.8A priority Critical patent/CN116646262A/zh
Publication of CN116646262A publication Critical patent/CN116646262A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本公开实施例提供一种双面塑封的封装方法及封装结构，该方法包括：将第一芯片固定于基板的第一表面；将金属承载板固定于第一芯片背离基板的一侧，其中，金属承载板的边缘区域设置有多个导电连接结构，金属承载板通过导电连接结构与基板固定连接；将第二芯片固定于基板的第二表面；通过一次塑封工艺，分别在基板的第一表面和第二表面形成塑封层，塑封层分别包裹第二芯片和金属承载板；去除金属承载板，以露出导电连接结构，形成封装体。金属承载板及多个导电连接结构在基板的第二表面贴装第二芯片时以及基板双面贴装完成后进行切割时，对基板起到很好的承载作用；采用一次塑封形成塑封层，减小翘曲，增加良率。

Description

双面塑封的封装方法及封装结构
技术领域
本公开实施例属于半导体封装技术领域，具体涉及一种双面塑封的封装方法及封装结构。
背景技术
目前，在半导体封装过程中，对于双面塑封一般采用两次塑封，先对基板的正面进行塑封，在对基板的背面塑封，两次先后进行塑封会导致封装结构的翘曲严重。现有的双面一次塑封工艺中，对芯片进行双面贴装时，由于正面芯片的高度不同，进行背面贴装时无承载，贴装困难，基板背面贴装以及基板双面贴装完成后进行切割时无承载，因无承载切割存在难度且容易损坏芯片。
针对上述问题，有必要提出一种设计合理且有效解决上述问题的双面塑封的封装方法及封装结构。
发明内容
本公开实施例旨在至少解决现有技术中存在的技术问题之一，提供一种双面塑封的封装方法及封装结构。
本公开实施例的一方面提供一种双面塑封的封装方法，所述
方法包括：
将第一芯片固定于基板的第一表面；
将金属承载板固定于所述第一芯片背离所述基板的一侧，其中，所述金属承载板的边缘区域设置有多个导电连接结构，所述金属承载板通过所述导电连接结构与所述基板固定连接；
将第二芯片固定于所述基板的第二表面；
通过一次塑封工艺，分别在所述基板的第一表面和第二表面形成塑封层，所述塑封层分别包裹所述第二芯片和所述金属承载板；
去除所述金属承载板，以露出所述导电连接结构，形成封装体。
可选的，所述将金属承载板固定于所述第一芯片背离所述基板的一侧，包括：
通过热压回流工艺，分别将所述金属承载板固定于所述第一芯片背离所述基板的一侧以及将所述多个导电连接结构固定于所述基板的第一表面。
可选的，所述将第一芯片固定于基板的第一表面，包括：
将所述第一芯片倒装于所述基板的第一表面；
在所述第一芯片和所述基板的第一表面之间形成底填胶层。
可选的，所述将第一芯片固定于基板的第一表面之后，所述方法还包括：
在所述第一芯片背离所述基板的一侧形成焊接金属层。
可选的，所述去除所述金属承载板，以露出所述导电连接结构，包括：
采用研磨工艺去除所述金属承载板，以分别露出所述导电连接结构和所述焊接金属层。
可选的，所述去除所述金属承载板，以露出所述导电连接结构，形成封装体之后，所述方法还包括：
在所述塑封层的外围形成屏蔽层，所述屏蔽层罩设于所述封装体。
可选的，所述去除所述金属承载板，以露出所述导电连接结构，形成封装体之后，所述方法还包括：
在所述导电连接结构背离所述基板的一侧形成信号输出层。
可选的，所述金属承载板的材料为金属铜。
可选的，所述导电连接结构为金属导电柱或者焊球。
本公开实施例的另一方面提供一种双面塑封的封装结构，采用前文所述的封装方法进行封装形成。
本公开实施例的双面塑封的封装方法及封装结构，封装方法中将第一芯片固定于基板的第一表面，然后将金属承载板固定于第一芯片，这样在基板的第二表面贴装第二芯片时，金属承载板及多个导电连接结构对基板起到很好的承载作用，可以很好的实现基板第二表面的芯片贴装，另外，基板双面贴装完成后进行切割时，金属承载板及多个导电连接结构对基板起到很好的承载作用，使得切割难度降低，并且不会损坏芯片；本公开实施例的封装方法，采用一次塑封工艺分别在基板的第一表面和第二表面形成塑封层，减小了封装结构的翘曲，增加了封装结构的良率，另外，金属承载板及多个导电连接结构保证了基板在塑封过程的稳定性，多个导电连接结构增强了基板和金属承载板之间的连接牢固性，可避免第一芯片和第二芯片受塑封料的冲击而造成破坏，提高了塑封成品的良品率。
附图说明
图1为本公开实施例中一实施例的一种双面塑封的封装方法的流程示意图；
图2～图8为本公开实施中另一实施例的一种双面塑封的封装工艺示意图；
图9为本公开实施例中另一实施例的一种双面塑封的封装结构的结构示意图。
具体实施方式
为使本领域技术人员更好地理解本公开实施例的技术方案，下面结合附图和具体实施方式对本公开实施例作进一步详细描述。
如图1所示，本公开实施例的一个方面提供一种双面塑封的封装方法S100，所述方法S100包括：
S110、将第一芯片固定于基板的第一表面。
如图2和图3所示，将第一芯片120固定于基板110的第一表面。
应当理解的是，基板110的第一表面可以是基板110的正面，也可以是基板110的背面，具体可以根据实际需要进行选择。在本实施例中，以基板110的第一表面为基板110的背面，以基板110的第二表面为基板110的正面进行示例性说明。也就是说，将第一芯片120固定于基板110的背面。
需要说明的是，本实施例对于第一芯片120的个数和类型不做具体限定，可以根据实际需要进行选择。
在本实施例中，将第一芯片120固定于基板110的第一表面，具体包括：
如图3所示，首先，将第一芯片120倒装于基板110的第一表面。具体地，将第一芯片120通过导电凸块121倒装于基板110的背面。
需要说明的是，对于第一芯片120固定于基板110背面的方式不做具体限定。除了本实施例中的倒装方式外，也可以采用正装等方式，可以根据实际需要进行选择。
其次，在第一芯片120和基板110的第一表面之间形成底填胶层122。通过底填胶层122可以将第一芯片120更好的固定在基板110的背面。
示例性的，所述将所述第一芯片固定于所述基板的第一表面之后，所述方法还包括：
如图4所示，在第一芯片120背离基板110的一侧形成焊接金属层123。在本实施例中，焊接金属层123采用热界面材料，优选的，焊接金属层123采用金属铟片。焊接金属层123可以为之后第一芯片120的回流焊接做准备。
S120、将金属承载板固定于所述第一芯片背离所述基板的一侧，其中，所述金属承载板的边缘区域设置有多个导电连接结构，所述金属承载板通过所述导电连接结构与所述基板固定连接。
如图4所示，将金属承载板130固定于第一芯片120背离基板110的一侧。其中，金属承载板130的边缘区域预先设置有多个导电连接结构140。金属承载板130通过导电连接结构140与基板110固定连接。
示例性的，所述将金属承载板固定于所述第一芯片背离所述基板的一侧，具体包括：
通过热压回流工艺，通过焊接金属层123将金属承载板130固定于第一芯片120背离基板110的一侧，通过导电凸块121将多个导电连接结构140固定于基板110的背面。多个导电连接结构140一方面起到支撑的作用，另一方面还可以起到将金属承载板130与基板110进行电连接的作用。
需要说明的是，在本实施例中，金属承载板130采用金属铜板，也可以采用其他的金属材料，本实施例不做具体限定。
需要进一步说明的是，导电连接结构140可以采用金属铜柱或者焊球，优选的，导电连接结构140可以采用铜柱或者锡焊球。如图4所示，在本实施例中，导电连接结构140采用焊球，也就是说，金属承载板130通过多个焊球与基板110固定连接。
以上实施例中，金属承载板130及导电连接结构140可以在基板110的第二表面贴装芯片时，对基板110起到很好的承载作用。另外，基板110的双面贴装完成后进行切割时，金属承载板130及多个导电连接结构140对基板110起到很好的承载作用，使得切割难度降低，并且不会损坏芯片。
S130、将第二芯片固定于所述基板的第二表面。
如图5所示，将第二芯片150固定于基板110的第二表面，也就是将第二芯片150固定于基板110的正面，完成基板110的双面芯片贴装。
具体地，如图5所示，将金属承载板130固定于第一芯片120后，将金属承载板130进行翻转，金属承载板130在底部作为承载，然后将多个第二芯片150固定于基板110的正面。
在本实施例中，对于多个第二芯片150的高度不做具体限定，多个第二芯片150的高度可以相同，也可以不同，本实施例不做具体限定。另外，对于第二芯片150的个数本实施例也不做具体限定，可以根据实际需要进行选择。
以上实施例中，金属承载板130及导电连接结构140可以在基板110的第二表面贴装第二芯片150时，对基板110起到很好的承载作用，不受第二芯片150的高度影响。
S140、通过一次塑封工艺，分别在所述基板的第一表面和第二表面形成塑封层，所述塑封层分别包裹所述第二芯片和所述金属承载板。
具体地，如图6所示，在对基板110的双面进行贴装完后，通过一次塑封工艺，分别在基板110的第一表面和第二表面形成塑封层160，塑封层160分别包裹第二芯片150和金属承载板130。
具体地，将贴装完芯片的待塑封结构放入塑封模具中，也就是将金属承载板130作为底部放置在塑封模具中，注入塑封料，通过一次塑封工艺，分别在基板110的背面和正面形成塑封层160，塑封层160包裹第二芯片150和金属承载板130。塑封层160对基板110、第一芯片120、第二芯片150、金属承载板130和多个导电连接结构140起到保护作用。
将待塑封结构进行塑封形成塑封层160后，对整条基板110进行切割形成独立的封装结构。
以上实施例中，金属承载板130及导电连接结构140可以在基板110双面贴装完成以及塑封后的切割过程中，对基板110起到很好的承载作用，可以使切割难度减小，并且不会损坏芯片。
以上实施例中，采用一次塑封，分别在基板110的第一表面和第二表面形成塑封层160，可以减小封装结构的翘曲，增加封装结构的良率。另外，在塑封过程中，基板110需要承受塑封料的冲击，金属承载板130和多个导电连接结构140对基板110起到承载作用，保证基板110在塑封过程的稳定性；同时，多个导电连接结构140加强了金属承载板130与基板110连接的牢固性，进而可以避免第一芯片120和第二芯片150受塑封料的冲击而造成破坏，提高了塑封成品的良品率。
S150、去除所述金属承载板，以露出所述导电连接结构，形成封装体。
具体地，如图7所示，采用研磨工艺对金属承载板130进行研磨，去除金属承载板130，以分别露出导电连接结构140和焊接金属层123。
示例性的，所述去除所述金属承载板，以露出所述导电连接结构，形成封装体之后，所述方法还包括：
如图8所示，在塑封层160的外围形成屏蔽层170，屏蔽层170罩设于封装体，仅留出露出导电连接结构140和焊接金属层123的一侧，进行信号输出。屏蔽层170可以避免整个封装结构受到电磁干扰。
因为封装体的底部边缘为塑封层160，也就是说，封装体的底部边缘为塑封材料不是金属材料，因此在塑封层160的外围形成屏蔽层170，屏蔽层170与封装体的底部边缘为塑封层160接触也不会引起短路。
在封装体的外围形成屏蔽层170的具体步骤可以为：
在塑封层160的外围采用塑封料穿孔工艺形成围设整个塑封层160外围的通槽，采用溅射等工艺在通槽内沉积金属层，进而形成围设在塑封层160的外围的屏蔽层170，也就是形成围设在整个封装体外围的屏蔽层170，仅留出露出导电连接结构140和焊接金属层123的一侧，进行信号输出。
示例性的，所述去除所述金属承载板，以露出所述导电连接结构，形成封装体之后，所述方法还包括：
在导电连接结构140背离基板110的一侧形成信号输出层(图中未示出)。
如图8所示，在本实施例中，导电连接结构140采用焊球，因此，可以在露出的焊球处进行补充焊球，通过补充的焊球将封装结构的信号引出。也可以在露出的焊球处进行补充焊料将封装结构的信号引出。对于信号输出层的具体结构本实施例不做具体限定，可以根据实际情况进行选择。
本实施例中，在导电连接结构140背离基板110的一侧形成信号输出层后，可以将整个封装结构贴装在方形扁平无引脚封装体上或者贴装在PCB电路板上，通过信号输出层将封装结构的信号引出。
如图9所示，本公开实施例的另一方面提供一种双面塑封的封装结构100，采用前文所述的封装方法S100进行封装形成。封装方法S100的具体步骤前文已经进行详细描述，在次不再赘述。
如图9所示，双面塑封的封装结构100包括基板110、设置在基板110第一表面的第一芯片120、设置在基板110第二表面的第二芯片150以及塑封层160，其中，所述基板110的第一表面的边缘区域设置有多个导电连接结构140。
如图9所示，塑封层160设置在基板110的第一表面和第二表面，塑封层160包裹基板110、第一芯片120、第二芯片150以及多个导电连接结构140。塑封层160对基板110、第一芯片120、第二芯片150以及多个导电连接结构140起到保护作用。
具体地，采用一次塑封工艺分别在基板110的第一表面和第二表面形成塑封层160，减小了封装结构100的翘曲，增加了封装结构100的良率。
需要说明的是，导电连接结构140可以采用金属铜柱或者焊球，优选的，导电连接结构140可以采用铜柱或者锡焊球。在本实施例中，导电连接结构140采用焊球。
应当理解的是，基板110的第一表面可以是基板110的正面，也可以是基板110的背面，具体可以根据实际需要进行选择。在本实施例中，以基板110的第一表面为基板110的背面，以基板110的第二表面为基板110的正面进行示例性说明。也就是说，将第一芯片120固定于基板110的背面。
示例性的，如图9所示，封装结构100还包括成焊接金属层123，焊接金属层123设置在第一芯片120背离基板110的一侧。在本实施例中，焊接金属层123采用热界面材料，优选的，焊接金属层123采用金属铟片。
示例性的，如图9所示，在本实施例中，第一芯片120通过导电凸块121倒装于基板110的背面。第一芯片120和基板110之间设置有底填胶层122。底填胶层122可以更好的将第一芯片120固定于基板110的背面。
如图9所示，封装结构100还包括屏蔽层170，屏蔽层170围设在塑封层160的外围。其中，屏蔽层170为金属层，屏蔽层170可以避免整个封装结构受到电磁干扰。
本公开实施例的双面塑封的封装结构，采用一次塑封工艺分别在基板的第一表面和第二表面形成塑封层，减小了封装结构的翘曲，增加了封装结构的良率；导电连接结构可以在塑封过程中对基板起到支撑作用，保证基板在塑封过程的稳定性；进而可以避免第一芯片和第二芯片受塑封料的冲击而造成破坏，提高了塑封成品的良品率。
可以理解的是，以上实施方式仅仅是为了说明本公开实施例的原理而采用的示例性实施方式，然而本公开实施例并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开实施例的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开实施例的保护范围。

Claims (10)

1.一种双面塑封的封装方法，其特征在于，所述方法包括：
将第一芯片固定于基板的第一表面；
将金属承载板固定于所述第一芯片背离所述基板的一侧，其中，所述金属承载板的边缘区域设置有多个导电连接结构，所述金属承载板通过所述导电连接结构与所述基板固定连接；
将第二芯片固定于所述基板的第二表面；
通过一次塑封工艺，分别在所述基板的第一表面和第二表面形成塑封层，所述塑封层分别包裹所述第二芯片和所述金属承载板；
去除所述金属承载板，以露出所述导电连接结构，形成封装体。
2.根据权利要求1所述的方法，其特征在于，所述将金属承载板固定于所述第一芯片背离所述基板的一侧，包括：
通过热压回流工艺，分别将所述金属承载板固定于所述第一芯片背离所述基板的一侧以及将所述多个导电连接结构固定于所述基板的第一表面。
3.根据权利要求1所述的方法，其特征在于，所述将第一芯片固定于基板的第一表面，包括：
将所述第一芯片倒装于所述基板的第一表面；
在所述第一芯片和所述基板的第一表面之间形成底填胶层。
4.根据权利要求1至3任一项所述的方法，其特征在于，所述将第一芯片固定于基板的第一表面之后，所述方法还包括：
在所述第一芯片背离所述基板的一侧形成焊接金属层。
5.根据权利要求4所述的方法，其特征在于，所述去除所述金属承载板，以露出所述导电连接结构，包括：
采用研磨工艺去除所述金属承载板，以分别露出所述导电连接结构和所述焊接金属层。
6.根据权利要求1至3任一项所述的方法，其特征在于，所述去除所述金属承载板，以露出所述导电连接结构，形成封装体之后，所述方法还包括：
在所述塑封层的外围形成屏蔽层，所述屏蔽层罩设于所述封装体。
7.根据权利要求1至3任一项所述的方法，其特征在于，所述去除所述金属承载板，以露出所述导电连接结构，形成封装体之后，所述方法还包括：
在所述导电连接结构背离所述基板的一侧形成信号输出层。
8.根据权利要求1至3任一项所述的方法，其特征在于，所述金属承载板的材料为金属铜。
9.根据权利要求1至3任一项所述的方法，其特征在于，所述导电连接结构为金属导电柱或者焊球。
10.一种双面塑封的封装结构，采用权利要求1至9任一项所述的封装方法进行封装形成。
CN202310662175.8A 2023-06-06 2023-06-06 双面塑封的封装方法及封装结构 Pending CN116646262A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310662175.8A CN116646262A (zh) 2023-06-06 2023-06-06 双面塑封的封装方法及封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310662175.8A CN116646262A (zh) 2023-06-06 2023-06-06 双面塑封的封装方法及封装结构

Publications (1)

Publication Number Publication Date
CN116646262A true CN116646262A (zh) 2023-08-25

Family

ID=87643235

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310662175.8A Pending CN116646262A (zh) 2023-06-06 2023-06-06 双面塑封的封装方法及封装结构

Country Status (1)

Country Link
CN (1) CN116646262A (zh)

Similar Documents

Publication Publication Date Title
US7508066B2 (en) Heat dissipating semiconductor package and fabrication method thereof
US7521285B2 (en) Method for fabricating chip-stacked semiconductor package
US8269320B2 (en) Integrated circuit package system for electromagnetic isolation and method for manufacturing thereof
US7615415B2 (en) Vertical stack type multi-chip package having improved grounding performance and lower semiconductor chip reliability
US20070273019A1 (en) Semiconductor package, chip carrier structure thereof, and method for fabricating the chip carrier
US8796561B1 (en) Fan out build up substrate stackable package and method
KR101022638B1 (ko) 멀티-다이 반도체 패키지
US8062933B2 (en) Method for fabricating heat dissipating package structure
US20090317947A1 (en) Semiconductor package with heat sink, stack package using the same and manufacturing method thereof
US20100178734A1 (en) Leadless Semiconductor Package with Electroplated Layer Embedded in Encapsulant and the Method for Manufacturing the Same
EP0690497A2 (en) Semiconductor device and method of forming
CN112234047B (zh) 分层电磁屏蔽封装结构和封装结构制作方法
KR20110020548A (ko) 반도체 패키지 및 그의 제조방법
US20030062628A1 (en) Multi-chip package having spacer that is inserted between chips and manufacturing method thereof
US20080237821A1 (en) Package structure and manufacturing method thereof
CN112018055B (zh) 电磁屏蔽散热封装结构及其制备方法
CN116646261A (zh) 双面塑封的系统级封装方法及封装结构
CN116646262A (zh) 双面塑封的封装方法及封装结构
CN106328620B (zh) 集成电路封装体及其制造方法
CN111554674B (zh) 具有电磁屏蔽功能的封装体和封装工艺
CN116646260A (zh) 双面塑封的系统级封装方法及封装结构
CN116646263A (zh) 芯片封装方法及封装结构
CN220041843U (zh) 双面塑封的封装结构
US20080251910A1 (en) Fabricating method of semiconductor package and heat-dissipating structure applicable thereto
CN221466579U (zh) 芯片封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20240623

Address after: 226017 No.99 Jiangda Road, Sutong science and Technology Industrial Park, Nantong City, Jiangsu Province

Applicant after: NANTONG TONGFU MICROELECTRONICS Co.,Ltd.

Country or region after: China

Address before: 226004 No. 288, Chongchuan Road, Nantong City, Jiangsu Province

Applicant before: TONGFU MICROELECTRONICS Co.,Ltd.

Country or region before: China

TA01 Transfer of patent application right