TW201707175A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201707175A
TW201707175A TW104139991A TW104139991A TW201707175A TW 201707175 A TW201707175 A TW 201707175A TW 104139991 A TW104139991 A TW 104139991A TW 104139991 A TW104139991 A TW 104139991A TW 201707175 A TW201707175 A TW 201707175A
Authority
TW
Taiwan
Prior art keywords
region
semiconductor wafer
peripheral portion
peripheral
semiconductor device
Prior art date
Application number
TW104139991A
Other languages
English (en)
Inventor
岡田史朗
Original Assignee
東芝股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝股份有限公司 filed Critical 東芝股份有限公司
Publication of TW201707175A publication Critical patent/TW201707175A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本發明之實施形態提供一種能夠抑制半導體晶片之位置偏移的半導體裝置。 實施形態之半導體裝置具備第1區域與第2區域，且於第2區域具備：安裝構件，其具有沿第1區域之外周之至少一部分而設置之複數個第1周邊部、及設置於複數個第1周邊部之至少一者與複數個第1周邊部之其他至少一者之間之複數個第2周邊部；隔壁層，其至少設置於第1周邊部上；及半導體晶片，其隔著焊料材而搭載於第1區域上；且複數個第2周邊部位於相對於半導體晶片而對稱之位置。

Description

半導體裝置 【相關申請案】
本申請案享有以日本專利申請案2015-52733號(申請日：2015年3月16日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之全部內容。
本發明之實施形態係關於一種半導體裝置。
作為將半導體晶片安裝於引線架等安裝構件上之晶片接合技術之一，眾所周知的是使用焊料膏來將半導體晶片與引線架接合之方法。
於使用焊料膏來將半導體晶片與引線架接合之情形時，相對於與半導體晶片之接合面垂直之軸而易於產生旋轉方向之半導體晶片之位置偏移(於將半導體晶片之接合面之一方向設為X方向，將半導體晶片之接合面內之與X方向正交之方向設為Y方向，且將與XY方向正交之方向設為Z方向之情形時之以Z方向為軸之旋轉方向之位置偏移)，從而難以提高半導體晶片之位置精度。
作為抑制半導體晶片之位置偏移之方法，例如眾所周知的是減少焊料膏之量、或於引線架之安裝面上設置溝槽而使多餘之焊料流入至溝槽中之方法。然而，於上述方法中，存在將引線架與半導體晶片接合之焊料材變薄之情形。
此外，作為抑制半導體晶片之位置偏移之方法，眾所周知的是 藉由雷射形成對引線架之潤濕性較安裝區域更低之區域來抑制焊料不必要之擴散之方法。然而，用於引線架之銅等材料對YAG(Yttrium Aluminum Garnet，釔鋁石榴石)雷射等高頻雷射之吸收率較低，此外，存在藉由焊料膏中所包含之助焊劑而還原之情形。由此，於上述方法中，存在無法充分抑制焊料不必要之擴散之情形。
本發明之實施形態提供能夠抑制半導體晶片之位置偏移之半導體裝置。
實施形態之半導體裝置包括第1區域與第2區域，於第2區域具備：安裝構件，其具有沿第1區域之外周之至少一部分而設置之複數個第1周邊部、及設置於複數個第1周邊部之至少一者與複數個第1周邊部之其他至少一者之間之複數個第2周邊部；隔壁層，其至少設置於第1周邊部上；及半導體晶片，其隔著焊料材而搭載於第1區域上；且複數個第2周邊部位於相對於半導體晶片而對稱之位置。
1‧‧‧安裝構件
1a‧‧‧晶片搭載部
1b‧‧‧引線部
1c‧‧‧懸引腳部
2‧‧‧半導體晶片
3‧‧‧隔壁層
3a‧‧‧隔壁層
3b‧‧‧隔壁層
4‧‧‧焊料材
5‧‧‧接合線
6‧‧‧樹脂層
10‧‧‧半導體裝置
11‧‧‧區域
12‧‧‧區域
12a‧‧‧周邊部
12b‧‧‧周邊部
12c‧‧‧周邊部
30‧‧‧單位層
30a‧‧‧單位層
30b‧‧‧單位層
121‧‧‧第1單位區域
122‧‧‧第2單位區域
123‧‧‧第3單位區域
圖1係表示半導體裝置之構造例之俯視模式圖。
圖2係表示半導體裝置之構造例之剖視模式圖。
圖3係表示半導體裝置之其他構造例之俯視模式圖。
圖4係表示半導體裝置之其他構造例之俯視模式圖。
圖5係表示半導體裝置之其他構造例之俯視模式圖。
圖6係表示半導體裝置之其他構造例之俯視模式圖。
圖7係表示半導體裝置之其他構造例之俯視模式圖。
圖8係表示半導體裝置之其他構造例之俯視模式圖。
圖9係表示半導體裝置之其他構造例之俯視模式圖。
以下，參照圖式對實施形態進行說明。另外，圖式為模式性之 圖，例如厚度與平面尺寸之關係、各層之厚度之比率等存在與現實情形不同之情形。此外，於各實施形態中，對實質上相同之構成要素附上相同符號並省略說明。
圖1及圖2係表示半導體裝置之構造例之圖，圖1為俯視模式圖，圖2為剖視模式圖。圖1及圖2所示之半導體裝置10具備安裝構件1、半導體晶片2、隔壁層3、焊料材4、接合線5及樹脂層6。另外，圖1中為方便起見而省略樹脂層6。
安裝構件1具有第1面(安裝構件1之上表面)、及相對於第1面為相反側之第2面(安裝構件1之下表面)。作為安裝構件1，例如能夠使用包含銅、銅合金、或42合金等鐵及鎳之合金等之引線架等金屬板。例如，藉由採用具有使用銅之第1面之引線架，能夠提高半導體裝置之散熱性。圖1中，第1面及第2面分別劃分成晶片搭載部1a、引線部1b、及懸引腳部1c之至少3個區域。
晶片搭載部1a為搭載半導體晶片2之區域。晶片搭載部1a之平面具有四邊形狀，但並不限定於此。晶片搭載部1a具有區域11、及包圍區域11之區域12。
區域11為晶片搭載區域(第1區域)，區域12為晶片搭載區域之周邊區域(第2區域)。區域12具有沿區域11之外周之至少一部分而設置之複數個周邊部(第1周邊部)12a、及設置於周邊部12a之至少一者與周邊部12a之其他至少一者之間之複數個周邊部(第2周邊部)12b。周邊部12a為能夠攔阻焊料材4之區域。周邊部12b為能夠使焊料材逃散之區域。
複數個周邊部12b較理想的是位於相對於半導體晶片2而對稱之位置。但是，不必處於完全點對稱、線對稱之關係，只要處於實質上對稱之位置即可。複數個周邊部12a具有沿區域11之外周以相互隔開之方式設置之複數個第1單位區域121。圖1所示之複數個周邊部12a包 含相對於半導體晶片2之一邊而各設置1個之4個第1單位區域121。此時，亦可將1個第1單位區域121視為1個周邊部12a。
此外，周邊部12b包含設置於複數個第1單位區域121之間之複數個第2單位區域122。圖1所示之周邊部12b包含相對於半導體晶片2之角部而各設置1個之4個第2單位區域122。周邊部12b與樹脂層6相接，或與焊料材4相接。
引線部1b係成為半導體裝置之引線之區域。引線部1b設置於晶片搭載部1a之周邊部。引線部1b與晶片搭載部1a隔開。圖1中，引線部1b於晶片搭載部1a之上下左右設置有複數個，但並不限定於此。
懸引腳部1c具有於製造時支持晶片搭載部1a之功能。圖1中，懸引腳部1c自晶片搭載部1a之角部向外側延伸，但並不限定於此。例如，亦能以自晶片搭載部1a之周緣之一邊向外側延伸之方式設置懸引腳部1c。另外，亦可於製造時去除懸引腳部1c之一部分。
半導體晶片2搭載於第1面上。圖1中，半導體晶片2搭載於區域11上。圖1中，半導體晶片2之平面具有四邊形狀，但並不限定於此。
隔壁層3設置於第1面上。圖1中，隔壁層3至少與周邊部12a相接而設置。隔壁層3具有設置於複數個第1單位區域121上之複數個單位層30。半導體晶片2與隔壁層3之間隔可設為例如0.05mm以上且0.4mm以下。
隔壁層3之厚度較佳為厚於焊料材4之厚度。由此，能夠抑制焊料材4超過隔壁層3而流出。作為隔壁層3，可使用例如油墨或阻焊劑等熱固化樹脂、或紫外線固化樹脂等。例如，作為隔壁層3，能夠使用聚醯亞胺樹脂或環氧樹脂等。此外，隔壁層3亦可具有排斥焊料之功能。例如，可藉由進行隔壁層3之表面加工而對隔壁層3賦予排斥焊料之功能。
隔壁層3係於藉由焊料材4將安裝構件1與半導體晶片2接合之前 形成。例如，亦可藉由使用印寫、壓印、或噴墨等方法形成塗佈層，並利用熱或紫外線使塗佈層固化而形成隔壁層3。
焊料材4將安裝構件1與半導體晶片2接合。圖1中，焊料材4設置於區域11與半導體晶片2之間，並固著於區域11及半導體晶片2。即，半導體晶片2隔著焊料材4而搭載於區域11上。作為焊料材4，例如能夠使用錫-銀系、錫-銀-銅系之無鉛焊料等。
焊料材4亦可於半導體晶片2之周圍擴散。圖1中，焊料材4與隔壁層3相接，但未必限定於此。此外，焊料材4亦可與周邊部12b相接。焊料材4係藉由例如於隔壁層3之形成步驟之後，利用點膠機等塗佈焊料膏，並於載置半導體晶片2之後將焊料膏熔融而形成。
接合線5將安裝構件1與半導體晶片2電性連接。於圖1及圖2中，接合線5之一端接合於引線部1b，且另一端接合於半導體晶片2之連接墊。接合線5係例如於利用焊料材4將安裝構件1與半導體晶片2接合之後形成。
樹脂層6以密封半導體晶片2之方式設置於第1面及第2面。圖1中，樹脂層6以覆蓋半導體晶片2、隔壁層3、焊料材4及接合線5之方式設置於安裝構件1之第1面及第2面。此時，引線部1b之一部分自樹脂層6露出。樹脂層6係於接合線5之形成步驟之後形成。亦可例如以密封半導體晶片2之方式於第1面形成第1樹脂層，且於第2面形成第2樹脂層，藉此形成樹脂層6。
樹脂層6至少包含SiO2等無機填充材。例如，可使用無機填充材與環氧樹脂等有機樹脂之混合物而構成樹脂層6。無機填充材之含量較佳為全體之80%以上且95%以下。此種樹脂層6與安裝構件1之密接性較高，故而較佳。
於本實施形態之半導體裝置中，藉由沿半導體晶片之外周於安裝構件上設置隔壁層而抑制焊料不必要之擴散，因此能夠一面相對於 與半導體晶片之接合面垂直之軸抑制旋轉方向之半導體晶片之位置偏移(於將半導體晶片之接合面之一方向設為X方向，將半導體晶片之接合面內之與X方向正交之方向設為Y方向，且將與XY方向正交之方向設為Z方向之情形時之以Z方向為軸之旋轉方向之位置偏移)，一面將安裝構件與半導體晶片之間之焊料材之厚度控制為固定值以上之值。
於安裝構件1上形成隔壁層3之後，將半導體晶片2隔著焊料膏而載置於安裝構件1上，並進行熱處理而使安裝構件1與半導體晶片2接合。此時，焊料膏中之助焊劑偏向於半導體晶片側，半導體晶片2易於偏移。針對此，藉由設置隔壁層3而使得焊料膏自區域11流動至區域12為止，由隔壁層3攔阻焊料。由此，控制焊料膏之流量或流速。因此，抑制焊料不必要之擴散。
此外，藉由設置周邊部12b而能夠於熔融時使一部分焊料膏逃散。由此，於將焊料熔融時，即便於焊料中之助焊劑突然沸騰之情形時，亦能夠抑制由焊料之偏向所致產生焊料球。當上述焊料球附著於其他電路等上時，有時會產生連接不良或誤動作等。
進而，藉由設置隔壁層而抑制焊料之擴散之方法與藉由利用雷射對安裝構件表面之一部分進行加工來抑制焊料之擴散之方法相比，能夠使用之安裝構件之種類更多。
例如，具有露出銅之表面之引線架如上上述般對YAG雷射等高頻雷射之吸收率較低，且存在藉由焊料膏中所包含之助焊劑而還原之情形，因此不適合藉由利用上述雷射對安裝構件表面之一部分進行加工來抑制焊料之擴散之方法。相對於此，於藉由設置隔壁層而抑制焊料之擴散之方法中，即便於將具有露出銅之表面之引線架用作安裝構件1之情形時，亦能夠充分獲得抑制焊料不必要之擴散之效果。
隔壁層3之形狀不限定於圖1及圖2所示之形狀。圖3至圖9係表示半導體裝置10之一部分之其他構造例之俯視模式圖。另外，於圖3至 圖9中，為方便起見而未圖示引線部1b、懸引腳部1c及接合線5。
圖3中，複數個周邊部12a包含相對於半導體晶片2之角部而各設置1處之4處之第1單位區域121。周邊部12b包含設置於4處之第1單位區域121之間之4處之第2單位區域122。隔壁層3具有設置於4處之第1單位區域121上、且包含L字狀之平面形狀之4個單位層30。
圖4中，複數個周邊部12a包含相對於半導體晶片2之一邊及角部而各設置1處之8處之第1單位區域121。周邊部12b包含設置於8處之第1單位區域121之間之8處之第2單位區域122。隔壁層3具有設置於8處之第1單位區域121上、且包含長方形狀之平面形狀之4個單位層30、及包含L字狀之平面形狀之4個單位層30。
圖5中，複數個周邊部12a包含相對於半導體晶片2之一邊而各設置2處之8處之第1單位區域121。周邊部12b包含設置於8處之第1單位區域121之間之8處之第2單位區域122。隔壁層3具有設置於8處之第1單位區域121上、且包含長方形狀之平面形狀之8個單位層30。
圖6中，複數個周邊部12a包含相對於半導體晶片2之一邊而各設置4處之16處之第1單位區域121。周邊部12b包含設置於16處之第1單位區域121之間之16處之第2單位區域122。隔壁層3具有設置於16處之第1單位區域121上、且包含圓形之平面形狀之16個單位層30。
如圖3至圖6所示，能夠藉由增大周邊部12b之面積而使焊料材4容易逃散，且能夠藉由增大隔壁層3之比例而容易攔阻焊料材4。
圖7中，區域12更具有至少沿周邊部12b之外周而設置之複數個周邊部12c(第3周邊部)。複數個周邊部12a包含相對於半導體晶片2之角部而各設置1處之4處之第1單位區域121。周邊部12b包含設置於4處之第1單位區域121之間之4處之第2單位區域122。複數個周邊部12c包含相對於半導體晶片2之一邊而各設置1處之4處之第3單位區域123。此時，亦可將1個第3單位區域123視為1個周邊部12c。隔壁層3具備： 隔壁層3a，其具有設置於4處之第1單位區域121上、且包含L字狀之平面形狀之4個單位層30a；及隔壁層3b，其具有設置於4處之第3單位區域123上、且包含長方形狀之平面形狀之4個單位層30b。隔壁層3b(圖7中各個單位層30b)沿周邊部12b(圖7中各個單位區域122)之外周延伸。
圖8中，區域12更具有包圍區域11、周邊部12a及周邊部12b之周邊部12c。複數個周邊部12a包含相對於半導體晶片2之角部而各設置1處之4處之第1單位區域121。周邊部12b包含設置於4處之第1單位區域121之間之4處之第2單位區域122。隔壁層3具備：隔壁層3a，其具有設置於4處之第1單位區域121上、且包含L字狀之平面形狀之4個單位層30；及隔壁層3b，其以包圍半導體晶片2之方式設置於周邊部12c上，且包含環狀之平面形狀。隔壁層3b與隔壁層3a隔開。
如圖7及圖8所示，藉由亦於周邊部12c上設置隔壁層3b，即便於焊料材4經由周邊部12b向外側流動之情形時，亦能夠抑制焊料不必要之擴散。
圖9中，周邊部12a以包圍區域11之方式延伸。換言之，複數個周邊部12a以包圍區域11之方式連續延伸。隔壁層3具有環狀之平面形狀，且具有內壁，該內壁以包圍區域11之方式延伸，且包含沿延伸方向以相互隔開之方式設置之複數個凸部。凸部之形狀並未特別限定。周邊部12b具有位於複數個凸部之間之間隙之複數個第2單位區域122。即，周邊部12b重疊於複數個凸部之間之區域。藉由於內壁設置凸部，能夠進一步提高半導體晶片2之位置精度。
另外，各實施形態係作為示例而提出者，並未意圖限定發明之範圍。該等新穎之實施形態能以其他各種形態實施，且能夠於不脫離發明之主旨之範圍進行各種省略、替換、變更。該等實施形態及其變化皆含於發明之範圍及主旨內，並且含於申請專利範圍中所記載之發 明及其均等之範圍內。
1‧‧‧安裝構件
1a‧‧‧晶片搭載部
1b‧‧‧引線部
1c‧‧‧懸引腳部
2‧‧‧半導體晶片
3‧‧‧隔壁層
4‧‧‧焊料材
5‧‧‧接合線
11‧‧‧區域
12‧‧‧區域
12a‧‧‧周邊部
12b‧‧‧周邊部
30‧‧‧單位層
121‧‧‧第1單位區域
122‧‧‧第2單位區域

Claims (4)

  1. 一種半導體裝置，其具備第1區域與第2區域，且於上述第2區域具有：安裝構件，其具有沿上述第1區域之外周之至少一部分而設置之複數個第1周邊部、及設置於上述複數個第1周邊部之至少一者與上述複數個第1周邊部之其他至少一者之間之複數個第2周邊部；隔壁層，其至少設置於上述第1周邊部上；及半導體晶片，其隔著焊料材而搭載於上述第1區域上；且上述複數個第2周邊部位於相對於上述半導體晶片而對稱之位置。
  2. 如請求項1之半導體裝置，其中上述第2區域更具有至少沿上述第2周邊部之外周而設置之第3周邊部，且上述隔壁層亦設置於上述第3周邊部上。
  3. 如請求項1之半導體裝置，其中上述第1周邊部以包圍上述第1區域之方式延伸，且上述隔壁層具有以包圍上述第1區域之方式延伸、且包含沿延伸方向以相互隔開之方式設置之複數個凸部之內壁，上述第2周邊部重疊於上述複數個凸部之間。
  4. 如請求項1至3中任一項之半導體裝置，其中上述安裝構件具有露出銅之面，且上述隔壁層與上述面相接。
TW104139991A 2015-03-16 2015-11-30 半導體裝置 TW201707175A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015052733A JP2016174053A (ja) 2015-03-16 2015-03-16 半導体装置

Publications (1)

Publication Number Publication Date
TW201707175A true TW201707175A (zh) 2017-02-16

Family

ID=56925054

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104139991A TW201707175A (zh) 2015-03-16 2015-11-30 半導體裝置

Country Status (4)

Country Link
US (1) US20160276249A1 (zh)
JP (1) JP2016174053A (zh)
CN (1) CN105990300A (zh)
TW (1) TW201707175A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113241325A (zh) 2020-01-23 2021-08-10 富士电机株式会社 电子装置以及电子装置的制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04142042A (ja) * 1990-10-02 1992-05-15 Nec Yamagata Ltd 半導体装置の製造方法
TW472951U (en) * 2000-10-16 2002-01-11 Siliconix Taiwan Ltd Leadframe chip with trench
JP2008235859A (ja) * 2007-02-20 2008-10-02 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP2011222823A (ja) * 2010-04-12 2011-11-04 Toyota Motor Corp 回路装置およびその製造方法
CN103715100B (zh) * 2012-10-07 2018-02-02 英特赛尔美国有限公司 引线框架上的焊料阻流塞

Also Published As

Publication number Publication date
JP2016174053A (ja) 2016-09-29
US20160276249A1 (en) 2016-09-22
CN105990300A (zh) 2016-10-05

Similar Documents

Publication Publication Date Title
US9466784B2 (en) Semiconductor device having multiple magnetic shield members
US9490221B2 (en) Semiconductor device having multiple magnetic shield members
JP2008252026A (ja) 半導体装置
JP5967629B2 (ja) 回路モジュール及びその製造方法
TW201642422A (zh) 覆晶封裝結構與晶片
TW201511214A (zh) 半導體裝置
JP5641449B2 (ja) はんだ実装基板及びその製造方法、並びに半導体装置
JP2006344898A (ja) 半導体装置及びその製造方法
US20140191382A1 (en) Circuit substrate, method of manufacturing circuit substrate, and electronic component
US20140183744A1 (en) Package substrate with bondable traces having different lead finishes
JP2015144216A (ja) 半導体装置及びその製造方法
KR20200108889A (ko) 반도체 장치, 및 반도체 장치의 제조 방법
JP2022003688A (ja) 半導体装置の製造方法
TW201707175A (zh) 半導體裝置
JP2009188275A (ja) 半導体チップ、半導体装置、半導体装置の製造方法、および液晶モジュール
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
JP2018163962A5 (zh)
JP2005252074A (ja) 半導体装置及び電子装置
JP5062376B1 (ja) 電子部品実装基板の製造方法
JP2013069988A (ja) 半導体装置とその製造方法
US9595488B2 (en) Semiconductor device
JP2019110204A (ja) 半導体発光装置、汎用実装基板、および、それを用いた半導体発光装置の製造方法
JP6420551B2 (ja) リードフレームおよび半導体装置の製造方法
JP2013069999A (ja) 半導体装置とその製造方法
JP7248849B1 (ja) 半導体パッケージおよび高周波モジュール