JP2011222823A - 回路装置およびその製造方法 - Google Patents
回路装置およびその製造方法 Download PDFInfo
- Publication number
- JP2011222823A JP2011222823A JP2010091500A JP2010091500A JP2011222823A JP 2011222823 A JP2011222823 A JP 2011222823A JP 2010091500 A JP2010091500 A JP 2010091500A JP 2010091500 A JP2010091500 A JP 2010091500A JP 2011222823 A JP2011222823 A JP 2011222823A
- Authority
- JP
- Japan
- Prior art keywords
- die
- solder
- circuit device
- bond solder
- die bond
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/26175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】後工程でのリフロー処理においてダイボンドはんだ20が溶融したときに、溶融したダイボンドはんだ20がダイパッド12とダイ11の間から流失するのを阻止し、ダイ11とダイパッド12との間にボイドが形成されるのを回避して、高い接合安定性を備えた回路装置を得る。
【解決手段】ダイパッド12に載置するダイ11の周囲を囲むようにしてダム材2を形成する。ダム材2で囲われた内側領域内の全面を満たすようにダイボンドはんだ20を充填する。それにより、リフロー工程で、ダイボンドはんだ20が溶融しても溶融したダイボンドはんだ20はダム材2で囲われた内側領域内に留まっていることができ、流失することはない。それにより、ダイ11とダイパッド12との間にボイドが形成されるのは回避される。
【選択図】図1
【解決手段】ダイパッド12に載置するダイ11の周囲を囲むようにしてダム材2を形成する。ダム材2で囲われた内側領域内の全面を満たすようにダイボンドはんだ20を充填する。それにより、リフロー工程で、ダイボンドはんだ20が溶融しても溶融したダイボンドはんだ20はダム材2で囲われた内側領域内に留まっていることができ、流失することはない。それにより、ダイ11とダイパッド12との間にボイドが形成されるのは回避される。
【選択図】図1
Description
本発明は、ダイパッドにはんだを用いてダイを固着した構成を持つ回路装置とその製造方法に関する。
図2に示すように、ダイ11と呼ばれる半導体素子を、ダイパッド12を備えたリードフレーム13に搭載した半導体装置10はよく知られている。ダイ(半導体素子)11はボンディングワイヤ14を介してリードフレーム13のインナーリード15に接続され、インナーリード15部を含む全体がパッケージ樹脂16により封止される。そして、インナーリード15に接続するアウターリード17が、パッケージ樹脂16で封止された半導体装置10の外に延出している。
ダイパッド12の上にダイ11を固定するのに、ダイボンドはんだ20が用いられる。そして、用いるダイボンドはんだ20には、半導体装置10を基板に実装するときなどに行う、後工程としてのリフロー処理の温度では溶融しないこと、すなわちリフロー時の温度よりも融点が高いことが求められる。さらに、一般的に銅あるいは銅合金が主流であるダイパッド12とシリコンが主流であるダイ11とは線膨張係数が異なっており、半導体装置10を実装した製品が晒される温度環境において両者間に線膨張差が生じるのを回避することができないので、両者間に剥離が生じないように、その線膨張差を吸収できるだけの柔軟性(伸び性)を備えることが求められる。
上記の2つの要請に応えることのできるダイボンドはんだとして、現在、鉛を含んだはんだが用いられている。一方、環境負荷を軽減する観点から、鉛フリー化が多くの技術分野で要請されるようになってきており、はんだの分野においても、鉛フリーはんだ(例えば、SnSb系など)の使用が求められるようになっている。
しかし、現在提案されている鉛フリーはんだは、鉛を含むはんだと同程度に融点は高いが、比較して伸びが足りないもの、あるいは、鉛を含むはんだと同程度に高い伸び性を有しているが、比較して融点が低いもの、であり、ダイボンドはんだに求められる上記の2つの要請に十分に応えうるものではない。
一方において、ダイパッド上に塗布されたダイボンドはんだの上にダイを載置し、ダイボンドはんだをリフローさせることで、ダイパッドとダイボンドはんだとダイとを一体化するようにした半導体装置において、リフローしたはんだがダイパッド上から流出して、ダイパッドと他の電極とがショートしてしまうのを回避する目的で、ダイパッドのダイを載置する第1のメッキ膜の周囲に離間して、ダイボンドはんだの流出防止用の第2のメッキ膜を設け、第1のメッキ膜からオーバーフローしたダイボンドはんだを両メッキ間のスペースで流出防止するようにした回路装置が特許文献1に記載されている。
本発明者は、鉛フリーはんだ、特に、鉛を含むはんだと同程度に高い伸び性を有しているが比較して融点が低い鉛フリーはんだを、ダイボンドはんだとして用いてダイパッド上にダイを固定したものについて、後工程でのリフロー処理においてダイボンドはんだが溶融したときに、ダイとダイボンドはんだとダイパッドとの間に生じる現象について多くの実験を行うことにより、溶融したダイボンドはんだが、ダイパッドとダイの間から一部流失してしまうことが起こることを知見した。この場合、リフロー炉を出て温度が下がった後で、ダイとダイパッドとの間にボイドが生じることとなり、接合信頼性が失われてしまうので、上記の流失は解決すべき課題であることを認識した。
特許文献1に記載のように、ダイボンドはんだの流出防止用の第2のメッキ膜を設け、第1のメッキ膜からオーバーフローしたダイボンドはんだを両メッキ間のスペースで流出防止するようにした手段は、他の電極とのショートを回避するには有効であるが、溶融したダイボンドはんだが、ダイパッドとダイの間から流失するのを阻止することはできないので、上記の課題を解決する手段には用いることができない。
本発明は、上記のような事情に鑑みてなされたものであり、鉛を含むはんだと同程度に高い伸び性を有しているが、比較して融点が低い鉛フリーはんだをダイボンドはんだとして用いて、ダイパッド上にダイを固定した場合であっても、後工程でのリフロー処理においてダイボンドはんだが溶融したときに、溶融したダイボンドはんだがダイパッドとダイの間から流失するのを阻止できるようにし、それにより、ダイとダイパッドとの間にボイドが形成されるのを回避して、高い接合安定性を備えることができるようにした回路装置を提供することを課題とする。また、そのような回路装置の製造方法を提供することを課題とする。
本発明による回路装置は、ダイパッドに載置するダイの周囲を囲むダム材と、前記ダム材で囲われた内側領域内の全面を満たすように充填されたダイボンドはんだと、前記ダイボンドはんだの上に固定されたダイとを少なくとも備え、ダイボンドはんだが溶融しても溶融したダイボンドはんだは前記ダム材で囲われた内側領域内に留まっていることができることを特徴とする回路装置である。
上記の回路装置では、製造過程でのリフロー時にダイボンドはんだが溶融しても、溶融した状態でダム材で囲われた内側領域内に留まっており、ダイ下面から流失するような挙動はこらない。そのために、ダイ下面にボイドが形成されることはなく、高い接合安定性を持つ回路装置が得られる。そのために、融点は低いが、従来の鉛を含むはんだと同程度に高い伸び性を有してはんだをダイボンドはんだとして用いることが可能であり、回路装置を実装した製品が冷熱サイクルを繰り返す環境に晒されても、ダイボンドはんだが緩衝材として機能することで、ダイパッドとダイとの間に剥離が生じるのも回避できる。
一態様において、本発明による回路装置は、溶融していない状態でダイボンドはんだの上面位置はダイの側面位置の達していることを特徴とする。この態様では、ダイボンドはんだによるダイの固定が一層安定する。
一態様において、本発明による回路装置は、ダイボンドはんだが鉛フリーはんだであることを特徴とする。この態様では、鉛を使用しないという環境的課題に一層適切に対処することができる。
一態様において、本発明による回路装置は、ダム材がダイパッドと同等の熱膨張係数を持つ材料であることを特徴とする。この態様では、リフロー時の高温環境および回路装置を実装した製品が冷熱サイクルを繰り返す環境において、ダム材とダイパッドとの間で剥離が生じるのを確実に阻止することができる。
一態様において、本発明による回路装置は、ダム材が銅合金であることを特徴とする。一般に、ダイパッドには銅合金が用いられており、ダム材にも銅合金を用いることで、両者の熱膨張係数を同じにすることができ、リフロー時の高温環境および回路装置を実装した製品が冷熱サイクルを繰り返す環境において、ダム材とダイパッドとの間で剥離が生じるのを確実にさらに阻止することができる。
本発明による回路装置の製造方法は、ダイパッドに載置するダイの周囲を囲むダム材をダイパッドに形成する工程、前記ダム材で囲われた内側領域内の全面を満たすようにダイボンドはんだを充填する工程、前記充填したダイボンドはんだの上にダイと配置して固定する工程、とを少なくとも有することを特徴とする。
一態様において、本発明による回路装置の製造方法は、ダイボンドはんだを満たす量を、ダイボンドはんだが固定した後の状態で、ダイパッドからダイまでの高さ以上、ダム材の高さ以下の量とすることを特徴とする。
一態様において、本発明による回路装置の製造方法は、ダイボンドはんだとして鉛フリーはんだを用いることを特徴とする。
一態様において、本発明による回路装置の製造方法は、ダイパッドのプレス加工またはダイパッドへの別部材の貼り付けによってダム材をダイパッドに形成することを特徴とする。
本発明によれば、ダイボンドはんだとして、例えば鉛を含むはんだと同程度に高い伸び性を有しているが比較して融点が低い鉛フリーはんだを用いながら、リフロー時にダイボンドはんだの溶融が生じても、ダイとダイパッドとの間にダイボンドはんだの流失に起因するボイドの発生がなく、それにより、ダイとダイパッドの間での高い接合安定性を備えた回路装置が得られる。また、高い伸び性を備えたダイボンドはんだを用いることで、回路装置を実装した製品が冷熱サイクルを繰り返す環境に晒されても、ダイボンドはんだが緩衝材として機能することで、ダイパッドとダイとの間に剥離が生じるのを回避できる回路装置が得られる。
図1を参照して、本発明による回路装置の一実施の形態をその製造プロセスとともに説明する。なお、本発明による回路装置1は、ダイパッド12に載置するダイ11の周囲を囲むダム材2が、ダイパッド12に形成されている点を除き、他の構成は、図2に基づき説明した回路装置10と同じであってよい。したがって、図2に示した回路装置10の部材と同じ部材には、図1において同じ符号を付すことで、詳細な説明は省略する。
回路装置1の製造に当たり、銅合金のような高い導電性を備えた金属板から、ダイパッド12を備えたリードフレーム13を、打ち抜き加工などによって形成する。つぎに、好ましくはダイパッド12と同じ線膨張係数を持つ材料を用いて、ダイ11が載置される領域の周囲に、ダム材2を形成する。材料は、ダイパッド12すなわちリードフレーム13を形成する材料と同じであってもよく、異なっていてもよい。同じ材料でダム材2を形成する場合には、打ち抜き加工と同時に行う押し出し加工によって、ダイパッド12と一体成形してもよい。別の部材を用いる場合には、ろう付けまたは接着剤のように接合材を用いてダイパッド12上の所定位置に貼り付けてダム材2を形成する。いずれの場合にも、接合材は、後のリフロー工程での熱に耐えることは必須であり、ダイ11とダイパッド12に腐食等の有害な変質を与えないことが望ましい。さらに、ダイパッド12と同程度の線膨張係数を有することが望ましい。そのような接合剤の具体例として、銅ろう付けを挙げることができる。
ダム材2の高さは、ダイ11を安定的に固定できる量のダイボンドはんだ20をダム材2で囲われた内側領域内の全面に収容できる高さがあればよく、ダイ11の大きさや高さを考慮して、実験的に定めればよい。
用いるダイボンドはんだ20に特に制限はないが、環境負荷を低減するために鉛フリーはんだであることが好ましい。また、ダイ11とダイパッド12との線膨張差による応力を吸収するために、従来の鉛はんだ並みの伸びを持つはんだであることが好ましい。
また、用いるダイボンドはんだ20は、可能な限り融点が高いことが望ましいが、ダム材2を形成したことにより、溶融温度が後のリフロー処理時の温度以下の材料であっても差し支えない。さらに、溶融時の粘度が高い方が、溶融したときにダイ11の姿勢を不安定化させないことから、望ましい。ダイボンドはんだ20の好ましい例として、SnSb系鉛フリーはんだ、SnZn系鉛フリーはんだ、BiAg系鉛フリーはんだ、などを挙げることができる。
次に、充填したダイボンドはんだ20の上に、従来と同等品であるダイ11をダイボンドはんだ20にてダイパッド12上に固定する。以下、従来の回路装置10の場合と同じように、ボンディングワイヤ14の配線、パッケージ樹脂16による被覆などの処理を行い、本発明による回路装置1とされる。
なお、本発明による回路装置1において、図1に示すように、溶融していない状態でダイボンドはんだ20の上面位置がダイ11の側面位置に達して態様は、ダイ11の固定を安定化する観点から好ましい。しかし、ダイボンドはんだ20の表面に単に乗っている態様でも構わない。また、ダム材2で囲われた内側領域内にダイボンドはんだ20を満たす量は、ダイボンドはんだ20がダイ11を固定した後の状態で、ダイパッド12からダイ11の下面までの高さ以上であり、ダム材2の高さ以下の量とすることが望ましい。
上記の本発明による回路装置10では、その製造過程でのリフロー処理において、ダイボンドはんだ20がその融点を超えた温度環境に晒される場合が生じても、溶融したダイボンドはんだ20はダム材2で囲われた内側領域内にそのまま留まっており、ダム材2の外には流失しない。ダイ11も溶融したダイボンドはんだ20の上にそのまま留まっており、移動することもない。そのために、リフロー後の冷却でダイボンドはんだ20が再凝固すると、ダイ11とダイパッド12はダイボンドはんだ20によりしっかりと固定される。そのときに、ダイ11の裏面にダイボンドはんだ20の流失に伴うボイドが形成されることはない。
また、ダイボンドはんだ20として、従来の鉛はんだ並みの例えば40%程度以上の伸びを持つはんだを用いる場合には、回路装置10を実装した製品が冷熱サイクルを繰り返す環境に晒されても、ダイボンドはんだ20ダイ11とダイパッド12との線膨張差による応力を吸収するために、両者間に剥離が生じることはなく、高い品質精度の回路装置1が得られる。
1…本発明による回路装置、
2…ダイパッドに載置するダイの周囲を囲むダム材、
11…ダイ(半導体素子)
12…ダイパッド、
13…リードフレーム、
14…ボンディングワイヤ、
15…インナーリード、
16…パッケージ樹脂、
17…アウターリード、
20…ダイボンドはんだ。
2…ダイパッドに載置するダイの周囲を囲むダム材、
11…ダイ(半導体素子)
12…ダイパッド、
13…リードフレーム、
14…ボンディングワイヤ、
15…インナーリード、
16…パッケージ樹脂、
17…アウターリード、
20…ダイボンドはんだ。
Claims (9)
- ダイパッドに載置するダイの周囲を囲むダム材と、前記ダム材で囲われた内側領域内の全面を満たすように充填されたダイボンドはんだと、前記ダイボンドはんだの上に固定されたダイとを少なくとも備え、ダイボンドはんだが溶融しても溶融したダイボンドはんだは前記ダム材で囲われた内側領域内に留まっていることができることを特徴とする回路装置。
- 溶融していない状態でダイボンドはんだの上面位置はダイの側面位置に達していることを特徴とする請求項1に記載の回路装置。
- ダイボンドはんだが鉛フリーはんだであることを特徴とする請求項1または2に記載の回路装置。
- ダム材がダイパッドと同等の熱膨張係数を持つ材料であることを特徴とする請求項1ないし3のいずれか一項に記載の回路装置。
- ダム材が銅合金であることを特徴とする請求項4に記載の回路装置。
- ダイパッドに載置するダイの周囲を囲むダム材をダイパッドに形成する工程、前記ダム材で囲われた内側領域内の全面を満たすようにダイボンドはんだを充填する工程、前記充填したダイボンドはんだの上にダイと配置して固定する工程、とを少なくとも有することを特徴とする回路装置の製造方法。
- ダイボンドはんだを満たす量を、ダイボンドはんだが固定した後の状態で、ダイパッドからダイまでの高さ以上、ダム材の高さ以下の量とすることを特徴とする請求項6に記載の回路装置の製造方法。
- ダイボンドはんだとして鉛フリーはんだを用いることを特徴とする請求項6または7に記載の回路装置の製造方法。
- ダイパッドのプレス加工またはダイパッドへの別部材の貼り付けによってダム材をダイパッドに形成することを特徴とする請求項6ないし8のいずれか一項に記載の回路装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010091500A JP2011222823A (ja) | 2010-04-12 | 2010-04-12 | 回路装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010091500A JP2011222823A (ja) | 2010-04-12 | 2010-04-12 | 回路装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011222823A true JP2011222823A (ja) | 2011-11-04 |
Family
ID=45039394
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010091500A Pending JP2011222823A (ja) | 2010-04-12 | 2010-04-12 | 回路装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011222823A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015144228A (ja) * | 2013-12-24 | 2015-08-06 | アイシン精機株式会社 | 半導体装置 |
CN105990300A (zh) * | 2015-03-16 | 2016-10-05 | 株式会社东芝 | 半导体装置 |
CN109003909A (zh) * | 2017-06-07 | 2018-12-14 | 三菱电机株式会社 | 半导体装置的制造方法 |
-
2010
- 2010-04-12 JP JP2010091500A patent/JP2011222823A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015144228A (ja) * | 2013-12-24 | 2015-08-06 | アイシン精機株式会社 | 半導体装置 |
CN105990300A (zh) * | 2015-03-16 | 2016-10-05 | 株式会社东芝 | 半导体装置 |
CN109003909A (zh) * | 2017-06-07 | 2018-12-14 | 三菱电机株式会社 | 半导体装置的制造方法 |
JP2018207002A (ja) * | 2017-06-07 | 2018-12-27 | 三菱電機株式会社 | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1312748C (zh) | 制造半导体集成电路器件的方法 | |
US8441123B1 (en) | Semiconductor device with metal dam and fabricating method | |
US20080224282A1 (en) | Semiconductor device and method of manufacturing the same | |
TWI273140B (en) | Phase change lead-free super plastic solders | |
JP2010123686A (ja) | 半導体装置およびその製造方法 | |
US9991220B2 (en) | Semiconductor device | |
JP5578326B2 (ja) | リード部品及びその製造方法、並びに半導体パッケージ | |
JP2013058606A (ja) | 半導体装置の製造方法 | |
JP2021111765A (ja) | 半導体装置 | |
JP2007059485A (ja) | 半導体装置、基板及び半導体装置の製造方法 | |
JP2011222823A (ja) | 回路装置およびその製造方法 | |
JP2005340268A (ja) | トランジスタパッケージ | |
JP2014078646A (ja) | パワーモジュールとその製造方法 | |
JP4703492B2 (ja) | 鉛フリーはんだ材料 | |
JP2020518461A (ja) | はんだ材及びダイアタッチメント方法 | |
KR100343150B1 (ko) | 금속터미널을구비하는전력반도체모쥴,전력반도체모쥴의금속터미널제조방법및전력반도체모쥴의제조방법 | |
CN111433910B (zh) | 半导体装置以及半导体装置的制造方法 | |
JP6529632B1 (ja) | はんだ合金、ソルダペースト、成形はんだ、及びはんだ合金を用いた半導体装置 | |
JP2005286274A (ja) | はんだ付け方法 | |
JP6381489B2 (ja) | 半導体装置の製造方法 | |
WO2011030517A1 (ja) | 接続材料、半導体装置及びその製造方法 | |
JP5723523B2 (ja) | 接続材料、接続材料の製造方法、半導体装置、半導体装置の製造方法、パワーモジュール | |
JP5738523B2 (ja) | 接続材料、接続方法及び半導体装置の製造方法 | |
JP2011151109A (ja) | 半導体装置およびその製造方法 | |
JP2006073554A (ja) | 回路装置およびその製造方法 |