TW201707160A - 包含平面堆疊半導體晶片的半導體封裝 - Google Patents

包含平面堆疊半導體晶片的半導體封裝 Download PDF

Info

Publication number
TW201707160A
TW201707160A TW105100781A TW105100781A TW201707160A TW 201707160 A TW201707160 A TW 201707160A TW 105100781 A TW105100781 A TW 105100781A TW 105100781 A TW105100781 A TW 105100781A TW 201707160 A TW201707160 A TW 201707160A
Authority
TW
Taiwan
Prior art keywords
bonding
substrate
fingers
region
semiconductor wafer
Prior art date
Application number
TW105100781A
Other languages
English (en)
Other versions
TWI670806B (zh
Inventor
崔炯柱
李其勇
金宗鉉
任亨旻
Original Assignee
愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 愛思開海力士有限公司 filed Critical 愛思開海力士有限公司
Publication of TW201707160A publication Critical patent/TW201707160A/zh
Application granted granted Critical
Publication of TWI670806B publication Critical patent/TWI670806B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本案可提供一種半導體封裝。一種半導體封裝可包括基板。該半導體封裝可包括彼此相鄰地設置在基板的第一表面上方的第一半導體晶片和第二半導體晶片。該半導體封裝可包括將第一半導體晶片和基板電耦接的第一接合線。該半導體封裝可包括插置在第二半導體晶片與基板之間的絕緣黏合劑。第一接合線可被設置為穿過絕緣黏合劑並且將第一半導體晶片和基板電耦接。

Description

包含平面堆疊半導體晶片的半導體封裝 【相關申請案的交叉參考】
本申請基於35 U.S.C.§ 119(a)要求2015年8月3日提交於韓國智慧財產權局的韓國專利申請No.10-2015-0109314的優先權，其整體內容以引用方式併入本文。
各種實施例總體上涉及半導體封裝，更具體地講，涉及一種按照兩個或更多個半導體晶片以平面方式層疊的方式配置的半導體封裝。
隨著電子產品逐漸小型化和高度功能化，需要具有更高容量的半導體晶片以滿足期望的功能。因此，有必要在尺寸較小的電子產品上安裝數量增加的半導體晶片。製造具有高容量的半導體晶片或者在有限空間內安裝數量增加的半導體封裝的技術有其局限性。因此，近來的技術發展趨勢指向在一個封裝中嵌入數量增加的半導體晶片。
因此，結果是正在開發半導體封裝以在維持半導體封裝的總體尺寸的同時嘗試提供具有高容量和多個功能的一個或更多個半導體晶片。
在實施例中，一種半導體封裝可包括基板。該半導體封裝可包括彼此相鄰地設置在基板的第一表面上方的第一半導體晶片和第二半導體晶片。該半導體封裝可包括將第一半導體晶片和基板電耦接的第一接合線。該半導體封裝可包括插置在第二半導體晶片和基板之間的絕緣黏合劑。第一接合線可被設置為穿過絕緣黏合劑。
在實施例中，一種半導體封裝可包括基板、第一半導體晶片、第二半導體晶片、絕緣黏合劑和多條第一接合線。所述基板可包括第一表面，該第一表面具有並排地形成在彼此間隔開的位置處的第一區域和第二區域。基板可包括在與第二區域的靠近第一區域的邊緣相鄰的位置處佈置在第一表面上方的多個接合指狀物。基板可包括第一阻焊層，該第一阻焊層形成在第一表面上方並且具有暴露第一接合指狀物以及第一表面的介於第一接合指狀物之間的部分的第一開放區域。第一半導體晶片可被設置在基板的第一表面的第一區域上方，並且具有面向基板的第一表面的下表面、背離所述下表面的上表面以及與上表面的與第一接合指狀物相鄰的邊緣相鄰地佈置的多個第一接合襯墊。第二半導體晶片可被設置在基板的第一表面的第二區域上方，並且具有面向基板的第一表面的下表面以及背離所述下表面的上表面。絕緣黏合劑可插置在基板和第二半導體晶片之間。所述多條第一接合線可被形成為穿過絕緣黏合劑並且可將基板的第一接合指狀物與第一半導體晶片的第一接合襯墊電耦接。
在實施例中，一種電子系統可包括耦接到匯流排的半導體封裝、控制器、介面、輸入/輸出單元和記憶體裝置。控制器和記憶體裝置可包括半導體封裝。該半導體封裝可包括基板、並排地設置在基板的第一表 面上方的第一半導體晶片和第二半導體晶片、將第一半導體晶片和基板電耦接的第一接合線以及插置在第二半導體晶片與基板之間的絕緣黏合劑。第一接合線可被設置為穿過絕緣黏合劑。
在實施例中，一種包括半導體封裝的記憶卡可包括記憶體和記憶體控制器，該記憶體包括所述半導體封裝，該記憶體控制器用於控制所述記憶體。該半導體封裝可包括基板、並排地設置在基板的第一表面上方的第一半導體晶片和第二半導體晶片、將第一半導體晶片和基板電耦接的第一接合線以及插置在第二半導體晶片和基板之間的絕緣黏合劑。第一接合線可被設置為穿過絕緣黏合劑。
10‧‧‧基板
10a‧‧‧第一表面
10b‧‧‧第二表面
12a‧‧‧第一接合指狀物
12b‧‧‧第二接合指狀物
12c‧‧‧第三接合指狀物
12d‧‧‧第四接合指狀物
12e‧‧‧第五接合指狀物
14‧‧‧球臺
16‧‧‧第一阻焊層
18‧‧‧第二阻焊層
20‧‧‧第一半導體晶片
20a‧‧‧上表面
20b‧‧‧下表面
22a‧‧‧第一接合襯墊
22b‧‧‧第二接合襯墊
30‧‧‧黏合劑構件
42a‧‧‧第一接合線
42b‧‧‧第二接合線
42c‧‧‧第三接合線
42d‧‧‧第四接合線
42e‧‧‧第五接合線
50‧‧‧第二半導體晶片
50a‧‧‧上表面
50b‧‧‧下表面
52c‧‧‧第三接合襯墊
52d‧‧‧第四接合襯墊
52e‧‧‧第五接合襯墊
60‧‧‧絕緣黏合劑
70‧‧‧囊封構件
80‧‧‧外部連接構件
100‧‧‧半導體封裝
110‧‧‧基板
110a‧‧‧第一表面
110b‧‧‧第二表面
200‧‧‧半導體封裝
1000‧‧‧電子系統
1100‧‧‧控制器
1200‧‧‧輸入/輸出單元
1300‧‧‧記憶體裝置
1400‧‧‧介面
1500‧‧‧匯流排
2000‧‧‧記憶卡
2100‧‧‧記憶體
2200‧‧‧記憶體控制器
2300‧‧‧主機
F/R‧‧‧第一區域
OR1‧‧‧第一開放區域
OR1a-OR1c‧‧‧第一開放區域
OR2‧‧‧第二開放區域
OR3‧‧‧第三開放區域
OR4‧‧‧第四開放區域
OR5‧‧‧第五開放區域
S/R‧‧‧第二區域
VH‧‧‧通風孔
圖1是示出根據實施例的已去除了囊封構件的半導體封裝的示例的表示的平面圖。
圖2是沿圖1的線A-A’截取的截面圖。
圖3是沿圖1的線B-B’截取的截面圖。
圖4至圖6是示出根據實施例的半導體封裝的第一開放區域的示例的表示的平面圖。
圖7是示出根據實施例的已去除囊封構件的半導體封裝的示例的表示的平面圖。
圖8是沿圖7的線C-C’截取的截面圖。
圖9至圖11是示出根據實施例的半導體封裝的第一開放區域和通風孔的示例的表示的平面圖。
圖12是沿圖7的線D-D’截取的截面圖。
圖13是應用了根據實施例的半導體封裝的電子系統的示例的方塊圖表示。
圖14是包括根據實施例的半導體封裝的記憶卡的示例的方塊圖表示。
以下，將在下面參照附圖描述各種實施例。各種實施例涉及一種半導體封裝。在附圖中，為了清楚地描述，元件的形狀和尺寸可能被誇大，並且使用相同的標號來指代相同或相似的組件。
參照圖1至圖3，根據實施例的半導體封裝100可包括基板10、至少兩個半導體晶片(例如，第一半導體晶片20和第二半導體晶片50)、接合線42a、42b、42c、42d和42e以及絕緣黏合劑60。根據實施例的半導體封裝100還可包括黏合劑構件30、囊封構件70和外部連接構件80。
基板10可以是印刷電路板。當從平面圖看時，基板10可具有近似矩形形狀。基板10可具有第一表面10a(是指上表面)以及背離第一表面10a的第二表面10b(是指下表面)。基板10可包括：第一區域F/R，第一區域F/R上設置有第一半導體晶片20；以及第二區域S/R，第二區域S/R與第一區域F/R間隔開並且設置有第二半導體晶片50。第二區域S/R可包括用於佈置電耦接至第一半導體晶片20的第一接合指狀物12a的區域。
基板10可包括佈置在第一表面10a上的多個接合指狀物12a、12b、12c、12d和12e以及佈置在第二表面10b上的多個球臺(ball land)14。第一接合指狀物12a可與第二區域S/R的靠近第一區域F/R的邊緣相鄰地佈置。第二接合指狀物12b可被進一步佈置在第一表面10a上以用於在第 一半導體晶片20與基板10之間電耦接。在實施例中，第二接合指狀物12b可與基板10的背離第二區域S/R的邊緣相鄰地佈置。
為了第二半導體晶片50與基板10之間的電耦接，可在第二區域S/R的周邊進一步佈置接合指狀物。在實施例中，第三至第五接合指狀物12c、12d和12e被佈置在第二區域S/R的周邊。例如，第三接合指狀物12c和第四接合指狀物12d可與第二區域S/R的相應邊緣相鄰地佈置，所述相應邊緣與佈置第一接合指狀物12a所沿的第二區域S/R的邊緣垂直或基本上垂直。第五接合指狀物12e可與第二區域S/R的背離第一區域F/R的邊緣相鄰地佈置。
儘管在實施例中第三至第五接合指狀物12c、12d和12e被示出為圍繞第二區域S/R佈置在三個相應邊緣上，實施例不限於此。在其它實施例中，可僅佈置第三至第五接合指狀物12c、12d和12e當中的至少一組接合指狀物。
儘管未示出，基板10可包括分別形成在第一表面10a和第二表面10b上的電路圖案以及形成在基板10內的通孔圖案。第一至第五接合指狀物12a、12b、12c、12d和12e以及球臺14可以是電路圖案的端部。第一至第五接合指狀物12a、12b、12c、12d和12e以及球臺14可通過電路圖案和通孔圖案彼此電耦接。
基板10可包括分別形成在第一表面10a和第二表面10b上，使得第一至第五接合指狀物12a、12b、12c、12d和12e以及球臺14被暴露的第一阻焊層16和第二阻焊層18。第一阻焊層16可具有暴露第一接合指狀物12a的第一開放區域OR1、最外側第一接合指狀物12a的外側部分以及 第一表面10a的介於第一接合指狀物12a之間的部分。
在實施例中，可按照暴露所有第一接合指狀物12a的形式形成單個第一開放區域OR1。另選地，參照圖4，可按照暴露預定數量的第一接合指狀物12a的方式形成多個第一開放區域OR1a中的每一個。作為另外的另選方式，參照圖5，可形成數量與第一接合指狀物12a的數量對應的第一開放區域OR1b以分別暴露相應的第一接合指狀物12a。
在實施例中，第一開放區域OR1可被形成為設置在第二區域S/R內部。換言之，第一開放區域OR1可被第二半導體晶片50覆蓋。另選地，參照圖6，第一開放區域OR1c可形成在第二區域S/R以及與第二區域S/R相鄰的外側區域上方。因此，第一開放區域OR1c的一部分可從第二半導體晶片50暴露。
第一阻焊層16可進一步具有暴露第二至第五接合指狀物12b、12c、12d和12e的第二至第五開放區域OR2、OR3、OR4和OR5。在實施例中，第二至第五開放區域OR2、OR3、OR4和OR5可各自包括單個開放區域並且按照分別允許所有第二接合指狀物12b、所有第三接合指狀物12c、所有第四指狀物12d和所有第五接合指狀物12e被暴露的形狀形成。
再參照圖1至圖3，第一半導體晶片20可以是記憶體晶片或邏輯晶片並且具有與第一區域F/R的形狀近似對應的形狀。第一半導體晶片20可具有上表面20a以及背離上表面20a的下表面20b。第一半導體晶片20可包括多個第一接合襯墊22a，所述第一接合襯墊22a與上表面20a的靠近基板10的第二區域S/R的邊緣相鄰地佈置。第一半導體晶片20還可包括多個第二接合襯墊22b，所述第二接合襯墊22b與上表面20a的靠近第 二接合指狀物12b的另一邊緣相鄰地佈置。第一半導體晶片20可被設置在基板10的第一區域F/R上，使得其下表面20b面向基板10的第一表面10a。第一半導體晶片20可通過黏合劑構件30接合到基板10。
黏合劑構件30可用於將第一半導體晶片20附接到基板10的第一表面10a。黏合劑構件30可包括黏合劑膜或糊狀黏合劑。
第一接合線42a和第二接合線42b可被形成為將基板10和第一半導體晶片20電耦接。例如，第一接合線42a可被形成為將基板10的第一接合指狀物12a和第一半導體晶片20的第一接合襯墊12a電耦接。第二接合線42b可被形成為將基板10的第二接合指狀物12b和第一半導體晶片20的第二接合襯墊12b電耦接。具體地講，第一接合線42a可被設置為穿過基板10的第二區域S/R中的絕緣黏合劑60(本文中將稍後說明)並且經由第一阻焊層16的第一開放區域OR1耦接到第一接合指狀物12a。
第二半導體晶片50可以是記憶體晶片或邏輯晶片並且具有與第二區域S/R的形狀近似對應的形狀。第二半導體晶片50可具有上表面50a以及背離上表面50a的下表面50b。第二半導體晶片可與第一半導體晶片20相鄰地設置在基板10的第一表面10a上方。第二半導體晶片50可與第一半導體晶片20共面地堆疊在基板10的第一表面10a上。例如，第二半導體晶片50可在與設置有第一半導體晶片20的平面基本上相同的平面上被設置在與第一半導體晶片20水平地間隔開的位置處。第二半導體晶片50的下表面50b可面向基板10的第一表面10a。第二半導體晶片50可通過絕緣黏合劑60接合到基板10的第二區域S/R。
第二半導體晶片50可包括佈置在上表面50a上的第三至第 五接合襯墊52c、52d和52e。為了避免與第一接合線42a的干擾，第三至第五接合襯墊52c、52d和52e可不與第二半導體晶片50的面向第一區域F/R的邊緣相鄰地設置。換言之，第三至第五接合襯墊52c、52d和52e可與第二半導體晶片50的背離第一區域F/R的邊緣相鄰地佈置，並且與第二半導體晶片50的垂直或基本上垂直於背離第一區域F/R的所述邊緣的邊緣相鄰地佈置。在實施例中，第三接合襯墊52c和第四接合襯墊52d可與第二半導體晶片50的分別靠近基板10的第三接合指狀物12c和第四接合指狀物12d的邊緣相鄰地佈置。第五接合襯墊52e可與第二半導體晶片50的靠近第五接合指狀物12e的邊緣相鄰地佈置。
絕緣黏合劑60可包括允許線穿過的穿透晶圓後側層壓(penetrate wafer backside lamination，PWBL)膜。諸如PWBL膜的絕緣黏合劑60可覆蓋第一接合指狀物12a以及第一接合線42a的耦接到第一接合指狀物12a的部分，並且將第二半導體晶片50附接到基板10的第一表面10a。絕緣黏合劑60可被填充到第一阻焊層16的第一開放區域OR1。由於絕緣黏合劑60覆蓋第一接合線42a的耦接到第一接合指狀物12a的部分，所以第一接合線42a可通過絕緣黏合劑60耦接到第一接合指狀物12。
第三至第五接合線42c、42d和42e可被形成為分別穿過第三開放區域OR3、第四開放區域OR4和第五開放區域OR5，因此分別將基板10的第三至第五接合指狀物12c、12d和12e與第二半導體晶片50的第三至第五接合襯墊電耦接。
囊封構件70可被形成為保護第一半導體晶片20和第二半導體晶片50免受外部影響。囊封構件70可包括環氧樹脂模塑化合物。囊封構 件70可形成在基板10的第一表面10a上以覆蓋第一半導體晶片20和第二半導體晶片50以及第一至第五接合線42a、42b、42c、42d和42e。
外部連接構件80可以是用於將根據實施例的半導體封裝100安裝到外部電路的工具。外部連接構件80可包括焊球。外部連接構件80可形成在從基板10的第二表面10b上的第二阻焊層18暴露的各個球臺14上。例如，由焊球製成的外部連接構件80可按照這樣的方式形成：在基板10的各個球臺16上點焊焊劑，將焊球附接到點焊有焊劑的各個球臺14，然後進行對所附接的焊球的回焊製程。另選地，外部連接構件80可包括焊膏、導電引腳、導電彈簧或類似物。
如上所述，基板10可包括設置在第一表面10a上的第一接合指狀物12a。第一半導體晶片20和第二半導體晶片50可並排地設置在基板10的第一表面10a上。第一半導體晶片50按照疊蓋第一接合指狀物12a的方式設置。第二半導體晶片50通過諸如PWBL膜的絕緣黏合劑60接合到基板10。第二半導體晶片50可被設置為覆蓋第一接合指狀物12a，因此防止第一接合指狀物12a被暴露。第一半導體晶片20和第二半導體晶片50中的每一個可具有矩形形狀。第一半導體晶片20和第二半導體晶片50被設置為使得第一半導體晶片20的一側面向第二半導體晶片50的一側。第一接合襯墊22a與第一半導體晶片20的靠近第二半導體晶片50的邊緣相鄰地設置。
第一接合線42a被設置用於基板10與第一半導體晶片20之間的電耦接。各條第一接合線42a的第一端連接到對應的第一接合指狀物12a，各條第一接合線42a的第二端連接到對應的第一接合襯墊22a。例如， 第一接合線42a穿過第一半導體晶片20與第二半導體晶片50之間的空間並且穿過第一阻焊層16的第一開放區域OR1，並且將相應的第一接合指狀物12a與對應的第一接合襯墊22a連接。
諸如PWBL膜的絕緣黏合劑60被設置為基本上覆蓋設置在第二半導體晶片50與基板10之間的所有的第一接合線42a。第一阻焊層16的第一開放區域OR1可用絕緣黏合劑60填充。在實施例中，絕緣黏合劑60可被設置為使得第一開放區域OR1基本上被絕緣黏合劑60完全填充。在第一開放區域OR1基本上被絕緣黏合劑60完全填充的情況下，可有效地限制、避免或減少歸因於空隙的可靠性降低的問題(例如，絕緣黏合劑60與基板10之間分層(delamination)的問題)。
根據實施例的半導體封裝100可被配置為使得包括絕緣黏合劑60的第二半導體晶片50被設置為覆蓋基板10的第一接合指狀物12a以及連接到第一接合指狀物12a的第一接合線42a。因此，在根據實施例的半導體封裝100中，與所有第一接合指狀物12a均從基板10的第一表面10a暴露的配置中相比，封裝所需的區域可減小。通常，當用於引線接合的接合指狀物被設置在晶片之間時，可能需要晶片與接合指狀物之間有預定空間以允許用於引線接合的毛細管形成引線回路。根據本發明的實施例，第二半導體晶片50與第一接合指狀物12a之間可能不需要限定單獨的空間。因此，與第一半導體晶片20和第二半導體晶片50以及接合指狀物被設置在基板10上彼此間隔開的位置處的配置中相比，根據實施例的半導體封裝100的尺寸可減小。
參照圖7至圖8，根據實施例的半導體封裝200可包括基板 110、至少兩個半導體晶片(例如，第一半導體晶片20和第二半導體晶片50)、接合線42a、42b、42c、42d和42e以及絕緣黏合劑60。根據實施例的半導體封裝200還可包括黏合劑構件(未示出)和囊封構件70。根據實施例的半導體封裝200還可包括外部連接構件80。
基板110可具有第一表面110a以及背離第一表面110a的第二表面110b。基板110可包括設置有第一半導體晶片20的第一區域F/R以及與第一區域F/R間隔開並且設置有第一接合指狀物12a和第二半導體晶片50的第二區域S/R。
基板110可包括佈置在第一表面110a上的多個第一至第五接合指狀物12a、12b、12c、12d和12e以及佈置在第二表面110b上的多個球臺14。第一接合指狀物12a和第二接合指狀物12b可被設置用於電耦接到第一半導體晶片20。第一接合指狀物12a可與第二區域S/R的靠近第一區域F/R的邊緣相鄰地佈置。第二接合指狀物12b可與第一區域F/R的背離第二區域S/R的邊緣相鄰地佈置。第三至第五接合指狀物12c、12d和12e可被設置用於電耦接到第二半導體晶片50。第三接合指狀物12c和第四接合指狀物12d可與第二區域S/R的相應邊緣相鄰地佈置，所述相應邊緣垂直于佈置第一接合指狀物12a所沿的第二區域S/R的邊緣。第五接合指狀物12e可與第二區域S/R的背離第一區域F/R的邊緣相鄰地佈置。
儘管在本實施例中接合指狀物被示出為沿著第二區域S/R的周邊的所有三個邊緣相鄰地佈置，但是作為另選方式，可僅設置第三至第五接合指狀物12c、12d和12e當中的至少一組接合指狀物。
基板110可包括形成在第一表面110a和第二表面110b中的 每一個上的電路圖案以及形成在基板110內部的通孔圖案。第一至第五接合指狀物12a、12b、12c、12d和12e以及球臺14可通過電路圖案和通孔圖案彼此電耦接。
基板110可包括：第一阻焊層16，其形成在第一表面110a上使得第一至第五接合指狀物12a、12b、12c、12d和12e被暴露；以及第二阻焊層18，其形成在第二表面110b上使得球臺14被暴露。具體地講，第一阻焊層16可具有暴露第一接合指狀物12a的第一開放區域OR1、最外側第一接合指狀物12a的外側部分以及第一表面110a的介於第一接合指狀物12a之間的部分。第二阻焊層18可被形成為使得通風孔VH(本文中將稍後說明)被暴露。
可形成單個第一開放區域OR1來暴露所有的第一接合指狀物12a。另選地，參照圖10，多個第一開放區域OR1a可各自按照暴露預定數量的第一接合指狀物12a的形式形成。作為另一另選方式，儘管未示出，可形成數量與第一接合指狀物12a的數量對應的第一開放區域OR1以分別暴露相應的第一接合指狀物12a。
第一開放區域OR1可被設置在第二區域S/R中，使得第一開放區域OR1被第二半導體晶片50覆蓋。另選地，參照圖11，第一開放區域OR1c可形成在第二區域S/R以及與第二區域S/R相鄰的外側區域上方，以使得第一開放區域OR1c的一部分可從第二半導體晶片50暴露。
基板110可具有通風孔VH，其形成在第一阻焊層16的第一開放區域OR1中使得它穿過第一表面110a和第二表面110b。通風孔VH被設置的位置及其數量可根據第一開放區域OR1的形狀而改變。例如，在形 成為使得通過第一開放區域OR1暴露所有第一接合指狀物12a的單個第一開放區域OR1中可形成單個通風孔VH。另選地，參照圖9，在形成為使得通過第一開放區域OR1暴露所有第一接合指狀物12a的單個第一開放區域OR1中可形成多個通風孔VH。作為另一另選方式，參照圖10，在多個第一開放區域OR1a中的每一個中可形成至少一個通風孔VH，各個第一開放區域OR1a按照暴露預定數量的第一接合指狀物12a的形式形成。儘管未示出，在數量與第一接合襯墊12a的數量對應的各個第一開放區域OR1中可形成單個通風孔VH，各個第一開放區域OR1按照分別暴露對應的一個第一接合指狀物12a的形式形成。
可形成通風孔VH以防止由形成在第一開放區域OR1中的空隙導致的故障。例如，在將第二半導體晶片60附接到基板110的製程期間，第一開放區域OR1被絕緣黏合劑60覆蓋。這裡，第一開放區域OR1必須被絕緣黏合劑60完全填充，但是它可能僅被絕緣黏合劑60部分地填充，由此可能形成空隙。在這種情況下，可能由於水分吸收而導致爆裂故障，或者可能由於水分吸收而導致離子遷移，由此可能形成電路徑，因此導致諸如短路的故障。在根據實施例的半導體封裝200中，空氣可通過形成在基板110的第一開放區域OR1中的至少一個通風孔VH流出，由此可防止空隙的形成。因此，可防止由空隙導致的故障。
第一阻焊層16還可具有暴露第二至第五接合指狀物12b、12c、12d和12e的第二至第五開放區域OR2、OR3、OR4和OR5。在實施例中，第二至第五開放區域OR2、OR3、OR4和OR5可按照分別允許所有第二接合指狀物12b、所有第三接合指狀物12c、所有第四接合指狀物12d和 所有第五接合指狀物12e暴露的形狀形成。
再參照圖7和圖8，第一半導體晶片20可包括上表面以及背離上表面的下表面。第一半導體晶片20可包括多個第一接合襯墊22a，多個第一接合襯墊22a與基板110的上表面的靠近第二區域S/R的邊緣相鄰地佈置。第一半導體晶片20還可包括多個第二接合襯墊22b，多個第二接合襯墊22b與基板110的上表面的靠近第二接合指狀物12b的另一邊緣相鄰地佈置。第一半導體晶片20可被設置在基板110的第一區域F/R上，使得其下表面面向基板110的第一表面110a。第一半導體晶片20可通過黏合劑構件(未示出)接合到基板110。
黏合劑構件可用於將第一半導體晶片20附接到基板110的第一表面110a。黏合劑構件可包括黏合劑膜或糊狀黏合劑。
第一接合線42a可被形成為將基板110的第一接合指狀物12a和第一半導體晶片20的第一接合襯墊22a電耦接。具體地講，第一接合線42a可在基板110的第二區域S/R中經由第一阻焊層16的第一開放區域OR1連接到第一接合指狀物12a。第二接合線42b可被形成為將基板110的第二接合指狀物12b和第一半導體晶片20的第二接合襯墊22b電耦接。
第二半導體晶片50可具有上表面50a以及背離上表面50a的下表面50b。第二半導體晶片50可與第一半導體晶片20共面地堆疊在基板110的第一表面110a上。第二半導體晶片50可通過絕緣黏合劑60被接合在基板110的第二區域S/R上，使得第二半導體晶片50的下表面50b面向基板110的第一表面110a。第二半導體晶片50可覆蓋佈置在第二區域S/R上的第一接合指狀物12a和連接到第一接合指狀物12a的第一接合線42a的 部分這二者。
第二半導體晶片50可包括佈置在上表面50a上的第三至第五接合襯墊52c、52d和52e。在實施例中，第三接合襯墊52c和第四接合襯墊52d可與第二半導體晶片50的分別靠近基板110的第三接合指狀物12c和第四接合指狀物12d的邊緣相鄰地佈置。第五接合襯墊52e可與第二半導體晶片50的靠近第五接合指狀物12e的邊緣相鄰地佈置。
絕緣黏合劑60可包括允許線穿過的PWBL膜。諸如PWBL膜的絕緣黏合劑60可覆蓋第一接合指狀物12a以及連接到第一接合指狀物12a的第一接合線42a的部分。諸如PWBL膜的絕緣黏合劑60可將第二半導體晶片50附接到基板110的第一表面110a。絕緣黏合劑60可被填充到第一阻焊層16的第一開放區域OR1。
如上所述，當第二半導體晶片50通過絕緣黏合劑60被接合在基板110的第二區域S/R上時，第一開放區域OR1的部分可能未被絕緣黏合劑60填充，從而導致空隙。由此，可能導致歸因於空隙的故障。
參照圖12，在實施例中，當第二半導體晶片50通過黏合劑膜60被接合到基板110時，可通過通風孔VH去除空氣。因此，由於可從第一開放區域OR1可靠地去除空氣，第一開放區域OR1可被絕緣黏合劑60完全填充，由此可防止在第一開放區域OR1中形成空隙。因此，根據實施例的半導體封裝200可有效地防止在第一開放區域OR1中形成空隙，從而防止由空隙導致的故障。
第三至第五接合線42c、42d和42e可被形成為分別將第二半導體晶片50的第三至第五接合襯墊52c、52d和52e電耦接至基板110的 與第三至第五接合襯墊52c、52d和52e相鄰佈置的第三接合指狀物12c、第四接合指狀物12d和第五接合指狀物12e。
囊封構件70可形成在基板110的第一表面110a上以覆蓋第一半導體晶片20和第二半導體晶片50以及第一至第五接合線42a、42b、42c、42d和42e。囊封構件70可包括環氧樹脂模塑化合物。
外部連接構件80可形成在從基板110的第二表面110b上的第二阻焊層18暴露的各個球臺14上。外部連接構件80可包括焊球。另選地，外部連接構件80可包括焊膏、導電引腳、導電彈簧或類似物。
上述半導體封裝可被應用於各種類型的半導體裝置以及具有其的封裝模組。
圖13是應用了根據實施例的半導體封裝的電子系統的示例的方塊圖表示。
參照附圖，電子系統1000可包括控制器1100、輸入/輸出單元1200和記憶體裝置1300。控制器1100、輸入/輸出單元1200和記憶體裝置1300可通過提供資料移動路徑的匯流排1500彼此電耦接。
例如，控制器1100可包括微處理器、數位訊號處理器、微控制器以及能夠執行與這些元件相似的功能的邏輯裝置中的至少任一個。控制器1100和記憶體裝置1300可包括根據各種實施例中的每一個的半導體封裝。輸入/輸出單元1200可包括從袖珍鍵盤(keypad)、鍵盤、顯示裝置等當中選擇出的至少一個。
記憶體裝置1300可存儲要由控制器1100執行的資料和/或命令。記憶體裝置1300可包括諸如DRAM的揮發性記憶體裝置和/或諸如快 閃記憶體的非揮發性記憶體裝置。例如，快閃記憶體可被安裝到諸如可移動終端和桌上型電腦的資訊處理系統。這種快閃記憶體可通過SSD(solid state drive，固態驅動器)來配置。在這種情況下，電子系統1000可在快閃記憶體系統中可靠地存儲大量資料。
這種電子系統1000還可包括用於向通信網路發送資料或者從通信網路接收資料的介面1400。介面1400可以是有線類型或無線類型。例如，介面1400可包括天線或者有線/無線收發器。
儘管未示出，電子系統1000還可包括應用晶片組、相機影像處理器等。
電子系統1000可被實現為移動系統、個人電腦、用於工業用途的電腦或者執行各種功能的邏輯系統。例如，移動系統可以是個人數位助理(PDA)、可攜式電腦、上網平板電腦、行動電話、智慧型手機、無線電話、膝上型電腦、記憶卡、數位音樂系統和資訊發送/接收系統當中的任一個。
在電子系統1000是能夠執行無線通訊的設備的情況下，電子系統1000可用在諸如CDMA(code division multiple access，分碼多路進接)、GSM(global system for mobile communication，全球行動通信系統)、NADC(North American digital cellular，北美數位行動電話)、E-TDMA(enhanced-time division multiple access，增強分時多重進接)、WCDMA(wideband code division multiple access，寬頻分碼多工接取)、CDMA2000、LTE(長long term evolution，長期演進技術)和Wibro(wireless broadband Internet，無線寬頻網路)的通信系統中。
圖14是包括根據各種實施例的半導體封裝的記憶卡的示例的方塊圖表示。
參照附圖，根據各種實施例的堆疊封裝可按照記憶卡2000的形式提供。例如，記憶卡2000可包括諸如非揮發性記憶體裝置的記憶體2100和記憶體控制器2200。憶體2100和記憶體控制器2200可存儲資料或者讀取所存儲的資料。
記憶體2100可包括應用了根據上述各種實施例的半導體封裝的非揮發性記憶體裝置當中的至少任一個。記憶體控制器2200可控制記憶體2100回應於來自主機2300的讀/寫請求讀取所存儲的資料或者存儲資料。
12a‧‧‧第一接合指狀物
12b‧‧‧第二接合指狀物
12c‧‧‧第三接合指狀物
12d‧‧‧第四接合指狀物
12e‧‧‧第五接合指狀物
20‧‧‧第一半導體晶片
22a‧‧‧第一接合襯墊
22b‧‧‧第二接合襯墊
42a‧‧‧第一接合線
42b‧‧‧第二接合線
42c‧‧‧第三接合線
42d‧‧‧第四接合線
42e‧‧‧第五接合線
50‧‧‧第二半導體晶片
52c‧‧‧第三接合襯墊
52d‧‧‧第四接合襯墊
52e‧‧‧第五接合襯墊
100‧‧‧半導體封裝
F/R‧‧‧第一區域
OR1‧‧‧第一開放區域
OR2‧‧‧第二開放區域
OR3‧‧‧第三開放區域
OR4‧‧‧第四開放區域
OR5‧‧‧第五開放區域
S/R‧‧‧第二區域

Claims (20)

  1. 一種半導體封裝，該半導體封裝包括：基板；第一半導體晶片和第二半導體晶片，其彼此相鄰地設置在所述基板的第一表面上方；第一接合線，其將所述第一半導體晶片和所述基板電耦接；以及絕緣黏合劑，其插置在所述第二半導體晶片與所述基板之間，其中，所述第一接合線被設置為穿過所述絕緣黏合劑。
  2. 根據申請專利範圍第1項所述的半導體封裝，其中，所述基板的所述第一表面包括設置有所述第一半導體晶片的第一區域以及設置有所述第二半導體晶片的第二區域，並且所述基板包括佈置在與所述第一區域相鄰的所述第二區域上方並且與所述第一接合線連接的多個第一接合指狀物。
  3. 根據申請專利範圍第2項所述的半導體封裝，其中，所述基板還包括第一阻焊層，該第一阻焊層形成在所述第一表面上方並且具有第一開放區域，該第一開放區域暴露所述第一接合指狀物以及所述第一表面的介於所述第一接合指狀物之間的部分。
  4. 根據申請專利範圍第3項所述的半導體封裝，其中，所述第一開放區域被形成為設置在所述基板的所述第二區域中或者設置在所述基板的所述第二區域以及與所述第二區域相鄰的外側區域上方。
  5. 根據申請專利範圍第3項所述的半導體封裝，其中，所述第一開放區域包括從由以下各項構成的組中選擇出的任一個：單個第一開放區域， 該單個第一開放區域被形成為暴露所有所述第一接合指狀物以及所述第一表面的介於所述第一接合指狀物之間的所述部分；多個第一開放區域，該多個第一開放區域各自被形成為成組地暴露預定數量的所述第一接合指狀物以及所述第一表面的介於對應的第一接合指狀物之間的部分；以及多個第一開放區域，該多個第一開放區域各自被形成為分別暴露所述第一接合指狀物中的對應的一個第一接合指狀物以及所述第一表面的與該對應的一個第一接合指狀物相鄰的一部分。
  6. 根據申請專利範圍第3項所述的半導體封裝，其中，所述基板具有至少一個通風孔，所述至少一個通風孔被形成在所述第一開放區域中以穿過所述第一表面以及背離所述第一表面的第二表面。
  7. 根據申請專利範圍第3項所述的半導體封裝，其中，所述第一開放區域是利用所述絕緣黏合劑填充的。
  8. 根據申請專利範圍第7項所述的半導體封裝，其中，所述絕緣黏合劑包括穿透晶圓後側層壓(penetrate wafer backside lamination，PWBL)膜。
  9. 一種半導體封裝，該半導體封裝包括：基板，該基板包括：第一表面，該第一表面具有並排地形成在彼此間隔開的位置處的第一區域和第二區域；多個接合指狀物，所述多個接合指狀物被佈置在所述第一表面上方，位於與所述第二區域的靠近所述第一區域的邊緣相鄰的位置處；以及第一阻焊層，該第一阻焊層形成在所述第一表面上方並且具有第一開放區域，該第一開放區域暴露第一接合指狀物以及所述第一表面的介 於所述第一接合指狀物之間的部分；第一半導體晶片，該第一半導體晶片被設置在所述基板的所述第一表面的所述第一區域上方，並且具有面向所述基板的所述第一表面的下表面、背離所述下表面的上表面以及與所述上表面的與所述第一接合指狀物相鄰的邊緣相鄰地佈置的多個第一接合襯墊；第二半導體晶片，該第二半導體晶片被設置在所述基板的所述第一表面的所述第二區域上方，並且具有面向所述基板的所述第一表面的下表面以及背離所述下表面的上表面；絕緣黏合劑，該絕緣黏合劑被插置在所述基板與所述第二半導體晶片之間；以及多條第一接合線，所述多條第一接合線被形成為穿過所述絕緣黏合劑並且將所述基板的所述第一接合指狀物和所述第一半導體晶片的所述第一接合襯墊電耦接。
  10. 根據申請專利範圍第9項所述的半導體封裝，其中，所述基板還包括與所述第一表面的背離所述第二區域的邊緣相鄰地佈置的多個第二接合指狀物，並且其中，所述第一半導體晶片還包括與所述上表面的靠近所述第二接合指狀物的另一邊緣相鄰地佈置的多個第二接合襯墊。
  11. 根據申請專利範圍第10項所述的半導體封裝，該半導體封裝還包括被形成為將所述基板的所述第二接合指狀物和所述第一半導體晶片的所述第二接合襯墊電耦接的多條第二接合線。
  12. 根據申請專利範圍第10項所述的半導體封裝， 其中，所述基板還包括第三接合指狀物和第四接合指狀物以及第五接合指狀物當中的至少一組接合指狀物，所述第三接合指狀物和所述第四接合指狀物與所述第二區域的與佈置所述第一接合指狀物所沿的所述第二區域的所述邊緣基本上垂直的相應邊緣相鄰地佈置，並且所述第五接合指狀物與所述第二區域的背離所述第一區域的邊緣相鄰地佈置，並且其中，所述第二半導體晶片還包括第三接合襯墊至第五接合襯墊當中的至少一組接合襯墊，所述第三接合襯墊至所述第五接合襯墊與所述第二半導體晶片的所述上表面的分別靠近所述第三接合指狀物至所述第五接合指狀物的邊緣相鄰地佈置。
  13. 根據申請專利範圍第12項所述的半導體封裝，該半導體封裝還包括被形成為分別將所述基板的所述第三接合指狀物至所述第五接合指狀物與所述第二半導體晶片的所述第三接合襯墊至所述第五接合襯墊電耦接的多條第三接合線至第五接合線。
  14. 根據申請專利範圍第9項所述的半導體封裝，其中，所述第一開放區域被形成為設置在所述基板的所述第二區域中或者設置在所述第二區域以及與所述第二區域相鄰的外側區域上方。
  15. 根據申請專利範圍第9項所述的半導體封裝，其中，所述第一開放區域包括從由以下各項構成的組中選擇出的任一個：單個第一開放區域，該單個第一開放區域被形成為暴露所有所述第一接合指狀物以及所述第一表面的介於所述第一接合指狀物之間的所述部分；多個第一開放區域，該多個第一開放區域各自被形成為成組地暴露預定數量的所述第一接合指狀物以及所述第一表面的介於對應的第一接合指狀物之間的部分；以及多個 第一開放區域，該多個第一開放區域各自被形成為分別暴露所述第一接合指狀物中的對應的一個第一接合指狀物以及所述第一表面的與該對應的一個第一接合指狀物相鄰的一部分。
  16. 根據申請專利範圍第9項所述的半導體封裝，其中，所述基板具有至少一個通風孔，所述至少一個通風孔被形成在所述第一開放區域中以穿過所述第一表面以及背離所述第一表面的第二表面。
  17. 根據申請專利範圍第16項所述的半導體封裝，其中，所述基板還包括形成在所述第二表面上方以使得所述通風孔被暴露的第二阻焊層。
  18. 根據申請專利範圍第9項所述的半導體封裝，其中，所述第一開放區域是利用所述絕緣黏合劑填充的。
  19. 根據申請專利範圍第18項所述的半導體封裝，其中，所述絕緣黏合劑包括穿透晶圓後側層壓(penetrate wafer backside lamination，PWBL)膜。
  20. 根據申請專利範圍第9項所述的半導體封裝，該半導體封裝還包括：黏附構件，該黏附構件被插置在所述基板與所述第一半導體晶片之間；以及囊封構件，該囊封構件被形成在所述基板的所述第一表面上方以覆蓋所述第一半導體晶片和所述第二半導體晶片以及所述第一接合線。
TW105100781A 2015-08-03 2016-01-12 包含平面堆疊半導體晶片的半導體封裝 TWI670806B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150109314A KR20170016047A (ko) 2015-08-03 2015-08-03 플래나 스택된 반도체칩들을 포함하는 반도체 패키지
??10-2015-0109314 2015-08-03

Publications (2)

Publication Number Publication Date
TW201707160A true TW201707160A (zh) 2017-02-16
TWI670806B TWI670806B (zh) 2019-09-01

Family

ID=58007100

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105100781A TWI670806B (zh) 2015-08-03 2016-01-12 包含平面堆疊半導體晶片的半導體封裝

Country Status (4)

Country Link
US (1) US9875990B2 (zh)
KR (1) KR20170016047A (zh)
CN (1) CN106409823A (zh)
TW (1) TWI670806B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020053655A (ja) * 2018-09-28 2020-04-02 キオクシア株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6867493B2 (en) * 2000-11-15 2005-03-15 Skyworks Solutions, Inc. Structure and method for fabrication of a leadless multi-die carrier
US7342310B2 (en) * 2004-05-07 2008-03-11 Avago Technologies General Ip Pte Ltd Multi-chip package with high-speed serial communications between semiconductor die
TW200819016A (en) * 2006-07-10 2008-04-16 Alps Electric Co Ltd Packaging structure of electronic part, and its packaging method
KR20080010993A (ko) 2006-07-28 2008-01-31 주식회사 하이닉스반도체 적층 반도체 패키지
TW200832650A (en) * 2007-01-31 2008-08-01 Siliconware Precision Industries Co Ltd Multi-chip semiconductor package and manufacturing method thereof
CN105744751B (zh) * 2008-08-18 2019-06-18 赛姆布兰特有限公司 卤代烃聚合物涂层
US8995146B2 (en) * 2010-02-23 2015-03-31 Semblant Limited Electrical assembly and method
JP5503466B2 (ja) * 2010-08-31 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR20130090173A (ko) 2012-02-03 2013-08-13 삼성전자주식회사 반도체 패키지
CN103633037A (zh) * 2012-08-27 2014-03-12 国碁电子(中山)有限公司 封装结构及制造方法
TWM472946U (zh) * 2013-01-16 2014-02-21 Standard Technology Service Inc 晶粒封裝結構

Also Published As

Publication number Publication date
US9875990B2 (en) 2018-01-23
KR20170016047A (ko) 2017-02-13
CN106409823A (zh) 2017-02-15
US20170040291A1 (en) 2017-02-09
TWI670806B (zh) 2019-09-01

Similar Documents

Publication Publication Date Title
TWI710084B (zh) 具有電磁干擾屏蔽部的半導體封裝和製造其之方法
US9985002B2 (en) Thin stack packages
US9515052B1 (en) Semiconductor package including a step type substrate
CN110875259B (zh) 半导体装置
US9368456B2 (en) Semiconductor package having EMI shielding and method of fabricating the same
US9640473B2 (en) Semiconductor packages
KR102216195B1 (ko) 복수 개의 칩을 적층한 반도체 패키지
TW201705429A (zh) 堆疊封裝以及製造該堆疊封裝的方法
KR20150050798A (ko) 반도체 패키지 및 그 제조방법
US20160225744A1 (en) Semiconductor packages, methods of fabricating the same, memory cards including the same and electronic systems including the same
US9620492B2 (en) Package-on-package type stack package and method for manufacturing the same
CN111524879B (zh) 具有层叠芯片结构的半导体封装
TWI670806B (zh) 包含平面堆疊半導體晶片的半導體封裝
US20160013161A1 (en) Semiconductor package
US20160086912A1 (en) Methods for semiconductor package
US9905540B1 (en) Fan-out packages including vertically stacked chips and methods of fabricating the same
US20140327156A1 (en) Semiconductor package and method of manufacturing the same
US8828795B2 (en) Method of fabricating semiconductor package having substrate with solder ball connections
KR102113335B1 (ko) 반도체 패키지용 기판 및 이를 이용한 반도체 패키지
KR20160142012A (ko) 반도체 패키지