TW201701368A - 包括插入物的半導體封裝及其製造方法 - Google Patents

包括插入物的半導體封裝及其製造方法 Download PDF

Info

Publication number
TW201701368A
TW201701368A TW105112248A TW105112248A TW201701368A TW 201701368 A TW201701368 A TW 201701368A TW 105112248 A TW105112248 A TW 105112248A TW 105112248 A TW105112248 A TW 105112248A TW 201701368 A TW201701368 A TW 201701368A
Authority
TW
Taiwan
Prior art keywords
die
interposer
wafer
semiconductor
external connection
Prior art date
Application number
TW105112248A
Other languages
English (en)
Inventor
吳卓根
梁勝宅
Original Assignee
愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 愛思開海力士有限公司 filed Critical 愛思開海力士有限公司
Publication of TW201701368A publication Critical patent/TW201701368A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Abstract

一種半導體封裝可包括：半導體晶粒，其被安裝在插入物晶粒的第一表面上，使得半導體晶粒的晶粒連接部分面向插入物晶粒的第一表面；保護部分，其可被設置在插入物晶粒的第一表面上以覆蓋半導體晶粒；以及互連結構，其被設置在插入物晶粒中和插入物晶粒上。該互連結構可包括位於插入物晶粒的與半導體晶粒相對的第二表面上的外部連接部分、穿透插入物晶粒以端部與晶粒連接部分結合的貫通電極部分以及將貫通電極部分連接到外部連接部分的延伸部分。還提供了相關方法。

Description

包括插入物的半導體封裝及其製造方法 相關申請案之交互參考
本申請於35 U.S.C.§119(e)的規範下要求2015年6月25日提交于韓國智慧財產權局的韓國申請No.10-2015-0090451的優先權，其整體以引用方式併入本文。
本公開的各種實施方式總體上涉及封裝技術，更具體地講，涉及包括插入物的半導體封裝及其製造方法。
電子系統中所採用的半導體裝置可由各種電子電路元件組成。這些電子電路元件可被整合在被稱作半導體晶片或晶粒的半導體基板上。可提供半導體封裝以保護電子電路元件或半導體晶片免於物理損壞或環境衝擊。可在諸如電腦、手持式裝置或資料存儲裝置的電子產品中採用半導體封裝。隨著諸如智慧型電話的電子產品不斷小型化，對小且薄的半導體封裝的需求不斷增加。
根據實施方式，可提供一種製造半導體封裝的方法。該製造半導體封裝的方法可包括形成從插入物晶圓的第一表面延伸到插入物晶圓 的主體中的通孔，並且在通孔中和插入物晶圓的第一表面上形成互連結構。各個互連結構可被形成為包括填充多個通孔中的一個的貫通電極部分、設置在插入物晶圓的第一表面上的外部連接部分以及將貫通電極部分連接到外部連接部分的延伸部分。可使插入物晶圓的與外部連接部分相對的第二表面凹陷，以在凹陷的第二表面處暴露貫通電極部分的端部。可將半導體晶粒安裝在插入物晶圓的凹陷的第二表面上，以將半導體晶粒的晶粒連接部分電連接到貫通電極部分的端部。可在插入物晶圓的凹陷的第二表面上形成覆蓋半導體晶粒的保護部分。
根據實施方式，可提供一種製造半導體封裝的方法。該製造半導體封裝的方法可包括將半導體晶粒附接到插入物晶圓的第一表面以使得半導體晶粒的晶粒連接部分面朝該第一表面。該方法可包括在插入物晶圓的第一表面上形成覆蓋半導體晶粒的保護部分。該方法可包括使插入物晶圓的與半導體晶粒相對的第二表面凹陷以減小插入物晶圓的厚度。該方法可包括在具有凹陷的第二表面的插入物晶圓中形成通孔以暴露晶粒連接部分。該方法可包括在通孔中和插入物晶圓的凹陷的第二表面上形成互連結構。各個互連結構可被形成為包括填充多個通孔中的一個的貫通電極部分、設置在插入物晶圓的凹陷的第二表面上的外部連接部分以及將貫通電極部分連接到外部連接部分的延伸部分。
根據實施方式，可提供一種半導體封裝。該半導體封裝可包括插入物晶粒，該插入物晶粒具有彼此相對的第一表面和第二表面。互連結構可被設置在插入物晶粒中和插入物晶粒上。互連結構可包括穿透插入物晶粒並且端部在第二表面處暴露的貫通電極部分、可設置在插入物晶粒 的第一表面上的外部連接部分以及將貫通電極部分連接到外部連接部分的延伸部分。半導體晶粒可被設置在插入物晶粒的第二表面上以使得半導體晶粒的晶粒連接部分可與貫通電極部分的端部耦合。保護部分可被設置在插入物晶粒的第二表面上以覆蓋半導體晶粒。
根據實施方式，可提供一種半導體封裝。該半導體封裝可包括半導體晶粒，該半導體晶粒被安裝在插入物晶粒的第一表面上以使得半導體晶粒的晶粒連接部分面朝插入物晶粒的第一表面。該半導體封裝可包括保護部分，該保護部分被設置在插入物晶粒的第一表面上以覆蓋半導體晶粒。該半導體封裝可包括互連結構，該互連結構被設置在插入物晶粒中和插入物晶粒上。該互連結構可包括位於插入物晶粒的與半導體晶粒相對的第二表面上的外部連接部分、穿透插入物晶粒並且端部與晶粒連接部分耦合的貫通電極部分以及將貫通電極部分連接到外部連接部分的延伸部分。
根據實施方式，可提供一種包括半導體封裝的記憶卡。該半導體封裝可包括插入物晶粒，該插入物晶粒具有彼此相對的第一表面和第二表面。互連結構可被設置在插入物晶粒中和插入物晶粒上。該互連結構可包括穿透插入物晶粒並且端部在第二表面處暴露的貫通電極部分、設置在插入物晶粒的第一表面上的外部連接部分以及將貫通電極部分連接到外部連接部分的延伸部分。半導體晶粒可被設置在插入物晶粒的第二表面上以使得半導體晶粒的晶粒連接部分可與貫通電極部分的端部耦合。保護部分可被設置在插入物晶粒的第二表面上以覆蓋半導體晶粒。
根據實施方式，可提供一種包括半導體封裝的記憶卡。該半 導體封裝可包括半導體晶粒，該半導體晶粒被安裝在插入物晶粒的第一表面上以使得半導體晶粒的晶粒連接部分面朝插入物晶粒的第一表面。該半導體封裝可包括：保護部分，其被設置在插入物晶粒的第一表面上以覆蓋半導體晶粒；以及互連結構，其被設置在插入物晶粒中和插入物晶粒上。該互連結構可包括位於插入物晶粒的與半導體晶粒相對的第二表面上的外部連接部分、穿透插入物晶粒並且端部與晶粒連接部分耦合的貫通電極部分以及將貫通電極部分連接到外部連接部分的延伸部分。
根據實施方式，可提供一種包括半導體封裝的電子系統。該半導體封裝可包括插入物晶粒，該插入物晶粒具有彼此相對的第一表面和第二表面。互連結構可被設置在插入物晶粒中和插入物晶粒上。該互連結構可包括穿透插入物晶粒並且端部在第二表面處暴露的貫通電極部分、設置在插入物晶粒的第一表面上的外部連接部分以及將貫通電極部分連接到外部連接部分的延伸部分。半導體晶粒可被設置在插入物晶粒的第二表面上以使得半導體晶粒的晶粒連接部分可與貫通電極部分的端部耦合。保護部分可被設置在插入物晶粒的第二表面上以覆蓋半導體晶粒。
根據實施方式，可提供一種包括半導體封裝的電子系統。該半導體封裝可包括：半導體晶粒，其被安裝在插入物晶粒的第一表面上以使得半導體晶粒的晶粒連接部分面朝插入物晶粒的第一表面；保護部分，其被設置在插入物晶粒的第一表面上以覆蓋半導體晶粒；以及互連結構，其被設置在插入物晶粒中和插入物晶粒上。該互連結構可包括位於插入物晶粒的與半導體晶粒相對的第二表面上的外部連接部分、穿透插入物晶粒並且端部與晶粒連接部分結合的貫通電極部分以及將貫通電極部分連接到 外部連接部分的延伸部分。
10‧‧‧半導體封裝
11‧‧‧半導體封裝
100‧‧‧插入物晶圓
101‧‧‧第一表面
105‧‧‧第二表面
109A‧‧‧插入物晶粒
200‧‧‧互連結構
210‧‧‧貫通電極部分
211‧‧‧端部
230‧‧‧延伸部分
231‧‧‧外部連接部分
300‧‧‧介電層圖案
301‧‧‧開口
400‧‧‧載體基板
410‧‧‧黏合層
500‧‧‧半導體晶粒
505‧‧‧第三表面
507‧‧‧第四表面
510‧‧‧晶粒連接部分
550‧‧‧互連器
600‧‧‧保護部分
700‧‧‧外部連接端子
1101‧‧‧第一表面
1105‧‧‧第二表面
1109A‧‧‧插入物晶粒
1110‧‧‧通孔
1200‧‧‧互連結構
1210‧‧‧貫通電極部分
1211‧‧‧端部
1230‧‧‧延伸部分
1231‧‧‧外部連接部分
1310‧‧‧第一介電層
1330‧‧‧介電層圖案
1331‧‧‧開口
1500‧‧‧半導體晶粒
1505‧‧‧第三表面
1507‧‧‧第四表面
1510‧‧‧晶粒連接部分
1600‧‧‧保護部分
1700‧‧‧外部連接端子
1800‧‧‧蝕刻遮罩
1801‧‧‧開口
7800‧‧‧記憶卡
7810‧‧‧記憶體
7820‧‧‧記憶體控制器
7830‧‧‧主機
8710‧‧‧電子系統
8711‧‧‧控制器
8712‧‧‧輸入/輸出單元
8713‧‧‧記憶體
8714‧‧‧介面
8715‧‧‧匯流排
圖1和圖2分別是示出根據實施方式的半導體封裝的示例的表示的橫截面圖和立體圖。
圖3、圖4、圖5、圖6、圖7、圖8、圖9、圖10和圖11是示出根據各種實施方式的半導體封裝的製造方法的示例的表示的橫截面圖。
圖12是示出根據實施方式的半導體封裝的示例的表示的橫截面圖。
圖13、圖14、圖15、圖16、圖17、圖18、圖19和圖20是示出根據各種實施方式的半導體封裝的製造方法的示例的表示的橫截面圖。
圖21是示出採用包括根據實施方式的封裝的記憶卡的電子系統的示例的表示的區塊圖。
圖22是示出包括根據實施方式的封裝的電子系統的示例的表示的區塊圖。
本文所使用的術語可對應於考慮其在實施方式中的功能而選擇的詞，術語的含義可根據實施方式所屬領域的普通技術人員而不同地解釋。如果被詳細定義，則術語可根據所述定義來解釋。除非另外定義，否則本文所使用的術語(包括技術術語和科學術語)具有與實施方式所屬領域的普通技術人員通常理解的含義相同的含義。
將理解，儘管本文中可使用術語第一、第二、第三等來描述各種元件，這些元件不應受這些術語限制。這些術語僅用於將一個元件與另一元件相區分。因此，在不脫離發明構思的教導的情況下，一些實施方式中的第一元件在其它實施方式中可被稱為第二元件。
半導體封裝可包括諸如半導體晶片的電子裝置，所述半導體晶片可通過利用晶粒切割製程將諸如晶圓的半導體基板分離成多片來獲得。半導體晶片可對應於記憶體晶片或邏輯晶片。例如但不限於，記憶體晶片可包括整合在半導體基板上和/或半導體基板中的動態隨機存取記憶體(DRAM)電路、靜態隨機存取記憶體(SRAM)電路、快閃記憶體電路、磁性隨機存取記憶體(MRAM)電路、電阻式隨機存取記憶體(ReRAM)電路、鐵電隨機存取記憶體(FeRAM)電路或相變隨機存取記憶體(PcRAM)電路。邏輯晶片可包括整合在半導體基板上和/或半導體基板中的邏輯電路。例如但不限於，半導體封裝可被應用于諸如移動終端的資訊/通信系統、與生物技術或健康照護關聯的電子系統或者可穿戴電子系統。
貫穿說明書，相同的標號表示相同的元件。因此，即使沒有參照附圖提及或描述標號，也可參照另一附圖提及或描述該標號。另外，即使附圖中未示出標號，也可參照其它附圖提及或描述它。
圖1和圖2分別是示出根據實施方式的半導體封裝10的示例的表示的示意圖。
參照圖1，半導體封裝10可被配置為包括層疊的插入物晶粒109A和半導體晶粒500。插入物晶粒109A可具有基板的形狀，插入物晶粒109A包括與正面對應的第一表面101以及與背面對應的第二表面105。 插入物晶粒109A可以是通過鋸切與裸矽晶圓對應的插入物晶圓而獲得的多個晶粒中的一個。插入物晶粒109A可通過處理裸矽晶圓來形成，但是也可通過處理諸如玻璃基板的另一材料基板來提供。
插入物晶粒109A可包括互連結構200以充當提供電連接線的構件。各個互連結構200可包括基本上穿透插入物晶粒109A的主體以到達第二表面105的貫通電極部分210。貫通電極部分210的端部211可在第二表面105處暴露。貫通電極部分210的與端部211相對的另一端部可延伸到第一表面101上以提供延伸部分230。延伸部分230可作為連接部分或延伸部分來提供，其將貫通電極部分210電連接到位於插入物晶粒109A的第一表面101上以與貫通電極部分210間隔開並偏移預定距離的外部連接部分231。構成互連結構200的延伸部分230、外部連接部分231和貫通電極部分210可由單個統一體構成。由於延伸部分230、外部連接部分231和貫通電極部分210在沒有任何異質接面的情況下作為單個統一體提供，所以互連結構200的電阻值可最小化。
具有暴露外部連接部分231的開口301的介電層圖案300可被設置在插入物晶粒109A的第一表面101上。外部連接端子700可分別附接到外部連接部分231。各個外部連接端子700可包括諸如焊料凸塊或焊球的連接構件。
半導體晶粒500可被安裝在插入物晶粒109A的第二表面105上。半導體晶粒500可具有晶片的形狀，半導體晶粒500包括第三表面505以及與第三表面505相對的第四表面507，電連接到插入物晶粒109A的晶粒連接部分510被設置在第三表面505上。半導體晶粒500可與插入物晶粒 109A對齊以使得半導體晶粒500的晶粒連接部分510分別與貫通電極部分210的端部211垂直地交疊。晶粒連接部分510可分別通過互連器550電連接到貫通電極部分210的端部211。各個互連器550可包括導電凸塊或焊料層。半導體晶粒500可以是包括積體電路的記憶體半導體晶粒。
可提供覆蓋半導體晶粒500的側壁和插入物晶粒109A的第二表面105的保護部分600。保護部分600可包括諸如環氧模塑膠(EMC)的介電材料。保護部分600可被設置為使得半導體晶粒500的第四表面507被暴露。保護部分600可擴展或延伸以填充半導體晶粒500的第三表面505與插入物晶粒109A的第二表面105之間的空間。保護部分600可包圍並保護互連器550。
參照圖1和圖2，與互連結構200的一部分對應的外部連接部分231可被設置在插入物晶粒109A的第一表面101上以充當貫通電極部分210的延伸。貫通電極部分210可被設置在插入物晶粒109A中以分別與半導體晶粒500的晶粒連接部分510交疊。從貫通電極部分210橫向延伸的外部連接部分231可相對於貫通電極部分210偏移。在一些實施方式中，外部連接部分231可被設置在插入物晶粒109A的邊緣上。連接到外部連接部分231的外部連接端子700也可被設置為相對於晶粒連接部分510偏移。
由於外部連接部分231被設置為相對於晶粒連接部分510偏移，所以外部連接部分231可具有與晶粒連接部分510不同的線寬大小S2和間距大小P2。由於貫通電極部分210的端部211被定位為與晶粒連接部分510對齊，所以貫通電極部分210或者貫通電極部分210的端部211可被設置為具有基本上與晶粒連接部分510相同的間距大小P1。貫通電極部分 210的端部211的線寬大小S1可不等於晶粒連接部分510的線寬大小。然而，在一些實施方式中，端部211的線寬大小S1可被設定為小於間距大小P1以使得端部211具有與晶粒連接部分510相同的間距大小P1。由於各個外部連接部分231通過延伸部分230從多個貫通電極部分210中的一個延伸到插入物晶粒109A的一個邊緣上，所以外部連接部分231的線寬大小S2可大於貫通電極部分210的端部211的線寬大小S1。另外，外部連接部分231也可被設置為具有比貫通電極部分210的端部211的間距大小P1大的間距大小P2。
如圖1和圖2所示，如果外部連接部分231被設置為具有比貫通電極部分210大的線寬大小S2和間距大小P2，則插入物晶粒109A的第一表面101的面積可大於半導體晶粒500的第三表面505的面積。另外，外部連接部分231可被設置為比貫通電極部分210更靠近插入物晶粒109A的側壁。由於外部連接部分231相對於貫通電極部分210偏移而沒有與貫通電極部分210交疊，所以互連結構200中可包括將外部連接部分231連接到貫通電極部分210的延伸部分230。
當半導體晶粒500的晶粒連接部分510按照邊緣墊的形狀成兩列設置在半導體晶粒500的邊緣部分上時，貫通電極部分210也可被設置為成兩列並排地與晶粒連接部分510對齊，如圖2所示。外部連接部分231也可成兩列並排地設置到貫通電極部分210的外側以及圖1的插入物晶粒109A的邊緣。
一起參照圖1和圖2，互連結構200可包括與半導體晶粒500的晶粒連接部分510對齊以交疊的貫通電極部分210，並且可被設置為使得 貫通電極部分210的端部211與晶粒連接部分510直接交疊。因此，半導體晶粒500可被直接安裝在插入物晶粒109A的第二表面105上。由於在半導體晶粒500與插入物晶粒109A的第二表面105之間沒有引入單獨的互連，所以可使得半導體封裝10的總厚度更薄。
貫通電極部分210可具有足夠的長度以穿透插入物晶粒109A的主體，並且可延伸以連接到位於插入物晶粒109A的第一表面101上的外部連接部分231。由於位於插入物晶粒109A的第一表面101上的外部連接部分231和貫通電極部分210作為具有單一體的導電層提供，所以沒有必要引入單獨的互連來將外部連接部分231和貫通電極部分210電連接。因此，可使得半導體封裝10的總厚度更薄。
圖3至圖11是示出根據各種實施方式的半導體封裝的製造方法的示例的表示的橫截面圖。
圖3示出引入插入物晶圓100的步驟。參照圖3，插入物晶圓100可具有基板或晶圓的形狀，插入物晶圓100包括第一表面(可以是正面)和第二表面103(可以是與第一表面101相對的初始背面)。插入物晶圓100可作為裸矽晶圓提供。由於插入物晶圓100按照矽晶圓的形狀被引入，所以可對插入物晶圓100執行晶圓處理。例如，可對插入物晶圓100應用直通矽穿孔(TSV)技術。插入物晶圓100可作為提供圖1的插入物晶粒109A的構件被引入。圖1的插入物晶粒109A可通過後續的薄化製程被形成為比插入物晶圓100薄。插入物晶圓100可由具有相同形狀的晶圓的不同材料製成。例如，插入物晶圓100可設置有玻璃材料。
圖4示出形成通孔110的步驟。參照圖4，具有深度D的通 孔110可形成在插入物晶圓100的第一表面101上。可通過應用乾蝕刻、濕蝕刻或鐳射蝕刻來形成具有約5μm至約10μm的深度的通孔110。
圖5示出形成互連結構200的步驟。參照圖5，可形成填充圖4的通孔110並延伸到相鄰插入物晶圓100的第一表面101的互連結構200。儘管未示出，為了互連結構200與插入物晶圓100的主體之間的電絕緣，可在互連結構200與插入物晶圓100的主體之間引入絕緣層或介電層。絕緣層可作為包括二氧化矽(SiO2)的層被引入。
各個互連結構200可包括填充圖4的通孔110的貫通電極部分210。貫通電極部分210的端部211可位於圖4的通孔110的底部。各個互連結構200可包括外部連接部分231，外部連接部分231位於插入物晶圓100的第一表面101上並且連接到外部裝置(例如，其它電子元件或模組基板)。各個互連結構200可包括延伸部分230，延伸部分230將外部連接部分231和貫通電極部分210連接並且使貫通電極部分210電延伸以基本上到達外部連接部分231。各個外部連接部分210和各個貫通電極部分210可被設置為逐一匹配。貫通電極部分210、外部連接部分231和延伸部分230可被形成為包括延伸並整合的基本上相同的層。
外部連接部分231和延伸部分230利用貫通電極部分210形成在一個層中。因此，由於外部連接部分231和延伸部分230沒有形成在不同的並且分開的層中，所以用於形成它們的過程可簡化。例如，通過形成暴露插入物晶圓100的第一表面101上的要形成外部連接部分231、延伸部分230和貫通電極部分210的區域的抗蝕劑圖案(未示出)並且執行鍍覆製程，可同時形成互連結構200的具有外部連接部分231、延伸部分230和貫 通電極部分210的形狀的層。由於圖4的通孔110的深度D相對淺，所以可在填充通孔110的同時形成用於互連結構200的導電層以延伸到插入物晶圓100的第一表面101上以提供外部連接部分231和延伸部分230。用於互連結構200的導電層可利用包括銅(Cu)層的金屬層來提供，但是不限於此。互連結構200還可包括用於鍍銅的種晶層(未示出)以及用於防止銅離子擴散的擴散阻擋層(未示出)。
圖6示出形成暴露外部連接部分231的介電層圖案300的步驟。參照圖6，具有暴露外部連接部分231的表面的開口301的介電層圖案300可被形成為覆蓋插入物晶圓100的第一表面101。介電層圖案300可被形成為覆蓋並遮擋延伸部分230以及貫通電極部分210的在插入物晶圓100的第一表面101上暴露的暴露部分，並且可被形成為使得外部連接部分231被暴露於外。介電層圖案300可由有機聚合物材料構成。介電層圖案300可被形成為包括光阻材料。
圖7示出附接載體基板400的步驟。參照圖7，插入物晶圓100可被附接在載體基板400上。可使用黏合層410來將載體基板400附接在插入物晶圓100的第一表面101上。可引入黏合層410以附接載體基板400和基本上設置在第一表面101上的介電層圖案300。載體基板400可作為便於處理第二表面103(可以是插入物晶圓100的初始背面)的製程的操縱的構件被引入。載體基板400在處理第二表面103的過程中可起到保護第一表面101的作用。
圖8示出使插入物晶圓100凹陷的步驟。參照圖8，插入物晶圓100可被固定到載體基板400，並且可使插入物晶圓100的暴露的第二 表面103凹陷。可通過蝕刻或研磨第二表面103來使第二表面103凹陷。可對第二表面103應用化學機械拋光以便更精細地控制凹陷程度。
可通過使插入物晶圓100的第二表面103凹陷來提供凹陷的第二表面105。通過此製程，可將插入物晶圓100轉換為具有比初始厚度T1薄的厚度T2的插入物晶圓109。被薄化以具有更薄的厚度T2的插入物晶圓109可被設置為使貫通電極部分210的端部211暴露於凹陷的第二表面105。通過執行用於凹陷的CMP製程以使貫通電極部分210的端部211暴露，插入物晶圓109可具有與貫通電極部分210的深度(圖4的D)基本上相同的厚度。可通過調節應用於CMP製程的漿料的組成來調節CMP製程以使得插入物晶圓109主體和貫通電極部分210的蝕刻速率變得彼此不同。如果應用與銅的蝕刻速率相比具有更高蝕刻速率的矽的漿料，則可調節CMP製程以使得貫通電極部分210的端部211被暴露於插入物晶圓109的凹陷的第二表面105上。插入物晶圓109可具有約5μm至10μm(可為貫通電極部分210的深度)的厚度T2。儘管像這樣將插入物晶圓109處理為薄厚度，它可維持在能夠通過載體基板400操縱的狀態。
圖9示出將半導體晶粒500安裝在插入物晶圓109上的步驟。參照圖9，半導體晶粒500可被引入在插入物晶圓109上，並且可被對齊以使得半導體晶粒500的晶粒連接部分510與貫通電極部分210的暴露於第二表面105的端部211交疊。互連器550可將半導體晶粒500的晶粒連接部分510和貫通電極部分210的端部211彼此緊固，並且可將它們電連接和物理連接。各個互連器550可包括導電凸塊或者焊料層的形狀。半導體晶粒500可以是整合有積體電路的記憶體半導體晶粒。半導體晶粒500可具有 晶片的形狀，其包括具有用於與外部裝置電連接的晶粒連接部分510的第三表面505以及與第三表面505相對的第四表面507。
參照圖9以及圖4，由於半導體晶粒500被安裝在插入物晶圓109上以使得晶粒連接部分510被緊固到貫通電極部分210的端部211，所以用貫通電極部分210填充的通孔(圖4的110)可位於與半導體晶粒500的晶粒連接部分510交疊的插入物晶圓(圖4的100)的第二表面(圖4的101)處。
圖10示出形成保護部分600的步驟。參照圖10，可形成覆蓋插入物晶圓109的第二表面105並且保護半導體晶粒500的側部的保護部分600。各個保護部分600可由介電材料形成。所述介電材料可包括環氧模塑膠(EMC)。可通過在將多個半導體晶粒500並排地安裝在插入物晶圓109的第二表面105上之後執行模製製程來形成保護部分600。保護部分600可被模製以填充半導體晶粒500與相鄰的不同半導體晶粒500之間的部分。保護部分600可被形成為使得半導體晶粒500的第四表面507被暴露。如果保護部分600被形成為使半導體晶粒500的第四表面507暴露而沒有包圍第四表面507，則因為半導體封裝的總厚度沒有增加那麼多，所以可實現薄封裝。另外，根據半導體晶粒500的操作而產生的熱可通過暴露的第四表面507來更有效地消散。保護部分600可按照擴展或延伸形狀形成以填充半導體晶粒500與插入物晶圓109的第二表面105之間的部分。
圖11示出將外部連接端子700附接到外部連接部分231的步驟。參照圖11，用於外部連接的外部連接端子700可被附接到外部連接部分231。各個外部連接端子700可包括諸如焊料凸塊或焊球的連接構件。 在附接外部連接端子700之前，可執行去除載體基板(圖10的400)和黏合層(圖10的410)的製程。可通過將焊料凸塊或焊球附接到通過去除載體基板400或黏合層410而暴露的外部連接部分231來形成外部連接端子700。
參照圖11以及圖2，外部連接部分231可作為將貫通電極部分210電延伸至外部的構件來提供。儘管貫通電極部分210被設置為位於插入物晶圓109的與半導體晶粒500交疊的部分處，由於外部連接部分231位於通過延伸部分230從貫通電極部分210延伸至外部的位置處，所以外部連接部分231可不被設置在與晶粒連接部分510對齊的位置處，而是設置在偏移位置處。連接到外部連接部分231的外部連接端子700也可被設置為不位於與晶粒連接部分510對齊的位置處，而是位於偏移位置處。
由於外部連接部分231沒有被設置在與晶粒連接部分510對齊的位置處，而是被設置在偏移位置處，所以外部連接部分231可被設置為具有與晶粒連接部分510不同的線寬大小S2(圖2)和間距大小P2(圖2)。由於貫通電極部分210的端部211被設置為與晶粒連接部分510對齊，所以貫通電極部分210或者貫通電極部分210的端部211可被設置為具有與晶粒連接部分510的佈置間距大小基本上相同的佈置間距大小P1(圖2)。貫通電極部分210的端部211的線寬大小S1(圖2)無需與晶粒連接部分510的線寬大小相同。然而，貫通電極部分210的端部211的線寬大小S1可被限制為比間距大小P1小的大小以導致基本上相同的間距大小P1。由於貫通電極部分210被形成為具有精細線寬大小S1(圖2)的端部211，所以可通過利用矽插入物晶圓209應用矽製程來執行用於形成貫通電極部分210的製 程。外部連接部分231可被設置為具有比貫通電極部分210的端部211的線寬大小S1(圖2)大的線寬大小S2(圖2)，並且具有比貫通電極部分210的端部211的佈置間距大小P1(圖2)大的佈置間距大小P2。
返回參照圖11，將外部連接端子700附接到外部連接部分231的步驟的所得結構可通過執行單一化製程而被分離成各個半導體封裝。所得結構可利用切割製程(例如，鐳射切割、機械刀鋸切)來被分離成各個封裝。參照圖1以及圖11，插入物晶圓109可通過分離製程而成為包括插入物晶粒109A(圖1)的單個封裝的形狀。
圖12是示出根據實施方式的半導體封裝結構的示例的表示的橫截面圖。
參照圖12，半導體封裝11可包括插入物晶粒1109A和半導體晶粒1500的層壓結構。插入物晶粒1109A可以是板形狀，其包括第一表面1101(可以是正面)和第二表面1105(可以是與第一表面1101相對的背面)。插入物晶粒1109A可以是從可作為裸矽晶圓提供的插入物晶圓分離的單個晶粒的形狀。插入物晶粒1109A可通過處理裸矽晶圓來形成。插入物晶粒1109A可設置有玻璃材料的基板。
插入物晶粒1109A可作為包括互連結構1200並提供電連接線的構件引入。各個互連結構1200可包括貫通電極部分1210，貫通電極部分1210從第二表面1105基本上穿透插入物晶粒1109A的主體到達與第二表面1105相對的第一表面1101。貫通電極部分1210可被設置為穿透在插入物晶粒1109A與半導體晶粒1500之間引入並且15將它們彼此接合的第一介電層1310。貫通電極部分1210的端部1211可從第一表面1101暴露。與貫通 電極部分1210的端部1211相對的部分可位於第二表面1105上並且通過延伸部分1230延伸。延伸部分1230可作為連接部分或延伸部分提供，其將位於插入物晶粒1109A的第二表面1105的部分處以與貫通電極部分1210間隔開並偏移預定距離的外部連接部分1231與貫通電極部分1210連接。形成互連結構1200的延伸部分1230、外部連接部分1231和貫通電極部分1210可具有主體並且可利用整合的單一體層提供。由於延伸部分1230、外部連接部分1231和貫通電極部分1210利用單個延伸的導電層而非分離的層提供，所以可防止由於層的接觸引起的電阻增加。
具有暴露外部連接部分1231的表面的開口1331的介電層圖案1330可被設置在插入物晶粒1109A的第二表面1105上。用於外部連接的外部連接端子1700可被附接在外部連接部分1231上。各個外部連接端子1700可包括諸如焊料凸塊或焊球的連接構件。
半導體晶粒1500可被安裝在插入物晶粒1109A的第一表面1101上。半導體晶粒1500可具有晶片的形狀，其包括具有用於電連接到插入物晶粒1109A的晶粒連接部分1510的第三表面1505以及與第三表面1505相對的第四表面1507。可提供覆蓋插入物晶粒1109A的第一表面1101並且保護半導體晶粒1500的側部的保護部分1600。
外部連接部分1231(互連結構1200的一部分)可被設置在第二表面1105上，作為將貫通電極部分1210電延伸至外部的構件。儘管貫通電極部分1210被設置為位於插入物晶粒1109A的與半導體晶粒1500的晶粒連接部分1510交疊的部分處，但是由於外部連接部分1231位於通過延伸部分1230從貫通電極部分1210延伸到外部的位置處，所以外部連接部分 1231可被設置為不位於與晶粒連接部分1510對齊的位置處，而是位於偏移位置處。連接到外部連接部分1231的外部連接端子1700也可被設置為不位於與晶粒連接部分1510對齊的位置處，而是位於偏移位置處。
由於外部連接部分1231可被設置為不位於與晶粒連接部分1510對齊的位置處，而是位於偏移位置處，所以外部連接部分1231可具有與晶粒連接部分1510不同的線寬大小和間距大小。由於貫通電極部分1210的端部1211被設置為與晶粒連接部分1510對齊，所以貫通電極部分1210或者貫通電極部分1210的端部1211可被設置為具有與晶粒連接部分1510的佈置間距大小基本上相同的佈置間距大小。外部連接部分1231可被設置為具有比貫通電極部分1210的端部1211的線寬大小更大的線寬大小，並且具有比貫通電極部分1210的端部1211的佈置間距大小更大的佈置間距大小。
圖13至圖20是示出根據各種實施方式的半導體封裝的製造方法的示例的表示的橫截面圖。
圖13示出將半導體晶粒1500安裝在插入物晶圓1100上的步驟。參照圖13，插入物晶圓1100可具有基板或晶圓的形狀，插入物晶圓1100包括第一表面1101(可以是正面)和第二表面1103(可以是與第一表面1101相對的初始背面)。插入物晶圓1100可利用裸矽晶圓來提供。插入物晶圓1100也可利用具有晶圓形狀的玻璃材料來提供。
用於附接的第一介電層1310可被形成在插入物晶圓1100的第一表面1101上。第一介電層1310可作為將要安裝在插入物晶圓1100的第一表面1101上的半導體晶粒1500附接到插入物晶圓1100的黏合層被引 入。半導體晶粒1500可被並排地引入以在第一表面1101上對齊，使得晶粒連接部分1510面向插入物晶圓1100的第一表面1101。各個半導體晶粒1500可以是整合有積體電路的記憶體半導體晶粒。半導體晶粒1500可具有晶片的形狀，半導體晶粒1500包括設置有用於電連接到外部的晶粒連接部分1510的第三表面1505以及與第三表面1505相對的第四表面1507。
圖14示出形成保護部分1600的步驟。參照圖14，可在插入物晶圓1100的第一表面1101上形成覆蓋第一介電層1310並且保護半導體晶粒1500的側部的保護部分1600。保護部分1600可由介電材料形成。所述介電材料可包括環氧模塑膠(EMC)。可通過在將多個半導體晶粒1500並排地安裝在插入物晶圓1100的第一表面1101上的第一介電層1310上之後執行模製製程來形成保護部分1600。保護部分1600可被模製以填充半導體晶粒1500與相鄰的不同半導體晶粒1500之間的部分。保護部分1600可被形成為使得半導體晶粒1500的第四表面1507被暴露。如果保護部分1600被形成為使半導體晶粒1500的第四表面1507暴露而沒有包圍第四表面1507，則因為半導體封裝的總厚度沒有增加那麼多，所以可實現薄封裝。另外，根據半導體晶粒1500的操作而產生的熱可通過暴露的第四表面1507來更有效地消散。保護部分1600可被形成為覆蓋半導體晶粒1500的側表面，在一些情況下，可延伸以覆蓋半導體晶粒1500的第四表面1507。
圖15示出使插入物晶圓1100凹陷的步驟。參照圖15，可使插入物晶圓1100的暴露的第二表面1103凹陷。可通過蝕刻或研磨第二表面1103來執行使第二表面1103凹陷的製程。可對第二表面1103應用化學機械拋光以便更精細地調節凹陷程度。
可通過使插入物晶圓1100的第二表面1103凹陷來提供凹陷的第二表面1105。通過此製程，可將插入物晶圓1100轉換為具有比初始厚度T1薄的厚度T2的插入物晶圓1109。被薄化以具有更薄的厚度T2的插入物晶圓1109可被設置為使得與凹陷的第二表面1105相對的第一表面1101通過第一介電層1310和保護部分1600被固定。包括被模製以保護半導體晶粒1500的保護部分1600的結構可在針對插入物晶圓1109的凹陷製程期間起到操縱基板或載體基板的作用。包括被模製以保護半導體晶粒1500的保護部分1600的結構可在針對插入物晶圓1109的凹陷製程期間充當固定插入物晶圓1109的構件，並且可在後續製程中充當通過固定插入物晶圓1109來實現製程的操縱基板或載體基板。插入物晶圓1109可具有約5μm至10μm的薄厚度T2。儘管像這樣將插入物晶圓1109處理為薄厚度，但是插入物晶圓1109可維持在能夠通過包括模製的保護部分1600的結構來操縱的狀態。
圖16示出在插入物晶圓1109的凹陷的第二表面1105上形成蝕刻遮罩1800的步驟。參照圖16，具有暴露第二表面1105的部分的開口1801的蝕刻遮罩1800可形成在插入物晶圓1109的第二表面1105上。蝕刻遮罩1800可包括光阻材料。蝕刻遮罩1800的開口1801可被形成為使第二表面1105的與半導體晶粒1500的晶粒連接部分1510交疊的區域暴露。蝕刻遮罩1800的第一開口1801可與半導體晶粒1500的晶粒連接部分1510對齊。
圖17示出形成通孔1110的步驟。參照圖17，暴露半導體晶粒1500的晶粒連接部分1510的表面的通孔1110可形成在插入物晶圓1109 的第二表面1105上。通孔1110可利用乾蝕刻製程、濕蝕刻製程或鐳射蝕刻製程被形成為具有約5μm至約10μm的深度。可這樣形成通孔1110：使用蝕刻遮罩作為阻擋物去除第二表面1105的暴露於第一開口1801(圖16)的部分，然後蝕刻並去除第一介電層1310的在暴露的插入物晶圓1109下面的部分。通孔1110可被設置為與半導體晶粒1500的晶粒連接部分1510對齊。可在蝕刻製程之後選擇性地去除蝕刻遮罩1800。
圖18示出形成互連結構1200的步驟。參照圖18，可形成填充通孔1110並延伸到與通孔1110相鄰的插入物晶圓1109的第二表面1105上的互連結構1200。儘管未示出，可在互連結構1200與插入物晶圓1109的主體之間的介面上引入絕緣層或介電層以使互連結構1200與插入物晶圓1109的主體電絕緣。絕緣層可利用包括二氧化矽(SiO2)的層來提供。
各個互連結構1200可包括填充通孔1110的貫通電極部分1210。各個貫通電極部分1210的端部1211可位於通孔1110的底部，並且可被直接連接並緊固到暴露于通孔1110的晶粒連接部分1510。可在各個貫通電極部分1210的端部1211與晶粒連接部分1510的表面之間設置諸如單獨的凸塊或焊料層的中間連接構件。各個互連結構1200可包括外部連接部分1231，外部連接部分1231位於插入物晶圓1109的第二表面1105上並且要連接到諸如其它電子元件或模組基板的外部裝置。各個互連結構1200可包括將外部連接部分1231連接到貫通電極部分1210的延伸部分1230，並且使貫通電極部分1211電延伸以基本上到達外部連接部分1231。外部連接部分1231和貫通電極部分1210可被設置為一對一匹配。貫通電極部分1210、外部連接部分1231和延伸部分1230可被形成為包括以基本上相同的層延伸 和整合的層。
外部連接部分1231和延伸部分1230可利用貫通電極部分1210形成在一層中。因此，由於外部連接部分1231和貫通電極部分1210沒有形成在不同的分離的層中，所以用於形成它們的製程可簡化。例如，互連結構1200的具有外部連接部分1231、延伸部分1230和貫通電極部分1210的形狀的層可同時形成。由於通孔1110的深度相對較淺，所以在填充通孔1110的同時用於互連結構1200的導電層可被形成為延伸到插入物晶圓1100的第二表面1105上以提供外部連接部分1231和延伸部分1230。互連結構1200可利用包括銅(Cu)層的金屬層來提供，但不限於此。互連結構1200還可包括用於鍍銅的種晶層(未示出)以及用於防止銅離子擴散的擴散阻擋層(未示出)。在實施方式中，延伸部分1230可在第二表面1105上在與外部連接部分1231相反的方向上延伸。
圖19示出形成暴露外部連接部分1231的第二介電層圖案1330的步驟。參照圖19，具有暴露外部連接部分1231的表面的開口1331的第二介電層圖案1330可被形成為覆蓋插入物晶圓1109的第二表面1105。第二介電層圖案1330可覆蓋並遮擋延伸部分1230以及貫通電極部分1210的暴露於插入物晶圓1109的第二表面1105的暴露部分，並且可被形成為使得外部連接部分1231被暴露於外。第二介電層圖案1330可由有機聚合物材料形成。第二介電層圖案1330可被形成為包括光阻材料。
圖20示出將外部連接端子1700附接到外部連接部分1231的步驟。參照圖20，用於外部連接的外部連接端子1700可被附接到外部連接部分1231。各個外部連接端子1700可包括諸如焊料凸塊或焊球的連接構 件。
各個外部連接部分1231可作為將貫通電極部分210電延伸至外部的構件來提供。貫通電極部分1210被設置在插入物晶圓109的與半導體晶粒1500交疊的部分處。外部連接部分1231可通過延伸部分1230被設置在相對於貫通電極部分1210向一側偏置的位置處，並且可被設置在相對於晶粒連接部分1510偏移的位置處。連接到外部連接部分1231的外部連接端子1700也可被設置為不位於與晶粒連接部分1510對齊的位置處，而是位於偏移位置處。
由於外部連接部分1231沒有被設置在與晶粒連接部分1510對齊的位置處，而是設置在偏移位置處，所以外部連接部分1231可具有與晶粒連接部分1510不同的線寬大小和間距大小。外部連接部分1231可被設置為具有比貫通電極部分1210的端部1211的線寬大小更大的線寬大小，並且具有比貫通電極部分1210的端部1211的佈置間距大小更大的佈置間距大小。
返回參照圖20，將外部連接端子1700附接到外部連接部分1231的步驟的所得結構可通過執行單一化製程而被分離成各個半導體封裝。所得結構可利用切割製程(例如，鐳射切割、機械刀鋸切)來被分離成各個封裝。參照圖12以及圖20，插入物晶圓1109可通過分離製程而成為包括插入物晶粒1109A(圖12)的單個封裝的形狀。
圖21是示出根據實施方式的包括記憶卡7800的電子系統的示例的表示的區塊圖，該記憶卡7800包括至少一個半導體裝置。記憶卡7800包括諸如非揮發性記憶體裝置的記憶體7810以及記憶體控制器7820。記憶 體7810和記憶體控制器7820可存儲資料或讀取存儲的資料。記憶體7810和/或記憶體控制器7820包括設置在根據實施方式的嵌入式封裝中的一個或更多個半導體晶片。
記憶體7810可包括本公開的實施方式的技術所應用于的非揮發性記憶體裝置。記憶體控制器7820可控制記憶體7810，使得回應於來自主機7830的讀/寫請求讀出所存儲的資料或者存儲資料。
圖22是示出包括根據實施方式的至少一個裝置的電子系統8710的示例的表示的區塊圖。電子系統8710可包括控制器8711、輸入/輸出單元8712和記憶體8713。控制器8711、輸入/輸出裝置8712和記憶體8713可通過提供資料移動的路徑的匯流排8715來彼此耦合。
在實施方式中，控制器8711可包括一個或更多個微處理器、數位訊號處理器、微控制器和/或能夠執行與這些元件相同的功能的邏輯裝置。控制器8711或記憶體8713可包括根據本公開的實施方式的一個或更多個半導體封裝。輸入/輸出裝置8712可包括從按鍵區、鍵盤、顯示裝置、觸控式螢幕等中選擇出的至少一個。記憶體8713是用於存儲資料的裝置。記憶體8713可存儲要由控制器8711等執行的資料和/或命令。
記憶體8713可包括諸如DRAM的揮發性記憶體裝置和/或諸如快閃記憶體的非揮發性記憶體裝置。例如，快閃記憶體可被安裝到諸如移動終端或桌上型電腦的資訊處理系統。快閃記憶體可構成固態硬碟(SSD)。在這種情況下，電子系統8710可在快閃記憶體系統中穩定地存儲大量資料。
電子系統8710還可包括介面8714，介面8714被配置為向通 信網路發送資料以及從通信網路接收資料。介面8714可以是有線型或無線型的。例如，介面8714可包括天線或者有線或無線收發器。
電子系統8710可被實現為移動系統、個人電腦、工業電腦或者執行各種功能的邏輯系統。例如，移動系統可以是個人數位助理(PDA)、可攜式電腦、平板電腦、行動電話、智慧型手機、無線電話、膝上型電腦、記憶卡、數位音樂系統和資訊發送/接收系統中的任一個。
如果電子系統8710是能夠執行無線通訊的設備，則電子系統8710可用在諸如CDMA(分碼多重存取)、GSM(全球移動通信系統)、NADC(北美數位行動電話)、E-TDMA(強化分時多重存取)、WCDMA(寬頻分碼多重存取)、CDMA2000、LTE(長期演進技術)和Wibro(無線寬頻網際網路)的通信系統中。
為了例示性目的公開了本公開的實施方式。本領域技術人員將理解，在不脫離本公開和附圖的範圍和精神的情況下，可進行各種修改、添加和替代。
10‧‧‧半導體封裝
100‧‧‧插入物晶圓
101‧‧‧第一表面
105‧‧‧第二表面
109A‧‧‧插入物晶粒
200‧‧‧互連結構
210‧‧‧貫通電極部分
211‧‧‧端部
230‧‧‧延伸部分
231‧‧‧外部連接部分
300‧‧‧介電層圖案
301‧‧‧開口
500‧‧‧半導體晶粒
505‧‧‧第三表面
507‧‧‧第四表面
510‧‧‧晶粒連接部分
550‧‧‧互連器
600‧‧‧保護部分
700‧‧‧外部連接端子

Claims (24)

  1. 一種製造半導體封裝的方法，該方法包括以下步驟：形成從插入物晶圓的第一表面延伸到所述插入物晶圓的主體中的通孔；在所述通孔中和所述插入物晶圓的所述第一表面上形成互連結構，各個所述互連結構包括填充所述通孔中的一個的貫通電極部分、設置在所述插入物晶圓的所述第一表面上的外部連接部分以及將所述貫通電極部分連接到所述外部連接部分的延伸部分；使所述插入物晶圓的與所述外部連接部分相對的第二表面凹陷，以在凹陷的所述第二表面處暴露所述貫通電極部分的端部；將半導體晶粒安裝在所述插入物晶圓的凹陷的所述第二表面上，以將所述半導體晶粒的晶粒連接部分電連接到所述貫通電極部分的所述端部；以及在所述插入物晶圓的凹陷的所述第二表面上形成覆蓋所述半導體晶粒的保護部分。
  2. 根據申請專利範圍第1項所述的方法，其中，所述插入物晶圓包括矽晶圓。
  3. 根據申請專利範圍第1項所述的方法，其中，形成所述互連結構的步驟包括形成導電層，該導電層填充所述通孔以提供所述貫通電極部分並且延伸到所述插入物晶圓的所述第一表面上以提供所述外部連接部分和所述延伸部分。
  4. 根據申請專利範圍第1項所述的方法，其中，所述通孔被形成為分 別與所述半導體晶粒的所述晶粒連接部分對齊。
  5. 根據申請專利範圍第1項所述的方法，其中，所述外部連接部分被形成為分別相對於所述半導體晶粒的所述晶粒連接部分偏移。
  6. 根據申請專利範圍第1項所述的方法，其中，各個所述外部連接部分被形成為具有比各個所述貫通電極部分的線寬大小大的線寬大小。
  7. 根據申請專利範圍第1項所述的方法，其中，所述外部連接部分被形成為具有比所述貫通電極部分的間距大小大的間距大小。
  8. 根據申請專利範圍第1項所述的方法，該方法還包括以下步驟：在使所述插入物晶圓的所述第二表面凹陷之前，將載體基板附接到所述插入物晶圓的所述第一表面。
  9. 根據申請專利範圍第8項所述的方法，其中，在形成所述保護部分之後，所述載體基板被去除以暴露所述外部連接部分。
  10. 根據申請專利範圍第9項所述的方法，該方法還包括以下步驟：在去除所述載體基板之後，將外部連接端子附接到所述暴露的外部連接部分。
  11. 根據申請專利範圍第1項所述的方法，其中，安裝所述半導體晶粒的步驟包括形成將所述晶粒連接部分與所述貫通電極部分的所述端部結合的互連器；並且其中，各個所述互連器包括凸塊或者中間焊料層。
  12. 根據申請專利範圍第11項所述的方法，其中，所述保護部分被形成為延伸到所述半導體晶粒與所述插入物晶圓之間的空間中並且包圍所述互連器。
  13. 根據申請專利範圍第1項所述的方法， 其中，所述半導體晶粒的所述晶粒連接部分成兩列設置在所述半導體晶粒的邊緣部分上，並且其中，所述貫通電極部分被設置為成兩列並排地與所述晶粒連接部分對齊。
  14. 根據申請專利範圍第13項所述的方法，其中，所述外部連接部分分別成兩列並排地設置到所述貫通電極部分的外側並且與所述插入物晶粒的邊緣相鄰。
  15. 一種製造半導體封裝的方法，該方法包括以下步驟：將半導體晶粒附接到插入物晶圓的第一表面，使得所述半導體晶粒的晶粒連接部分面朝所述第一表面；在所述插入物晶圓的所述第一表面上形成覆蓋所述半導體晶粒的保護部分；通過使所述插入物晶圓的與所述半導體晶粒相對的第二表面凹陷來減小所述插入物晶圓的厚度；在具有凹陷的所述第二表面的所述插入物晶圓中形成通孔以暴露所述晶粒連接部分；以及在所述通孔中和所述插入物晶圓的凹陷的所述第二表面上形成互連結構，各個所述互連結構包括填充所述通孔中的一個的貫通電極部分、設置在所述插入物晶圓的凹陷的所述第二表面上的外部連接部分以及將所述貫通電極部分連接到所述外部連接部分的延伸部分。
  16. 根據申請專利範圍第15項所述的方法，其中，形成所述互連結構的步驟包括形成導電層，所述導電層填充所述通孔以提供所述貫通電極部 分並且延伸到所述插入物晶圓的凹陷的所述第二表面上以提供所述外部連接部分和所述延伸部分。
  17. 根據申請專利範圍第16項所述的方法，其中，所述導電層被形成為與通過所述通孔暴露的所述晶粒連接部分直接接觸。
  18. 根據申請專利範圍第15項所述的方法，其中，所述通孔被形成為分別與所述半導體晶粒的所述晶粒連接部分對齊。
  19. 根據申請專利範圍第15項所述的方法，其中，所述外部連接部分被形成為相對於所述半導體晶粒的所述晶粒連接部分偏移。
  20. 根據申請專利範圍第15項所述的方法，其中，各個所述外部連接部分被形成為具有比各個所述貫通電極部分的線寬大小大的線寬大小。
  21. 一種半導體封裝，該半導體封裝包括：插入物晶粒，該插入物晶粒具有彼此相對的第一表面和第二表面；互連結構，該互連結構包括穿透所述插入物晶粒並且端部在所述第二表面處暴露的貫通電極部分、設置在所述插入物晶粒的所述第一表面上的外部連接部分以及將所述貫通電極部分連接到所述外部連接部分的延伸部分；半導體晶粒，該半導體晶粒被安裝在所述插入物晶粒的所述第二表面上，使得所述半導體晶粒的晶粒連接部分與所述貫通電極部分的所述端部耦合；以及保護部分，該保護部分被設置在所述插入物晶粒的所述第二表面上以覆蓋所述半導體晶粒。
  22. 根據申請專利範圍第21項所述的半導體封裝，該半導體封裝還包 括互連器，該互連器將所述晶粒連接部分與所述貫通電極部分的所述端部耦合，其中，所述互連器包括凸塊或者中間焊料層。
  23. 根據申請專利範圍第22項所述的半導體封裝，其中，所述保護部分延伸到所述半導體晶粒與所述插入物晶粒之間的空間中以包圍所述互連器。
  24. 一種半導體封裝，該半導體封裝包括：半導體晶粒，該半導體晶粒被安裝在插入物晶粒的第一表面上，使得所述半導體晶粒的晶粒連接部分面朝所述插入物晶粒的所述第一表面；保護部分，該保護部分被設置在所述插入物晶粒的所述第一表面上以覆蓋所述半導體晶粒；以及互連結構，該互連結構包括位於所述插入物晶粒的與所述半導體晶粒相對的第二表面上的外部連接部分、穿透所述插入物晶粒並且端部與所述晶粒連接部分結合的貫通電極部分以及將所述貫通電極部分連接到所述外部連接部分的延伸部分。
TW105112248A 2015-06-25 2016-04-20 包括插入物的半導體封裝及其製造方法 TW201701368A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150090451A KR20170001060A (ko) 2015-06-25 2015-06-25 인터포저를 포함하는 반도체 패키지 및 제조 방법

Publications (1)

Publication Number Publication Date
TW201701368A true TW201701368A (zh) 2017-01-01

Family

ID=57602850

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105112248A TW201701368A (zh) 2015-06-25 2016-04-20 包括插入物的半導體封裝及其製造方法

Country Status (4)

Country Link
US (2) US9716017B2 (zh)
KR (1) KR20170001060A (zh)
CN (1) CN106298558A (zh)
TW (1) TW201701368A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10510603B2 (en) * 2017-08-31 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive vias in semiconductor packages and methods of forming same
WO2020093228A1 (en) 2018-11-06 2020-05-14 Shenzhen Xpectvision Technology Co., Ltd. Packaging methods of semiconductor devices

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004079701A (ja) * 2002-08-14 2004-03-11 Sony Corp 半導体装置及びその製造方法
WO2004047167A1 (ja) * 2002-11-21 2004-06-03 Nec Corporation 半導体装置、配線基板および配線基板製造方法
US7838395B2 (en) * 2007-12-06 2010-11-23 Stats Chippac, Ltd. Semiconductor wafer level interconnect package utilizing conductive ring and pad for separate voltage supplies and method of making the same
CN101609818A (zh) * 2008-06-19 2009-12-23 矽品精密工业股份有限公司 半导体封装装置、半导体封装结构及其制法
KR101143473B1 (ko) * 2010-05-06 2012-05-08 (주) 이피웍스 웨이퍼 레벨 엘이디 인터포저
DE102011083719B4 (de) * 2011-09-29 2022-12-08 Robert Bosch Gmbh Verfahren zur Herstellung einer Zweichipanordnung
US9040349B2 (en) 2012-11-15 2015-05-26 Amkor Technology, Inc. Method and system for a semiconductor device package with a die to interposer wafer first bond
KR101419601B1 (ko) 2012-11-20 2014-07-16 앰코 테크놀로지 코리아 주식회사 Emc 웨이퍼 서포트 시스템을 이용한 반도체 디바이스 및 이의 제조방법
KR101936405B1 (ko) * 2013-06-11 2019-04-03 에스케이하이닉스 주식회사 적층 반도체 패키지 및 이의 제조방법
US9741649B2 (en) * 2014-06-04 2017-08-22 Invensas Corporation Integrated interposer solutions for 2D and 3D IC packaging

Also Published As

Publication number Publication date
US9716017B2 (en) 2017-07-25
US20160379845A1 (en) 2016-12-29
KR20170001060A (ko) 2017-01-04
US20170287734A1 (en) 2017-10-05
CN106298558A (zh) 2017-01-04

Similar Documents

Publication Publication Date Title
US9153557B2 (en) Chip stack embedded packages
US10170456B2 (en) Semiconductor packages including heat transferring blocks and methods of manufacturing the same
TWI609478B (zh) 多晶片封裝和製造其之方法
TWI672787B (zh) 具有中介層的半導體封裝及其製造方法
US8786058B2 (en) Semiconductor devices and methods of manufacturing the same
KR101667656B1 (ko) 패키지-온-패키지 형성방법
US9793165B2 (en) Methods of fabricating semiconductor devices
US9368456B2 (en) Semiconductor package having EMI shielding and method of fabricating the same
US20150130078A1 (en) Semiconductor chip and semiconductor package having same
KR20120057693A (ko) 적층 반도체 장치 및 적층 반도체 장치의 제조 방법
KR20120128457A (ko) 반도체 장치 및 그 형성방법
KR20160025280A (ko) 반도체 장치 및 그 제조 방법
US8933561B2 (en) Semiconductor device for semiconductor package having through silicon vias of different heights
US20140361426A1 (en) Stacked semiconductor package and method for manufacturing the same
US9431332B2 (en) Semiconductor package
US20220208737A1 (en) Stack packages including a hybrid wire bonding structure
US9543251B2 (en) Semiconductor chip and semiconductor package having the same
US20160225744A1 (en) Semiconductor packages, methods of fabricating the same, memory cards including the same and electronic systems including the same
US8980689B2 (en) Method of fabricating semiconductor multi-chip stack packages
US9117938B2 (en) Semiconductor devices with through via electrodes, methods of fabricating the same, memory cards including the same, and electronic systems including the same
TW201719833A (zh) 包含具有階梯狀邊緣的模製層疊晶粒的半導體封裝
TW201701368A (zh) 包括插入物的半導體封裝及其製造方法
CN111799234A (zh) 包括热传导网络结构的半导体封装件
US20130249108A1 (en) Semiconductor packages, electronic systems employing the same and methods of manufacturing the same
KR101932495B1 (ko) 반도체 패키지 및 반도체 패키지의 제조 방법