TW201644067A - 半導體發光裝置 - Google Patents

半導體發光裝置 Download PDF

Info

Publication number
TW201644067A
TW201644067A TW105107255A TW105107255A TW201644067A TW 201644067 A TW201644067 A TW 201644067A TW 105107255 A TW105107255 A TW 105107255A TW 105107255 A TW105107255 A TW 105107255A TW 201644067 A TW201644067 A TW 201644067A
Authority
TW
Taiwan
Prior art keywords
light
layer
semiconductor layer
emitting device
emitting
Prior art date
Application number
TW105107255A
Other languages
English (en)
Other versions
TWI613837B (zh
Inventor
Hiroshi Katsuno
Masakazu Sawano
Kazuyuki Miyabe
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201644067A publication Critical patent/TW201644067A/zh
Application granted granted Critical
Publication of TWI613837B publication Critical patent/TWI613837B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Abstract

本發明之實施形態係提供一種將配光擴大之半導體發光裝置。 實施形態之半導體發光裝置包含：發光體，其係包含：具有第1面及第1側面之第1導電型之第1半導體層、具有第2面及第2側面之第2導電型之第2半導體層、及設置於上述第1半導體層與第2半導體層之間之發光層；第1金屬層，其係電性連接於上述第1半導體層；及第2金屬層，其係電性連接於上述第2半導體層。上述發光體包含凹部，其設置為自上述第2面至上述第1半導體層中之深度，且具有與上述第1及第2側面對向之內面。

Description

半導體發光裝置
[相關申請案]
本申請享有以日本專利申請2015-120275號(申請日：2015年6月15日)為基礎申請之優先權。本申請係藉由參照該基礎申請而包括基礎申請之全部內容。
本發明之實施形態係關於一種半導體發光裝置。
半導體發光裝置例如具備將p型半導體層、發光層及n型半導體層積層而成之發光體。自該發光體放出之光係於積層方向上具有較高之亮度。因此，於需要較寬之配光之用途中，要求與積層方向交叉之方向上之亮度之提昇。例如，於使用螢光體進行自發光層所放射之光之波長轉換之情形時，較理想為不僅配置於積層方向而且配置於發光體周圍之螢光體亦激發，作為整體使發光效率提昇。
本發明之實施形態係提供一種將配光擴大之半導體發光裝置。
實施形態之半導體發光裝置包含：發光體，其係包含：具有第1面及第1側面之第1導電型之第1半導體層、具有第2面及第2側面之第2導電型之第2半導體層、及設置於上述第1半導體層與第2半導體層之間之發光層；第1金屬層，其係電性連接於上述第1半導體層；及第2金屬層，其係電性連接於上述第2半導體層。上述發光體包含凹部，其設置為自上述第2面至上述第1半導體層中之深度，且具有與上述第 1及第2側面對向之內面。
1~5‧‧‧半導體發光裝置
1e‧‧‧晶片端
10、110‧‧‧發光體
10a、110a‧‧‧第1面
10b、110b‧‧‧第2面
10c、110c‧‧‧側面
11‧‧‧n型半導體層
11a‧‧‧半導體層11之表面
12‧‧‧p型半導體層
12a‧‧‧第1部分
12b‧‧‧第2部分
15‧‧‧發光層
20、101‧‧‧基板
25、25a、25b‧‧‧接合層
27‧‧‧電極
31、32、33b‧‧‧接合墊
33‧‧‧n電極
33a‧‧‧將放出光之開口包圍之部分
33p‧‧‧延伸部
35‧‧‧p電極
35p‧‧‧延伸部
37、39‧‧‧金屬層
40e‧‧‧切割區域
41、45、47‧‧‧介電質膜
41a、45a‧‧‧開口部
45p‧‧‧突起
50、55‧‧‧凹部
50a、50b‧‧‧內面
50p‧‧‧開口
θ‧‧‧內角
103‧‧‧硬遮罩
LA1、LA2、LA3‧‧‧光
WG1、WG2、WG3‧‧‧凹部50之寬度
Wp‧‧‧間隔
圖1(a)係示意性表示第1實施形態之半導體發光裝置之俯視圖，(b)係半導體發光裝置之示意剖視圖。
圖2(a)係示意性表示第1實施形態之半導體發光裝置之其他之俯視圖，(b)及(c)係半導體發光裝置之主要部分示意剖視圖。
圖3(a)~(c)係例示發光體內之光傳播路徑之示意剖視圖。
圖4(a)~(c)係表示第1實施形態之半導體發光裝置之製造過程之示意剖視圖。
圖5(a)~(c)係表示接著圖4(c)之製造過程之示意剖視圖。
圖6(a)及(b)係表示接著圖5(c)之製造過程之示意剖視圖。
圖7(a)及(b)係表示接著圖6(b)之製造過程之示意剖視圖。
圖8(a)及(b)係表示接著圖7(b)之製造過程之示意剖視圖。
圖9(a)係示意性表示第2實施形態之半導體發光裝置之俯視圖，(b)及(c)係半導體發光裝置之主要部分示意剖視圖。
圖10(a)係示意性表示第3實施形態之半導體發光裝置之俯視圖，(b)係半導體發光裝置之主要部分示意剖視圖。
圖11(a)及(b)係表示第3實施形態之變化例之半導體發光裝置之示意剖視圖。
以下，對於實施形態，一邊參照圖式一邊進行說明。對於圖式中之同一部分，標註同一編號，且將其詳細之說明適當省略，而對不同之部分進行說明。再者，圖式為示意性或概念性者，各部分之厚度與寬度之關係、及部分間之大小比例等未必限定於與現實情況相同。又，即便表示相同之部分之情形時，亦存在彼此之尺寸或比例因圖式而不同地表示之情形。
再者，以下之實施形態中所說明之半導體發光裝置為一例，並非限定於該等半導體發光裝置。又，各半導體發光裝置中所說明之技術性特徵係於可技術性適用之情形時，於各實施形態中可共同地適用。
(第1實施形態)
圖1(a)係示意性表示第1實施形態之半導體發光裝置1之俯視圖。圖1(b)係沿著圖1(a)中所示之A-A線之半導體發光裝置1之示意剖視圖。半導體發光裝置1係晶片狀之光源，且例如安裝於安裝基板上。
如圖1(a)所示，半導體發光裝置1具備發光體10、及基板20。發光體10係設置於基板20之上。半導體發光裝置1於基板20上具有與發光體10並排設置之接合墊31。
如圖1(b)所示，發光體10係介隔接合層25接合於基板20。發光體10包含第1導電型之第1半導體層(以下稱為n型半導體層11)、第2導電型之第2半導體層(以下稱為p型半導體層12)、及發光層15。發光體10具有將n型半導體層11、發光層15、及p型半導體層12依序地積層而成之結構。以下，將第1導電型設為n型，將第2導電型設為p型進行說明，但並非僅限於此。實施形態亦包括將第1導電型設為p型，將第2導電型設為n型之情形。
發光體10具有包含n型半導體層11之表面之第1面10a、包含p型半導體層12之表面之第2面10b、及包含n型半導體層11之外緣之側面10c。進而，發光體10具有設置於第2面10b側之凹部50。凹部50係設置為自第2面10b到達n型半導體層11中之深度。又，凹部50包含具有內面50a及50b之部分、及具有2個內面50b之部分。內面50a係與側面10c對向，且例如沿著側面10c延伸。此處，所謂「對向」係指側面10c與內面50a相互面對，且包含側面10c與內面50a不平行之情況。又，凹部50係例如將p型半導體層12分離為第1部分12a與第2部分 12b。內面50a包含第1部分12a之端面，內面50b包含第2部分12b之端面。
自發光層15放射之光係主要自第1面10a放出至發光體10之外。第1面10a具有光提取結構。光提取結構係抑制放射光之全反射，使光提取效率提昇。例如，第1面10a設置有微細之突起，從而被粗面化。
半導體發光裝置1係於發光體10之第2面10b側，具有第1金屬層(以下稱為n電極33)及第2金屬層(以下稱為p電極35)、及第3金屬層(以下稱為金屬層37、39)。n電極33係於凹部50之底面，電性連接於n型半導體層11。p電極35係設置於p型半導體層12之第2部分12b上，且電性連接於p型半導體層12。p電極35未設置於p型半導體草12之第1部分12a上。金屬層37係設置於p電極35上。n電極33、p電極35及金屬層37、39較佳為包含相對於發光層15之放射光而言反射率較高之材料。n電極33例如包含鋁(Al)。p電極35、金屬層37及39例如包含銀(Ag)。再者，亦可為未設置金屬層37及39之結構。
半導體發光裝置1具有介電質膜41、45、47。介電質膜41係於凹部50之內面，將未設置n電極33之部分覆蓋。介電質膜41係覆蓋保護發光層15之外緣。介電質膜45係將凹部50之整體覆蓋。介電質膜45係將n電極33覆蓋，使n電極33與基板20及接合層25電絕緣。介電質膜45亦可為與介電質膜41相同之材料。
介電質膜47係將發光體10之第1面10a及側面10c覆蓋。介電質膜47例如將側面10c上所露出之發光層15覆蓋保護。又，介電質膜47係使發光體10與樹脂之間之密接性提昇。即，對於在半導體發光裝置1之上設置有包含螢光體之樹脂之情形較為有效。
金屬層37係於介電質膜45上延伸，將n電極33與p電極35之間之介電質膜41及45覆蓋。金屬層39係設置於介電質膜45之上，將凹部50之內面50a、及側面10c與內面50a之間之第2面10b之至少一部分覆 蓋。金屬層37係於n電極33與p電極35之間，將通過介電質膜41及45沿基板20之方向傳播之光反射，使該光沿朝向第1面10a之方向返回。金屬層39係於發光體10之外緣部，將通過介電質膜41及45沿基板20之方向傳播之光反射，使該光沿朝向第1面10a或側面10c之方向返回。
接合層25係以將金屬層37、39及介電質膜45覆蓋之方式設置。接合層25係例如包含含有金錫(AuSn)、鎳錫(NiSn)等焊料之接合金屬之導電層。p電極35係經由金屬層37電性連接於接合層25。又，接合層25係電性連接於具有導電性之基板20。接合層25係於p電極35、金屬層37、39、及接合金屬之間包含例如鈦(Ti)、鈦-鎢(TiW)等高熔點金屬膜。高熔點金屬膜係作為防止焊料擴散至p電極35、金屬層37、39之阻擋膜發揮功能。於基板20之背面側，設置有電極27。電極27係例如Ti/Pt/Au之積層膜，且例如具有800nm之膜厚。電極27係例如經由安裝基板連接於外部電路。相對於此，n電極33係例如經由連接於接合墊31之金或鋁等金屬線連接於外部電路。
圖2(a)係示意性表示半導體發光裝置1之其他俯視圖。圖2(b)係表示沿著圖2(a)中所示之B-B線之剖面之示意圖。圖2(c)係表示沿著圖2(a)中所示之C-C之剖面之示意圖。
圖2(a)係表示發光體10之下之晶片面之示意圖。該圖中所示之虛線係表示發光體10之外緣(側面10c之端)。n電極33係設置於凹部50之內面50a與50b之間、或50b彼此之間。n電極33具有於發光體10之外側延伸之部分(延伸部33p)，接合墊31設置於延伸部33p之上。p電極35係設置於由內面50b所包圍之p型半導體層12之第2部分12b上(參照圖1(b))。
如圖2(a)所示，半導體發光裝置1具有5個p電極35。而且，5個p電極35分別設置於由內面50b所包圍之區域。於發光體10中，由內面50b所包圍之部分分別具有發光層15。例如，半導體發光裝置1之驅動 電流係自基板20之背面側之電極27所供給。而且，該驅動電流係自p電極35經由發光層15流向n電極33。因此，半導體發光裝置1係自由內面50b所包圍之5個發光層15(發光區域)放射光。繼而，如圖2(a)所示，內面50a以將5個發光區域包圍之方式設置。
於圖2(a)中，表示凹部50之寬度WG1、WG2及WG3。凹部50係於將最大之發光區域包圍之部分，具有自發光區域朝向外緣之方向之寬度WG1。又，凹部50係於設置有接合墊31之部分，具有自發光區域朝向外緣之方向之寬度WG2。於該等部分中，設置有n電極33。而且，WG1、WG2係例如基於驅動電流之最大值及接合墊之尺寸而設定。另一方面，於未設置n電極33之部分，凹部50具有自發光區域朝向外緣之方向之寬度WG3。WG3係例如考慮到半導體製程中之加工裕度(processing margin)或加工精度而設定。WG3較佳為設為更狹窄，以便將發光區域之面積擴大。又，於較寬之發光區域，可形成較寬之p電極35。藉此，較寬之p電極35使發光層15之電流密度下降，從而將內部量子效率提高。又，可將自發光層15所放射之光更多地反射，從而提高光提取效率。凹部50之最小寬度較佳為根據加工方法造成之制約等，而例如設為發光體10之積層方向之厚度之0.1倍以上且10倍以下。更佳為將凹部50之最小寬度設為發光體10之積層方向之厚度之0.5倍以上且2倍以下。
如圖2(b)所示，設置於發光體10之外緣部之凹部50係將p型半導體層12分割為第1部分12a與第2部分12b。p電極35係設置於第2部分12b之上，且與第2部分12b電性連接。p電極35未設置於第1部分12a之上。即，第1部分12a係藉由凹部50而與第2部分12b電分離。因此，驅動電流不流入第1部分12a中，n型半導體層11與第1部分12a之間之發光層15不放射光。亦可於第1部分12a之上，與第2部分12b同樣地設置p電極35。此時，介電質47必須將於側面10c露出之發光層15鈍化。
凹部50之內面50a係與發光體10之側面10c對向。於發光體10之第2面10b與內面50a之間，朝向側面10c之內角θ較佳為90度以上。
如圖2(c)所示，n電極33之延伸部33p係介隔介電質膜45於接合層25之上沿晶片端1e之方向延伸。發光體10係未設置於延伸部33p之上，接合墊31係設置於延伸部33p之上。
圖3(a)~(c)係例示於發光體10之內部傳播之光之傳播路徑之示意剖視圖。圖3(a)及(b)係表示實施形態之發光體10之剖面(圖1(b)之端部)。圖3(c)係表示比較例之發光體110之剖面。
如圖3(a)所示，自發光層15放射之光之一部分於發光體10之內部朝向側面10c傳播。例如，於發光體10之折射率大於介電質膜47之折射率之情形時，光LA1於側面10c中被反射，朝向凹部50之內面50a傳播。進而，於發光體10之折射率大於介電質膜41之折射率之情形時，光LA1於內面50a被反射，再次朝向側面10c傳播。於以此方式，於側面10c與內面50a之間反覆進行反射之期間，以小於全反射之臨界角之角度對側面10c入射之光LA1通過側面10c放出至外部。
圖3(b)所示之例係於接合層25與介電質膜45之間設置有金屬層39。金屬層39係介隔介電質膜45將第2面10b之至少一部分、及內面50a覆蓋。例如，於側面10c被反射之光中之一部分係通過內面50a朝向接合層25傳播。繼而，如此之光LA2被金屬層39反射，再次朝向側面10c傳播。於以如此方式，於側面10c與內面50a之間、或側面10c與金屬層39之間反覆進行反射之期間，以小於臨界角之角度對側面10c入射之光LA2通過側面10c放出至外部。介電質膜45越薄，則於介電質膜45內傳輸到達接合層25之光LA2變得越少，從而可提昇光提取效率。介電質膜45越厚，則n電極33與接合層25之絕緣性變得越佳，從而可提昇可靠性。例如，介電質膜45之厚度較佳為設為0.1μm以上且3μm以下。更佳為設為0.5μm以上且2μm以下。
就該等例而言，圖3(c)中所示之發光體110係於其外緣部不具有凹部50。於發光體110之內部朝向側面110c傳播之光LA3於側面110c中被反射，朝向第2面110b傳播。進而，朝向第2面110b傳播之光LA3於第2面110b中被反射，朝向第1面110a之方向傳播。此後，光LA3於發光體110之內部反覆進行反射，以小於該臨界角之角度對第1面110a入射之情形時，被放出至發光體110之外部。例如，於在第1面110a設置有光提取結構之情形時，第1面110a中之全反射被抑制，從而光LA3不於發光體110之內部反覆進行反射地放出至外部。
如此般，設置於發光體10之凹部50使來自側面10c之光放出增加。藉此，便可將半導體發光裝置1之配光擴大，可將自發光層15朝向第1面10a之方向之光集中緩解，從而可將配光特性擴大。
於圖3(a)及圖3(b)中，發光體10之側面10c係於第1面10a之面積變得窄於第2面10b之面積之方向上傾斜。如此之側面10c容易於選擇性地蝕刻半導體層時形成。又，半導體製造中所用之介電質膜之大多數具有相較半導體之折射率更小之折射率。即，設置於發光體10之外緣部之凹部50之有益之效果可於半導體發光裝置之大多數中實現。
又，自發光區域朝向晶片端1e之方向上之側面10c與內面50a之間隔Wp較佳為例如發光體10之積層方向之厚度之0.2倍以上且10倍以下。進而，間隔Wp更佳為發光體10之積層方向之厚度之0.5倍以上且2倍以下。間隔Wp較理想為例如根據側面10c及凹部50之加工方法或配光特性之設計等之制約而設為上述範圍。藉此，便可藉由內面50a而將朝向側面10c傳播之光之大多數反射，使該等光自側面10c放出。
其次，參照圖4(a)~圖8(b)，說明半導體發光裝置1之製造方法。圖4(a)~圖8(b)係依序地表示半導體發光裝置1之製造過程之示意剖視圖。
如圖4(a)所示，於基板101之上將n型半導體層11、發光層15及p 型半導體層12依序地積層。於本說明書中，積層之狀態不僅包含直接相接之狀態，亦包含中間插入其他元件之狀態。
基板101例如包含鋁或矽。n型半導體層11、p型半導體層12、及發光層15分別包含氮化物半導體。n型半導體層11、p型半導體層12及發光層15例如包含AlxGa1-x-yInyN(x≧0，y≧0，x+y≦1)。
n型半導體層11例如包含摻雜Si之n型GaN接觸層、及摻雜Si之n型AlGaN披覆層。於摻雜Si之n型GaN接觸層與發光層15之間，配置有摻雜Si之n型AlGaN披覆層。n型半導體層11亦可更包含緩衝層，且於GaN緩衝層與摻雜Si之n型AlGaN披覆層之間，配置摻雜Si之n型GaN接觸層。例如，緩衝層中，使用AlN、AlGaN、GaN之任一個或該等元素之組合。
發光層15係例如具有多重量子井(MQW，multiple quantum well)結構。於MQW結構中，例如交替地積層有複數個障壁層及複數個井層。例如，井層中，使用AlGaInN。例如，井層中，使用GaInN。
障壁層中，例如使用摻雜Si之n型AlGaN。例如，障壁層中，使用摻雜Si之n型Al0.1Ga0.9N。障壁層之厚度為例如2nm以上且30nm以下。複數個障壁層之中最靠近p型半導體層12之障壁層(p側障壁層)可與其他障壁層不同，既可較厚，亦可較薄。
自發光層15放出之光(發光光線)之波長(峰值波長)為例如210nm以上且700nm以下。發光光線之峰值波長例如亦可為370nm以上且480nm以下。
p型半導體層12例如包含非摻雜AlGaN間隔層、摻雜Mg之p型AlGaN披覆層、摻雜Mg之p型GaN接觸層、及高濃度摻雜Mg之p型GaN接觸層。於高濃度摻雜Mg之p型GaN接觸層與發光層15之間，配置摻雜Mg之p型GaN接觸層。於摻雜Mg之p型GaN接觸層與發光層15之間，配置摻雜Mg之p型AlGaN披覆層。於摻雜Mg之p型AlGaN披覆 層與發光層15之間，配置非摻雜AlGaN間隔層。例如，p型半導體層12包含非摻雜Al0.11Ga0.89N間隔層、摻雜Mg之p型Al0.28Ga0.72N披覆層、摻雜Mg之p型GaN接觸層、及高濃度摻雜Mg之p型GaN接觸層。
再者，於上述半導體層中，組成、組成比、雜質之種類、雜質濃度、及厚度為例示，可進行各種變化。
如圖4(b)所示，形成凹部50。例如，使用硬遮罩103，將p型半導體層12之一部分、發光層15之一部分藉由選擇性地蝕刻而去除。硬遮罩103係例如矽氧化膜。蝕刻深度為例如0.1μm以上且100μm以下。較佳為，蝕刻深度為0.4μm以上且2μm以下。蝕刻深度係藉由凹部50之內面50a之深度方向之寬度而設定。凹部50形成為其底面位於n型半導體層11中之深度。蝕刻深度越深，則由內面50a所反射之光之量變得越多。藉此，可更加擴大半導體發光裝置1之配光。
凹部50係於p型半導體層12之表面具有開口50p。開口50p之最小寬度較佳為設為例如n型半導體層11、發光層15及p型半導體層12之總厚度之0.1倍以上且100倍以下。更佳為將開口50p之最小寬度設為n型半導體層11、發光層15及p型半導體層12之總厚度之0.5倍以上且20倍以下。
如圖4(c)所示，形成將p型半導體層12之上表面、及凹部50之內面覆蓋之介電質膜41。介電質膜41係例如矽氧化膜或矽氮化膜。硬遮罩103係於形成介電質膜41之前藉由蝕刻而去除。
如圖5(a)所示，將設置於凹部50之底面之介電質膜41選擇性地去除，使n型半導體層11露出。繼而，形成與n型半導體層11電性連接之n電極33。n電極33之材料例如兼具對於n型半導體層11之歐姆接觸性及較高之光反射率，且包含鋁(Al)及銀(Ag)中之至少一個。
如圖5(b)所示，形成將介電質膜41與n電極33覆蓋之介電質膜45。介電質膜45為例如矽氧化膜。
如圖5(c)所示，將介電質膜45及41選擇性地蝕刻，形成開口部45a及41a。藉此，使p型半導體層12露出。於此階段中，於凹部50，使將除了設置有n電極33之部分以外之內面覆蓋之介電質膜41、以及將n電極33及介電質膜41覆蓋之介電質膜45殘留。繼而，形成與p型半導體層12電性連接之p電極35。p電極35包含例如Ag。
如圖6(a)所示，形成金屬層37及39。金屬層37係形成於p電極35之上。金屬層37係於介電質膜45之上延伸，且介隔介電質膜41及45將凹部50之內面50b覆蓋。金屬層39係形成於介電質膜45之上，且介隔介電質膜41及45將凹部50之內面50a覆蓋。金屬層37及39包含例如Ag。
進而，如圖6(a)所示，形成將金屬層37、39及介電質膜45覆蓋之接合層25a。接合層25a包含例如含有Ti、Pt、Ni中之至少任1個之金屬膜、及接合金屬。接合金屬包含例如Ni-Sn系、Au-Sn系、Bi-Sn系、Sn-Cu系、Sn-In系、Sn-Ag系、Sn-Pb系、Pb-Sn-Sb系、Sn-Sb系、Sn-Pb-Bi系、Sn-Pb-Cu系、Sn-Pb-Ag系、及Pb-Ag系中之至少任1個。包含Ti、Pt及Ni中之至少任1個之金屬膜係設置於接合金屬與金屬層37之間、接合金屬與金屬層39之間、及接合金屬與介電質膜45之間。
如圖6(b)所示，使形成有接合層25a之基板101與基板20對向。基板20係於其上表面形成有接合層25b。而且，基板20之接合層25b係以與基板101之接合層25a對向之方式配置。
接合層25b包含例如含有Ti、Pt、Ni中之至少任1個之金屬膜、及接合金屬。接合金屬包含例如Ni-Sn系、Au-Sn系、Bi-Sn系、Sn-Cu系、Sn-In系、Sn-Ag系、Sn-Pb系、Pb-Sn-Sb系、Sn-Sb系、Sn-Pb-Bi系、Sn-Pb-Cu系、Sn-Pb-Ag系、及Pb-Ag系中之至少任1個。包含Ti、Pt及Ni中之至少任1個之金屬膜係設置於接合金屬與基板20之間。
如圖7(a)所示，使接合層25a與25b接觸，使基板101與基板20熱壓接。藉此，接合層25a與25b一體化，從而成為接合層25。再者，圖7(a)係表示將圖6(b)之上下顛倒，於基板20之上介隔接合層25配置有各半導體層及基板101之狀態。
如圖7(b)所示，將基板101去除。例如，於基板101為矽基板之情形時，藉由研磨及乾式蝕刻(例如，RIE：Reactive Ion Etching(反應離子蝕刻))等方法而去除。例如，於基板101為藍寶石基板之情形時，藉由LLO(Laser Lift Off(雷射剝離))而去除。進而，於n型半導體層11之表面11a形成微細之突起，使之粗面化。例如，藉由使用鹼之濕式處理或RIE，而使n型半導體層11之表面11a粗面化。
如圖8(a)所示，將n型半導體層11、p型半導體層12及發光層15選擇性地去除，形成發光體10。例如，利用RIE或濕式蝕刻等方法，將n型半導體層11、發光層15及p型半導體層12依序地進行蝕刻。此時，於未圖示之部分，使n電極33露出(參照圖2(a))。
進而，藉由CVD(Chemical Vapor Deposition(化學氣相沈積))而形成成為介電質膜47之例如矽氧化膜。矽氧化膜之厚度為例如約200nm(較佳為50nm以上且400nm以下)。進而，於未圖示之部分中，將n電極33上之介電質膜47去除，形成接合墊31。
如圖8(b)所示，將發光體10之周圍之介電質膜47、41、45選擇性地去除，形成切割區域40e。繼而，例如，使用切片機或劃片機，將接合層25及基板20切斷，將半導體發光裝置1晶片化。
於上述例中，用於介電質膜41、45、47之矽氧化膜之折射率為約1.47(光波長450nm)，且用於n型半導體層11及p型半導體層12之GaN之折射率為約2.5(光波長450nm)。因此，自n型半導體層11以大於臨界角之入射角入射至n型半導體層11與介電質膜41之界面、及n型半導體層11與介電質膜47之界面之光被全反射。即，於發光體10之內 部朝向側面10c傳播之光之大多數於側面10c(n型半導體層11與介電質膜47之界面)被反射。於側面10c被反射之光於凹部50之內面50a(n型半導體層或p型半導體層與介電質膜41之界面)被反射。通過內面50a沿接合層25之方向傳播之光被金屬層39反射而返回至發光體10。其結果，於側面10c與內面50a之間反覆地進行光之反射。繼而，以臨界角以下之角度入射至側面10c之光自側面10c被放出至外部。藉此，可使自發光體10之側面10c所放出之光增加，從而擴大半導體發光裝置1之配光。
介電質膜41、45、47中，除了矽氧化膜以外，可使用氮化矽或氮氧化矽。又，亦可使用Al、Zr、Ti、Nb及Hf等中之至少任一個金屬之氧化物、上述至少任一個金屬之氮化物、或上述至少任一個金屬之氮氧化物。
(第2實施形態)
圖9(a)係示意性表示第2實施形態之半導體發光裝置2之俯視圖。圖9(b)及(c)係半導體發光裝置2之主要部分示意剖視圖。圖9(b)表示沿著圖9(a)中所示之D-D線之剖面，圖9(c)表示沿著圖9(a)中所示之E-E線之剖面。
半導體發光裝置2具備發光體10、及基板20。發光體10係設置於基板20之上。圖9(a)係表示發光體10之下之電極面之俯視圖。圖9(a)中之虛線係表示發光體10之外緣。
如圖9(a)所示，半導體發光裝置2具備設置於發光體10之下之n電極33與p電極35。於本實施形態中，p電極35具有延伸至發光體10之外之部分(延伸部35p)，且接合墊32係設置於延伸部35p之上。
發光體10具有沿著p電極35之外緣延伸之凹部50。凹部50具有內面50a與50b。內面50a係沿著發光體10之外緣延伸。內面50b係沿著p電極35之外緣延伸。
又，發光體10更具有複數個凹部55。凹部55係相互隔開地配置於p電極35之內側。n電極33係分別設置於凹部55之中。
如圖9(b)所示，發光體10係介隔接合層25設置於基板20之上。發光體10包含n型半導體層11、p型半導體層12、及發光層15。發光層15係設置於n型半導體層11與p型半導體層12之間。發光體10具有：包含n型半導體層11之表面之第1面10a、包含p型半導體層12之表面之第2面10b、及包含n型半導體層11之外緣之側面10c。於第1面10a較佳為設置光提取結構。介電質膜47係將第1面10a及側面10c覆蓋。於第2面10b，設置凹部50與凹部55。凹部50之內面50a係與發光體10之側面10c對向。
n電極33及p電極35係設置於發光體10與接合層25之間。於p電極35與接合層25之間，設置介電質膜45。介電質膜45係將凹部50之內面與p型半導體層12之表面覆蓋。n電極33係設置於凹部55之底面上，且與n型半導體層11電性連接。又，接合層25係於凹部55中延伸，且與n電極33相接。即，n電極33係經由接合層25而與基板20電性連接。p電極35係設置於p型半導體層12與介電質膜45之間，且與p型半導體層12電性連接。p電極35係藉由介電質膜45而與接合層25及基板20電絕緣。
如圖9(c)所示，p電極33之延伸部33p係介隔介電質膜45而於接合層25上延伸。於延伸部33p之上，設置接合墊32。p電極33係例如經由與接合墊32連接之金屬線，電性連接於外部電路。介電質膜45係於延伸部35p之外側具有突起45p。突起45p係設置於凹部50中之部分，且於將n型半導體層11、發光層15及p型半導體層12選擇性地去除後露出。
本實施形態之凹部50係與設置n電極33之凹部55分開地設置。凹部50係為配置與發光體10之側面10c對向之內面50a而設置。內面50a 係將於側面10c被反射且朝向接合層25傳播之光再次反射，使該光沿側面10c之方向返回。藉此，可使自側面10c所放出之光增加，從而擴大半導體發光裝置2之配光。
p型半導體層12具有側面10c與內面50a之間之第1部分12a、及與p電極35電性連接之第2部分12b。第1部分12a係沿著發光體10之外緣設置。第1部分12a係藉由介電質膜45而與接合層25及基板20電絕緣。因此，第1部分12a中不會流入驅動電流，從而第1部分12a與n型半導體層11之間之發光層15不會放射光。
(第3實施形態)
圖10(a)係示意性表示第3實施形態之半導體發光裝置3之俯視圖，圖10(b)係半導體發光裝置3之主要部分示意剖視圖。圖10(b)表示沿著圖10(a)中所示之F-F線之剖面。
半導體發光裝置3具備發光體10、及基板20。發光體10係設置於基板20之上。如圖10(a)所示，半導體發光裝置3具備設置於發光體10上之n電極33。n電極33具有將放出光之開口包圍之部分33a、及接合墊33b。發光體10具有沿著其外緣延伸之凹部50。凹部50具有內面50a與50b。內面50a係於發光體10之外緣側沿著側面10c延伸。
如圖10(b)所示，發光體10係介隔接合層25設置於基板20之上。發光體10包含n型半導體層11、p型半導體層12、及發光層15。發光層15係設置於n型半導體層11與p型半導體層12之間。發光體10具有：包含n型半導體層11之表面之第1面10a、包含p型半導體層12之表面之第2面10b、及包含n型半導體層11之外緣之側面10c。於第1面10a之未設置n電極33之部分，較佳為設置光提取結構。於第2面10b，設置有凹部50。凹部50之內面50a係與發光體10之側面10c對向。
p型半導體層12具有側面10c與凹部50之間之第1部分12a、及被凹部50包圍之第2部分12b。於第2部分12b與接合層25之間，設置有p電 極35。p電極35係與第2部分12b電性連接。又，p電極35係經由接合層25而與基板20電性連接。另一方面，於第1部分12a與接合層25之間，設置有介電質膜45。又，介電質膜45係將凹部50之內面覆蓋。p型半導體層12之第1部分12a係藉由介電質膜45而與接合層25及基板20電絕緣。
本實施形態之凹部50係為配置與發光體10之側面10c對向之內面50a而設置。內面50a係將於側面10c被反射且朝向接合層25傳播之光再次反射，使該光沿側面10c之方向返回。藉此，可使自側面10c所放出之光增加，從而擴大半導體發光裝置2之配光。
p型半導體層12之第1部分12a係沿著發光體10之外緣設置。第1部分12a係藉由介電質膜45而與接合層25及基板20電絕緣。因此，第1部分12a中不會流入驅動電流，從而第1部分12a與n型半導體層11之間之發光層15不放射光。換言之，於露出於發光體10之側面10c之發光層15不會產生電場。因此，可省去保護發光層15之端部之介電質膜47。
圖11(a)及(b)係示意性表示第3實施形態之變化例之半導體發光裝置4及5之俯視圖。如該圖所示，半導體發光裝置4及5於凹部50之配置中不同於半導體發光裝置3。
如圖11(a)所示，凹部50係沿著發光體10之1個邊延伸。凹部50之內面50a係沿著發光體10之1個側面10c而設置。藉此，可使來自與內面50a對向之側面10c之光之放出增加。換言之，凹部50係於半導體發光裝置4中沿著使配光擴大之方向之側面10c而設置。又，凹部50不僅限於沿著1個側面10c，亦可沿著2個或3個側面10c而配置。
如圖11(b)所示，亦可沿著發光體10之外緣設置複數個凹部50。凹部50係設置為島狀，且沿著發光體10之外緣之方向之長度短於發光體10之一邊之長度。各個凹部50具有與發光體10之側面10c對向之內面50a。而且，凹部50係將於側面10c被反射且朝向接合層25傳播之光 再次反射，使之沿側面10c之方向返回。藉此，可使自側面10c所放出之光增加，從而擴大半導體發光裝置2之配光。
於圖11(a)及(b)所示之例中，發光體10之側面10c與凹部50之間之p型半導體層12係電性連接於p電極35。因此，較佳為設置將發光體10之側面10c覆蓋之介電質膜47。
以上，一邊參照具體例，一邊說明了實施形態。然而，實施形態並非限定於該等具體例。即，對於該等具體例由該業者添加適當設計變更者只要具備實施形態之特徵，則包含於實施形態之範圍中。上述各具體例所具備之各元件及其配置、材料、條件、形狀、尺寸等並非限定於例示，而可適當變更。
又，實施形態中所謂「氮化物半導體」係設為包含於作為BxInyAlzGa1-x-yN(0≦x≦1，0≦y≦1，0≦z≦1，x+y+z≦1)之化學式中使組成比x、y及z於各自之範圍內變化所得之所有組成之半導體。又，進而於上述化學式中，亦更包含N(氮)以外之V族元素者、更包含為控制導電型等之各種物性而添加之各種元素者、及更包含非預期所含之各種元素者亦設為包含於「氮化物半導體」者。
於上述實施形態中，表現為「部位A設置於部位B之上」之情形時所謂「之上」係除了部位A接觸於部位B，且部位A設置於部位B之上之情況外，亦存在以部位A不與部位B接觸且部位A設置於部位B之上方時之含義使用之情形。又，「部位A設置於部位B之上」存在亦適用於部位A與部位B反轉且部位A位於部位B之下之情形、或部位A與部位B並排之情形之情況。其原因在於，即便使實施形態之半導體裝置旋轉，於旋轉前後，半導體裝置之結構並未變化。
對本發明之若干實施形態進行了說明，但該等實施形態係作為示例而提示，並非意圖限定發明之範圍。該等新穎之實施形態可藉由其他之各種方式而實施，且於不脫離發明主旨之範圍內，可進行各種 省略、置換、變更。該等實施形態或其變化包含於發明之範圍或主旨中，並且包含於專利申請之範圍中記載之發明及其均等之範圍中。
1‧‧‧半導體發光裝置
1e‧‧‧晶片端
10‧‧‧發光體
10a‧‧‧第1面
10b‧‧‧第2面
10c‧‧‧側面
11‧‧‧n型半導體層
12‧‧‧p型半導體層
12a‧‧‧第1部分
12b‧‧‧第2部分
15‧‧‧發光層
20‧‧‧基板
25‧‧‧接合層
27‧‧‧電極
31‧‧‧接合墊
33‧‧‧n電極
35‧‧‧p電極
37、39‧‧‧金屬層
41、45、47‧‧‧介電質膜
50‧‧‧凹部
50a、50b‧‧‧內面

Claims (12)

  1. 一種半導體發光裝置，其包含：發光體，其係包含：具有第1面及第1側面之第1導電型之第1半導體層、具有第2面及第2側面之第2導電型之第2半導體層、及設置於上述第1半導體層與第2半導體層之間之發光層；第1金屬層，其係電性連接於上述第1半導體層；及第2金屬層，其係電性連接於上述第2半導體層；上述發光體包含凹部，其設置為自上述第2面至上述第1半導體層中之深度，且具有與上述第1及第2側面對向之內面。
  2. 如請求項1之半導體發光裝置，其中上述第1及第2側面與上述內面之間隔係上述發光體之積層方向之厚度之0.2倍以上且10倍以下。
  3. 如請求項1或2之半導體發光裝置，其中於上述內面與上述第2面之間朝向上述第1及第2側面之內角為90度以上。
  4. 如請求項1或2之半導體發光裝置，其中上述內面係包圍上述發光層。
  5. 如請求項1或2之半導體發光裝置，其中上述凹部係於上述第2面具有開口，上述開口之最小寬度係上述發光體之積層方向之寬度之0.1倍以上且10倍以下。
  6. 如請求項1或2之半導體發光裝置，其中上述第2半導體層包含：未電性連接於上述第2金屬層之第1部分、及電性連接於上述第2金屬層之第2部分，且上述第1部分係設置於上述第1及第2側面與上述內面之間。
  7. 如請求項1或2之半導體發光裝置，上述發光體包含沿著上述第1及第2側面配置之複數個上述凹部。
  8. 如請求項1或2之半導體發光裝置，其更包含將上述凹部覆蓋之第1介電質膜，上述第1金屬層係於上述凹部之底面，相接於上述第1半導體層，上述第2金屬層係於上述第2面上，相接於上述第2半導體層，上述第1介電質膜係覆蓋上述第1金屬層。
  9. 如請求項8之半導體發光裝置，其更包含介隔上述第1介電質膜而覆蓋上述內面之第3金屬層。
  10. 如請求項8之半導體發光裝置，其更包含：基板，其係設置於上述發光體之上述第2面側；及導電性之接合層，其係設置於上述發光體與上述基板之間；上述基板係經由上述接合層而電性連接於上述第2金屬層，上述第1金屬層包含沿著上述基板而延伸至上述發光體之外側的延伸部。
  11. 如請求項1或2之半導體發光裝置，其更包含覆蓋上述第2面之第1介電質膜，上述第1金屬層係於上述凹部之底面，相接於上述第1半導體層，上述第2金屬層係於上述第2面上，相接於上述第2半導體層，上述第1介電質膜係覆蓋上述第2金屬層。
  12. 如請求項11之半導體發光裝置，其更包含：基板，其係設置於上述發光體之上述第2面側；及導電性之接合層，其係設置於上述發光體與上述基板之間；上述基板係經由上述接合層而電性連接於上述第1金屬層，上述第2金屬層包含沿著上述基板而延伸至上述發光體之外側的延伸部。
TW105107255A 2015-06-15 2016-03-09 半導體發光裝置 TWI613837B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015120275A JP2017005191A (ja) 2015-06-15 2015-06-15 半導体発光装置

Publications (2)

Publication Number Publication Date
TW201644067A true TW201644067A (zh) 2016-12-16
TWI613837B TWI613837B (zh) 2018-02-01

Family

ID=57517437

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105107255A TWI613837B (zh) 2015-06-15 2016-03-09 半導體發光裝置

Country Status (4)

Country Link
US (3) US9911899B2 (zh)
JP (1) JP2017005191A (zh)
CN (2) CN106252490B (zh)
TW (1) TWI613837B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102353570B1 (ko) * 2015-08-24 2022-01-20 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 이를 구비한 발광 소자 패키지
TWI799483B (zh) * 2017-12-27 2023-04-21 大陸商蘇州樂琻半導體有限公司 半導體裝置
KR20190127218A (ko) * 2018-05-04 2019-11-13 엘지이노텍 주식회사 반도체 소자 패키지 및 이를 포함하는 광조사장치
KR102575569B1 (ko) * 2018-08-13 2023-09-07 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
KR102575580B1 (ko) * 2018-08-21 2023-09-06 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
JP7096489B2 (ja) * 2018-09-20 2022-07-06 日亜化学工業株式会社 半導体素子の製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214749A (ja) 1998-01-29 1999-08-06 Sanyo Electric Co Ltd 半導体発光装置
JPH11354845A (ja) 1998-06-10 1999-12-24 Matsushita Electron Corp ＧａＮ系化合物半導体発光素子
US7679097B2 (en) 2004-10-21 2010-03-16 Nichia Corporation Semiconductor light emitting device and method for manufacturing the same
JP4980615B2 (ja) 2005-02-08 2012-07-18 ローム株式会社 半導体発光素子およびその製法
JP2007103725A (ja) * 2005-10-05 2007-04-19 Toshiba Corp 半導体発光装置
US7842963B2 (en) 2006-10-18 2010-11-30 Koninklijke Philips Electronics N.V. Electrical contacts for a semiconductor light emitting apparatus
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
JP5304563B2 (ja) * 2009-09-15 2013-10-02 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
JP2011198997A (ja) * 2010-03-19 2011-10-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子
US8471288B2 (en) * 2009-09-15 2013-06-25 Toyoda Gosei Co., Ltd. Group III nitride semiconductor light-emitting device including an auxiliary electrode in contact with a back surface of an n-type layer
JP5246199B2 (ja) * 2010-03-31 2013-07-24 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
JP2011071444A (ja) 2009-09-28 2011-04-07 Toyoda Gosei Co Ltd 発光素子
KR101142965B1 (ko) * 2010-09-24 2012-05-08 서울반도체 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
US9070851B2 (en) * 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
JP5628064B2 (ja) * 2011-02-14 2014-11-19 スタンレー電気株式会社 光半導体素子
JP5050109B2 (ja) * 2011-03-14 2012-10-17 株式会社東芝 半導体発光素子
JP5740350B2 (ja) * 2012-05-31 2015-06-24 株式会社東芝 半導体発光素子
EP2722889B1 (en) * 2012-10-18 2018-03-21 LG Innotek Co., Ltd. Light emitting diode with improved efficiency though current spreading
JP5368620B1 (ja) * 2012-11-22 2013-12-18 株式会社東芝 半導体発光素子及びその製造方法
JP2014120669A (ja) * 2012-12-18 2014-06-30 Toshiba Corp 半導体発光素子
JP6287317B2 (ja) * 2013-02-28 2018-03-07 日亜化学工業株式会社 半導体発光素子
JP5788046B2 (ja) * 2014-04-03 2015-09-30 株式会社東芝 半導体発光素子

Also Published As

Publication number Publication date
US20180145215A1 (en) 2018-05-24
US10403790B2 (en) 2019-09-03
CN110518103A (zh) 2019-11-29
CN106252490A (zh) 2016-12-21
US20160365481A1 (en) 2016-12-15
TWI613837B (zh) 2018-02-01
CN110518103B (zh) 2022-10-21
JP2017005191A (ja) 2017-01-05
US20190051795A1 (en) 2019-02-14
US10128408B2 (en) 2018-11-13
US9911899B2 (en) 2018-03-06
CN106252490B (zh) 2019-07-09

Similar Documents

Publication Publication Date Title
US10062810B2 (en) Light-emitting diode module having light-emitting diode joined through solder paste and light-emitting diode
KR101546929B1 (ko) 발광 다이오드 및 그것을 갖는 발광 다이오드 모듈
TWI613837B (zh) 半導體發光裝置
KR101627010B1 (ko) 반도체 발광소자
JP5048960B2 (ja) 半導体発光素子
TWI314791B (en) Semiconductor light emitting device
JP2007067198A (ja) 発光素子
TW201637241A (zh) 半導體發光元件、發光裝置及半導體發光元件之製造方法
JP2017055020A (ja) 半導体装置の製造方法
JP6582738B2 (ja) 発光素子及び発光装置
KR102237144B1 (ko) 발광 소자 및 발광 소자 패키지
CN106257698B (zh) 半导体发光装置
CN107221592B (zh) 发光元件
KR101611480B1 (ko) 반도체 발광소자