TW201639070A - 靜電吸盤及晶圓處理裝置 - Google Patents

靜電吸盤及晶圓處理裝置 Download PDF

Info

Publication number
TW201639070A
TW201639070A TW104113464A TW104113464A TW201639070A TW 201639070 A TW201639070 A TW 201639070A TW 104113464 A TW104113464 A TW 104113464A TW 104113464 A TW104113464 A TW 104113464A TW 201639070 A TW201639070 A TW 201639070A
Authority
TW
Taiwan
Prior art keywords
ceramic dielectric
dielectric substrate
electrode layer
outer circumference
imaginary line
Prior art date
Application number
TW104113464A
Other languages
English (en)
Other versions
TWI553774B (zh
Inventor
Kazuki Anada
Yuichi Yoshii
Takuma Wada
Original Assignee
Toto Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=57143470&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TW201639070(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Toto Ltd filed Critical Toto Ltd
Application granted granted Critical
Publication of TWI553774B publication Critical patent/TWI553774B/zh
Publication of TW201639070A publication Critical patent/TW201639070A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

依照本發明的靜電吸盤，其特徵在於包含：陶瓷介電質基板，具有：承載處理對象物的第一主表面，和與前述第一主表面相反側的第二主表面，配設於周端部形成前述第一主表面的一部分之密封環，為多晶陶瓷燒結體；電極層，介設於前述陶瓷介電質基板的前述第一主表面與前述第二主表面之間，被一體燒結於前述陶瓷介電質基板，前述電極層包含互相分離配設的複數個電極元件，前述陶瓷介電質基板的外周被加工，以使在與前述第一主表面正交的方向看，前述陶瓷介電質基板的外周與前述電極層的外周的間隔成為均勻，在前述方向看，前述電極層的外周與前述陶瓷介電質基板的外周的間隔比前述複數個電極元件的間隔窄，前述密封環的寬度為0.3毫米以上3毫米以下，在前述方向看時，前述電極層與前述密封環重複的寬度為-0.7毫米以上2毫米以下。可正確且均勻地將電極的外周配置到接近陶瓷介電質基板的外周的位置，可保持耐受電壓，同時可在陶瓷介電質基板外周部得到大且一定的吸附力，進而可使處理對象物的溫度分布均勻化。 【代表圖】

Description

靜電吸盤及晶圓處理裝置
本發明的態樣是關於靜電吸盤(electrostatic chuck)及晶圓處理裝置，具體上是關於可將被吸附保持的處理對象物維持於所希望的溫度之靜電吸盤及晶圓處理裝置。
在進行蝕刻(etching)、CVD(Chemical Vapor Deposition：化學氣相沉積)、濺鍍(sputtering)、離子注入(ion implantation)、灰化(ashing)等的電漿處理反應室(plasma processing chamber)內，靜電吸盤被使用當作吸附保持半導體晶圓(semiconductor wafer)或玻璃基板(glass substrate)等的處理對象物的手段(means)。
靜電吸盤是藉由在氧化鋁(alumina)等的陶瓷基材(ceramics substrate)之間夾入電極，進行燒成而被製作。靜電吸盤是將靜電吸附用電力施加於內建的電極，透過靜電力吸附矽晶圓(silicon wafer)等的基板。晶圓處理裝置具備這種靜電吸盤。
近年來在使用電漿的蝕刻裝置中，有電漿的高輸出化的趨勢。伴隨電漿的高輸出化，晶圓的溫度變高，晶圓溫度因晶圓面內的位置而不同成為使製程上的良率(yield)降低的原因之一。
而且，以往定期地藉由電漿清洗反應室內，以除去附著於反應室內表面的殘渣及生成物。此時，往往進行不以檔片(dummy wafer)覆蓋靜電吸盤的表面而進行處理之所謂的無晶圓電漿清洗(waferless plasma cleaning)。在無晶圓電漿清洗中，於清洗時靜電吸盤的表面會直接暴露在O2 氣體或CF4 氣體等的清洗電漿。
在這種狀況下，靜電吸盤被要求耐電漿性、高的耐受電壓(withstand voltage)及長壽命。
可是，在例如靜電吸盤之中庫倫(Coulomb)型的靜電吸盤中，僅在電極上產生吸附力。因此，藉由在設置於靜電吸盤表面的最外周的密封環(seal ring)的下部配設電極，使密封環部的吸附力上升，使效率佳的晶圓冷卻為可能。進而對電極在密封環部使均勻的吸附力產生，為了使晶圓溫度均勻接近真圓的形狀被要求。例如當電極的形狀為橢圓時，因橢圓的短軸部的電極面積比橢圓的長軸部的電極面積窄，故短軸部的吸附力比長軸部的吸附力低，用以吸附晶圓的吸附力在面內不均勻，無法均勻地使晶圓冷卻。因此，想均勻地將電極配置到陶瓷介電質基板(ceramic dielectric substrate)的外周附近為止。若電極被均勻地配置到陶瓷介電質基板的外周附近為止，則在晶圓的廣範圍得到均勻的吸附力，可使晶圓的溫度分布均勻化。但是，若將電極配置到陶瓷介電質基板的外周附近為止，則陶瓷介電質基板的電極與吸附對象物之晶圓之間的絕緣距離變短。因此，在例如電極的形狀為橢圓時，因長軸側的電極與晶圓之間的絕緣距離比短軸側的電極與晶圓之間的絕緣距離短，故有靜電吸盤的耐受電壓降低之風險。
在專利文獻1中揭示有：在Johnsen-Rahbeck型的靜電吸盤中，使電極延伸到比冷卻氣體的溝還外側之構成。但是，因電極配設於陶瓷介電質基板的內部，故由陶瓷介電質基板的外側容易且正確地檢測電極的位置很困難。例如為了掌握配設於陶瓷介電質基板的內部的電極的位置，需藉由超音波探傷儀(ultrasonic flaw detector)等測定，惟超音波探傷儀的測定精度為例如0.5mm左右。因此，比0.5mm小的尺寸的識別在超音波探傷儀的測定中很困難。
而且，陶瓷介電質基板的燒結後的電極的位置會因燒結時的電極外徑及陶瓷介電質基板的收縮率等的條件而不同，故燒結後的陶瓷介電質基板的外周到內部的電極的距離容易有個別差異。因此，在對陶瓷介電質基板的外周進行研磨加工時，若加工到接近電極的位置，則會產生陶瓷介電質基板的外周到電極的外周的距離部分地變短之處。據此，發生絕緣崩潰(dielectric breakdown)的風險升高的問題。
如此，正確地掌握陶瓷介電質基板的內部的電極的位置，對陶瓷介電質基板的外周進行研磨加工，為了使電極的外周與陶瓷介電質基板的外周盡可能接近，被強迫非常困難的作業。因此，在習知的靜電吸盤中，使電極的外周與陶瓷介電質基板的外周的距離具有充分的裕度，降低絕緣崩潰的風險。但是，若電極的外周與陶瓷介電質基板的外周的距離分離，則在靜電吸盤外周部的密封環產生的吸附力降低，吸附的晶圓的溫度上升。進而若電極的外周與陶瓷介電質基板的外周的距離的個別差異大，則有無法使晶圓外周部的一部分或全周均勻地冷卻的問題。
在專利文獻2中揭示有：在庫倫型的靜電吸盤剖面圖中，內建電極重疊於最外周密封環之下的構成。但是，用以吸附晶圓的吸附力產生於與電極重疊的密封環的正上方部。因此，為了使晶圓溫度分布均勻，電極與密封環重疊的區域的電極的外徑接近靜電吸盤的外周，進而使內建電極與電極外徑均勻為重要的要素之一。
在專利文獻3中揭示有：為了成為內建電極重疊於最外周密封環之下的構成而將密封環寬加寬的構成。但是，製程中的電漿也會侵蝕陶瓷介電質。因此，與晶圓的直接的接觸部之密封環表面藉由電漿侵蝕，密封環部的表面狀態往往會變動。於是，在密封環部的吸附力降低，晶圓溫度分布變成不均勻，或在製程途中晶圓溫度改變等，密封環部的表面狀態的變動變成靜電吸盤的壽命成為短時間的因素。
[專利文獻1]：日本國特表2003-504871號公報 [專利文獻2]：日本國特開2012-235037號公報 [專利文獻3]：日本國特開2009-302346號公報
本發明是基於如此的課題的認識所進行的創作，其目的為提供一種靜電吸盤，可正確且均勻地將電極的外周配置到接近陶瓷介電質基板的外周的位置，可保持耐受電壓，同時可在陶瓷介電質基板外周部得到大且一定的吸附力，進而可使處理對象物的溫度分布均勻化。
依照本發明的一態樣，提供一種靜電吸盤，其特徵在於包含：陶瓷介電質基板，具有：承載處理對象物的第一主表面(principal surface)，和與前述第一主表面相反側的第二主表面，配設於周端部形成前述第一主表面的一部分之密封環，為多晶陶瓷燒結體(​polycrystalline ceramics sintered compact)；電極層，介設於前述陶瓷介電質基板的前述第一主表面與前述第二主表面之間，被一體燒結於前述陶瓷介電質基板，前述電極層包含互相分離配設的複數個電極元件，前述陶瓷介電質基板的外周被加工，以使在與前述第一主表面正交的方向看，前述陶瓷介電質基板的外周與前述電極層的外周的間隔成為均勻，在前述方向看，前述電極層的外周與前述陶瓷介電質基板的外周的間隔比前述複數個電極元件的間隔窄，前述密封環的寬度為0.3毫米(millimeter)以上3毫米以下，在前述方向看時，前述電極層與前述密封環重複的寬度為-0.7毫米以上2毫米以下。
第一發明為一種靜電吸盤，其特徵在於包含：陶瓷介電質基板，具有：承載處理對象物的第一主表面，和與前述第一主表面相反側的第二主表面，配設於周端部形成前述第一主表面的一部分之密封環，為多晶陶瓷燒結體；電極層，介設於前述陶瓷介電質基板的前述第一主表面與前述第二主表面之間，被一體燒結於前述陶瓷介電質基板，前述電極層包含互相分離配設的複數個電極元件，前述陶瓷介電質基板的外周被加工，以使在與前述第一主表面正交的方向看，前述陶瓷介電質基板的外周與前述電極層的外周的間隔成為均勻，在前述方向看，前述電極層的外周與前述陶瓷介電質基板的外周的間隔比前述複數個電極元件的間隔窄，前述密封環的寬度為0.3毫米以上3毫米以下，在前述方向看時，前述電極層與前述密封環重複的寬度為-0.7毫米以上2毫米以下。
依照該靜電吸盤，可保持在陶瓷介電質基板的外周部的耐受電壓，同時可在陶瓷介電質基板外周部得到大且一定的吸附力，進而可謀求處理對象物的溫度分布的均勻化。而且，藉由電極層被配置到接近陶瓷介電質基板的外周的位置，即使密封環的寬度窄，陶瓷介電質基板的外周部中的吸附力也成為一定。據此，晶圓與陶瓷介電質基板之間的接觸面積，與陶瓷介電質基板中的吸附力在周向成為均勻，可使處理對象物的溫度的經時變化率的降低與處理對象物的端部的溫度變化的降低並存。
第二發明為一種靜電吸盤，其特徵在於包含：陶瓷介電質基板，具有：承載處理對象物的第一主表面，和與前述第一主表面相反側的第二主表面，配設於周端部形成前述第一主表面的一部分之密封環，為多晶陶瓷燒結體；電極層，介設於前述陶瓷介電質基板的前述第一主表面與前述第二主表面之間，被一體燒結於前述陶瓷介電質基板，前述陶瓷介電質基板的外周被加工，以使在與前述第一主表面正交的方向看，前述陶瓷介電質基板的外周與前述電極層的外周的間隔成為均勻，在由前述陶瓷介電質基板的中央延伸到外周方向的第一假想線上，前述電極層的外周與前述陶瓷介電質基板的外周的間隔的相互誤差為200微米(micrometer)以下，前述密封環的寬度為0.3毫米以上3毫米以下，在前述方向看時，前述電極層與前述密封環重複的寬度為-0.7毫米以上2毫米以下。
依照該靜電吸盤，因陶瓷介電質基板的外周與電極的外周的間隔的個別差異少，故可保持在陶瓷介電質基板的外周部的耐受電壓，同時可在陶瓷介電質基板外周部得到大且一定的吸附力，進而可謀求處理對象物的溫度分布的均勻化。而且，藉由電極層被配置到接近陶瓷介電質基板的外周的位置，即使密封環的寬度窄，陶瓷介電質基板的外周部中的吸附力也成為一定。據此，晶圓與陶瓷介電質基板之間的接觸面積，與陶瓷介電質基板中的吸附力在周向成為均勻，可使處理對象物的溫度的經時變化率的降低與處理對象物的端部的溫度變化的降低並存。
第三發明為一種靜電吸盤，其特徵在於包含：陶瓷介電質基板，具有：承載處理對象物的第一主表面，和與前述第一主表面相反側的第二主表面，配設於周端部形成前述第一主表面的一部分之密封環，為多晶陶瓷燒結體；電極層，介設於前述陶瓷介電質基板的前述第一主表面與前述第二主表面之間，被一體燒結於前述陶瓷介電質基板，前述陶瓷介電質基板的外周被加工，以使在與前述第一主表面正交的方向看，前述陶瓷介電質基板的外周與前述電極層的外周的間隔成為均勻，設在由前述陶瓷介電質基板的中央延伸到外周方向的第一假想線上，前述電極層的外周與前述陶瓷介電質基板的外周的間隔為間隔X1，設在由前述陶瓷介電質基板的中央延伸到外周方向的假想線且延伸於與前述第一假想線相反側的第二假想線上，前述電極層的外周與前述陶瓷介電質基板的外周的間隔為間隔X2，設前述電極層的外周中的外徑為外徑X5時，｜X1-X2｜/X5為0%以上0.07%以下，前述密封環的寬度為0.3毫米以上3毫米以下，在前述方向看時，前述電極層與前述密封環重複的寬度為-0.7毫米以上2毫米以下。
依照該靜電吸盤，因陶瓷介電質基板的外周與電極的外周的間隔之對電極外徑的個別差異少，故可保持在陶瓷介電質基板的外周部的耐受電壓，同時可在陶瓷介電質基板外周部得到大且一定的吸附力，進而可謀求處理對象物的溫度分布的均勻化。而且，藉由電極層被配置到接近陶瓷介電質基板的外周的位置，即使密封環的寬度窄，陶瓷介電質基板的外周部中的吸附力也成為一定。據此，晶圓與陶瓷介電質基板之間的接觸面積，與陶瓷介電質基板中的吸附力在周向成為均勻，可使處理對象物的溫度的經時變化率的降低與處理對象物的端部的溫度變化的降低並存。
第四發明為一種靜電吸盤，其特徵在於包含：陶瓷介電質基板，具有：承載處理對象物的第一主表面，和與前述第一主表面相反側的第二主表面，配設於周端部形成前述第一主表面的一部分之密封環，為多晶陶瓷燒結體；電極層，介設於前述陶瓷介電質基板的前述第一主表面與前述第二主表面之間，被一體燒結於前述陶瓷介電質基板，前述陶瓷介電質基板的外周被加工，以使在與前述第一主表面正交的方向看，前述陶瓷介電質基板的外周與前述電極層的外周的間隔成為均勻，在由前述陶瓷介電質基板的中央延伸到外周方向的第一假想線上，前述電極層的外周與前述陶瓷介電質基板的外周的間隔被設定為2毫米以下，前述電極層的外周與前述陶瓷介電質基板的外周的間隔的相互誤差為200微米以下，前述密封環的內周側端部與前述電極層的外周端部之間的直線距離為-2毫米以上2毫米以下。
依照該靜電吸盤，陶瓷介電質基板的外周與電極的外周的間隔之對電極外徑的個別差異少。因此，可保持在陶瓷介電質基板的外周部的耐受電壓，同時可在陶瓷介電質基板的外周部得到大且一定的吸附力。進而可謀求處理對象物的溫度分布的均勻化。而且，藉由電極層被配置到接近陶瓷介電質基板的外周的位置，即使密封環的寬度窄，陶瓷介電質基板的外周部中的吸附力也成為一定。據此，晶圓與陶瓷介電質基板之間的接觸面積，與陶瓷介電質基板中的吸附力在周向成為均勻，可使處理對象物的溫度的經時變化率的降低與處理對象物的端部的溫度變化的降低並存。
第五發明為一種靜電吸盤，其特徵在於：在第一發明至第四發明中的任一項發明中，設在前述方向看時，前述電極層與前述密封環重複的區域的面積為面積S1，設在前述方向看時的前述陶瓷介電質基板的面積為面積S2時，S1/S2為-3.4%以上5%以下。
依照該靜電吸盤，藉由電極層被配置到接近陶瓷介電質基板的外周的位置，即使密封環的寬度窄，陶瓷介電質基板的外周部中的吸附力也成為一定。據此，可使處理對象物的溫度的經時變化率的降低與處理對象物的端部的溫度變化的降低並存。
第六發明為一種靜電吸盤，其特徵在於：在第一發明至第五發明中的任一項發明中，前述電極層的外周與前述陶瓷介電質基板的外周的間隔為比0毫米長，1.95毫米以下。
依照該靜電吸盤，因電極被配置到接近陶瓷介電質基板的外周附近，故可保持在陶瓷介電質基板的外周部的耐受電壓，同時可謀求處理對象物的溫度分布的均勻化。
第七發明為一種靜電吸盤，其特徵在於：在第一發明至第六發明中的任一項發明中，設前述電極層的外周的長度為周長LX5，設前述陶瓷介電質基板的外周的長度為周長LX6時，LX5/ LX6為97.4%以上99.6%以下。
依照該靜電吸盤，可保持在陶瓷介電質基板的外周部的耐受電壓，同時可謀求處理對象物的溫度分布的均勻化。
第八發明為一種靜電吸盤，其特徵在於：在第一發明至第七發明中的任一項發明中，設前述電極層的外周中的藉由外徑規定的圓的面積為面積SX5，設前述陶瓷介電質基板的外周中的藉由外徑規定的圓的面積為面積SX6時，SX5/ SX6為95.1%以上99.2%以下。
依照該靜電吸盤，可保持在陶瓷介電質基板的外周部的耐受電壓，同時可謀求處理對象物的溫度分布的均勻化。
第九發明為一種靜電吸盤，其特徵在於：在第一發明至第八發明中的任一項發明中，設在由前述陶瓷介電質基板的中央延伸到外周方向的第一假想線上，前述電極層的外周與前述陶瓷介電質基板的外周的間隔為間隔X1，設在由前述陶瓷介電質基板的中央延伸到外周方向的假想線且延伸於與前述第一假想線相反側的第二假想線上，前述電極層的外周與前述陶瓷介電質基板的外周的間隔為間隔X2，設在由前述陶瓷介電質基板的中央延伸到外周方向的假想線且延伸於與前述第一假想線正交的方向的第三假想線上，前述電極層的外周與前述陶瓷介電質基板的外周的間隔為間隔X3，設前述電極層的外周中的外徑為外徑X5時，｜X1-X3｜/X5為0%以上0.07%以下。
依照該靜電吸盤，可保持在陶瓷介電質基板的外周部的耐受電壓，同時可在陶瓷介電質基板外周部得到大且一定的吸附力，進而可謀求處理對象物的溫度分布的均勻化。
第十發明為一種靜電吸盤，其特徵在於：在第一發明至第九發明中的任一項發明中，設在由前述陶瓷介電質基板的中央延伸到外周方向的第一假想線上，前述電極層的外周與前述陶瓷介電質基板的外周的間隔為間隔X1，設在由前述陶瓷介電質基板的中央延伸到外周方向的假想線且延伸於與前述第一假想線相反側的第二假想線上，前述電極層的外周與前述陶瓷介電質基板的外周的間隔為間隔X2，設在由前述陶瓷介電質基板的中央延伸到外周方向的假想線且延伸於與前述第一假想線正交的方向的第三假想線上，前述電極層的外周與前述陶瓷介電質基板的外周的間隔為間隔X3，設在由前述陶瓷介電質基板的中央延伸到外周方向的假想線且延伸於與前述第三假想線相反側的第四假想線上，前述電極層的外周與前述陶瓷介電質基板的外周的間隔為間隔X4時，｜｜X1-X2｜-｜X3-X4｜｜為0微米以上200微米以下。
依照該靜電吸盤，可保持在陶瓷介電質基板的外周部的耐受電壓，同時可謀求處理對象物的溫度分布的均勻化。
第十一發明為一種靜電吸盤，其特徵在於：在第一發明至第十發明中的任一項發明中，設在由前述陶瓷介電質基板的中央延伸到外周方向的第一假想線上，前述電極層的外周與前述陶瓷介電質基板的外周的間隔為間隔X1，設在由前述陶瓷介電質基板的中央延伸到外周方向的假想線且延伸於與前述第一假想線相反側的第二假想線上，前述電極層的外周與前述陶瓷介電質基板的外周的間隔為間隔X2，設在由前述陶瓷介電質基板的中央延伸到外周方向的假想線且延伸於與前述第一假想線正交的方向的第三假想線上，前述電極層的外周與前述陶瓷介電質基板的外周的間隔為間隔X3，設在由前述陶瓷介電質基板的中央延伸到外周方向的假想線且延伸於與前述第三假想線相反側的第四假想線上，前述電極層的外周與前述陶瓷介電質基板的外周的間隔為間隔X4，設前述電極層的外周中的外徑為外徑X5時，｜｜X1-X2｜-｜X3-X4｜｜/X5為0%以上0.07%以下。
依照該靜電吸盤，可保持在陶瓷介電質基板的外周部的耐受電壓，同時可謀求處理對象物的溫度分布的均勻化。
第十二發明為一種靜電吸盤，其特徵在於：在第一發明至第十一發明中的任一項發明中，設在由前述陶瓷介電質基板的中央延伸到外周方向的第一假想線上，前述電極層的外周與前述陶瓷介電質基板的外周的間隔為間隔X1，設在由前述陶瓷介電質基板的中央延伸到外周方向的假想線且延伸於與前述第一假想線相反側的第二假想線上，前述電極層的外周與前述陶瓷介電質基板的外周的間隔為間隔X2，設在由前述陶瓷介電質基板的中央延伸到外周方向的假想線且延伸於與前述第一假想線正交的方向的第三假想線上，前述電極層的外周與前述陶瓷介電質基板的外周的間隔為間隔X3，設前述電極層的外周中的外徑為外徑X5時，｜X1+X3｜/X5為0%以上0.15%以下。
依照該靜電吸盤，可保持在陶瓷介電質基板的外周部的耐受電壓，同時可謀求處理對象物的溫度分布的均勻化。
第十三發明為一種靜電吸盤，其特徵在於：在第一發明至第十二發明中的任一項發明中，設在由前述陶瓷介電質基板的中央延伸到外周方向的第一假想線上，前述電極層的外周與前述陶瓷介電質基板的外周的間隔為間隔X1，設在由前述陶瓷介電質基板的中央延伸到外周方向的假想線且延伸於與前述第一假想線相反側的第二假想線上，前述電極層的外周與前述陶瓷介電質基板的外周的間隔為間隔X2，設在由前述陶瓷介電質基板的中央延伸到外周方向的假想線且延伸於與前述第一假想線正交的方向的第三假想線上，前述電極層的外周與前述陶瓷介電質基板的外周的間隔為間隔X3，設前述電極層的外周中的外徑為外徑X5時，｜X1×X3｜/X5為0%以上15%以下。
依照該靜電吸盤，可保持在陶瓷介電質基板的外周部的耐受電壓，同時可謀求處理對象物的溫度分布的均勻化。
第十四發明為一種靜電吸盤，其特徵在於：在第一發明至第十三發明中的任一項發明中，設在由前述陶瓷介電質基板的中央延伸到外周方向的第一假想線上，前述電極層的外周與前述陶瓷介電質基板的外周的間隔為間隔X1，設在由前述陶瓷介電質基板的中央延伸到外周方向的假想線且延伸於與前述第一假想線相反側的第二假想線上，前述電極層的外周與前述陶瓷介電質基板的外周的間隔為間隔X2，設在由前述陶瓷介電質基板的中央延伸到外周方向的假想線且延伸於與前述第一假想線正交的方向的第三假想線上，前述電極層的外周與前述陶瓷介電質基板的外周的間隔為間隔X3，設在由前述陶瓷介電質基板的中央延伸到外周方向的假想線且延伸於與前述第三假想線相反側的第四假想線上，前述電極層的外周與前述陶瓷介電質基板的外周的間隔為間隔X4時，｜X1-X2｜/｜X3-X4｜為0以上200以下。
依照該靜電吸盤，可保持在陶瓷介電質基板的外周部的耐受電壓，同時可謀求處理對象物的溫度分布的均勻化。
第十五發明為一種晶圓處理裝置，其特徵在於：包含第一發明至第十四發明中的任一項發明的靜電吸盤。
依照該晶圓處理裝置，晶圓(處理對象物)的面內溫度分布成為均勻，不會使晶圓(處理對象物)的良率降低而能進行規定的製程。
以下，就本發明的實施的形態，一邊參照圖面，一邊進行說明。此外各圖面中，對同樣的構成元件附加同一符號而適宜省略詳細的說明。
圖1是舉例說明與本實施形態有關的靜電吸盤的構成之模式的剖面圖。 如圖1所示，與本實施形態有關的靜電吸盤110具備陶瓷介電質基板11與電極層12。
陶瓷介電質基板11為例如由多晶陶瓷燒結體構成的平板狀的基材，具有：承載半導體晶圓等的處理對象物W的第一主表面11a，和與該第一主表面11a相反側的第二主表面11b。
電極層12介設於陶瓷介電質基板11的第一主表面11a與第二主表面11b之間。也就是說，電極層12插入陶瓷介電質基板11之中而被形成。電極層12被一體燒結於陶瓷介電質基板11。靜電吸盤用基板100是包含陶瓷介電質基板11與配設於陶瓷介電質基板11的電極層12的板狀的結構物(structure)。
靜電吸盤110例如為庫倫型靜電吸盤。陶瓷介電質基板11的體積電阻率(volume resistivity)例如為1×1014 Ω・cm以上。靜電吸盤110藉由對該電極層12施加吸附保持用電壓80而在電極層12的第一主表面11a側產生電荷，透過靜電力吸附保持處理對象物W。
此處，在本實施形態的說明中，擬稱連結第一主表面11a與第二主表面11b的方向為Z方向，稱與Z方向正交的方向之一為X方向，稱正交於Z方向及X方向的方向為Y方向。
電極層12沿著陶瓷介電質基板11的第一主表面11a及第二主表面11b被配設。電極層12是用以吸附保持處理對象物W的吸附電極。電極層12既可以是單極型也可以是雙極型。而且，也可以是三極型或其他的多極型。電極層12的數量或配置可適宜選擇。圖1所示的電極層12為雙極型，在同一面上配設有2極的電極層12。
陶瓷介電質基板11具有：電極層12與第一主表面11a之間的第一介電層111，和電極層12與第二主表面11b之間的第二介電層112。陶瓷介電質基板11之中至少第一介電層111中的可見光的透射率例如為比0%大，3.7%以下較佳。此處，可見光的透射率為將波長約600nm的光照射到厚度1mm的介電質(dielectric)的情形的透射率。
藉由陶瓷介電質基板11之中至少第一介電層111中的可見光的透射率位於上述的範圍內，可容易由陶瓷介電質基板11的外部確認配設於陶瓷介電質基板11的內部的電極層12的位置。 若陶瓷介電質基板11之中第二介電層112中的可見光的透射率位於上述的範圍內，則在陶瓷介電質基板11與底板(base plate)50的接合前，可由第二主表面11b側確認電極層12的位置。
於在本實施形態適用的陶瓷介電質基板11中，不是使用例如超音波探傷儀等的不適合微細尺寸測定的測定裝置測定電極層12的位置，而是藉由像X射線CT(X-ray computed tomography：X射線電腦斷層攝影)等的測定方法測定電極層12的位置。但是，不是使用不適合大量生產的測定裝置進行測定，而是可藉由工廠顯微鏡等的一般的測定機由陶瓷介電質基板11的外部測定內部的電極層12的位置較佳。因此，在將陶瓷介電質基板11燒結後，對陶瓷介電質基板11的外周進行研磨加工時，可容易且正確地測定陶瓷介電質基板11的內部的電極層12的位置(例如外周的位置)之後進行研磨加工。換言之，可一邊補正會發生的位置偏移或收縮尺寸誤差，一邊進行加工。因此，於在本實施形態適用的陶瓷介電質基板11中，在Z方向看，陶瓷介電質基板11的外周與電極層12的外周的間隔成為均勻。此處，在本實施形態中[均勻]是指意味著包含製造上的誤差。[製造上的誤差]是例如約200微米(μｍ)以下左右。
此處，就靜電吸盤110的具體的構成例進行說明。 如圖1所示，靜電吸盤110安裝於底板50之上。為了將靜電吸盤110安裝於底板50，使用聚矽氧(silicone)等的耐熱樹脂(heat-resistant resin )、銦接合及硬銲(brazing)等。雖然接著材料(adhesive material)由工作溫度帶(operating temperature zone)或成本等的觀點可適宜選擇，但熱傳導率(thermal conductivity)大的材料更佳。
底板50例如被分成鋁製的上部50a與下部50b，在上部50a與下部50b之間設置有連通道(communication path)55。連通道55為一端側連接於輸入道51，他端側連接於輸出道52。
底板50發揮進行靜電吸盤110的溫度調整的作用。例如在將靜電吸盤110冷卻的情形下，使冷卻介質(cooling medium)由輸入道51流入，使其通過連通道55，使其由輸出道52流出。據此，可藉由冷卻介質吸收底板50的熱，將安裝於其上的靜電吸盤110冷卻。
另一方面，在將靜電吸盤110保溫的情形下，也能將保溫介質注入到連通道55內。或者，也能使發熱元件(heating element)內建於靜電吸盤110或底板50。如此，若透過底板50調整靜電吸盤110的溫度，則可容易調整藉由靜電吸盤110吸附保持的處理對象物W的溫度。
而且，在陶瓷介電質基板11的第一主表面11a側依照需要設置有凸部13，在凸部13之間設置有溝14。該溝14連通，在搭載於靜電吸盤110的處理對象物W的背面與溝14之間形成有空間。
在溝14連接有貫通底板50及陶瓷介電質基板11的導入道53。若在吸附保持處理對象物W的狀態下由導入道53導入氦(He)等的傳送氣體，則傳送氣體流到設置於處理對象物W與溝14之間的空間，可藉由傳送氣體直接將處理對象物W冷卻。
此處，可藉由適宜選擇凸部13的高度(溝14的深度)、凸部13及溝14的面積比率、形狀等，將處理對象物W的溫度或附著於處理對象物W的微粒(particle)控制於較佳的狀態。
在陶瓷介電質基板11的第二主表面11b配設有連接部20。在與連接部20的位置對應的底板50的上部50a配設有接觸電極(contact electrode)61。因此，若將靜電吸盤110安裝於底板50的上部50a，則接觸電極61與連接部20接觸，據此接觸電極61與電極層12就會透過連接部20而電導通。
接觸電極61使用例如活動探針(movable probe)。據此，可確保接觸電極61與連接部20的確實的接觸，可將因接觸電極61的接觸造成的給予連接部20的損壞(damage)抑制於最小限度。此外，接觸電極61不被限定於上述，僅與連接部20接觸的構成，或藉由嵌合或螺合而與連接部20連接的構成等任何形態都可以。
其次，就陶瓷介電質基板11具體地說明。 包含於陶瓷介電質基板11的結晶的材料為例如Al2 O3 、Y2 O3 及YAG的任一種。可藉由使用該材料，提高陶瓷介電質基板11中的可見光透過性、耐受電壓及電漿耐久性(plasma durability)。
陶瓷介電質基板11之中第一介電層111的厚度為例如100μm以上。若第一介電層111的厚度為100μm以上，則可維持靜電吸盤110中的充分的耐受電壓。第一介電層111的厚度大大地影響吸附力，為了使處理對象物W的溫度成所希望的溫度，可適宜設定。在實施形態中，第一介電層111的厚度可設定為例如100μm到1000μm，更佳可設定為100μm到500μm。
陶瓷介電質基板11之中第二介電層112的厚度也同樣地可適宜設定。在陶瓷介電質基板11配設電極層12的靜電吸盤用基板100的全體的厚度考慮陶瓷介電質基板11的機械強度(mechanical strength)與冷卻性，例如為0.5mm到7mm較佳。
其次，就電極層12具體地說明。 圖2(a)及(b)是舉例說明電極層的構成之模式的俯視圖。 在圖2(a)及(b)中為了說明的方便起見，以實線表示陶瓷介電質基板11及電極層12的外形。 在圖2(a)顯示有單極型的電極層12的例子。電極層12在Z方向看被配設成略圓形。陶瓷介電質基板11之在Z方向看的外形也是略圓形。電極層12配置於與陶瓷介電質基板11同心圓上。
在圖2(b)顯示有雙極型的電極層12的例子。電極層12具有第一電極元件121與第二電極元件122。第一電極元件121與第二電極元件122互相分離而被配置。第一電極元件121及第二電極元件122的各自的形狀為略半圓形。
第一電極元件121具有第一外周邊121r與第一直線邊121s。第一外周邊121r為略半圓形的外形的圓弧部分的邊。第一直線邊121s為略半圓形的外形的直線部分的邊。
第二電極元件122具有第二外周邊122r與第二直線邊122s。第二外周邊122r為略半圓形的外形的圓弧部分的邊。第二直線邊122s為略半圓形的外形的直線部分的邊。
第一直線邊121s與第二直線邊122s互相面對而被配置。包含第一電極元件121與第二電極元件122的間隙的電極層12的外形為略圓形。
陶瓷介電質基板11在燒成後被研磨加工。例如陶瓷介電質基板11的外形藉由一邊使陶瓷介電質基板11旋轉，一邊研磨外周而形成。
在圖2(a)所示的例子中，陶瓷介電質基板11的外周11r與電極層12的外周12r的間隔d遍及外周11r的約略全體成為均勻而被設置。在圖2(b)所示的例子中，陶瓷介電質基板11的外周11r與第一電極元件121的第一外周邊121r的間隔d1及陶瓷介電質基板11的外周11r與第二電極元件122的第二外周邊122r的間隔d2遍及外周11r成為均勻而被設置。也就是說，間隔d1及間隔d2遍及外周11r為均勻。
於在本實施形態適用的陶瓷介電質基板11中，因透過可見光的材料被使用，故在對陶瓷介電質基板11的外周11r研磨加工時，可一邊確認配設於陶瓷介電質基板11的內部的電極層12的外周12r(第一外周邊121r、第二外周邊122r)的位置，一邊正確地進行研磨加工。據此，可遍及外周11r的約略全體使間隔d、d1及d2均勻地形成。
此外，在圖2(a)及(b)中雖然電極層12說明了單極型及雙極型的例子，但3極以上的電極層12也能適用。在3極以上的電極層12中，只要在對應各極的複數個電極元件中包含電極元件間的間隙的外形配設成略圓形的話即可。
其次，就陶瓷介電質基板11與電極層12的配置關係進行說明。 圖3是舉例說明陶瓷介電質基板及電極層的第一配置關係之模式的俯視圖。 在圖3中為了說明的方便起見，以實線表示陶瓷介電質基板11及電極層12的外形。
圖3所示的電極層12為雙極型，具有第一電極元件121與第二電極元件122。此處，設第一電極元件121的第一直線邊121s與第二電極元件122的第二直線邊122s的間隔為間隔ds。而且，如之前說明的，第一外周邊121r與陶瓷介電質基板11的外周11r的間隔為間隔d1，第二外周邊122r與陶瓷介電質基板11的外周11r的間隔為間隔d2。
在圖3所示的例子中，間隔d1及d2比間隔ds窄。也就是說，間隔d1及d2遍及外周11r為均勻，並且比間隔ds窄。據此，電極層12被配置到非常接近陶瓷介電質基板11的外周11r的位置，並且配設於比電極層12還外側的介電質(陶瓷介電質基板11的一部分)的寬度成為均勻，進而可在密封環13a(參照圖21)的下部均勻地配置電極層12。據此，可保持在陶瓷介電質基板11的外周部的耐受電壓，同時可遍及處理對象物的廣範圍得到均勻的吸附力，可使吸附時的處理對象物的溫度分布均勻化。
圖4是舉例說明陶瓷介電質基板及電極層的第二配置關係之模式的俯視圖。 在圖4中為了說明的方便起見，以實線表示陶瓷介電質基板11及電極層12的外形。
圖4所示的電極層12為單極型。在該電極層12中，由陶瓷介電質基板11的中央的位置C延伸到外周11r的方向的假想線之一為第一假想線L1，而且，設在第一假想線L1上，電極層12的外周12r與陶瓷介電質基板11的外周11r的間隔為間隔X1。在圖4所示的例子中，間隔X1的相互誤差為200μm以下。間隔X1的相互誤差是指以位置C為中心，當設定互異的角度的第一假想線L1時，在各自的第一假想線L1上的間隔X1的相互的誤差。
此處，設在圖4所示的電極層12及陶瓷介電質基板11中，由位置C朝外周11r延伸的假想線之中延伸於與第一假想線L1相反側的假想線為第二假想線L2，設延伸於與第一假想線L1正交的方向的假想線之一為第三假想線L3，設延伸於與第三假想線L3相反側的假想線為第四假想線L4。
而且，設在第二假想線L2上，電極層12的外周12r與陶瓷介電質基板11的外周11r的間隔為間隔X2。而且，設在第三假想線L3上，電極層12的外周12r與陶瓷介電質基板11的外周11r的間隔為間隔X3。而且，設在第四假想線L4上，電極層12的外周12r與陶瓷介電質基板11的外周11r的間隔為間隔X4。
圖5是顯示陶瓷介電質基板與電極層的間隔的相互誤差之圖。 在圖5顯示有在與參考例有關的陶瓷介電質基板的間隔的相互誤差，與在與本實施形態有關的陶瓷介電質基板11的間隔的相互誤差。與參考例有關的陶瓷介電質基板僅調整燒結時的陶瓷介電質基板及電極層的收縮。
圖5的縱軸是陶瓷介電質基板11與電極層12的間隔的相互誤差。間隔的相互誤差為間隔X1-間隔X2的絕對值及間隔X3-間隔X4的絕對值之中的最大值。單位為μm。在圖5顯示有關於參考例及本實施形態的各個，就30個樣品計測間隔的相互誤差的結果。如圖5所示，在與參考例有關的陶瓷介電質基板中有200μm以上520μm以下左右的間隔的相互誤差。另一方面，在與本實施形態有關的陶瓷介電質基板11中成為200μm以下的間隔的相互誤差。
如此，在本實施形態中可極為減少陶瓷介電質基板11的外周11r與電極層12的外周12r的間隔的相互誤差。據此，可使電極層12形成到非常接近陶瓷介電質基板11的外周11r的位置，而且，可使配設於比電極層12還外側的介電質(陶瓷介電質基板11的一部分)的寬度均勻，進而可在密封環13a的下部均勻地配置電極層12。據此，可保持在陶瓷介電質基板11的外周部的耐受電壓，同時可遍及處理對象物的廣範圍得到均勻的吸附力，可使吸附時的處理對象物的溫度分布均勻化。
圖6是舉例說明陶瓷介電質基板及電極層的第三配置關係之模式的俯視圖。 在圖6中為了說明的方便起見，以實線表示陶瓷介電質基板11及電極層12的外形。
圖6所示的電極層12為單極型。在該電極層12中，設電極層12的外周12r中的外徑為外徑X5。此處外徑X5是假定電極層12的最外形為圓的情形下的外徑。換言之，外徑X5為電極層12的最外形的相當於圓的直徑。在圖6所示的例子中，｜間隔X1-間隔X2｜/外徑X5為0%以上0.07%以下。
圖7是顯示電極層對陶瓷介電質基板的外徑的間隔的第一相互誤差比例之圖。 在圖7顯示有在與參考例有關的陶瓷介電質基板之對外徑X5的間隔X1-間隔X2的絕對值的比例(以下僅稱為[第一相互誤差比例])，和在與本實施形態有關的陶瓷介電質基板11的第一相互誤差比例。與參考例有關的陶瓷介電質基板僅調整燒結時的陶瓷介電質基板及電極層的收縮。
圖7的縱軸是電極層12對陶瓷介電質基板11的外徑的間隔的第一相互誤差比例(｜間隔X1-間隔X2｜/外徑X5)。單位為%。在圖7顯示有關於參考例及本實施形態的各個，就30個樣品計測第一相互誤差比例的結果。如圖7所示，在與參考例有關的陶瓷介電質基板中成為0.08%以上0.180%以下左右的第一相互誤差比例。另一方面，在與本實施形態有關的陶瓷介電質基板11中成為0%以上0.07%以下的第一相互誤差比例。
如此，在本實施形態中可極為減少電極層12對陶瓷介電質基板11的外徑的間隔的第一相互誤差比例。據此，以電極層12的外徑X5為基準可使電極層12形成到非常接近陶瓷介電質基板11的外周11r的位置，而且，可使配設於比電極層12還外側的介電質(陶瓷介電質基板11的一部分)的寬度均勻，進而可在密封環13a的下部均勻地配置電極層12。據此，可保持在陶瓷介電質基板11的外周部的耐受電壓，同時可遍及處理對象物的廣範圍得到均勻的吸附力，可使吸附時的處理對象物的溫度分布均勻化。
此外，在上述說明的第一配置關係中，使第一外周邊121r與外周11r的間隔d1及第二外周邊122r與外周11r的間隔d2比0mm還長，使其為1.95mm以下也可以。更佳為使間隔d1及間隔d2為1.45mm以下，最佳為使其為0.95mm以下也可以。而且，在上述說明的第二~第三配置關係中，使電極層12的外周12r與陶瓷介電質基板11的外周11r的間隔X1~X4比0mm還長，使其為1.95mm以下也可以。更佳為使間隔X1~X4為1.45mm以下，最佳為使其為0.95mm以下也可以。
如此，藉由使間隔d1、d2、X1~X4比0mm還長，使其為1.95mm以下，電極層12就會配設到非常接近陶瓷介電質基板11的外周11r的位置，可在廣範圍均勻地吸附處理對象物W。因此，可使吸附時的處理對象物W的溫度分布均勻化。
依照本實施形態，可提供可保持耐受電壓，同時可在密封環13a的下部均勻地配置電極層12，可將被吸附保持的處理對象物維持於所希望的溫度之靜電吸盤。
圖8是顯示電極層對陶瓷介電質基板的外徑的間隔的第二相互誤差比例之圖。 一邊參照圖6，一邊就電極層12對陶瓷介電質基板11的外徑的間隔的第二相互誤差比例進行說明。在圖8顯示有在與參考例有關的陶瓷介電質基板之對外徑X5的間隔X1-間隔X3的絕對值的比例(以下僅稱為[第二相互誤差比例])，和在與本實施形態有關的陶瓷介電質基板11的第二相互誤差比例。與參考例有關的陶瓷介電質基板僅調整燒結時的陶瓷介電質基板及電極層的收縮。
圖8的縱軸是電極層12對陶瓷介電質基板11的外徑的間隔的第二相互誤差比例(｜間隔X1-間隔X3｜/外徑X5)。單位為%。在圖8顯示有關於參考例及本實施形態的各個，就30個樣品計測第二相互誤差比例的結果。如圖8所示，在與參考例有關的陶瓷介電質基板中成為0.08%以上0.180%以下左右的第二相互誤差比例。另一方面，在與本實施形態有關的陶瓷介電質基板11中成為0%以上0.07%以下的第二相互誤差比例。
如此，在本實施形態中可極為減少電極層12對陶瓷介電質基板11的外徑的間隔的第二相互誤差比例。據此，以電極層12的外徑X5為基準可使電極層12形成到非常接近陶瓷介電質基板11的外周11r的位置，而且，可使配設於比電極層12還外側的介電質(陶瓷介電質基板11的一部分)的寬度均勻，進而可在密封環13a的下部均勻地配置電極層12。據此，可保持在陶瓷介電質基板11的外周部的耐受電壓，同時可遍及處理對象物的廣範圍得到均勻的吸附力，可使吸附時的處理對象物的溫度分布均勻化。
此外，第二相互誤差比例也能以在陶瓷介電質基板之間隔X1-間隔X4對外徑X5的絕對值的比例(｜間隔X1-間隔X4｜/外徑X5)表示。在該情形下，也在與參考例有關的陶瓷介電質基板中成為0.08%以上0.180%以下左右的第二相互誤差比例。另一方面，在與本實施形態有關的陶瓷介電質基板11中成為0%以上0.07%以下的第二相互誤差比例。
圖9是顯示陶瓷介電質基板與電極層的間隔的相互誤差的差之圖。 一邊參照圖6，一邊就陶瓷介電質基板11與電極層12的間隔的相互誤差的差進行說明。在圖9顯示有在與參考例有關的陶瓷介電質基板之間隔的相互誤差的差，和在與本實施形態有關的陶瓷介電質基板11之間隔的相互誤差的差。與參考例有關的陶瓷介電質基板僅調整燒結時的陶瓷介電質基板及電極層的收縮。
圖9的縱軸是陶瓷介電質基板11與電極層12的間隔的相互誤差的差。間隔的相互誤差的差為間隔X1-間隔X2的絕對值，和間隔X3-間隔X4的絕對值之間的差的絕對值(｜間隔X1-間隔X2｜-｜間隔X3-間隔X4｜)。單位為μm。在圖9顯示有關於參考例及本實施形態的各個，就30個樣品計測相互誤差的差的結果。如圖9所示，在與參考例有關的陶瓷介電質基板中成為235μm以上525μm以下左右的相互誤差的差。另一方面，在與本實施形態有關的陶瓷介電質基板11中成為0μm以上200μm以下的相互誤差的差。
如此，在本實施形態中可極為減少陶瓷介電質基板11與電極層12的間隔的相互誤差的差。據此，以電極層12的外徑X5為基準可使電極層12形成到非常接近陶瓷介電質基板11的外周11r的位置，而且，可使配設於比電極層12還外側的介電質(陶瓷介電質基板11的一部分)的寬度均勻，進而可在密封環13a的下部均勻地配置電極層12。據此，可保持在陶瓷介電質基板11的外周部的耐受電壓，同時可遍及處理對象物的廣範圍得到均勻的吸附力，可使吸附時的處理對象物的溫度分布均勻化。
圖10是顯示電極層對陶瓷介電質基板的外徑的間隔的第三相互誤差比例之圖。 一邊參照圖6，一邊就電極層12對陶瓷介電質基板11的外徑的間隔的第三相互誤差比例進行說明。在圖10顯示有在與參考例有關的陶瓷介電質基板之對外徑X5的間隔的相互誤差的差(｜｜間隔X1-間隔X2｜-｜間隔X3-間隔X4｜｜)的比例(以下僅稱為[第三相互誤差比例])，和在與本實施形態有關的陶瓷介電質基板11的第三相互誤差比例。與參考例有關的陶瓷介電質基板僅調整燒結時的陶瓷介電質基板及電極層的收縮。
圖10的縱軸是電極層12對陶瓷介電質基板11的外徑的間隔的第三相互誤差比例(｜｜間隔X1-間隔X2｜-｜間隔X3-間隔X4｜｜/外徑X5)。單位為%。在圖10顯示有關於參考例及本實施形態的各個，就30個樣品計測第三相互誤差比例的結果。如圖10所示，在與參考例有關的陶瓷介電質基板中成為0.08%以上0.18%以下左右的第三相互誤差比例。另一方面，在與本實施形態有關的陶瓷介電質基板11中成為0%以上0.07%以下的第三相互誤差比例。
如此，在本實施形態中可極為減少電極層12對陶瓷介電質基板11的外徑的間隔的第三相互誤差比例。據此，以電極層12的外徑X5為基準可使電極層12形成到非常接近陶瓷介電質基板11的外周11r的位置，而且，可使配設於比電極層12還外側的介電質(陶瓷介電質基板11的一部分)的寬度均勻，進而可在密封環13a的下部均勻地配置電極層12。據此，可保持在陶瓷介電質基板11的外周部的耐受電壓，同時可遍及處理對象物的廣範圍得到均勻的吸附力，可使吸附時的處理對象物的溫度分布均勻化。
圖11是顯示電極層對陶瓷介電質基板的外徑的間隔的第四相互誤差比例之圖。 一邊參照圖6，一邊就電極層12對陶瓷介電質基板11的外徑的間隔的第四相互誤差比例進行說明。在圖11顯示有在與參考例有關的陶瓷介電質基板之對外徑X5的間隔X1+間隔X3的絕對值的比例(以下僅稱為[第四相互誤差比例])，和在與本實施形態有關的陶瓷介電質基板11的第四相互誤差比例。與參考例有關的陶瓷介電質基板僅調整燒結時的陶瓷介電質基板及電極層的收縮。
圖11的縱軸是電極層12對陶瓷介電質基板11的外徑的間隔的第四相互誤差比例(｜間隔X1+間隔X3｜/外徑X5)。單位為%。在圖11顯示有關於參考例及本實施形態的各個，就30個樣品計測第四相互誤差比例的結果。如圖11所示，在與參考例有關的陶瓷介電質基板中成為0.16%以上0.27%以下左右的第四相互誤差比例。另一方面，在與本實施形態有關的陶瓷介電質基板11中成為0%以上0.15%以下的第四相互誤差比例。
如此，在本實施形態中可極為減少第四相互誤差比例。據此，以電極層12的外徑X5為基準可使電極層12形成到非常接近陶瓷介電質基板11的外周11r的位置，而且，可使配設於比電極層12還外側的介電質(陶瓷介電質基板11的一部分)的寬度均勻，進而可在密封環13a的下部均勻地配置電極層12。據此，可保持在陶瓷介電質基板11的外周部的耐受電壓，同時可遍及處理對象物的廣範圍得到均勻的吸附力，可使吸附時的處理對象物的溫度分布均勻化。
圖12是顯示電極層對陶瓷介電質基板的外徑的間隔的第五相互誤差比例之圖。 一邊參照圖6，一邊就電極層12對陶瓷介電質基板11的外徑的間隔的第五相互誤差比例進行說明。在圖12顯示有在與參考例有關的陶瓷介電質基板之對外徑X5的間隔X1×間隔X3的絕對值的比例(以下僅稱為[第五相互誤差比例])，和在與本實施形態有關的陶瓷介電質基板11的第五相互誤差比例。與參考例有關的陶瓷介電質基板僅調整燒結時的陶瓷介電質基板及電極層的收縮。
圖12的縱軸是電極層12對陶瓷介電質基板11的外徑的間隔的第五相互誤差比例(｜間隔X1×間隔X3｜/外徑X5)。單位為%。在圖12顯示有關於參考例及本實施形態的各個，就30個樣品計測第五相互誤差比例的結果。如圖12所示，在與參考例有關的陶瓷介電質基板中成為16%以上27%以下左右的第五相互誤差比例。另一方面，在與本實施形態有關的陶瓷介電質基板11中成為15%以下的第五相互誤差比例。
如此，在本實施形態中可極為減少電極層12對陶瓷介電質基板11的外徑的間隔的第五相互誤差比例。據此，以電極層12的外徑X5為基準可使電極層12形成到非常接近陶瓷介電質基板11的外周11r的位置，而且，可使配設於比電極層12還外側的介電質(陶瓷介電質基板11的一部分)的寬度均勻，進而可在密封環13a的下部均勻地配置電極層12。據此，可保持在陶瓷介電質基板11的外周部的耐受電壓，同時可遍及處理對象物的廣範圍得到均勻的吸附力，可使吸附時的處理對象物的溫度分布均勻化。
圖13是顯示陶瓷介電質基板與電極層的間隔的相互誤差的比之圖。 一邊參照圖6，一邊就陶瓷介電質基板11與電極層12的間隔的相互誤差的比進行說明。在圖13顯示有在與參考例有關的陶瓷介電質基板之間隔的相互誤差的比，和在與本實施形態有關的陶瓷介電質基板11之間隔的相互誤差的比。與參考例有關的陶瓷介電質基板僅調整燒結時的陶瓷介電質基板及電極層的收縮。
圖13的縱軸是陶瓷介電質基板11與電極層12的間隔的相互誤差的比。間隔的相互誤差的比為間隔X1-間隔X2的絕對值對間隔X3-間隔X4的絕對值的比率(｜間隔X1-間隔X2｜/｜間隔X3-間隔X4｜)。無單位。也就是說，間隔的相互誤差的比為無因次數。在圖13顯示有關於參考例及本實施形態的各個，就30個樣品計測相互誤差的比的結果。如圖13所示，在與參考例有關的陶瓷介電質基板中成為230以上520以下左右的相互誤差的比。另一方面，在與本實施形態有關的陶瓷介電質基板11中成為0以上200以下的相互誤差的比。
如此，在本實施形態中可極為減少相互誤差的比。據此，以電極層12的外徑X5為基準可使電極層12形成到非常接近陶瓷介電質基板11的外周11r的位置，而且，可使配設於比電極層12還外側的介電質(陶瓷介電質基板11的一部分)的寬度均勻，進而可在密封環13a的下部均勻地配置電極層12。據此，可保持在陶瓷介電質基板11的外周部的耐受電壓，同時可遍及處理對象物的廣範圍得到均勻的吸附力，可使吸附時的處理對象物的溫度分布均勻化。
圖14是顯示電極層與陶瓷介電質基板之間的同軸度之圖。 一邊參照圖14，一邊就電極層與陶瓷介電質基板之間的同軸度進行說明。在圖14顯示有在與參考例有關的陶瓷介電質基板之電極層與陶瓷介電質基板之間的同軸度，和在與本實施形態有關的陶瓷介電質基板11之電極層與陶瓷介電質基板之間的同軸度。電極層與陶瓷介電質基板之間的同軸度(以下僅稱為[同軸度])是指電極層的中心位置與陶瓷介電質基板的中心位置之間的偏移量。與參考例有關的陶瓷介電質基板僅調整燒結時的陶瓷介電質基板及電極層的收縮。
圖14的縱軸是同軸度。單位為μm。在圖14顯示有關於參考例及本實施形態的各個，就30個樣品計測同軸度的結果。如圖14所示，在參考例中成為230μm以上520μm以下左右的同軸度。另一方面，在本實施形態中成為200μm以下的同軸度。 此外，在圖14中在由陶瓷介電質基板的外徑到3毫米(mm)以內的電極層中計測前述的同軸度。
如此，在本實施形態中可極為減少陶瓷介電質基板11及電極層12的同軸度。據此，以電極層12的外徑X5為基準可使電極層12形成到非常接近陶瓷介電質基板11的外周11r的位置，而且，可使配設於比電極層12還外側的介電質(陶瓷介電質基板11的一部分)的寬度均勻，進而可在密封環13a的下部均勻地配置電極層12。據此，可保持在陶瓷介電質基板11的外周部的耐受電壓，同時可遍及處理對象物的廣範圍得到均勻的吸附力，可使吸附時的處理對象物的溫度分布均勻化。
其次，就陶瓷介電質基板及電極層的變形例一邊參照圖式，一邊進行說明。 圖15(a)及(b)是顯示陶瓷介電質基板及電極層的變形例之模式的俯視圖。 圖15(a)是說明電極層的變形例之模式的俯視圖。圖15(b)是說明陶瓷介電質基板的變形例之模式的俯視圖。
如圖15(a)所示，往往在電極層12的外周12r的一部分設有定向平邊(orientation flat)部12c。在此情形下，設關於圖2(a)前述的間隔d，關於圖2(b)前述的間隔d1及間隔d2，關於圖3前述的間隔d1及間隔d2，關於圖4前述的間隔X1、間隔X2、間隔X3及間隔X4，以及關於圖6前述的間隔X1、間隔X2、間隔X3及間隔X4為在除了設有定向平邊部12c的部分以外的部分被測定的間隔。
如圖15(b)所示，往往在陶瓷介電質基板11的外周11r的一部分設有定向平邊部11c，在電極層12的外周12r的一部分設有定向平邊部12c。在此情形下，設關於圖2(a)前述的間隔d，關於圖2(b)前述的間隔d1及間隔d2，關於圖3前述的間隔d1及間隔d2，關於圖4前述的間隔X1、間隔X2、間隔X3及間隔X4，以及關於圖6前述的間隔X1、間隔X2、間隔X3及間隔X4為在除了設有定向平邊部11c及定向平邊部12c的部分以外的部分被測定的間隔。
圖16是顯示陶瓷介電質基板及電極層的其他的變形例之模式的俯視圖。 如圖16所示，在Z方向看時，陶瓷介電質基板11往往呈現矩形。而且在Z方向看時，電極層12往往呈現矩形。在此情形下，設由陶瓷介電質基板11的中央的位置C對外周11r的第一邊114r垂直延伸的假想線為第一假想線L1。設由陶瓷介電質基板11的中央的位置C對外周11r的第二邊115r垂直延伸的假想線為第二假想線L2。設由陶瓷介電質基板11的中央的位置C對外周11r的第三邊116r垂直延伸的假想線為第三假想線L3。設由陶瓷介電質基板11的中央的位置C對外周11r的第四邊117r垂直延伸的假想線為第四假想線L4。
第二邊115r為與第一邊114r平行的邊。第三邊116r為與第一邊114r及第二邊115r相交的邊。第四邊117r為與第一邊114r及第二邊115r相交的邊。
設關於圖4及圖6前述的間隔X1為在第一假想線L1上電極層12的外周12r與陶瓷介電質基板11的外周11r的間隔。設關於圖4及圖6前述的間隔X2為在第二假想線L2上電極層12的外周12r與陶瓷介電質基板11的外周11r的間隔。設關於圖4及圖6前述的間隔X3為在第三假想線L3上電極層12的外周12r與陶瓷介電質基板11的外周11r的間隔。設關於圖4及圖6前述的間隔X4為在第四假想線L4上電極層12的外周12r與陶瓷介電質基板11的外周11r的間隔。
圖17是顯示電極層的再其他的變形例之模式的俯視圖。 圖17所示的電極層12為雙極型的電極層，具有第一電極元件121與第二電極元件122。如圖17所示，第一電極元件121及第二電極元件122的各個具有梳齒形狀。以第一電極元件121的梳齒與第二電極元件122的梳齒咬合的方式配設第一電極元件121及第二電極元件122。
在第二電極元件122的第二外周邊122r的一部分設有定向平邊部122c。定向平邊部不設於第二電極元件122而設於第一電極元件121也可以。
在圖17所示的電極層12中，關於圖6前述的外徑X5相當於第一電極元件121的第一外周邊121r及第二電極元件122的第二外周邊122r的至少任一邊中的外徑。如此，在本實施形態中電極層12的形狀未被特別限定。
圖18是舉例說明陶瓷介電質基板及電極層的第四配置關係之模式的俯視圖。 在圖18中為了說明的方便起見，以實線表示陶瓷介電質基板11及電極層12的外形。
圖18所示的電極層12為單極型。設該電極層12的外周12r中的外徑為外徑X5。此處外徑X5是假定電極層12的最外形為圓的情形下的外徑。換言之，外徑X5為電極層12的最外形的相當於圓的直徑。以藉由外徑X5規定的外周12r的長度為周長LX5。以藉由外徑X5規定的圓的面積為面積SX5。
而且，設陶瓷介電質基板11的外周11r中的外徑為外徑X6。以藉由外徑X6規定的外周11r的長度為周長LX6。以藉由外徑X6規定的圓的面積為面積SX6。
圖19是顯示陶瓷介電質基板及電極層的外周長度的比之圖。 在圖19顯示有在與參考例有關的陶瓷介電質基板之周長LX5對周長LX6的比(以下僅稱為[周長比])，和在與本實施形態有關的陶瓷介電質基板11的周長比。與參考例有關的陶瓷介電質基板僅調整燒結時的陶瓷介電質基板及電極層的收縮。
圖19的縱軸是陶瓷介電質基板11及電極層12的周長比(LX5/LX6)。單位為%。在圖19顯示有關於參考例及本實施形態的各個，就30個樣品計測周長比的結果。如圖19所示，在與參考例有關的陶瓷介電質基板中成為92.8%以上96.1%以下左右的周長比。另一方面，在與本實施形態有關的陶瓷介電質基板11中成為97.4%以上99.6%以下的周長比。
如此，在本實施形態中可極為加大陶瓷介電質基板11及電極層12的周長比。據此，以電極層12的外徑X5為基準可使電極層12形成到非常接近陶瓷介電質基板11的外周11r的位置，而且，可使配設於比電極層12還外側的介電質(陶瓷介電質基板11的一部分)的寬度均勻，進而可在密封環13a的下部均勻地配置電極層12。據此，可保持在陶瓷介電質基板11的外周部的耐受電壓，同時可遍及處理對象物的廣範圍得到均勻的吸附力，可使吸附時的處理對象物的溫度分布均勻化。
圖20是顯示陶瓷介電質基板及電極層的面積的比之圖。 在圖20顯示有在與參考例有關的陶瓷介電質基板之面積SX5對面積SX6的比(以下僅稱為[第一面積比])，和在與本實施形態有關的陶瓷介電質基板11的第一面積比。與參考例有關的陶瓷介電質基板僅調整燒結時的陶瓷介電質基板及電極層的收縮。
圖20的縱軸是陶瓷介電質基板11與電極層12的第一面積比(SX5/SX6)。單位為%。在圖20顯示有關於參考例及本實施形態的各個，就30個樣品計測第一面積比的結果。如圖20所示，在與參考例有關的陶瓷介電質基板中成為90.8%以上94.6%以下左右的第一面積比。另一方面，在與本實施形態有關的陶瓷介電質基板11中成為95.1%以上99.2%以下的第一面積比。
如此，在本實施形態中可極為加大陶瓷介電質基板11及電極層12的第一面積比。據此，以電極層12的外徑X5為基準可使電極層12形成到非常接近陶瓷介電質基板11的外周11r的位置，而且，可使配設於比電極層12還外側的介電質(陶瓷介電質基板11的一部分)的寬度均勻，進而可在密封環13a的下部均勻地配置電極層12。據此，可保持在陶瓷介電質基板11的外周部的耐受電壓，同時可遍及處理對象物的廣範圍得到均勻的吸附力，可使吸附時的處理對象物的溫度分布均勻化。
圖21是將圖1所示的區域A1放大之模式的放大視圖。 關於圖1如前述，與本實施形態有關的靜電吸盤110為例如庫倫型靜電吸盤。在庫倫型的靜電吸盤中，僅在電極層12上產生吸附力。因此，將電極層12配置到接近陶瓷介電質基板11的外周11r的位置較理想。
此處，關於圖3、圖5、圖7、圖8~圖14、圖19及圖20如前述，在本實施形態中可將電極層12形成到非常接近陶瓷介電質基板11的外周11r的位置。因此，可更減少配設於陶瓷介電質基板11的周端部的凸部13(密封環13a)的寬度D1。密封環13a抑制氦(He)等的傳送氣體自設於處理對象物W與溝14之間的空間洩漏。
若比密封環13a的寬度D1小，則處理對象物W與密封環13a接觸的面積變小。於是，可抑制由於靜電吸盤110的使用中的密封環13a與處理對象物W的摩擦而產生的總磨耗量。據此，可抑制密封環13a的經時變化。進而也能抑制附著於處理對象物W的微粒。
由於可抑制密封環13a的表面與處理對象物W的摩擦而產生的磨耗，因此可更抑制氦(He)等的傳送氣體自設於處理對象物W與溝14之間的空間洩漏。也就是說，可抑制因密封環13a的製造個別差異所產生的氦(He)等的傳送氣體的洩漏量的個別差異，可更容易進行密封環13a的管理。
而且，可使配設有密封環13a的部分中的處理對象物W的吸附穩定化。因此，即使經由製程也能維持處理對象物W的溫度不變的狀態。據此，可遍及處理對象物W的廣範圍得到均勻的吸附力，可使吸附時的處理對象物W的溫度分布均勻化。 就密封環13a，一邊參照圖式一邊更進一步進行說明。
圖22(a)及(b)是顯示密封環的寬度與處理對象物的溫度的經時變化率之間的關係，以及密封環的寬度與處理對象物的端部的溫度變化之間的關係之圖表。 圖22(a)是顯示在與本實施形態有關的靜電吸盤中，密封環的寬度與處理對象物的溫度的經時變化率之間的關係，以及密封環的寬度與處理對象物的端部的溫度變化之間的關係之圖表。圖22(b)是顯示在與本實施形態有關的靜電吸盤及與比較例有關的靜電吸盤中，密封環的寬度與處理對象物的溫度的經時變化率之間的關係，以及密封環的寬度與處理對象物的端部的溫度變化之間的關係之圖表。
圖22(a)及圖22(b)所示的圖表的橫軸為密封環13a的寬度D1(mm)。圖22(a)及圖22(b)所示的圖表的左縱軸為處理對象物W的溫度的經時變化率(%)。圖22(a)及圖22(b)所示的圖表的右縱軸為處理對象物W的端部的溫度變化(%)。 此外，圖22(a)及圖22(b)為處理開始100小時後的圖表。而且，在圖22(a)及圖22(b)中假定密封環13a的寬度D1與重複距離D2之間的差(D1-D2)為1.0mm。關於重複距離D2的詳細於後述。
[處理對象物W的溫度的經時變化率]是指於在靜電吸盤110的使用條件下的電漿環境下，藉由密封環13a之與處理對象物W的接觸面13b(參照圖21)的表面狀態變化熱傳遞率(heat transfer rate)變化，使處理對象物W的溫度變化。或者[處理對象物W的溫度的經時變化率]是指處理對象物W的中心部的平均溫度，與在處理對象物W之中露出到比密封環13a還外側的部分Wa(端部或外周部)的溫度之間的比率。 [處理對象物W的端部的溫度變化]是指抑制在處理對象物W之中露出到比密封環13a還外側的部分Wa的溫度上升的效果依照密封環13a的寬度D1而變化。或者[處理對象物W的端部的溫度變化]是指處理對象物W的部分Wa的溫度對處理對象物W的中心部的平均溫度的上升率。
如圖22(a)及圖22(b)所示，若密封環13a的寬度D1比較小，則密封環13a的接觸面13b的面積變得比較狹窄，因此接觸面13b中的熱傳遞率變化時的處理對象物W的溫度的經時變化率比較小。而且，若密封環13a的寬度D1比較小，則接觸面13b與處理對象物W的接觸面積變小，因此也能減少附著的微粒的量。另一方面，若密封環13a的寬度D1比較大，則接觸面13b的面積變得比較寬廣，因此處理對象物W的部分Wa的溫度上升比較低。因此，若密封環13a的寬度D1比較大，則處理對象物W的端部的溫度變化比較小，惟因接觸面13b與處理對象物W的接觸面積增加，故附著於處理對象物W的微粒量變多。 而且，若密封環13a的寬度D1寬廣，則在製程中與晶圓的接觸面之介電質表面容易因電漿而消耗，因介電質表面狀態的變化而使晶圓溫度變動，或使封入介電質表面與晶圓之間的氣體流量變化。於是，導致提前結束所假定的靜電吸盤的壽命。
本發明人考慮可將處理對象物W冷卻的容許值的下限，和處理對象物W與陶瓷介電質基板11之間的熱傳遞率可變化的邊界，以處理對象物W的中心部的平均溫度與處理對象物W的部分Wa的溫度之間的比率為10%以下當作臨限值(threshold value)進行設定。依照本發明人所得到的知識，處理對象物W的部分Wa若與處理對象物W的中心部比較，則容易受到經時變化。若處理對象物W的中心部的平均溫度與處理對象物W的部分Wa的溫度之間的比率為10%以下，則可抑制處理對象物W的製程上的良率的降低。而且，若處理對象物W的部分Wa的溫度對處理對象物W的中心部的平均溫度的上升率為10%以下，則可抑制處理對象物W的製程上的良率的降低。 據此，如圖22(a)及圖22(b)所示，密封環13a的寬度D1成為0.3mm以上3.0mm以下。此外，在0.3mm以上3.0mm以下的密封環13a的寬度D1包含有密封環13a的端部中的最大1mm的C面(倒角)。
圖22(b)所示的與第一比較例及第二比較例有關的靜電吸盤中的差(D1-D2)比與本實施形態有關的靜電吸盤110中的差(D1-D2)大。在此情形下如圖22(b)所示，與第一比較例及第二比較例有關的靜電吸盤中的處理對象物W的部分Wa的溫度變化比與本實施形態有關的靜電吸盤110中的處理對象物W的部分Wa的溫度變化大。圖22(b)所示的區域A2是表示第一比較例及第二比較例中的處理對象物W的部分Wa的溫度變化的範圍。 據此，在與本實施形態有關的靜電吸盤110中，若和與第一比較例及第二比較例有關的靜電吸盤比較，則可有效地將處理對象物W的部分Wa冷卻。
圖23是顯示重複距離與處理對象物的溫度的經時變化率之間的關係，以及重複距離與處理對象物的端部的溫度變化之間的關係之圖表。 圖23所示的圖表的橫軸為重複距離D2(mm)。圖23所示的圖表的左縱軸為處理對象物W的溫度的經時變化率(%)。圖23所示的圖表的右縱軸為處理對象物W的端部的溫度變化(%)。重複距離D2是指在Z方向看時，電極層12與密封環13a重複的距離(寬度)(參照圖21)。
[處理對象物W的溫度的經時變化率]關於圖22(a)及圖22(b)如前述。[處理對象物W的端部的溫度變化]關於圖22(a)及圖22(b)如前述。
如圖23所示，若重複距離D2比較短，則處理對象物W被密封環13a吸附的面積比較狹窄。因此，處理對象物W被密封環13a吸附的力比較弱，處理對象物W的溫度的經時變化率比較小。另一方面，若重複距離D2比較長，則處理對象物W被密封環13a吸附的面積比較寬廣。因此，處理對象物W的部分Wa的溫度上升比較低。因此，若重複距離D2比較長，則處理對象物W的端部的溫度變化比較小。
關於圖22(a)及圖22(b)如前述，本發明人以處理對象物W的中心部的平均溫度與處理對象物W的部分Wa的溫度之間的比率為10%以下當作臨限值進行設定。 據此如圖23所示，重複距離D2成為-0.7mm以上2.0mm以下。此外，負的重複距離D2是表示在Z方向看時，電極層12不與密封環13a重複而分離的狀態。
圖24(a)~(c)是在圖21所示的箭頭A3的方向看陶瓷介電質基板的周端部時之模式的俯視圖。 圖24(a)是說明電極層12與密封環13a重複的區域的面積之模式的俯視圖。圖24(b)是說明電極層12的外徑之模式的俯視圖。圖24(c)是說明密封環13a的內徑之模式的俯視圖。 在圖24(a)~圖24(c)中為了說明的方便起見，以實線表示陶瓷介電質基板11及電極層12的外形。
如圖24(a)所示，設電極層12的外徑為外徑D11。而且，設電極層12與密封環13a重複的區域的面積為面積S1。而且，設在電極層12不與密封環13a重複的情形下，電極層12的外徑的端部與密封環13a的中心側的端部之間的區域的面積為面積-S1。而且，設在Z方向看時的陶瓷介電質基板11的面積(全面積)為面積S2。
此處如圖24(b)所示，當電極層12的端部不是圓形時，設電極層12的最外形的相當於圓的直徑為第一外徑D11。而且，當電極層12的端部不是圓形時，設在電極層12的端部之中最內側的位置的相當於圓的直徑為第二外徑D12。 如圖24(c)所示，當密封環13a的內側的端部不是圓形時，設密封環13a的內側的端部之中的最內側的位置的相當於圓的直徑為內徑D13。
如圖24(b)所示，當電極層12的端部不是圓形時，算出藉由第一外徑D11與第二外徑D12包圍的區域。接著，算出藉由第一外徑D11與第二外徑D12包圍的區域與密封環13a重複的區域的面積。如圖24(c)所示，當密封環13a的內側的端部不是圓形時，算出藉由第一外徑D11與第二外徑D12包圍的區域與比內徑D13還外側的位置的密封環13a重複的區域的面積。設如此算出的面積為前述的面積S1。
此外，當在Z方向看時的電極層12的形狀不是圓形時(異形電極的情形)，電極層12的外徑D11使用超音波探傷儀測定。根據使用超音波探傷儀測定的外徑D11算出電極層12與密封環13a重複的區域的面積S1。
圖25(a)及(b)是顯示陶瓷介電質基板及電極層的第二面積比與處理對象物的溫度的經時變化率之間的關係，以及第二面積比與處理對象物的端部的溫度變化之間的關係之圖表。 圖25(a)是顯示在與本實施形態有關的靜電吸盤中，陶瓷介電質基板11及電極層12的第二面積比與處理對象物的溫度的經時變化率之間的關係，以及第二面積比與處理對象物的端部的溫度變化之間的關係之圖表。圖25(b)是顯示在與比較例有關的靜電吸盤中，第二面積比與處理對象物的溫度的經時變化率之間的關係，以及第二面積比與處理對象物的端部的溫度變化之間的關係之圖表。 圖25(a)及圖25(b)所示的圖表的橫軸為面積S1對面積S2的比(以下僅稱為[第二面積比])。圖25(a)及圖25(b)所示的圖表的左縱軸為處理對象物W的溫度的經時變化率(%)。圖25(a)及圖25(b)所示的圖表的右縱軸為處理對象物W的端部的溫度變化(%)。
[處理對象物W的溫度的經時變化率]關於圖22(a)及圖22(b)如前述。[處理對象物W的端部的溫度變化]關於圖22(a)及圖22(b)如前述。
如圖25(a)及圖25(b)所示，若第二面積比(S1/S2)比較低，則處理對象物W被密封環13a吸附的面積比較狹窄。因此，處理對象物W被密封環13a吸附的力比較弱，處理對象物W的溫度的經時變化率比較小。另一方面，若第二面積比(S1/S2)比較高，則作用於密封環13a上的處理對象物W的吸附力變大，惟因吸附力過大處理對象物W的端部經時變化地變弱。但是，為了抑制處理對象物W的端部的溫度上升而得到充分的吸附力，因此處理對象物W的端部的溫度變化比較小。
關於圖22(a)及圖22(b)如前述，本發明人以處理對象物W的中心部的平均溫度與處理對象物W的部分Wa的溫度之間的比率為10%以下當作臨限值進行設定。 據此如圖25(a)所示，與本實施形態有關的靜電吸盤110的第二面積比(S1/S2)成為-3.4%以上5%以下。
另一方面，若使與比較例有關的靜電吸盤中的面積S1和與本實施形態有關的靜電吸盤110中的面積S1相同，則需加大密封環13a的寬度D1。因此如圖25(b)所示，與比較例有關的靜電吸盤中的處理對象物W的溫度的經時變化率比與本實施形態有關的靜電吸盤110中的處理對象物W的溫度的經時變化率大。因此，在圖25(b)所示的比較例中，在第二面積比為5%時，處理對象物W的中心部的平均溫度與處理對象物W的部分Wa的溫度之間的比率比10%高。
圖26是說明密封環的端部與電極層的端部之間的直線距離之模式的剖面圖。 圖27是說明本實施形態密封環的端部之模式的剖面圖。 圖28(a)及(b)是說明密封環的端部與電極層的端部之間的直線距離的符號之模式的剖面圖。 圖26、圖28(a)及圖28(b)相當於將圖1所示的區域A1放大之模式的放大視圖。 圖28(a)是顯示密封環的端部與電極層的端部之間的直線距離的符號為正(+)的情形。圖28(b)是顯示密封環的端部與電極層的端部之間的直線距離的符號為負(-)的情形。
如圖26所示，由電極層12的外周部產生的吸附力遍及一定的範圍12b而擴大。在此情形下，在範圍12b的內側的密封環13a的一定的區域13d中產生吸附力11d。此外，第一介電層111的厚度D15相當於吸附面(接觸面)13b與電極層12的邊界面12d之間的距離，關於圖1如前述例如為100μm以上。邊界面12d為電極層12的表面，且由電極層12看為吸附面(接觸面)13b的側的面。
在本實施形態中，設密封環13a的內周側的端部13c與電極層12的外周側的端部12a之間的直線距離為距離D14。在與本實施形態有關的靜電吸盤110中，距離D14為-2毫米以上2毫米以下。距離D14相當於可將處理對象物W冷卻的最大的重複長度。就距離D14一邊參照圖式一邊更進一步說明。
在圖27所示的模式的剖面圖中，密封環13a的內周側的端部13c是將密封環13a的吸附面(接觸面)13b延長的線L1，與將藉由噴砂(sandblast)等形成的側面13e延長的線L2的交點。或者密封環13a的內周側的端部13c是將密封環13a的吸附面(接觸面)13b延長的線L1，與將藉由噴砂等形成的曲面13f延長的線L2的交點。據此，考慮密封環13a的角部中的C面的有無，或藉由噴砂形成的側面的曲率等之後，可定義密封環13a的內周側的端部13c。
在圖28(a)及圖28(b)所示的模式的剖面圖中，電極層12的外周側的端部12a為電極層12的邊界面12d與自電極層12的最外周部12e朝電極層12的邊界面12d劃的法線的交點。如圖28(a)所示，將正(+)的符號附加於在Z方向看時比密封環13a的內周側的端部13c還外側中的距離D14。另一方面，如圖28(b)所示，將負(-)的符號附加於在Z方向看時比密封環13a的內周側的端部13c還內側中的距離D14。
圖29是顯示直線距離D14與處理對象物的溫度的經時變化率之間的關係，以及直線距離D14與處理對象物的端部的溫度變化之間的關係之圖表。 圖29所示的圖表的橫軸為密封環13a的內周側的端部13c與電極層12的外周側的端部12a之間的直線距離D14(mm)。
[處理對象物W的溫度的經時變化率]關於圖22(a)及圖22(b)如前述。[處理對象物W的端部的溫度變化]關於圖22(a)及圖22(b)如前述。
如圖29所示，當距離D14的符號為正(+)時，若距離D14的絕對值變大，則處理對象物W的溫度的經時變化率變高。另一方面，當距離D14的符號為負(-)時，若距離D14的絕對值變大，則處理對象物W的端部的溫度變化變大。
關於圖22(a)及圖22(b)如前述，本發明人以處理對象物W的中心部的平均溫度與處理對象物W的部分Wa的溫度之間的比率為10%以下當作臨限值進行設定。 據此，距離D14成為-2毫米以上2毫米以下。
依照與本實施形態有關的靜電吸盤110，陶瓷介電質基板11的外周與電極層12的外周的間隔之對電極層12的外徑的個別差異少。因此，可保持在陶瓷介電質基板11的外周部的耐受電壓，同時可在陶瓷介電質基板11的外周部得到大且一定的吸附力11d。進而可謀求處理對象物W的溫度分布的均勻化。而且，藉由電極層12被配置到接近陶瓷介電質基板11的外周的位置，即使密封環13a的寬度窄，陶瓷介電質基板11的外周部中的吸附力11d也成為一定。據此，處理對象物W與陶瓷介電質基板11之間的接觸面積，與陶瓷介電質基板11中的吸附力11d在周向成為均勻，可使處理對象物W的溫度的經時變化率的降低與處理對象物W的端部的溫度變化的降低並存。
圖30是顯示與本發明的其他的實施的形態有關的晶圓處理裝置之模式的剖面圖。 與本實施形態有關的晶圓處理裝置200包含：處理容器201，與上部電極210，與關於圖1~圖29如前述的靜電吸盤110。在處理容器201的頂部設有用以將處理氣體導入內部的處理氣體導入口202。在處理容器201的底板設有用以將內部減壓排氣的排氣口203。而且，在上部電極210及靜電吸盤110連接有高頻電源204，具有上部電極210與靜電吸盤110的一對電極互相隔著規定的間隔平行對峙。
在與本實施形態有關的晶圓處理裝置200中，高頻電壓一被施加到上部電極210與靜電吸盤110，就發生高頻放電(high frequency discharge)，被導入到處理容器201內的處理氣體藉由電漿激發而被活性化，處理對象物W就會被處理。此外，可舉例說明半導體基板(晶圓)當作處理對象物W。但是，處理對象物W不被限定於半導體基板(晶圓)，例如也可以為使用於液晶顯示裝置的玻璃基板等。
像晶圓處理裝置200的構成的裝置一般被稱為平行平板型RIE(Reactive Ion Etching：反應性離子蝕刻)裝置，但與本實施形態有關的靜電吸盤110並非被限定於適用於該裝置。例如也能廣泛適用於ECR(Electron Cyclotron Resonance：電子迴旋加速器共振)蝕刻裝置、感應耦合電漿處理裝置(inductively coupled plasma processing apparatus)、螺旋波電漿處理裝置(helicon wave plasma processing apparatus)、電漿分離型電漿處理裝置、表面波電漿處理裝置(surface wave plasma processing apparatus)、電漿CVD(plasma Chemical Vapor Deposition：電漿化學氣相沉積)裝置等的所謂的減壓處理裝置。而且，與本實施形態有關的靜電吸盤110也能廣泛適用於像曝光裝置(exposure equipment)或檢查裝置在大氣壓下進行處理或檢查的基板處理裝置。但是，若考慮與本實施形態有關的靜電吸盤110所具有的高的耐電漿性，則使靜電吸盤110適用於電漿處理裝置較佳。此外，因在該等裝置的構成以內、與本實施形態有關的靜電吸盤110以外的部分可適用眾所周知的構成，故其說明省略。
依照與本實施形態有關的晶圓處理裝置200，晶圓(處理對象物W)的面內溫度分布成為均勻，可不降低晶圓(處理對象物W)的良率而進行規定的製程。
以上針對本發明的實施形態進行了說明。但是，本發明不是被限定於該等記述。而且，關於前述的實施形態，例如僅改變數處內建電極的外徑與介電質的外徑之間的距離等，熟習該項技術者適宜加入了設計變更只要也具備本發明的特徵就包含於本發明的範圍。而且，前述的實施形態所具備的各元件在技術上盡可能可組合，組合該等元件只要也包含本發明的特徵，就包含於本發明的範圍。
依照本發明的態樣，可提供一種靜電吸盤，可正確且均勻地將電極的外周配置到接近陶瓷介電質基板的外周的位置，可保持耐受電壓，同時可在陶瓷介電質基板外周部得到大且一定的吸附力，進而可使處理對象物的溫度分布均勻化。
11‧‧‧陶瓷介電質基板
11a‧‧‧第一主表面
11b‧‧‧第二主表面
11c、12c、122c‧‧‧定向平邊部
11d‧‧‧吸附力
11r‧‧‧外周
12‧‧‧電極層
12a、13c‧‧‧端部
12b‧‧‧範圍
12d‧‧‧邊界面
12e‧‧‧最外周部
12r‧‧‧最外周
13‧‧‧凸部
13a‧‧‧密封環
13b‧‧‧接觸面
13d‧‧‧區域
13e‧‧‧端面
13f‧‧‧曲面
14‧‧‧溝
20‧‧‧連接部
50‧‧‧底板
50a‧‧‧上部
50b‧‧‧下部
51‧‧‧輸入道
52‧‧‧輸出道
53‧‧‧導入道
55‧‧‧連通道
61‧‧‧接觸電極
80‧‧‧吸附保持用電壓
100‧‧‧靜電吸盤用基板
110‧‧‧靜電吸盤
111‧‧‧第一介電層
112‧‧‧第二介電層
114r‧‧‧第一邊
115r‧‧‧第二邊
116r‧‧‧第三邊
117r‧‧‧第四邊
121‧‧‧第一電極元件
121r‧‧‧第一外周邊
121s‧‧‧第一直線邊
122‧‧‧第二電極元件
122r‧‧‧第二外周邊
122s‧‧‧第二直線邊
200‧‧‧晶圓處理裝置
201‧‧‧處理容器
202‧‧‧處理氣體導入口
203‧‧‧排氣口
204‧‧‧高頻電源
210‧‧‧上部電極
A1‧‧‧區域
d、d1、d2‧‧‧間隔
D11‧‧‧第一外徑 
D12‧‧‧第二外徑
D13‧‧‧內徑
D1‧‧‧寬度
D2‧‧‧重複距離 
L1‧‧‧第一假想線
L2‧‧‧第二假想線
L3‧‧‧第三假想線
L4‧‧‧第四假想線
W‧‧‧處理對象物
Wa‧‧‧處理對象物的部分
X1、X2、X3、X4‧‧‧間隔
X5‧‧‧外徑
圖1是舉例說明與本實施形態有關的靜電吸盤的構成之模式的剖面圖。 圖2(a)及(b)是舉例說明電極層的構成之模式的俯視圖。 圖3是舉例說明陶瓷介電質基板及電極層的第一配置關係之模式的俯視圖。 圖4是舉例說明陶瓷介電質基板及電極層的第二配置關係之模式的俯視圖。 圖5是顯示陶瓷介電質基板與電極層的間隔的相互誤差之圖。 圖6是舉例說明陶瓷介電質基板及電極層的第三配置關係之模式的俯視圖。 圖7是顯示電極層對陶瓷介電質基板的外徑的間隔的第一相互誤差比例之圖。 圖8是顯示電極層對陶瓷介電質基板的外徑的間隔的第二相互誤差比例之圖。 圖9是顯示陶瓷介電質基板與電極層的間隔的相互誤差的差之圖。 圖10是顯示電極層對陶瓷介電質基板的外徑的間隔的第三相互誤差比例之圖。 圖11是顯示電極層對陶瓷介電質基板的外徑的間隔的第四相互誤差比例之圖。 圖12是顯示電極層對陶瓷介電質基板的外徑的間隔的第五相互誤差比例之圖。 圖13是顯示陶瓷介電質基板與電極層的間隔的相互誤差的比之圖。 圖14是顯示電極層與陶瓷介電質基板之間的同軸度之圖。 圖15(a)及(b)是顯示陶瓷介電質基板及電極層的變形例之模式的俯視圖。 圖16是顯示陶瓷介電質基板及電極層的其他的變形例之模式的俯視圖。 圖17是顯示電極層的再其他的變形例之模式的俯視圖。 圖18是舉例說明陶瓷介電質基板及電極層的第四配置關係之模式的俯視圖。 圖19是顯示陶瓷介電質基板及電極層的外周長度的比之圖。 圖20是顯示陶瓷介電質基板及電極層的面積的比之圖。 圖21是將圖1所示的區域A1放大之模式的放大視圖。 圖22(a)及(b)是顯示密封環的寬度與處理對象物的溫度的經時變化率之間的關係，以及密封環的寬度與處理對象物的端部的溫度變化之間的關係之圖表。 圖23是顯示重複距離與處理對象物的溫度的經時變化率之間的關係，以及重複距離與處理對象物的端部的溫度變化之間的關係之圖表。 圖24(a)~(c)是顯示在圖21所示的箭頭A3的方向看陶瓷介電質基板的周端部時之模式的俯視圖。 圖25(a)及(b)是顯示陶瓷介電質基板及電極層的第二面積比與處理對象物的溫度的經時變化率之間的關係，以及第二面積比與處理對象物的端部的溫度變化之間的關係之圖表。 圖26是說明密封環的端部與電極層的端部之間的直線距離之模式的剖面圖。 圖27是說明本實施形態密封環的端部之模式的剖面圖。 圖28(a)及(b)是說明密封環的端部與電極層的端部之間的直線距離的符號之模式的剖面圖。 圖29是顯示直線距離D14與處理對象物的溫度的經時變化率之間的關係，以及直線距離D14與處理對象物的端部的溫度變化之間的關係之圖表。 圖30是顯示與本發明的其他的實施的形態有關的晶圓處理裝置之模式的剖面圖。
11‧‧‧陶瓷介電質基板
11a‧‧‧第一主表面
11b‧‧‧第二主表面
12‧‧‧電極層
13‧‧‧凸部
14‧‧‧溝
20‧‧‧連接部
50‧‧‧底板
50a‧‧‧上部
50b‧‧‧下部
51‧‧‧輸入道
52‧‧‧輸出道
53‧‧‧導入道
55‧‧‧連通道
61‧‧‧接觸電極
80‧‧‧吸附保持用電壓
100‧‧‧靜電吸盤用基板
110‧‧‧靜電吸盤
111‧‧‧第一介電層
112‧‧‧第二介電層
A1‧‧‧區域
W‧‧‧處理對象物

Claims (15)

  1. 一種靜電吸盤，其特徵在於包含： 陶瓷介電質基板，具有：承載處理對象物的第一主表面，和與該第一主表面相反側的第二主表面，配設於周端部形成該第一主表面的一部分之密封環，為多晶陶瓷燒結體；以及 電極層，介設於該陶瓷介電質基板的該第一主表面與該第二主表面之間，被一體燒結於該陶瓷介電質基板， 該電極層包含互相分離配設的複數個電極元件， 該陶瓷介電質基板的外周被加工，以使在與該第一主表面正交的方向看，該陶瓷介電質基板的外周與該電極層的外周的間隔成為均勻， 在該方向看，該電極層的外周與該陶瓷介電質基板的外周的間隔比該複數個電極元件的間隔窄， 該密封環的寬度為0.3毫米以上3毫米以下， 在該方向看時，該電極層與該密封環重複的寬度為-0.7毫米以上2毫米以下。
  2. 一種靜電吸盤，其特徵在於包含： 陶瓷介電質基板，具有：承載處理對象物的第一主表面，和與該第一主表面相反側的第二主表面，配設於周端部形成該第一主表面的一部分之密封環，為多晶陶瓷燒結體；以及 電極層，介設於該陶瓷介電質基板的該第一主表面與該第二主表面之間，被一體燒結於該陶瓷介電質基板， 該陶瓷介電質基板的外周被加工，以使在與該第一主表面正交的方向看，該陶瓷介電質基板的外周與該電極層的外周的間隔成為均勻， 在由該陶瓷介電質基板的中央延伸到外周方向的第一假想線上，該電極層的外周與該陶瓷介電質基板的外周的間隔的相互誤差為200微米以下， 該密封環的寬度為0.3毫米以上3毫米以下， 在該方向看時，該電極層與該密封環重複的寬度為-0.7毫米以上2毫米以下。
  3. 一種靜電吸盤，其特徵在於包含： 陶瓷介電質基板，具有：承載處理對象物的第一主表面，和與該第一主表面相反側的第二主表面，配設於周端部形成該第一主表面的一部分之密封環，為多晶陶瓷燒結體；以及 電極層，介設於該陶瓷介電質基板的該第一主表面與該第二主表面之間，被一體燒結於該陶瓷介電質基板， 該陶瓷介電質基板的外周被加工，以使在與該第一主表面正交的方向看，該陶瓷介電質基板的外周與該電極層的外周的間隔成為均勻， 設在由該陶瓷介電質基板的中央延伸到外周方向的第一假想線上，該電極層的外周與該陶瓷介電質基板的外周的間隔為間隔X1，設在由該陶瓷介電質基板的中央延伸到外周方向的假想線且延伸於與該第一假想線相反側的第二假想線上，該電極層的外周與該陶瓷介電質基板的外周的間隔為間隔X2，設該電極層的外周中的外徑為外徑X5時，｜X1-X2｜/X5為0%以上0.07%以下， 該密封環的寬度為0.3毫米以上3毫米以下， 在該方向看時，該電極層與該密封環重複的寬度為-0.7毫米以上2毫米以下。
  4. 一種靜電吸盤，其特徵在於包含： 陶瓷介電質基板，具有：承載處理對象物的第一主表面，和與該第一主表面相反側的第二主表面，配設於周端部形成該第一主表面的一部分之密封環，為多晶陶瓷燒結體；以及 電極層，介設於該陶瓷介電質基板的該第一主表面與該第二主表面之間，被一體燒結於該陶瓷介電質基板， 該陶瓷介電質基板的外周被加工，以使在與該第一主表面正交的方向看，該陶瓷介電質基板的外周與該電極層的外周的間隔成為均勻， 在由該陶瓷介電質基板的中央延伸到外周方向的第一假想線上，該電極層的外周與該陶瓷介電質基板的外周的間隔被設定為2毫米以下， 該電極層的外周與該陶瓷介電質基板的外周的間隔的相互誤差為200微米以下， 該密封環的內周側端部與該電極層的外周端部之間的直線距離為-2毫米以上2毫米以下。
  5. 如申請專利範圍第1項至第4項中任一項之靜電吸盤，其中設在該方向看時，該電極層與該密封環重複的區域的面積為面積S1，設在該方向看時的該陶瓷介電質基板的面積為面積S2時，S1/S2為-3.4%以上5%以下。
  6. 如申請專利範圍第1項至第4項中任一項之靜電吸盤，其中該電極層的外周與該陶瓷介電質基板的外周的間隔為比0毫米長，1.95毫米以下。
  7. 如申請專利範圍第1項至第4項中任一項之靜電吸盤，其中設該電極層的外周的長度為周長LX5，設該陶瓷介電質基板的外周的長度為周長LX6時，LX5/ LX6為97.4%以上99.6%以下。
  8. 如申請專利範圍第1項至第4項中任一項之靜電吸盤，其中設該電極層的外周中的藉由外徑規定的圓的面積為面積SX5，設該陶瓷介電質基板的外周中的藉由外徑規定的圓的面積為面積SX6時，SX5/ SX6為95.1%以上99.2%以下。
  9. 如申請專利範圍第1項至第4項中任一項之靜電吸盤，其中設在由該陶瓷介電質基板的中央延伸到外周方向的第一假想線上，該電極層的外周與該陶瓷介電質基板的外周的間隔為間隔X1，設在由該陶瓷介電質基板的中央延伸到外周方向的假想線且延伸於與該第一假想線相反側的第二假想線上，該電極層的外周與該陶瓷介電質基板的外周的間隔為間隔X2，設在由該陶瓷介電質基板的中央延伸到外周方向的假想線且延伸於與該第一假想線正交的方向的第三假想線上，該電極層的外周與該陶瓷介電質基板的外周的間隔為間隔X3，設該電極層的外周中的外徑為外徑X5時，｜X1-X3｜/X5為0%以上0.07%以下。
  10. 如申請專利範圍第1項至第4項中任一項之靜電吸盤，其中設在由該陶瓷介電質基板的中央延伸到外周方向的第一假想線上，該電極層的外周與該陶瓷介電質基板的外周的間隔為間隔X1，設在由該陶瓷介電質基板的中央延伸到外周方向的假想線且延伸於與該第一假想線相反側的第二假想線上，該電極層的外周與該陶瓷介電質基板的外周的間隔為間隔X2，設在由該陶瓷介電質基板的中央延伸到外周方向的假想線且延伸於與該第一假想線正交的方向的第三假想線上，該電極層的外周與該陶瓷介電質基板的外周的間隔為間隔X3，設在由該陶瓷介電質基板的中央延伸到外周方向的假想線且延伸於與該第三假想線相反側的第四假想線上，該電極層的外周與該陶瓷介電質基板的外周的間隔為間隔X4時，｜｜X1-X2｜-｜X3-X4｜｜為0微米以上200微米以下。
  11. 如申請專利範圍第1項至第4項中任一項之靜電吸盤，其中設在由該陶瓷介電質基板的中央延伸到外周方向的第一假想線上，該電極層的外周與該陶瓷介電質基板的外周的間隔為間隔X1，設在由該陶瓷介電質基板的中央延伸到外周方向的假想線且延伸於與該第一假想線相反側的第二假想線上，該電極層的外周與該陶瓷介電質基板的外周的間隔為間隔X2，設在由該陶瓷介電質基板的中央延伸到外周方向的假想線且延伸於與該第一假想線正交的方向的第三假想線上，該電極層的外周與該陶瓷介電質基板的外周的間隔為間隔X3，設在由該陶瓷介電質基板的中央延伸到外周方向的假想線且延伸於與該第三假想線相反側的第四假想線上，該電極層的外周與該陶瓷介電質基板的外周的間隔為間隔X4，設該電極層的外周中的外徑為外徑X5時，｜｜X1-X2｜-｜X3-X4｜｜/X5為0%以上0.07%以下。
  12. 如申請專利範圍第1項至第4項中任一項之靜電吸盤，其中設在由該陶瓷介電質基板的中央延伸到外周方向的第一假想線上，該電極層的外周與該陶瓷介電質基板的外周的間隔為間隔X1，設在由該陶瓷介電質基板的中央延伸到外周方向的假想線且延伸於與該第一假想線相反側的第二假想線上，該電極層的外周與該陶瓷介電質基板的外周的間隔為間隔X2，設在由該陶瓷介電質基板的中央延伸到外周方向的假想線且延伸於與該第一假想線正交的方向的第三假想線上，該電極層的外周與該陶瓷介電質基板的外周的間隔為間隔X3，設該電極層的外周中的外徑為外徑X5時，｜X1+X3｜/X5為0%以上0.15%以下。
  13. 如申請專利範圍第1項至第4項中任一項之靜電吸盤，其中設在由該陶瓷介電質基板的中央延伸到外周方向的第一假想線上，該電極層的外周與該陶瓷介電質基板的外周的間隔為間隔X1，設在由該陶瓷介電質基板的中央延伸到外周方向的假想線且延伸於與該第一假想線相反側的第二假想線上，該電極層的外周與該陶瓷介電質基板的外周的間隔為間隔X2，設在由該陶瓷介電質基板的中央延伸到外周方向的假想線且延伸於與該第一假想線正交的方向的第三假想線上，該電極層的外周與該陶瓷介電質基板的外周的間隔為間隔X3，設該電極層的外周中的外徑為外徑X5時，｜X1×X3｜/X5為0%以上15%以下。
  14. 如申請專利範圍第1項至第4項中任一項之靜電吸盤，其中設在由該陶瓷介電質基板的中央延伸到外周方向的第一假想線上，該電極層的外周與該陶瓷介電質基板的外周的間隔為間隔X1，設在由該陶瓷介電質基板的中央延伸到外周方向的假想線且延伸於與該第一假想線相反側的第二假想線上，該電極層的外周與該陶瓷介電質基板的外周的間隔為間隔X2，設在由該陶瓷介電質基板的中央延伸到外周方向的假想線且延伸於與該第一假想線正交的方向的第三假想線上，該電極層的外周與該陶瓷介電質基板的外周的間隔為間隔X3，設在由該陶瓷介電質基板的中央延伸到外周方向的假想線且延伸於與該第三假想線相反側的第四假想線上，該電極層的外周與該陶瓷介電質基板的外周的間隔為間隔X4時，｜X1-X2｜/｜X3-X4｜為0以上200以下。
  15. 一種晶圓處理裝置，其特徵在於：包含申請專利範圍第1項至第14項中任一項之靜電吸盤。
TW104113464A 2015-04-21 2015-04-28 Electrostatic sucker and wafer handling device TWI553774B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015086807A JP6124156B2 (ja) 2015-04-21 2015-04-21 静電チャックおよびウェーハ処理装置

Publications (2)

Publication Number Publication Date
TWI553774B TWI553774B (zh) 2016-10-11
TW201639070A true TW201639070A (zh) 2016-11-01

Family

ID=57143470

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104113464A TWI553774B (zh) 2015-04-21 2015-04-28 Electrostatic sucker and wafer handling device

Country Status (6)

Country Link
US (1) US10714373B2 (zh)
JP (1) JP6124156B2 (zh)
KR (2) KR20180049176A (zh)
CN (1) CN107431038B (zh)
TW (1) TWI553774B (zh)
WO (1) WO2016170694A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11133211B2 (en) * 2018-08-22 2021-09-28 Lam Research Corporation Ceramic baseplate with channels having non-square corners
US20210159107A1 (en) * 2019-11-21 2021-05-27 Applied Materials, Inc. Edge uniformity tunability on bipolar electrostatic chuck
WO2022146667A1 (en) 2020-12-29 2022-07-07 Mattson Technology, Inc. Electrostatic chuck assembly for plasma processing apparatus
WO2022159468A1 (en) * 2021-01-20 2022-07-28 Applied Materials, Inc. Anti-slippery stamp landing ring

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4402862B2 (ja) * 1999-07-08 2010-01-20 ラム リサーチ コーポレーション 静電チャックおよびその製造方法
JP2004282047A (ja) * 2003-02-25 2004-10-07 Kyocera Corp 静電チャック
JP4031419B2 (ja) * 2003-09-19 2008-01-09 日本碍子株式会社 静電チャック及びその製造方法
US7646580B2 (en) 2005-02-24 2010-01-12 Kyocera Corporation Electrostatic chuck and wafer holding member and wafer treatment method
JP4796523B2 (ja) * 2006-03-24 2011-10-19 日本碍子株式会社 セラミックス焼成体の製造方法
JP5069452B2 (ja) * 2006-04-27 2012-11-07 アプライド マテリアルズ インコーポレイテッド 二重温度帯を有する静電チャックをもつ基板支持体
JP2008042140A (ja) * 2006-08-10 2008-02-21 Tokyo Electron Ltd 静電チャック装置
JP5087561B2 (ja) * 2007-02-15 2012-12-05 株式会社クリエイティブ テクノロジー 静電チャック
JP5025576B2 (ja) 2008-06-13 2012-09-12 新光電気工業株式会社 静電チャック及び基板温調固定装置
JP5705133B2 (ja) * 2009-02-04 2015-04-22 マットソン テクノロジー インコーポレイテッドＭａｔｔｓｏｎ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 静電チャックシステムおよび基板表面に亘って温度プロファイルを半径方向に調整するための方法
JP5496630B2 (ja) * 2009-12-10 2014-05-21 東京エレクトロン株式会社 静電チャック装置
JP5218865B2 (ja) * 2010-03-26 2013-06-26 Ｔｏｔｏ株式会社 静電チャック
JP5339162B2 (ja) 2011-03-30 2013-11-13 Ｔｏｔｏ株式会社 静電チャック
JP5816454B2 (ja) * 2011-05-09 2015-11-18 新光電気工業株式会社 基板温調固定装置
JP5441019B1 (ja) * 2012-08-29 2014-03-12 Ｔｏｔｏ株式会社 静電チャック
JP5441021B1 (ja) * 2012-09-12 2014-03-12 Ｔｏｔｏ株式会社 静電チャック
JP6001402B2 (ja) * 2012-09-28 2016-10-05 日本特殊陶業株式会社 静電チャック
JP5633766B2 (ja) * 2013-03-29 2014-12-03 Toto株式会社 静電チャック
JP2015088743A (ja) * 2013-09-27 2015-05-07 Toto株式会社 静電チャック

Also Published As

Publication number Publication date
JP6124156B2 (ja) 2017-05-10
KR101855228B1 (ko) 2018-05-09
TWI553774B (zh) 2016-10-11
US10714373B2 (en) 2020-07-14
CN107431038B (zh) 2021-08-10
KR20170095979A (ko) 2017-08-23
CN107431038A (zh) 2017-12-01
US20180040499A1 (en) 2018-02-08
KR20180049176A (ko) 2018-05-10
WO2016170694A1 (ja) 2016-10-27
JP2016207806A (ja) 2016-12-08

Similar Documents

Publication Publication Date Title
TWI488236B (zh) Focusing ring and plasma processing device
US8636872B2 (en) Upper electrode and plasma processing apparatus
TWI818997B (zh) 基板支撐基座
TWI553774B (zh) Electrostatic sucker and wafer handling device
TWI614791B (zh) 電漿處理裝置
TWI666679B (zh) 電漿處理裝置及電漿處理方法
TWI644393B (zh) Electrostatic chuck
TW201633451A (zh) 靜電吸盤
JP6277015B2 (ja) プラズマ処理装置
JP7378442B2 (ja) 温度制御装置、温度制御方法、および載置台
CN111684574B (zh) 静电卡盘装置及静电卡盘装置的制造方法
TWI585816B (zh) A plasma processing apparatus, and a plasma processing apparatus
CN112514046B (zh) 静电卡盘装置及静电卡盘装置的制造方法
JP2017008374A (ja) ずれ量の測定方法
US11114327B2 (en) ESC substrate support with chucking force control
JP2015088743A (ja) 静電チャック
JP2007258607A (ja) 静電チャック
TWI817391B (zh) 降低局部靜電吸附力
TW202301515A (zh) 偵測晶圓卡緊以及解卡緊的電容方法