TW201630163A - 非揮發性記憶體及其製造方法 - Google Patents

Abstract

一種非揮發性記憶體，具有記憶胞。記憶胞具有堆疊結構、浮置閘極、穿隧介電層、抹除閘介電層、輔助閘介電層、源極區、汲極區、控制閘極以及閘間介電層。堆疊結構具有依序設置的閘介電層、輔助閘極、絕緣層以及抹除閘極。浮置閘極設置於堆疊結構的第一側的側壁。穿隧介電層設置於浮置閘極下。抹除閘介電層設置於抹除閘極與浮置閘極之間。輔助閘介電層設置於輔助閘極與浮置閘極之間。源極區與汲極區分別設置於堆疊結構與浮置閘極兩側。控制閘極設置於源極區與浮置閘極上。閘間介電層設置於控制閘極與浮置閘極之間。

Description

非揮發性記憶體及其製造方法

本發明是有關於一種半導體元件及其製造方法，且特別是有關於一種非揮發性記憶體及其製造方法。

非揮發性記憶體由於具有可多次進行資料的存入、讀取、抹除等動作，且存入的資料在斷電後也不會消失的優點，已廣泛採用在個人電腦和電子設備。

典型的一種非揮發性記憶體設計成具有堆疊式閘極(Stack-Gate)結構，其中包括依序設置於基底上的穿隧氧化層、浮置閘極(Floating gate)、閘間介電層以及控制閘極(Control Gate)。對此快閃記憶體元件進行程式化或抹除操作時，係分別於源極區、汲極區與控制閘極上施加適當電壓，以使電子注入多晶矽浮置閘極中，或將電子從多晶矽浮置閘極中拉出。

在非揮發性記憶體的操作上，通常浮置閘極與控制閘極之間的閘極耦合率(Gate-Coupling Ratio，GCR)越大，其操作所需 之工作電壓將越低，而快閃記憶體的操作速度與效率就會大大的提升。其中增加閘極耦合率的方法，包括了增加浮置閘極與控制閘極間之重疊面積(Overlap Area)、降低浮置閘極與控制閘極間之介電層的厚度、以及增加浮置閘極與控制閘極之間的閘間介電層的介電常數(Dielectric Constant；k)等。

然而，隨著積體電路正以更高的集積度朝向小型化的元件發展，所以必須縮小非揮發性記憶體之記憶胞尺寸以增進其集積度。其中，縮小記憶胞之尺寸可藉由減小記憶胞的閘極長度與位元線的間隔等方法來達成。但是，閘極長度變小會縮短了穿隧氧化層下方的通道長度(Channel Length)，容易造成汲極與源極間發生不正常的電性貫通(Punch Through)，如此將嚴重影響此記憶胞的電性表現。而且，在程式化及或抹除記憶胞時，電子重複穿越過穿隧氧化層，將耗損穿隧氧化層，導致記憶體元件可靠度降低。

本發明提供一種非揮發性記憶體及其製造方法，可以低操作電壓操作，進而增加半導體元件的可靠度。

本發明提供一種非揮發性記憶體及其製造方法，可以提高元件的積集度。

本發明提出一種非揮發性記憶體，具有第一記憶胞，設置於基底上。此第一記憶胞具有堆疊結構、浮置閘極、穿隧介電 層、抹除閘介電層、輔助閘介電層、源極區、汲極區、控制閘極以及閘間介電層，其中堆疊結構具有依序設置於基底上的閘介電層、輔助閘極、絕緣層以及抹除閘極。浮置閘極設置於堆疊結構的第一側的側壁，且浮置閘極的頂部具有轉角部，轉角部鄰近抹除閘極，且轉角部高度落於抹除閘極高度間。穿隧介電層設置於浮置閘極與基底之間。抹除閘介電層設置於抹除閘極與浮置閘極之間。輔助閘介電層設置於輔助閘極與浮置閘極之間。源極區與汲極區分別設置於堆疊結構與浮置閘極兩側的基底中，其中源極區鄰接浮置閘極，汲極區鄰接堆疊結構的第二側，第一側與第二側相對。控制閘極設置於源極區與浮置閘極上。閘間介電層設置於控制閘極與浮置閘極之間。

在本發明的一實施例中，上述非揮發性記憶體更具有第二記憶胞。第二記憶胞設置於基底上，且第二記憶胞的結構與第一記憶胞的結構相同，第二記憶胞與第一記憶胞成鏡像配置，共用源極區或汲極區。

在本發明的一實施例中，上述第一記憶胞與上述的第二記憶胞共用控制閘極，且控制閘極填滿第一記憶胞與第二記憶胞之間的開口。

在本發明的一實施例中，上述非揮發性記憶體更具有第三記憶胞。第三記憶胞設置於基底上，且第三記憶胞的結構與第一記憶胞的結構相同，共用源極區、輔助閘極、抹除閘極以及控制閘極，且控制閘極填滿第一記憶胞與第三記憶胞之間。

在本發明的一實施例中，上述穿隧介電層更設置於控制閘極與源極區之間。

在本發明的一實施例中，上述非揮發性記憶體更具有輔助閘介電層。輔助閘介電層設置於浮置閘極與輔助閘極之間，其中輔助閘介電層的材質包括氧化矽/氮化矽、氧化矽/氮化矽/氧化矽或氧化矽。

在本發明的一實施例中，上述絕緣層的材質包括氧化矽。上述閘間介電層的材質包括氧化矽/氮化矽/氧化矽或氮化矽/氧化矽或其他高介電常數的材質(介電常數k>4)。

在本發明的一實施例中，上述穿隧介電層的材質包括氧化矽，穿隧介電層的厚度介於60埃至200埃之間。

在本發明的一實施例中，上述閘介電層的材質包括氧化矽，閘介電層的厚度小於或等於穿隧介電層的厚度。上述抹除閘介電層的材質包括氧化矽，抹除閘介電層的厚度介於100埃至180埃之間。

在本發明的一實施例中，上述浮置閘極的頂部具有轉角部，轉角部角度小於或等於90度。

在本發明的一實施例中，上述輔助閘極的寬度大於抹除閘極的寬度，而在堆疊結構的第一側形成階梯輪廓。上述浮置閘極包括位於輔助閘極側壁的第一部分以及位於抹除閘極側壁的第二部分。

本發明提供一種非揮發性記憶體的製造方法，包括下列 步驟。首先，提供基底。接著，於基底上形成至少二堆疊結構，各堆疊結構由基底起依序包括閘介電層、輔助閘極、絕緣層以及抹除閘極。然後，於堆疊結構側壁形成輔助閘介電層，輔助閘介電層的頂部位於輔助閘極與抹除閘極之間，於堆疊結構之間的基底上形成穿隧介電層。接著，於輔助閘介電層上形成抹除閘介電層，於堆疊結構第一側的側壁形成導體間隙壁，於導體間隙壁之間的基底中形成源極區。然後，圖案化導體間隙壁，以形成浮置閘極，其中浮置閘極的頂部具有轉角部，轉角部鄰近抹除閘極，且轉角部高度落於抹除閘極高度間。接著，於堆疊結構的第二側的基底中形成汲極區，第一側與第二側相對。然後，於浮置閘極上形成閘間介電層，以及於閘間介電層上形成控制閘極。

在本發明的一實施例中，上述輔助閘介電層、抹除閘介電層以及導體間隙壁的形成步驟包括：於堆疊結構側壁形成隔離材料層，於穿隧介電層形成第一導體層，第一導體層的頂部位於輔助閘極與抹除閘極之間。接著，移除部分隔離材料層，以形成輔助閘介電層。然後，於輔助閘介電層上形成抹除閘介電層，於第一導體層上形成第二導體層。接著，移除部分第二導體層與第一導體層，以形成導體間隙壁。

在本發明的一實施例中，上述移除部分第二導體層與第一導體層，以形成導體間隙壁的步驟包括：對第二導體層與第一導體層進行非等向性蝕刻製程。

本發明提供一種非揮發性記憶體的製造方法，包括下列 步驟。首先，提供基底，於基底上形成至少二輔助閘極結構，各輔助閘極結構由基底起依序包括閘介電層、輔助閘極以及絕緣層。接著，於輔助閘極結構側壁形成輔助閘介電層，於輔助閘極結構之間的基底上形成穿隧介電層，於基底上形成第一導體層。然後，圖案化第一導體層，形成至少暴露輔助閘極結構之間的穿隧介電層的開口，並於輔助閘極結構的第一側的側壁形成第一導體間隙壁。接著，於該開口所暴露的第一導體層的側壁形成抹除閘介電層，於第一導體間隙壁上與抹除閘介電層旁形成第二導體間隙壁。然後，移除部分第一導體層，以形成抹除閘極，於第一導體間隙壁之間的基底中形成源極區。接著，圖案化第一導體間隙壁及第二導體間隙壁以形成浮置閘極，其中浮置閘極的頂部具有轉角部，轉角部鄰近抹除閘極，且轉角部高度落於抹除閘極高度間。然後，於輔助閘極結構的第二側的基底中形成汲極區，第一側與第二側相對，於浮置閘極上形成閘間介電層，以及於閘間介電層上形成控制閘極。

在本發明的一實施例中，上述第一導體層之間的開口的寬度大於輔助閘極結構之間的寬度。

本發明的非揮發性記憶體及其製造方法中，在X方向(行方向)相鄰的兩記憶胞結構相同且例如是成鏡像配置，共用源極區或汲極區，以及共用控制閘極。而在Y方向(列方向)相鄰的兩記憶胞結構相同，共用源極區、輔助閘極(字元線)、抹除閘極以及控制閘極。因此能提高元件的積集度。

本發明的非揮發性記憶體及其製造方法中，輔助閘極與抹除閘極平行設置，因此能提高元件的積集度。

本發明的非揮發性記憶體中，輔助閘極下方的閘介電層的厚度較薄，在操作記憶胞時，可以使用較小的電壓打開/關閉輔助閘極下方的通道區，亦即可以降低操作電壓。

本發明的非揮發性記憶體及其製造方法中，控制閘極包覆浮置閘極，能夠增加控制閘極與浮置閘極之間所夾的面積，而提高了記憶體元件的的耦合率。

本發明的非揮發性記憶體及其製造方法中，由於浮置閘極在抹除閘極高度間設置有轉角部，且此轉角部的角度小於或等於90度，藉由轉角部使電場集中，可降低抹除電壓，有效率的將電子從浮置閘極拉出，提高抹除資料的速度。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

100、200、300‧‧‧基底

102‧‧‧隔離結構

104‧‧‧主動區

110、112、114、116、MC‧‧‧記憶胞

120‧‧‧堆疊結構

122‧‧‧閘介電層

124、124a‧‧‧輔助閘極

126‧‧‧絕緣層

128、128a、352‧‧‧抹除閘極

130、234、314‧‧‧輔助閘介電層

132、236、336‧‧‧抹除閘介電層

140、140a、256、354‧‧‧浮置閘極

140b‧‧‧第一部分

140c‧‧‧第二部分

141、258、358‧‧‧轉角部

142、228、318‧‧‧穿隧介電層

146、252、346‧‧‧源極區

148、260、360‧‧‧汲極區

150、264、364‧‧‧控制閘極

152、262、362‧‧‧閘間介電層

160、268、368‧‧‧層間絕緣層

162、270、370‧‧‧插塞

164、274、374‧‧‧位元線

202、206、210、224、226、302、306、308322‧‧‧介電層

204、208、230、240、304、320‧‧‧導體層

212、254、310、330、350‧‧‧圖案化光阻層

220、356‧‧‧堆疊結構

222‧‧‧隔離材料層

250‧‧‧導體間隙壁

312‧‧‧輔助閘極結構

332‧‧‧開口

334‧‧‧第一導體間隙壁

340‧‧‧第二導體間隙壁

圖1A為依照本發明之實施例所繪示的一種非揮發性記憶體的上視圖。

圖1B為依照本發明之實施例所繪示的一種非揮發性記憶體的剖面示意圖。

圖1C為依照本發明之另一實施例所繪示的一種非揮發性記 憶體的剖面示意圖。

圖2A到圖2H為依照本發明之一實施例所繪示的一種非揮發性記憶體的製作流程的剖面示意圖。

圖3A到圖3H為依照本發明之一實施例所繪示的一種非揮發性記憶體的製作流程的剖面示意圖。

圖4A為對記憶胞進行程式化操作之一實例的示意圖。

圖4B為對記憶胞進行抹除操作之一實例的示意圖。

圖4C為對記憶胞進行讀取操作之一實例的示意圖。

圖1A為依照本發明之實施例所繪示的一種非揮發性記憶體的上視圖。圖1B為依照本發明之實施例所繪示的一種非揮發性記憶體的剖面示意圖。圖1B所繪示為沿著圖1A中A-A'線的剖面圖。圖1C為依照本發明之另一實施例所繪示的一種非揮發性記憶體的剖面示意圖。

請參照圖1A及圖1B，非揮發性記憶體包括多個記憶胞MC。這些記憶胞MC排列成行/列陣列。

非揮發性記憶體設置於基底100上。在基底100中例如設置有規則排列的多個隔離結構102，以定義出具有格狀的主動區104。隔離結構102例如是淺溝渠隔離結構。

各記憶胞MC包括堆疊結構120、輔助閘介電層130、抹除閘介電層132、浮置閘極140、穿隧介電層142、源極區146、 汲極區148、控制閘極150以及閘間介電層152。此外，基底100上更具有層間絕緣層160、插塞162與位元線164。

堆疊結構120從基底100起依序由閘介電層122、輔助閘極(字元線)124、絕緣層126以及抹除閘極128構成。閘介電層122例如是設置於輔助閘極124與基底100之間。閘介電層122的材質例如是氧化矽。閘介電層122的厚度例如小於或等於穿隧介電層142的厚度。

輔助閘極124例如是設置於閘介電層122與絕緣層126之間。抹除閘極128例如是設置於絕緣層126上。輔助閘極124、抹除閘極128例如是在Y方向延伸。輔助閘極124、抹除閘極128的材質例如是摻雜多晶矽等導體材料。絕緣層126例如是設置於輔助閘極124與抹除閘極128之間。絕緣層126的材質例如是氧化矽。

輔助閘介電層130例如是設置於浮置閘極140與輔助閘極124之間。輔助閘介電層130的材質例如是氧化矽/氮化矽/氧化矽或氮化矽/氧化矽。輔助閘介電層130的厚度例如大於或等於抹除閘介電層132的厚度。抹除閘介電層132例如是設置於抹除閘極128與浮置閘極140之間。抹除閘介電層132的材質例如是氧化矽。抹除閘介電層132的厚度例如介於100埃至180埃之間。

浮置閘極140例如是設置於堆疊結構120之第一側的側壁，且此浮置閘極140的頂部具有轉角部141。此轉角部141鄰近 抹除閘極128，且此轉角部141高度落於抹除閘極128高度間。此轉角部141角度小於或等於90度。浮置閘極140的材質例如是摻雜多晶矽等導體材料。浮置閘極140可由一層或多層導體層構成。

穿隧介電層142例如是設置於浮置閘極140與基底100之間。此穿隧介電層142例如是更設置於控制閘極150與源極區146之間。穿隧介電層142的材質例如是氧化矽。穿隧介電層142的厚度介於60埃至200埃之間。

源極區146例如是設置於浮置閘極140旁的基底100中。汲極區148例如是設置於堆疊結構120第二側的基底100中，其中第一側與第二側相對。源極區146、汲極區148例如是含有N型或P型摻質的摻雜區，端視元件的設計而定。

控制閘極150例如是設置於源極區146與浮置閘極140上。控制閘極150例如是在Y方向(列方向)延伸。控制閘極150的材質例如是摻雜多晶矽等導體材料。閘間介電層152例如是設置於控制閘極150與浮置閘極140之間。閘間介電層152的材質例如是氧化矽/氮化矽/氧化矽或氮化矽/氧化矽或其他高介電常數的材質(k>4)。

層間絕緣層160例如是設置於基底100上，並且覆蓋第一記憶胞110與第二記憶胞112。層間絕緣層160的材質例如是氧化矽、磷矽玻璃、硼磷矽玻璃或其他適合之介電材料。插塞162例如是設置於層間絕緣層160中，插塞162與汲極區148電性連接。插塞162的材質例如是鋁、鎢等導體材料。位元線164例如 是設置於層間絕緣層160上，位元線164藉由插塞162與汲極區148電性連接。位元線164的材質例如是鋁、鎢、銅等導體材料。

在X方向(行方向)上，多個記憶胞MC藉由源極區146或汲極區148串接在一起。舉例來說，記憶胞110的結構與記憶胞112的結構相同，且記憶胞110與記憶胞112成鏡像配置，共用源極區146或汲極區148；記憶胞114的結構與記憶胞116的結構相同，且記憶胞114與記憶胞116成鏡像配置，共用源極區146或汲極區148。同時，記憶胞110與記憶胞112共用控制閘極150，且控制閘極150填滿記憶胞110與記憶胞112之間；記憶胞114與記憶胞116共用控制閘極150，且控制閘極150填滿記憶胞114與記憶胞116之間。

在Y方向(列方向)上，多個記憶胞MC由源極區146、輔助閘極(字元線)124、抹除閘極128以及控制閘極150串接在一起。亦即，在列方向上，多個記憶胞MC共用同一個源極區146、輔助閘極(字元線)124、抹除閘極128以及控制閘極150。舉例來說，記憶胞110的結構與記憶胞114的結構相同，記憶胞112的結構與記憶胞116的結構相同，控制閘極150填滿記憶胞110與記憶胞114以及記憶胞112的結構與記憶胞116之間。同一列的記憶胞114與第一記憶胞110共用同一源極區146、輔助閘極(字元線)124、抹除閘極128以及控制閘極150。

圖1C為依照本發明之另一實施例所繪示的一種非揮發性記憶體的剖面示意圖。在圖1C中，構件與圖1B相同者，給予 相同的標號，並省略其說明。

如圖1C所示，輔助閘極124a的寬度大於抹除閘極128a的寬度，而在堆疊結構120的第一側形成階梯輪廓。浮置閘極140a包括位於輔助閘極124a側壁的第一部分140b以及位於抹除閘極128a側壁的第二部分140c。

在上述的非揮發性記憶體中，在X方向(行方向)相鄰的兩記憶胞MC結構相同且例如是成鏡像配置，共用源極區146或汲極區148，以及共用控制閘極150。而在Y方向(列方向)相鄰的兩記憶胞MC結構相同，共用源極區146、輔助閘極(字元線)124(124a)、抹除閘極128(128a)以及控制閘極150。因此能提高元件的積集度。

在上述的非揮發性記憶體中，輔助閘極與抹除閘極配置成堆疊結構，因此能提高元件的積集度。

在上述的非揮發性記憶體中，閘介電層122的厚度較薄，在操作記憶胞時，可以使用較小的電壓打開/關閉輔助閘極124(124a)下方的通道區，亦即可以降低操作電壓。控制閘極150包覆浮置閘極140(140a)，能夠增加控制閘極150與浮置閘極140(140a)之間所夾的面積，而提高了記憶體元件的的耦合率。由於浮置閘極140(140a)在抹除閘極128(128a)高度間設置有轉角部141，且此轉角部141的角度小於或等於90度，藉由轉角部141使電場集中，可降低抹除電壓有效率的將電子從浮置閘極140(140a)拉出，提高抹除資料的速度。

圖2A到圖2H為依照本發明之一實施例所繪示的一種非揮發性記憶體的製作流程的剖面示意圖。

請參照圖2A，首先提供基底200。接著，於基底200上依序形成介電層202、導體層204、介電層206、導體層208以及介電層210。介電層202的材質例如是氧化矽，其形成方法例如是熱氧化法。導體層204、導體層208的材質例如是摻雜多晶矽或多晶矽化金屬等。當導體層204、導體層208的材質為摻雜多晶矽時，其形成方法例如是利用化學氣相沈積法形成一層未摻雜多晶矽層後，進行離子植入步驟以形成；或者也可採用臨場(in-situ)植入摻質的方法，利用化學氣相沈積法形成。介電層206、介電層210的材質例如是氧化矽或氮化矽，其形成方法例如是化學氣相沈積法。

接著，於基底200上形成一層圖案化光阻層212，圖案化光阻層212的形成方法例如是先於整個基底200上形成一層光阻材料層，然後進行曝光、顯影而形成之。

請參照圖2B，以圖案化光阻層212為罩幕，移除部份介電層210、導體層208、介電層206、導體層204以及介電層202，以形成至少二堆疊結構220。其中，介電層202作為閘介電層。導體層204作為輔助閘極(字元線)。介電層206作為絕緣層。導體層208作為抹除閘極。介電層210作為硬罩幕層。接著，移除圖案化光阻層212。移除圖案化光阻層212的方法例如是濕式去光阻法或乾式去光阻法。

然後，於此堆疊結構220的側壁形成隔離材料層222。隔離材料層222的材質例如是氧化矽/氮化矽/氧化矽或氮化矽/氧化矽。隔離材料層222的形成方法例如是先於基底200上依序形成覆蓋各堆疊結構220的介電層224與介電層226，然後移除部分介電層224與介電層226而於堆疊結構220的側壁形成隔離材料層222。介電層224的材質例如是氮化矽，介電層226的材質例如是氧化矽。介電層224與介電層226的形成方法例如是化學氣相沈積法。移除部分介電層224與介電層226的方法例如是非等向性蝕刻法。

接著，於各堆疊結構220之間的基底200上形成穿隧介電層228。穿隧介電層228的材質例如是氧化矽，其形成方法例如是熱氧化法。

請參照圖2C，於各堆疊結構220之間的穿隧介電層228上形成導體層230。導體層230的材質例如是摻雜多晶矽或多晶矽化金屬等。導體層230的形成方法例如是先於基底200上形成導體材料層(未繪示)，然後移除部分導體材料層而形成導體層230。導體材料層的形成方法例如是化學氣相沈積法。移除部分導體材料層的方法例如是回蝕刻法或非等向性蝕刻法。

接著，移除部份隔離材料層222，以形成輔助閘介電層234。移除部份隔離材料層222的方法例如是濕式蝕刻法。

請參照圖2D，於堆疊結構220的側壁、輔助閘介電層234上形成抹除閘介電層236。抹除閘介電層236的材質例如是氧化 矽。抹除閘介電層236的形成方法例如是先於基底上形成介電層(未繪示)，然後移除部分介電層而形成抹除閘介電層236。介電層的形成方法例如是化學氣相沈積法。移除部分介電層的方法例如是回蝕刻法或非等向性蝕刻法。

接著，於各堆疊結構220之間的導體層230上形成導體層240。導體層240的材質例如是摻雜多晶矽或多晶矽化金屬等。導體層240的形成方法例如是化學氣相沈積法。

請參照圖2E，移除部份導體層230和導體層240，以於堆疊結構220的側壁形成導體間隙壁250。移除部份導體層230和導體層240的方法例如是非等向性蝕刻法或回蝕法。

接著，於導體間隙壁250之間的基底200中形成源極區252。亦即，於堆疊結構220第一側的導體間隙壁250旁的基底200中形成源極區252。源極區252的形成方法例如是以第一側的導體間隙壁250為罩幕，進行離子植入製程。植入的摻質可以是N型或P型摻質，其端視元件的設計而定。

然後，於基底200上形成一層圖案化光阻層254。圖案化光阻層254的形成方法例如是先於整個基底200上形成一層光阻材料層，然後進行曝光、顯影而形成之。

請參照圖2F，以圖案化光阻層254為罩幕，移除各堆疊結構220第二側的導體間隙壁250，其中第二側與第一側相對。同時圖案化堆疊結構220第一側的導體間隙壁250，而形成浮置閘極256。此浮置閘極256的頂部具有轉角部258，轉角部258鄰近抹 除閘極208，且轉角部258高度落於抹除閘極208高度間。

接著，移除圖案化光阻層254。移除圖案化光阻層254的方法例如是濕式去光阻法或乾式去光阻法。

於基底200上形成閘間介電層262，此閘間介電層262覆蓋浮置閘極256。閘間介電層262的材質包括氧化矽/氮化矽/氧化矽。閘間介電層262的形成方法例如是利用化學氣相沉積法依序形成氧化矽層、氮化矽層與另一層氧化矽層。閘間介電層262的材質也可以是氮化矽/氧化矽或其他高介電常數的材質(k>4)。

請參照圖2G，然後，於閘間介電層262上形成控制閘極264。控制閘極264的材質例如是摻雜多晶矽或多晶矽化金屬等。控制閘極264的形成方法例如是先於基底上形成導體材料層(未繪示)，然後圖案化導體材料層而形成控制閘極264。導體材料層的形成方法例如是化學氣相沈積法。

接著，於堆疊結構220第二側旁的基底200中形成汲極區260。汲極區260的形成方法例如是進行離子植入製程。植入的摻質可以是N型或P型摻質，其端視元件的設計而定。源極區252以及汲極區260的摻雜摻質以及摻雜濃度可相同亦可不同。

請參照圖2H，於基底200上形成一層層間絕緣層268。層間絕緣層268的材質例如是氧化矽、磷矽玻璃、硼磷矽玻璃或其他適合之介電材料，其形成方法例如是化學氣相沈積法。然後，於此層間絕緣層268中形成分別電性連接汲極區260的多個插塞270。插塞270的材質例如是鋁、鎢等導體材料。

於層間絕緣層268中形成插塞270的步驟如下。首先移除部分層間絕緣層268以形成暴露汲極區260的開口。接著，於基底200上形成一層填滿開口之導體材料層(未繪示)。之後，利用化學機械研磨法或回蝕刻法移除部分導體材料層，直到暴露出層間絕緣層268。其中開口的形成方法例如是微影蝕刻技術。

接著，於層間絕緣層268上形成位元線274。位元線274藉由插塞270與汲極區260電性連接。位元線274的材質例如是鋁、鎢、銅等導體材料。位元線274的形成方法例如是在基底200上形成導體材料層(未繪示)，然後圖案化導體材料層而形成位元線274。導體材料層的形成方法例如是化學氣相沈積法。

圖3A到圖3H為依照本發明之另一實施例所繪示的一種非揮發性記憶體的製作流程的剖面示意圖。

請參照圖3A，首先提供基底300。接著，於基底300上依序形成介電層302、導體層304、介電層306以及介電層308。介電層302的材質例如是氧化矽，其形成方法例如是熱氧化法。導體層304的材質例如是摻雜多晶矽或多晶矽化金屬等。當導體層304的材質為摻雜多晶矽時，其形成方法例如是利用化學氣相沈積法形成一層未摻雜多晶矽層後，進行離子植入步驟以形成；或者也可採用臨場(in-situ)植入摻質的方法，利用化學氣相沈積法形成。介電層306的材質例如是氧化矽，其形成方法例如是化學氣相沈積法。介電層308的材質例如是氮化矽，其形成方法例如是化學氣相沈積法。

接著，於基底300上形成一層圖案化光阻層310，圖案化光阻層310的形成方法例如是先於整個基底300上形成一層光阻材料層，然後進行曝光、顯影而形成之。

請參照圖3B，以圖案化光阻層310為罩幕，移除部份介電層308、介電層306、導體層304以及介電層302，以形成至少二輔助閘極結構312。介電層302作為閘介電層，導體層304作為輔助閘極(字元線)，介電層306作為絕緣層。接著，移除圖案化光阻層310。移除圖案化光阻層310的方法例如是濕式去光阻法或乾式去光阻法。

然後，於輔助閘極結構312的側壁形成輔助閘介電層314。輔助閘介電層314的材質例如是氧化矽/氮化矽/氧化矽或氮化矽/氧化矽。輔助閘介電層314的形成方法例如是先於基底300上形成覆蓋各輔助閘極結構312的介電層(未繪示)，然後移除部分介電層而形成輔助閘介電層314。介電層的形成方法例如是化學氣相沈積法。移除部分介電層的方法例如是非等向性蝕刻法。

請參照圖3C，於各輔助閘極結構312之間的基底300上形成穿隧介電層318。穿隧介電層318的材質例如是氧化矽，其形成方法例如是熱氧化法。

接著，於基底300上形成導體層320。導體層320的材質例如是摻雜多晶矽或多晶矽化金屬等。當導體層320的材質為摻雜多晶矽時，其形成方法例如是利用化學氣相沈積法形成一層未摻雜多晶矽層後，進行離子植入步驟以形成；或者也可採用臨場 (in-situ)植入摻質的方法，利用化學氣相沈積法形成。

然後，於基底300上形成介電層322。介電層322的材質例如是氧化矽，其形成方法例如是化學氣相沈積法。接著，於基底300上形成一層圖案化光阻層330。圖案化光阻層330的形成方法例如是先於整個基底300上形成一層光阻材料層，然後進行曝光、顯影而形成之。

請參照圖3D，以圖案化光阻層330為罩幕，移除部份介電層322以及導體層320，以形成至少暴露輔助閘極結構312之間的穿隧介電層318的開口332。

然後，於輔助閘極結構312的第一側的側壁形成第一導體間隙壁334。第一導體間隙壁334的形成方法例如是移除部分導體層320而形成第一導體間隙壁334。移除部分導體層320的方法例如是非等向性蝕刻法或回蝕刻法。接著，移除圖案化光阻層330。移除圖案化光阻層330的方法例如是濕式去光阻法或乾式去光阻法。

接著，於開口332所暴露的導體層320的側壁形成抹除閘介電層336。抹除閘介電層336的材質例如是氧化矽，其形成方法例如是先於基底上形成介電層(未繪示)，然後移除部分介電層而形成抹除閘介電層336。介電層的形成方法例如是化學氣相沉積法。移除部分介電層的方法例如是非等向性蝕刻法。

請參照圖3E，於第一導體間隙壁334上與所述抹除閘介電層336旁形成第二導體間隙壁340。第二導體間隙壁340的材質 例如是摻雜多晶矽或多晶矽化金屬等。第二導體間隙壁340的形成方法例如是先於基底上形成導體材料層(未繪示)，然後移除部分導體材料層而形成第二導體間隙壁340。導體材料層的形成方法例如是化學氣相沈積法。移除部分導體材料層的方法例如是非等向性蝕刻法。

然後，於第一導體間隙壁334之間的基底300中形成源極區346。源極區346的形成方法例如是以第一側的第一導體間隙壁334與第二導體間隙壁340為罩幕，進行離子植入製程。植入的摻質可以是N型或P型摻質，其端視元件的設計而定。

接著，於基底300上形成一層圖案化光阻層350，圖案化光阻層350的形成方法例如是先於整個基底300上形成一層光阻材料層，然後進行曝光、顯影而形成之。

請參照圖3F，以圖案化光阻層350為罩幕，移除輔助閘極結構312第二側的第二導體間隙壁340、部份介電層322以及導體層320，以於輔助閘極結構312上形成抹除閘極352，並且圖案化第二導體間隙壁340與第一導體間隙壁334而於輔助閘極結構312第一側形成浮置閘極354。其中第二側與第一側相對。此浮置閘極354的頂部具有轉角部358，轉角部358鄰近抹除閘極352，且轉角部358高度落於抹除閘極352高度間。而輔助閘極結構312、抹除閘極352形成堆疊結構356。接著，移除圖案化光阻層350。移除圖案化光阻層350的方法例如是濕式去光阻法或乾式去光阻法。

請參照圖3G，於基底300上形成一層閘間介電層362，此閘間介電層362覆蓋浮置閘極354。閘間介電層362的材質包括氧化矽/氮化矽/氧化矽。閘間介電層362的形成方法例如是利用化學氣相沉積法依序形成氧化矽層、氮化矽層與另一層氧化矽層。閘間介電層362的材質也可以是氮化矽/氧化矽或其他高介電常數的材質(k>4)。

然後，於閘間介電層362上形成控制閘極364。控制閘極364的材質例如是摻雜多晶矽或多晶矽化金屬等。控制閘極364的形成方法例如是先於基底300上形成導體材料層(未繪示)，然後，圖案化導體材料層而形成控制閘極364。導體材料層的形成方法例如是化學氣相沈積法。

然後，於此堆疊結構356的第二側的基底300中，形成汲極區360。汲極區360的形成方法例如是進行離子植入製程。植入的摻質可以是N型或P型摻質，其端視元件的設計而定。源極區346以及汲極區360的摻雜摻質以及摻雜濃度可相同亦可不同。

請參照圖3H，於基底300上形成層間絕緣層368。層間絕緣層368的材質例如是氧化矽、磷矽玻璃、硼磷矽玻璃或其他適合之介電材料，其形成方法例如是化學氣相沈積法。然後，於此層間絕緣層368中形成分別電性連接汲極區360的多個插塞370。插塞370的材質例如是鋁、鎢等導體材料。

於層間絕緣層368中形成插塞370的步驟如下。首先移除部分層間絕緣層368以形成分別暴露汲極區360的多個開口。 接著，於基底300上形成一層填滿開口之導體材料層(未繪示)。之後，利用化學機械研磨法或回蝕刻法移除部分導體材料層，直到暴露出層間絕緣層368。其中開口的形成方法例如是微影蝕刻技術。

接著，於層間絕緣層368上形成位元線374。位元線374藉由插塞370與汲極區360電性連接。位元線374的材質例如是鋁、鎢、銅等導體材料。位元線374的形成方法例如是在基底上先於基底300上形成導體材料層(未繪示)，然後圖案化導體材料層而形成位元線374。導體材料層的形成方法例如是化學氣相沈積法。

在本發明的非揮發性記憶體的製造方法中，在X方向(行方向)相鄰的兩記憶胞結構相同且例如是成鏡像配置，共用源極區或汲極區，以及共用控制閘極。而在Y方向(列方向)相鄰的兩記憶胞結構相同，共用源極區、閘介電層、輔助閘極(字元線)、絕緣層、抹除閘極以及控制閘極。因此能提高元件的積集度。

本發明的非揮發性記憶體的製造方法中，所形成的輔助閘極與抹除閘極構成堆疊結構，因此能提高元件的積集度。

在上述的非揮發性記憶體的製造方法中，所形成的輔助閘極下的閘介電層的厚度較薄，在操作記憶胞時，可以使用較小的電壓打開/關閉輔助閘極下方的通道區，亦即可以降低操作電壓。所形成的控制閘極包覆浮置閘極，能夠增加控制閘極與浮置閘極之間所夾的面積，而提高了記憶體元件的的耦合率。由於浮 置閘極在抹除閘極高度間形成有轉角部，且此轉角部的角度小於或等於90度，藉由轉角部使電場集中，可降低抹除電壓有效率的將電子從浮置閘極拉出，提高抹除資料的速度。

接著，說明本發明的非揮發性記憶體的操作模式，包括程式化、抹除與資料讀取等操作模式。圖4A為對記憶胞進行程式化操作之一實例的示意圖。圖4B為對記憶胞進行抹除操作之一實例的示意圖。圖4C為對記憶胞進行讀取操作之一實例的示意圖。

請參照圖4A，在進行程式化操作時，於選定記憶胞的輔助閘極WL0施加電壓Vwl_p，以於輔助閘極下方的基底中形成通道，電壓Vwl_p例如是0.6~1.2伏特。非選定記憶胞的輔助閘極WL1施加0伏特之電壓。於源極區S施加電壓Vsrc_p；於控制閘極CG施加電壓Vcg_p；選定記憶胞的抹除閘極EP0以及非選定記憶胞的抹除閘極EP1施加電壓Vep_p。電壓Vsrc_p例如是3~7伏特；電壓Vcg_p例如是5~9伏特；電壓Vep_p例如是3~7伏特。在此種偏壓下，使電子由汲極往源極移動，以源極側熱電子注入的模式，注入選定記憶胞的浮置閘極FG0。由於非選定記憶胞的輔助閘極WL1施加0伏特之電壓，無法形成通道區，電子無法注入非選定記憶胞的浮置閘極FG1，因此非選定記憶胞不會被程式化。

請參照圖4B，在進行抹除操作時，於控制閘極CG施加電壓Vcg_e；於選定記憶胞的抹除閘極EP0施加電壓Vep_e；於非選定記憶胞的抹除閘極EP1施加0伏特之電壓。電壓Vep_e例如 是6~12伏特；電壓Vcg_e例如是-8~0伏特。利用控制閘極CG與抹除閘極EP0的電壓差，引發FN穿隧效應，將儲存於記憶胞的浮置閘極FG0電子拉出並移除。

請參照圖4C，在進行讀取操作時，於選定記憶胞的輔助閘極WL0施加電壓Vcc；於控制閘極CG施加電壓0-Vcc；於選定記憶胞的抹除閘極EP0施加電壓0-Vcc；於非選定記憶胞的抹除閘極EP1施加電壓0-Vcc。其中，電壓Vcc例如是電源電壓。在上述偏壓的情況下，可藉由偵測記憶胞之通道電流大小，來判斷儲存於記憶胞中的數位資訊。

在本發明的非揮發性記憶體的操作方法中，在進行程式化操作時，對輔助閘極施加低電壓，即可於輔助閘極下方的基底中形成通道，以源極側熱電子注入的模式，將電子寫入浮置閘極。在進行抹除操作時，利用抹除閘極來抹除資料，使電子經由抹除閘介電層移除，可減少電子經過穿隧介電層的次數，進而提高可靠度。此外，浮置閘極的轉角部設置於抹除閘極高度間，且此轉角部的角度小於或等於90度，藉由轉角部使電場集中，可有效率的將電子從浮置閘極拉出，提高抹除資料的速度。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100‧‧‧基底

120‧‧‧堆疊結構

122‧‧‧閘介電層

124‧‧‧輔助閘極

126‧‧‧絕緣層

128‧‧‧抹除閘極

130‧‧‧輔助閘介電層

132‧‧‧抹除閘介電層

140‧‧‧浮置閘極

141‧‧‧轉角部

142‧‧‧穿隧介電層

146‧‧‧源極區

148‧‧‧汲極區

150‧‧‧控制閘極

152‧‧‧閘間介電層

160‧‧‧層間絕緣層

162‧‧‧插塞

164‧‧‧位元線

MC‧‧‧記憶胞

Claims (20)

1. 一種非揮發性記憶體，包括：第一記憶胞，設置於基底上，所述第一記憶胞，包括：堆疊結構，包括依序設置於所述基底上的閘介電層、輔助閘極、絕緣層以及抹除閘極；浮置閘極，設置於所述堆疊結構的第一側的側壁，且所述浮置閘極的頂部具有轉角部，所述轉角部鄰近所述抹除閘極，且所述轉角部高度落於所述抹除閘極高度間；穿隧介電層，設置於所述浮置閘極與所述基底之間；抹除閘介電層，設置於所述抹除閘極與所述浮置閘極之間；輔助閘介電層，設置於所述輔助閘極與所述浮置閘極之間；源極區與汲極區，分別設置於所述堆疊結構與所述浮置閘極兩側的所述基底中，其中所述源極區鄰接所述浮置閘極，所述汲極區鄰接所述堆疊結構的第二側，所述第一側與所述第二側相對；控制閘極，設置於所述源極區與所述浮置閘極上；以及閘間介電層，設置於所述控制閘極與所述浮置閘極之間。
2. 如申請專利範圍第1項所述的非揮發性記憶體，更包括：第二記憶胞，設置於所述基底上，所述第二記憶胞的結構與 所述第一記憶胞的結構相同，且所述第二記憶胞與所述第一記憶胞成鏡像配置，共用所述源極區或所述汲極區。
3. 如申請專利範圍第2項所述的非揮發性記憶體，其中所述第一記憶胞與所述第二記憶胞共用所述控制閘極，且所述控制閘極填滿所述第一記憶胞與所述第二記憶胞之間的開口。
4. 如申請專利範圍第1項所述的非揮發性記憶體，更包括：第三記憶胞，設置於所述基底上，所述第三記憶胞的結構與所述第一記憶胞的結構相同，共用所述源極區、所述輔助閘極、所述抹除閘極以及所述控制閘極，且所述控制閘極填滿所述第一記憶胞與所述第三記憶胞之間。
5. 如申請專利範圍第1項所述的非揮發性記憶體，其中所述穿隧介電層更設置於所述控制閘極與所述源極區之間。
6. 如申請專利範圍第1項所述的非揮發性記憶體，更包括：輔助閘介電層，設置於所述浮置閘極與所述輔助閘極之間，其中所述輔助閘介電層的厚度大於或等於所述抹除閘介電層的厚度。
7. 如申請專利範圍第1項所述的非揮發性記憶體，其中所述輔助閘介電層的材質包括氧化矽/氮化矽、氧化矽/氮化矽/氧化矽或氧化矽。
8. 如申請專利範圍第1項所述的非揮發性記憶體，其中所述絕緣層的材質包括氧化矽。
9. 如申請專利範圍第1項所述的非揮發性記憶體，其中所述 閘間介電層的材質包括氧化矽/氮化矽/氧化矽或氮化矽/氧化矽或其他高介電常數的材質(k>4)。
10. 如申請專利範圍第1項所述的非揮發性記憶體，其中所述穿隧介電層的材質包括氧化矽，所述穿隧介電層的厚度介於60埃至200埃之間。
11. 如申請專利範圍第1項所述的非揮發性記憶體，其中所述閘介電層的材質包括氧化矽，所述閘介電層的厚度小於或等於所述穿隧介電層的厚度。
12. 如申請專利範圍第1項所述的非揮發性記憶體，其中所述抹除閘介電層的材質包括氧化矽，所述抹除閘介電層的厚度介於100埃至180埃之間。
13. 如申請專利範圍第1項所述的非揮發性記憶體，其中所述浮置閘極的頂部具有轉角部，所述轉角部角度小於或等於90度。
14. 如申請專利範圍第1項所述的非揮發性記憶體，其中所述輔助閘極的寬度大於所述抹除閘極的寬度，而在所述堆疊結構的所述第一側形成階梯輪廓。
15. 如申請專利範圍第14項所述的非揮發性記憶體，其中所述浮置閘極包括位於所述輔助閘極側壁的第一部分以及位於所述抹除閘極側壁的第二部分。
16. 一種非揮發性記憶體的製造方法，包括：提供基底；於所述基底上形成至少二堆疊結構，各所述堆疊結構由所述 基底起依序包括閘介電層、輔助閘極、絕緣層以及抹除閘極；於所述堆疊結構側壁形成輔助閘介電層，所述輔助閘介電層的頂部位於所述輔助閘極與所述抹除閘極之間；於所述堆疊結構之間的所述基底上形成穿隧介電層；於所述輔助閘介電層上形成抹除閘介電層；於所述堆疊結構第一側的側壁形成導體間隙壁；於所述導體間隙壁之間的基底中形成源極區；圖案化所述導體間隙壁，以形成浮置閘極，其中所述浮置閘極的頂部具有轉角部，所述轉角部鄰近所述抹除閘極，且所述轉角部高度落於所述抹除閘極高度間；於所述堆疊結構的第二側的所述基底中形成汲極區，所述第一側與所述第二側相對；於所述浮置閘極上形成閘間介電層；以及於所述閘間介電層上形成控制閘極。
17. 如申請專利範圍第16項所述的非揮發性記憶體的製造方法，其中所述輔助閘介電層、所述抹除閘介電層以及所述導體間隙壁的形成步驟包括：於所述堆疊結構側壁形成隔離材料層；於所述穿隧介電層形成第一導體層，所述第一導體層的頂部位於所述輔助閘極與所述抹除閘極之間；移除部分所述隔離材料層，以形成所述輔助閘介電層；於所述輔助閘介電層上形成所述抹除閘介電層； 於所述第一導體層上形成第二導體層；以及移除部分所述第二導體層與所述第一導體層，以形成所述導體間隙壁。
18. 如申請專利範圍第16項所述的非揮發性記憶體的製造方法，其中移除部分所述第二導體層與所述第一導體層，以形成所述導體間隙壁的步驟包括：對所述第二導體層與所述第一導體層進行非等向性蝕刻製程。
19. 一種非揮發性記憶體的製造方法，包括：提供基底；於所述基底上形成至少二輔助閘極結構，各所述輔助閘極結構由所述基底起依序包括閘介電層、輔助閘極以及絕緣層；於所述輔助閘極結構側壁形成輔助閘介電層；於所述輔助閘極結構之間的所述基底上形成穿隧介電層；於所述基底上形成第一導體層；圖案化所述第一導體層，形成至少暴露所述輔助閘極結構之間的所述穿隧介電層的開口，並於所述輔助閘極結構的第一側的側壁形成第一導體間隙壁；於所述該開口所暴露的所述第一導體層的側壁形成抹除閘介電層；於所述第一導體間隙壁上與所述抹除閘介電層的側壁形成第二導體間隙壁； 移除部分第一導體層，以形成抹除閘極；於所述第一導體間隙壁之間的所述基底中形成源極區；圖案化所述第一導體間隙壁及第二導體間隙壁以形成浮置閘極，其中所述浮置閘極的頂部具有轉角部，所述轉角部鄰近所述抹除閘極，且所述轉角部高度落於所述抹除閘極高度間；於所述輔助閘極結構的第二側的所述基底中形成汲極區，所述第一側與所述第二側相對；於所述浮置閘極上形成閘間介電層；以及於所述閘間介電層上形成控制閘極。
20. 如申請專利範圍第19項所述的非揮發性記憶體的製造方法，其中所述第一導體層之間的所述開口的寬度大於所述輔助閘極結構之間的寬度。