TW201629959A - 具有磁異向性強化層及結晶障壁層的垂直磁穿隧接面（ｍｔｊ）堆疊（二） - Google Patents

具有磁異向性強化層及結晶障壁層的垂直磁穿隧接面（ｍｔｊ）堆疊（二） Download PDF

Info

Publication number
TW201629959A
TW201629959A TW104143565A TW104143565A TW201629959A TW 201629959 A TW201629959 A TW 201629959A TW 104143565 A TW104143565 A TW 104143565A TW 104143565 A TW104143565 A TW 104143565A TW 201629959 A TW201629959 A TW 201629959A
Authority
TW
Taiwan
Prior art keywords
layer
magnetic
barrier layer
free magnetic
barrier
Prior art date
Application number
TW104143565A
Other languages
English (en)
Other versions
TWI600008B (zh
Inventor
克安 歐古茲
馬克Ｌ 道吉
布萊恩Ｓ 多伊爾
烏達 夏哈
大衛Ｌ 肯奇
莫賈拉德 洛沙那 葛里札德
羅伯特Ｓ 喬
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201629959A publication Critical patent/TW201629959A/zh
Application granted granted Critical
Publication of TWI600008B publication Critical patent/TWI600008B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/18—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being compounds
    • H01F10/193—Magnetic semiconductor compounds
    • H01F10/1933—Perovskites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
    • H01F41/325—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film applying a noble metal capping on a spin-exchange-coupled multilayer, e.g. spin filter deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Abstract

適用於自旋轉移扭矩記憶體(STTM)裝置之磁穿隧接面(MTJ)包含垂直磁性層以及藉由一結晶障壁層而與一自由磁性層分離的一層或多層異向性強化層。於實施例中，一異向性強化層改進該自由磁性層之垂直方位，而該結晶障壁則藉由該自由磁性層的晶體線結構與一穿隧層的晶體線結構之較佳對齊而改進穿隧磁阻(TMR)比率。

Description

具有磁異向性強化層及結晶障壁層的垂直磁穿隧接面(MTJ)堆疊(二) 發明領域
本發明實施例是有關於記憶體裝置領域，並且尤其是，有關用於自旋轉移扭矩記憶體(STTM)裝置之磁穿隧接面(MTJ)技術。
發明背景
自旋轉移扭矩(STTM)裝置是採用習知為穿隧式磁阻(TMR)的一現象之非依電性記憶體裝置。對於包含利用一薄絕緣穿隧層被分離的二個鐵磁層之一結構，當二個磁性層之磁化是以平行方位時，不同於如果它們不是(非平行或反平行方位)，電子是更有可能將穿隧經由穿隧層。就此而言，一磁穿隧接面(MTJ)可在二電氣電阻狀態之間被切換，該等電氣電阻狀態之一狀態具有一低電阻並且另一狀態是具有一高電阻。電阻之差量愈大，則穿隧式磁阻(TMR)比率愈高(RAP-RP/RP*100，其中RP以及RAP分別地是對於磁化之平行以及反平行對齊之電阻)，並且一位元更加容易地可以關聯的MTJ電阻狀態可靠地被儲存。一所給予的MTJ 之TMR比率因此是一STTM之重要性能指標。
對於一STTM裝置，電流感應磁化切換被使用以設定位元狀態。一鐵磁層之極化狀態經由自旋轉移扭矩現象而相對至第二鐵磁層之一固定極化被切換，其中MTJ之致能狀態將利用電流之應用而被設定。當經由固定磁性層而傳送一電流時，電子之角動量(自旋)沿著固定層之磁化方向被極化。這些自旋極化電子轉移它們的自旋角動量至自由層之磁化並且導致其進動。就此而言，只要電流脈波是在可歸因於不同幾何、一相鄰壓住層、不同矯頑力(Hc)等等的一較高臨限之下，自由磁性層之磁化可藉由超出一特定主要數值之一電流脈波(例如，大約在1奈秒)而被切換，而固定磁性層之磁化保持不被改變。
具有一垂直(在基片平面之外)易磁化軸之磁電極的MTJ具有用以比在共平面的轉化實現較高密度記憶體之電位。通常，垂直磁異向性(PMA)可於利用一相鄰層(例如，氧化鎂(MgO))被建立的面際垂直異向性之存在之自由磁性層(當該自由磁性層是充分地薄時)中而被得到。但是，這結構是關聯於較大之熱不穩定性，其可顯著地縮短記憶體元件之非依電性有效期。PMA也可經由耦合至被配置在相鄰至自由層的一強之垂直薄膜而被得到。雖然熱穩定性藉由這結構被改進，而由於晶體之錯配，使得TMR比率傾向於偏低。
可達成高TMR比率以及良好的熱穩定性兩者之垂直MTJ結構以及組成技術因此是有利的。
依據本發明之一實施例，係特地提出一種垂直磁穿隧接面(MTJ)，其包括：一具有垂直磁異向性之自由磁性層；一固定磁性層；一穿隧層，其被配置在該自由磁性層以及該固定磁性層之間；一磁異向性強化層，其被配置在相對該穿隧層之該自由磁性層的一側上；以及一結晶障壁層，其被配置在該磁異向性強化層以及該自由磁性層之間。
100‧‧‧基片薄膜層
101、102‧‧‧材料層堆疊
103、626‧‧‧MTJ結構
105‧‧‧第一接觸金屬化物
105A‧‧‧第二鉭層
105B‧‧‧釕層
105C‧‧‧鉭層
106、618‧‧‧固定磁性層
108‧‧‧穿隧層
110、614‧‧‧自由磁性層
112‧‧‧結晶障壁層
120‧‧‧磁異向性強化層
121、121A、121B‧‧‧磁性材料層
122、122A、122B‧‧‧非磁性材料層
130‧‧‧第二接觸金屬化物
201、202‧‧‧材料堆疊
504‧‧‧處理器
600‧‧‧自旋轉移扭矩記憶體位元晶胞
610‧‧‧自旋轉移扭矩元件
611‧‧‧自由磁性層金屬化物
612‧‧‧磁異向性強化層
613‧‧‧障壁層
616‧‧‧固定磁性層金屬化物
622‧‧‧穿隧層
623‧‧‧第一介電質元件
624‧‧‧第二介電質元件
632‧‧‧位元線
634‧‧‧電晶體
636‧‧‧字線
638‧‧‧源極線
700‧‧‧移動式電腦平臺
705‧‧‧顯示屏幕
710‧‧‧微電子裝置
711‧‧‧控制器
713‧‧‧電池
715‧‧‧電力管理積體電路
721‧‧‧微電子裝置分解圖
725‧‧‧RF積體電路(RFIC)
730‧‧‧多核心微處理器
731‧‧‧圖形處理器核心
732‧‧‧自旋轉移扭矩記憶體
1000‧‧‧電腦裝置
1002‧‧‧主機板
1006‧‧‧通訊晶片
本發明實施例經由範例圖解地被說明，而不是作為限制，並且當配合圖形考慮時可參看下面詳細說明而更徹底了解，於其中：圖1A圖解地說明依據本發明一實施例之用於垂直自旋轉移扭矩記憶體(STTM)裝置的材料層堆疊之橫截面圖；圖1B圖解地說明依據本發明一實施例之用於垂直STTM裝置的材料層堆疊橫之截面圖；圖2A圖解地說明依據一實施例之被配置在一STTM裝置中而在一垂直MTJ之一部份上的磁異向性強化層之一擴展橫截面圖；圖2B圖解地說明依據一實施例之被配置在一STTM裝置中而在自由磁性層以及一垂直MTJ的一部份之間的結晶障壁層之一擴展橫截面圖；圖3A圖解地說明依據實施例之作為結晶障壁層之交換耦合以及磁異向性函數之磁化角度的標繪圖； 圖3B圖解地說明依據本發明實施例之作為用於一部份的磁穿隧接面(MTJ)堆疊之磁場函數的特殊霍爾效應(EHE)之標繪圖；圖3C圖解地說明依據比較於沒有障壁層之一實施例的TMR比率之一標繪圖，其是供用於包含被配置在一磁異向性強化層以及MTJ之間的一結晶障壁層之垂直磁穿隧接面(MTJ)堆疊；圖4圖解地說明依據本發明一實施例之包含一自旋轉移扭矩元件之STTM位元晶胞的分解圖。
圖5圖解地說明依據本發明一實施例之一移動式電腦裝置平臺之等視圖以及被該移動式平臺所採用之微電子裝置的分解圖；以及圖6圖解地說明依據本發明一實作例之電腦裝置的功能方塊圖。
詳細說明
具有異向性強化層以及結晶障壁層之自旋轉移扭矩記憶體(STTM)裝置被說明。於下面說明中，許多細節被提及，但是，一熟習本技術者應明白，本發明可被實施而不需這些特定細節。於一些實例中，習知的方法以及裝置以方塊圖形式被展示，而不詳細地說明，以避免混淆本發明。這說明全文中參考之“一實施例”或“於一實施例中”意謂著配合實施例所述之一特定的特點、結構、功能、或特性被包含在本發明至少一實施例中。因此，於這說明全 文各處中出現之詞組“於一實施例中”不必定地得是指示於本發明相同實施例。更進一步地，該等特定的特點、結構、功能、或特性可以任何適當的方式被組合於一個或多個實施例中。例如，一第一實施例可與一第二實施例被組合於二實施例不被指明相互地排斥之任何地方。
用詞“耦合”以及“連接”，此處可與它們的衍生詞一起被使用以說明在構件之間的結構關係。應了解，這些用詞並不欲作為彼此之同義字。然而，於特定實施例中，“連接”可被使用以指示二個或更多個元件是以直接之實際或電氣方式彼此接觸。“耦合”可被使用以指示，二個或更多個元件是以直接或間接(在它們之間有其他之元件)之任一方式而彼此實際地或電氣地接觸，及/或該等二個或更多個元件彼此協調或互動(例如，如導致一效應之關係)。
用詞“在...之上(over)”、“在...之下(under)”、“在...之間(between)”、以及“在...上面(on)”，如此處之使用是指示相對其他層或構件之一材料層或構件的一相對位置。例如，被配置在另一層之上或在另一層之下的一層可直接地與其他層接觸或可於其間具有一層或多層。此外，被配置在二層之間的一層可直接地與該等二層接觸或可於其間具有一層或多層。相對地，在一第二層“上”之一第一層是直接接觸於該第二層。同樣地，除非明確地被說明，否則，被配置在二特點之間的一特點可直接接觸於相鄰的特點或可具有一個或多個於其間的特點。
於實施例中，一自旋轉移扭矩記憶體(STTM)裝 置包含藉由一結晶障壁層與一磁穿隧接面(MTJ)分離的至少一磁異向性強化層(AEL)。圖1A圖解地說明依據本發明一實施例之用於此一STTM裝置的一材料層堆疊101之橫截面圖。該材料層堆疊101被形成在一基片薄膜層100之上，其最好是非結晶，例如，但是不受限定於二氧化矽或可比較之介電質。該堆疊101通常包含一第一接觸金屬化物105、一MTJ結構103、一磁異向性強化層(AEL)120、被配置在其之間的一結晶障壁層112、以及一第二接觸金屬化物130。尤其是，被配置在金屬化物層105、130之間的材料層順序可被反向，如依據另一實施例於圖1B中之提供一材料層堆疊102的橫截面圖之圖解說明。展示於圖1B中之層具有如那些於圖1A中以相同參考號碼被辨識之一相同功能以及材料性質。如對於堆疊102之展示，AEL 120是在第一接觸金屬化物105上，而在AEL 120上被配置有結晶障壁層112並且在結晶障壁層112之上被配置有MTJ結構103。
接觸金屬化物層105以及130各是可操作用於電氣地接觸STTM裝置之磁性電極的一材料或材料堆疊，並且可以是習知技術中用於此一用途之任何材料或材料堆疊。雖然金屬化物層105、130可具有一厚度範圍(例如，5奈米-50奈米(nm))並且可包含多種材料以形成一可相容於STTM裝置以及互連兩者之介面，於該實施範例中，該互連金屬化物105包含至少一鉭(Ta)層105C並且圖解地展示有另一下面傳導緩衝器進一步包含至少一釕(Ru)層105B以及一第二Ta層105A。對於覆蓋之金屬化物130，具有高傳導性之一金 屬，即使是在表面被氧化也是有利的，例如，但是不受限定於，銅、鋁、釕、金等等，其中釕有利地提供一良好的氧障壁，而降低在MTJ結構103內之氧化的可能性。
如進一步之圖解說明，被配置在接觸金屬化物105之上的是一不共平面、或“垂直”異向性外延附生MTJ結構103，其包含固定磁性層106、穿隧層108、以及自由磁性層110。通常，該固定磁性層106是由適用於保持一固定磁化方向之一材料或材料堆疊所組成，而該自由磁性層110則是由一帶磁性之較軟材料或材料堆疊所組成(亦即，磁化可容易地旋轉至相對固定層之平行以及反平行狀態)。該穿隧層108是由適用於允許多數自旋電流通過該層之一材料或材料堆疊所組成，而阻止少數自旋電流通過該層(亦即，一自旋過濾器)。這強化該MTJ裝置之穿隧磁阻。
於該實施範例中，MTJ結構103是根據一鈷鐵硼化合物(CoFeB)/氧化鎂系統，具有皆具有(001)不共平面之結構的一氧化鎂穿隧層108以及鈷鐵硼化合物(CoFeB)層106、110，其中結構係指示在MTJ結構層內之晶體方位的分配。對於此處所述之實施例，對於至少100%之TMR比率，一高比例的鈷鐵硼化合物(CoFeB)/氧化鎂/鈷鐵硼化合物(CoFeB)結構103之晶體具有較佳(001)之不共平面方位(亦即，結構程度是高的)。於一有利的鈷鐵硼化合物(CoFeB)/氧化鎂實施例中，該(001)定向性鈷鐵硼化合物(CoFeB)磁性層106、108是富含鐵之合金(亦即，鐵>鈷(Fe>Co))，例如，但是不受限定於，Co20Fe60B20。於此一實 施例中，固定以及自由磁性層兩者皆具有一如被沈積之Co20Fe60B20的組成，其具有發生在提升的溫度(亦即，退火)時自如被沈積之非結晶或同向性(非結構性的)材料狀態而轉變至一所需的bcc(001)結構時而發生在固態相位外延附生處理程序期間之B的一些損失。就此而言，磁性層106以及110是最佳地具特徵於具有~20%之硼。具有相等部份之鈷以及鐵的其他實施例也是可能的(例如，Co40Fe40B20)，如較少之鐵數量(例如，Co70Fe10B20)。再於其他實施例中，穿隧層108組成作為一適當的結構型板，但是除了氧化鎂外，例如，鋁氧化物(AlOx)。
穿隧層108可具有高至2奈米之厚度，但是對於一所給予的裝置區域之電阻，通常隨著穿隧層厚度以指數方式增加。在1奈米之下厚度的氧化鎂的實施範例有利地提供低的電阻，在1奈米以及1.3奈米之間的厚度也提供可接受的低電阻。固定磁性層106之厚度也可非常地變化，例如，在1奈米以及2奈米之間。於實施例中，自由磁性層110之厚度是在1奈米之上(例如，至少1.1奈米)，並且自由磁性層110之富含鐵的鈷鐵硼化合物(CoFeB)實施範例具有在1.3奈米以及2奈米之間的厚度。相對至較少厚度之一自由磁性層(例如，對於那些單獨依賴面際異向性的系統之1奈米，或較少的厚度)，這較大的厚度改進自由磁性層110之熱穩定性，使得一STTM裝置有較長的非依電性有效期。
雖然對於該實施範例，MTJ結構103直接地被配置在一接觸金屬化物105(例如，鈷鐵硼化合物(CoFeB)固定 磁性層106直接地在一鉭層上)，應注意到，一磁穿隧接面(MTJ)堆疊可在穿隧層108之下相當地變化而不脫離本發明實施例之範疇。例如，一層或多層中間層可被配置在固定磁性層106以及相鄰接觸金屬化物105之間。例如，一抗鐵磁層，例如，但是不受限定於，錳化銥(IrMn)或錳化鉑(PtMn)，或包含此一抗鐵磁層之一合成抗鐵磁性(SAF)結構，相鄰至另一鐵磁層(例如，鐵化鈷(CoFe))，具有一非磁性分隔層，例如，但是不受限定於釕(Ru)，介於固定磁性層106以及SAF之間，可以被呈現以供用於各種用途，例如，壓住固定磁性層106之一介面(例如，經由交換-偏壓耦合)。如在穿隧層下之磁穿隧接面(MTJ)堆疊變化中的另一變化範例，固定磁性層106可進一步包含在具有穿隧層108之介面的半金屬材料(例如，哈斯勒(Heusler)合金)。
依據本發明實施例，堆疊101進一步包含異向性強化層(AEL)120。該AEL 120可以是一材料層或材料層堆疊(於圖1A中利用虛線被表示)，其耦合至自由磁性層110以提升在別處說明之較大厚度(亦即，大於1奈米)之自由磁性層110中不共平面的對齊。例如，於一有利的實施例中，該AEL 120提升在具有在1.3奈米以及2.0奈米之間的厚度之一富含鐵的鈷鐵硼化合物(CoFeB)自由磁性層110內之不共平面的對齊。
圖2A圖解地說明依據一實施例之一材料堆疊201範例的擴展橫截面圖，該材料堆疊201包含被配置在一垂直磁穿隧接面(MTJ)堆疊之部份上的多層磁性AEL 120， 其被採用於一STTM裝置中。如於圖2A之展示，該AEL 120是在一磁性材料層121以及一非磁性材料層122之間交錯的一雙層。多層AEL 120的雙層A、B、C、D、及E各代表一重覆，對於5個重複或週期，雖然此一雙層AEL可包含2至20重覆層。於實施例中，磁性材料層121是由鐵磁材料所組成，例如，但是不受限定於，鈷、鎳、鐵或其合金，本實施範例具有鈷。各磁性材料層121A、121B等等之厚度可以在0.2以及2奈米之間的範圍。非磁性材料層122可以是由非磁性金屬所組成，有利地是一貴重金屬，例如，但是不受限定於，鈀(Pd)、鉑(Pt)、釕(Ru)、金(Au)、或銥(Ir)，本實施範例具有鈀。各非磁性材料層122A、122B等等之厚度，通常是較小於2奈米，並且更明確地說，對於鈀的實施範例是在0.2奈米以及2奈米之間。具有AEL 120之材料層可藉由具有fcc(111)方位之AEL 120中的一層或多層被擴張。
本發明者已發現，當AEL 120存在時將有利地強化自由磁性層110之不共平面的異向性，在自由磁性層110內之晶體結構可能傾向於對齊至具有AEL 120之層的晶體網格，而不是對齊至缺乏AEL 120型板之穿隧層108。此種來自AEL 120之型板化不利地減低所給予的堆疊之TMR比率。由於AEL中之非磁性層材料通常具有fcc(111)方位，於該實施範例中，磁性材料層121被沈積在自由磁性層110(亦即，被沈積在非磁性材料層122之前)近接處，其已被發現減低有關不共平面之異向性的非磁性材料之有害影響。如圖2A中之圖解說明，磁性材料層121A直接地被沈積在結晶 障壁層112上。
於本發明實施例中，STTM裝置層堆疊101進一步地包含在AEL 120以及自由磁性層110之間的結晶障壁層112。結晶障壁層112之一功能是改進在自由磁性層110以及穿隧層108之間的晶體對齊。其已被發現，當結晶障壁層112插入適當的微結構時，比缺乏一結晶障壁所發生情況，提升在範例氧化鎂穿隧層108以及一富含鐵的鈷鐵硼化合物(CoFeB)自由磁性層110之間更好的細粒對齊。雖然不受束縛於學理，其目前被認為結晶障壁減低或防止AEL 120外之自由磁性層的型板化，尤其是其中一非磁性fcc材料首先被沈積在AEL 120之內。於實施例中，結晶障壁層112具有bcc或非結晶結構之任一者以最佳地提升在鈷鐵硼化合物(CoFeB)自由磁性層110內之bcc(001)結構。該障壁，即使其中該障壁是非結晶，也至少減低不一致的結晶，並且如果bcc(001)可進一步地被作為一第二型板表面，除了利用穿隧層被提供者之外(例如，氧化鎂)。
於進一步的實施例中，結晶障壁層112是一材料，或材料堆疊，其提供足以直接或間接在自由磁性層110以及AEL 120之間磁耦合以達成在自由磁性層110內之PMA。於有利的實施例中，結晶障壁層112是提供良好的硼溶解度及/或提供一低的硼合金溫度的進一步之一材料，以有利地在後沈積退火期間吸收硼，因而減低硼存在於自由磁性層110以及穿隧層108之間的介面(例如，鈷鐵硼化合物(CoFeB)/氧化鎂介面)，而再次理論化地促進在自由磁性層 110的固相外延附生期間之最佳結晶。就此而言，於實施例中，可檢測位準之硼被呈現在結晶障壁層112中，即使其中障壁層之一所被沈積的成份並不。於實施例中，該所被沈積的結晶障壁層112成份包含下列元素之至少一者：鉭(Ta)、釕(Ru)、鎢(W)、釩(V)、鉬(Mo)、鈮(Nb)、或鉻(Cr)。於某些此等實施例中，該結晶障壁層112是由具有下列元素之一者所組成：鉭(Ta)、釕(Ru)、鎢(W)、釩(V)、鉬(Mo)、鈮(Nb)、或鉻(Cr)，其中鉭(Ta)是具有在適當的退火溫度(例如，300-350℃)之相對高的硼溶解性之一有利實施例。
通常，結晶障壁層112之厚度是取決於結晶障壁層112之交換-耦合強度(Jex)，以及具有一較高Jex(mJ/m2)以及一較高Ku(MJ/m3)之AEL 120的單軸異向性(Ku)，其使得有對於一所給予的不共平面(是90°之垂直)的磁性角度之一較大障壁層厚度。由具有高自旋運行軌道耦合之材料所組成(通常由高原子數之元素所組成)的一障壁層可被預期將是較薄於那些具有低自旋運行軌道耦合者，因為高自旋運行軌道耦合減低交換耦合強度。這可見於圖3A中，其中對於不同交換耦合強度(-1、-1.5、以及-2.5mJ/m2之Jex)之障壁層材料而於鈷鐵硼化合物(CoFeB)中之磁化(M)角度(是90度之垂直)被標繪作為單軸異向性(Ku)之函數。這模擬藉由計算對於在鈷鐵硼化合物(CoFeB)(1.6奈米)以及AEL之間不同的交換耦合強度之鈷鐵硼化合物(CoFeB)的磁化角度而展示障壁層厚度之效應。該交換耦合強度是已知為隨著增加的障壁厚度而減少。該標繪圖也展示較大於2MJ/m3之 AEL的單軸異向性(Ku)確保鈷鐵硼化合物(CoFeB)之磁化強度是完全地垂直。
於別處被說明之採用障壁材料的實施範例中，障壁厚度是在0.1奈米以及1.3奈米之間。圖3B圖解地說明由於特殊霍爾效應(EHE)之電阻作為對於一部份的磁穿隧接面(MTJ)堆疊的磁場函數之標繪圖，其圖解地說明用於範例鉭結晶障壁層112之厚度效應。對於EHE量測，包含在1奈米氧化鎂層上之一層的1.2奈米之鈷鐵硼化合物(CoFeB)層的一部份的磁穿隧接面(MTJ)堆疊被配置在一二氧化矽基片層上。該鈷鐵硼化合物(CoFeB)是藉由具有0.3奈米、0.7奈米以及1.0奈米之範例鉭障壁層厚度而與由5層雙層的0.3奈米鈷以及1.0奈米鈀所組成之一AEL分離。如對於1.0奈米處理所展示，圓圈顯示相當多的向上斜率312，其指示在關聯耦合至AEL之損失的鈷鐵硼化合物(CoFeB)層內之共平面的磁化之存在。但0.7奈米鉭障壁層厚度，卻是顯示高度地不共平面之異向性的良好呈方型之指示，並且0.3奈米鉭仍然顯示稍微地較佳的。就此而言，對於結晶障壁層112之鉭實施範例，該鉭障壁層厚度是0.7奈米，或較少。當然，其他障壁材料可以是關聯AEL之耦合不足之其他臨限厚度。
為了中斷AEL 120之不利型板，結晶障壁層112僅需要提供接觸於具有促進所需退火後結構(例如，鈷鐵硼化合物(CoFeB)bcc(001)結構)的微結構之自由磁性層110的介面，並且因此障壁厚度可以是最小的。但是，於某些實施例中，障壁層厚度被最大化至受限於自由磁性層110之不 共平面的異向性程度之限度(亦即，受到耦合至AEL之限定)，以便強化障壁層體下吸硼之能力。就此而言，對於一鉭障壁實施例，一0.7奈米實施例可以是比0.3奈米之實施例更有利於具有汲取更多硼之能力。
由於一障壁層可經由多數個機構(例如，面際型板以及大批之硼吸收)而促進在自由磁性層110內之所需的結晶，於進一步的實施例中，結晶障壁層112是使面際最佳化以及障壁層體性質分離之一多層堆疊。圖2B圖解地說明包含結晶障壁層112之材料堆疊202的擴展橫截面圖，其中該結晶障壁層112進一步被分割成為被配置在自由磁性層110上之一第一結晶障壁層112A以及被配置在該第一結晶障壁層112A上之第二結晶障壁層112B。為這目的，對於該第一結晶障壁層112A，有利的面際微結構是有用的並且在文中別處被說明之結晶障壁層112的任何材料(例如，鉭)可被採用。第一結晶障壁層112A之厚度可進一步有利地被最小化。
對於第二結晶障壁層112B，相關於硼吸收之有利主體性質是有用於那些材料進一步具有比第一結晶障壁層112A者較低的自旋運行軌道耦合，而因允許第二障壁層112B具有一較大的厚度而更高度有利，並且因此有較大的硼吸收。於實施例中，該第二結晶障壁層112B具有至少等於第一結晶障壁層112A之厚度。被組合的多層障壁之厚度可以是大於一單一材料層結晶障壁實施例者。例如，因而由鉭組成之一單一材料層障壁可能受限於大約在0.7奈米 之層厚度(如於圖3A之展示)，於一多層實施例中，厚度大於0.4奈米(例如，0.6-0.8奈米)之一第二障壁層可被沈積在具有0.3奈米(或較少)厚度之鉭的一第一結晶障壁層112A上，而仍然得到圖3A中展示之用於0.7奈米鉭障壁層的不共平面之異向性的位準。用於第二結晶障壁層112B之材料，來自自由磁性層介面之末梢部，將是可下吸硼(強化自由磁性層110之固相外延附生)以及可能擁有較低的自旋運行軌道耦合之一者，其比提供一最佳面際微結構之材料具有較大的自由度。通常，第二結晶障壁層112B可以是由很合理地具有硼之合金的任何傳導材料所組成，最好是那些具有低質量數者。於實施例中，第二結晶障壁層112B除了具有bcc或非結晶結構之外，例如，但是不受限定於，具有fcc、hcp、或四角形的結構。於實施範例中，第二結晶障壁層112B包括銅、釩、鉻、銠、銥、釕(Cu、V、Cr、Rh、Ir、Ru)。
圖3C圖解地說明依據一實施例比較於缺乏一障壁層之一磁穿隧接面(MTJ)堆疊時而對於垂直磁穿隧接面(MTJ)堆疊的TMR比率之標繪圖，其中該垂直磁穿隧接面(MTJ)堆疊包含被配置在一AEL以及MTJ之間的障壁層。一標準化TMR比率(%)以毫特斯拉(mT)被標繪作為用於2個磁穿隧接面(MTJ)堆疊(其除了一鉭障壁層存在之外，實質上是相同的)之一磁場函數。如所展示，對於富含鐵之鈷鐵硼化合物(CoFeB)/氧化鎂/鈷鐵硼化合物(CoFeB)/[Co/Pd]x5堆疊之範例，在鈷鐵硼化合物(CoFeB)以及[Co/Pd]x5間之0.3奈米鉭障壁的添加改進~100%的TMR。
於實施範例中，堆疊101、102、201以及202，都經由物理蒸澱(PVD)被形成。一個或多個共同噴濺以及反作用濺射可被採用於本技術中習知之任何生產以形成此處說明之各種層組成。在堆疊101、102、201、或202中的一層或多層(例如，所有層)被沈積之後，一退火在習知技術任何情況之下被進行以在穿隧層108的型板結晶(例如，氧化鎂)之後促進自由磁性層110之固相外延附生。退火溫度、持續期間、以及環境隨著在250℃、或更高進行一退火之特定實施例而變化。應了解，用於製造之步驟進一步包含標準微電子製造處理程序，例如，平版印刷術、蝕刻、薄膜沈積、平面化(例如，CMP)、及/或普遍地被採用於微電子構件製造中之任何其他處理程序，以完成採用任何的堆疊101、102、201、以及202，或其中的材料層之一子集的STTM裝置之劃定以及互連。
圖4圖解地說明依據本發明一實施例之包含一自旋轉移扭矩元件610的自旋轉移扭矩記憶體位元晶胞600之分解圖。該自旋轉移扭矩元件610包含：一自由磁性層金屬化物612；一自由磁性層614，其接近於具有被配置在其間的一磁異向性強化層612以及障壁層613之自由磁性層金屬化物611；一固定磁性層金屬化物616，其接近於一固定磁性層618；以及一穿隧層622，其被配置在自由磁性層614以及固定磁性層618之間，以完成MTJ結構626。第一介電質元件623以及第二介電質元件624被配置而鄰近該固定磁性層電極616、該固定磁性層618以及該穿隧層622。該固定磁 性層電極616電氣地連接到位元線632。該自由磁性層電極612連接到電晶體634。該電晶體634以任何習知技術之方式被連接到字線636以及源極線638。該自旋轉移扭矩記憶體位元晶胞600可進一步包含另外的讀取以及寫入電路(未被展示出)、一感應放大器(未被展示出)、一位元線參考(未被展示出)、以及其類似者，那些熟習固態非依電性記憶體裝置技術者應明白，以用於自旋轉移扭矩記憶體位元晶胞600之操作。應了解，複數個自旋轉移扭矩記憶體位元晶胞600是可操作地彼此連接以形成記憶體陣列(未被展示出)，其中該記憶體陣列可被包含於一非依電性記憶體裝置中。
圖5圖解地說明依據本發明一實施例之移動式電腦裝置平臺700的等視圖以及被移動式平臺所採用的微電子裝置710之分解圖721。移動式電腦平臺700可以是任何輕便型裝置，其被組態以供用於電子資料顯示、電子資料處理、以及無線電子資料發送之各者。例如，移動式電腦平臺700可以是任何之平板電腦、智慧型手機、膝上型電腦等等，並且包含顯示屏幕705，其於實施範例中是觸控屏幕(電容性、電感性、阻抗性等等)，一晶片位準(SoC)或封裝位準積體微電子裝置710以及電池713。
該積體裝置710進一步圖解地被說明於展開圖720中。於該實施範例中，裝置710包含至少一記憶體、至少一處理器晶片(例如，一多核心微處理器及/或圖形處理器核心730、731)。於實施例中，一STTM 732，如在別處之更詳細的說明(例如，圖1A、4等等)，被整合於裝置710中。 該裝置710進一步與一個或多個電力管理積體電路(PMIC)715、包含寬頻RF(無線)發送器及/或接收器(例如，包含數位基頻以及類比前端模組進一步包括在一傳輸路線上之一功率放大器以及在一接收路徑上之一低雜訊放大器)之RF(無線)積體電路(RFIC)725、以及其控制器711一起被耦合至機板、基片或嵌入片500。功能上，該PMIC 715進行電池電力調整、DC至DC轉換、等等，並且因此具有被耦合至電池713之一輸入以及具有提供一電流供應至所有其他功能模組的一輸出。如進一步地圖解說明，於該實施範例中，RFIC 725具有被耦合至一天線的一輸出以提供實作任何的一些無線標準或協定，包含但是不受限定於，Wi-Fi(IEEE 802.11家族)、WiMAX(IEEE 802.16家族)、IEEE 802.20、長期演化(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽、其衍生者、以及被標明如3G、4G、5G、以及更多之任何其他無線協定。於實作例中，這些模組各可被整合至一單一晶片上作為一SoC、至被耦合至封裝裝置710之一封裝基片之分別的IC上、或在一機板位準。
圖6是依據本發明一實施例之電腦裝置1000的功能方塊圖。電腦裝置1000可被發現在平臺700內部，例如，並且進一步地包含維持一些構件之主機板1002，例如，但是不受限定於，處理器504(例如，一應用處理器)以及至少一通訊晶片1006。於實施例中，至少該處理器504與一STTM被整合(例如，在晶片上)，其進一步地包含依據在別處說明 之實施例的一磁穿隧接面(MTJ)堆疊。該處理器504是實際地以及電氣地被耦合至該主機板1002。該處理器504包含被封裝在該處理器504內之一積體電路晶圓。用詞“處理器”可以是關連於處理來自暫存器及/或記憶體電子資料之任何裝置或一裝置之部份以轉換該等電子資料成為可被儲存在暫存器及/或記憶體中之其他電子資料。
於一些實作例中，至少一通訊晶片1006也實際地以及電氣地被耦合至主機板1002。於進一步的實作例中，通訊晶片1006是處理器504之部件。取決於其之應用，電腦裝置1000可包含其他構件，其可能或沒有實際地以及電氣地被耦合至該主機板1002。這些其他構件包含，但是不受限定於，依電性記憶體(例如，DRAM)、以快閃記憶體或STTM等等之形式的非依電性記憶體(例如，RAM或ROM)、圖形處理器、數位信號處理器、密碼處理器、晶片組、天線、觸控螢幕顯示器、觸控螢幕控制器、電池、音訊編解器、視訊編解器、功率放大器、全球定位系統(GPS)裝置、羅盤、加速計、迴轉儀、擴音機、攝影機、以及大量儲存裝置(例如，硬碟驅動器、固態驅動器(SSD)、小型碟片(CD)、數位多功能碟片(DVD)、以及其它者)。
通訊晶片1006之至少一者引動用於將資料轉移至以及自電腦裝置1000的無線通訊。用詞“無線”以及其之衍生詞可被使用以說明電路、裝置、系統、方法、技術、通訊通道等等，其可經由一非固態媒體透過調變的電磁體發射之使用而通訊資料。該用詞“無線”不意味著該等相關 裝置不包含任何金屬線路，雖然於一些實施例中，它們可能沒包含。通訊晶片1006可實作任何的一些無線標準或協定，其包含但是不受限定於，在別處被說明的那些。電腦裝置1000可包含複數個通訊晶片1006。例如，一第一通訊晶片1006可以是專用於較短範圍的無線通訊，例如，Wi-Fi以及藍芽，並且一第二通訊晶片1006可以是專用於較長範圍的無線通訊，例如，GPS、邊緣、EDGE、CDMA、WiMAX、LTE、Ev-DO以及其他者。
因此，本發明之一個或多個實施例一般係關於微電子記憶體之製造。該微電子記憶體可以是非依電性，其中該記憶體即使當不被供應電力時，也可保留被儲存之資訊。本發明之一個或多個實施例，係有關用於非依電性微電子記憶體裝置之自旋轉移扭矩記憶體元件的製造。此一元件可被使用於一嵌進式非依電性記憶體中，以供用於其之非依電性，或作為對於嵌進式動態隨機存取記憶體(eDRAM)之取代。例如，此一元件可在一所給予的技術節點內以競爭性晶胞尺度被使用於1T-1X記憶體(X=電容器或電阻器)。
於實施例中，一垂直磁性穿隧接面(MTJ)，包含具有垂直磁異向性之一自由磁性層；一固定磁性層；一穿隧層，其被配置在該自由磁性層以及該固定磁性層之間；一磁異向性強化層，其被配置在相對該穿隧層之該自由磁性層的一側上；以及一結晶障壁層，其被配置在該磁異向性強化層以及該自由磁性層 之間。於實施例中，該結晶障壁層是直接地接觸於該自由磁性層並且具有不同於該磁異向性強化層之一微結構。於實施例中，該自由磁性層以及穿隧層具有(001)晶體結構，其中該磁異向性強化層包含具有(111)晶體結構之一材料層，並且其中該結晶障壁層包含具有非結晶微結構，或(001)晶體結構之一材料層，而形成與該自由磁性層之一介面。於實施例中，該障壁層包括下列元素之至少一者：鉭(Ta)、釕(Ru)、鎢(W)、釩(V)、鉬(Mo)、鈮(Nb)、或鉻(Cr)。於實施例中，該障壁層進一步包括硼(B)。於實施例中，該障壁層厚度是在0.1奈米(nm)以及1.3奈米之間。於實施例中，該磁異向性強化層包括磁性以及非磁性材料層之一堆疊，並且其中該堆疊之一磁性層是比該堆疊之任何非磁性材料層更接近至該自由磁性層。於實施例中，該穿隧層包括氧化鎂(MgO)或氧化鋁(AlOx)，其中該自由磁性層包括具有厚度在1.0奈米(nm)以上的富含鐵的鈷鐵硼化合物(CoFeB)，並且其中該堆疊之非磁性材料層包括鉑(Pd)、鈀(Pt)、釕(Ru)、金(Au)、或銥(Ir)之至少一者，並且其中該堆疊之磁性材料層包括鈷(Co)、鎳(Ni)、或鐵(Fe)之至少一者。於實施例中，該結晶障壁層進一步包含一第二材料層，該第二材料層具有不同於形成與該自由磁性層之介面的材料層之組成。
於實施例中，一非依電性記憶體裝置，包含一第一電極；一固定磁性層，其被配置在第一電極之上；一自由磁性層，其包括被配置在該固定磁性層之上的鈷鐵硼化合物(CoFeB)，其中該自由磁性層具有(001)晶體結構，以及 大於1.0奈米(nm)之厚度；一穿隧層，其具有被配置在該自由磁性層以及該固定磁性層之間的(001)晶體結構；一磁異向性強化層，其包含具有被配置在相對該穿隧層之自由磁性層的一側上之(111)晶體結構的一材料層；一結晶障壁層，其被配置在該磁異向性強化層以及該自由磁性層之間，其中該結晶障壁層包含具有非結晶微結構，或(001)晶體結構之一材料層，而形成與該自由磁性層之一介面；一第二電極，其被配置在該磁異向性強化層之上；以及一電晶體，其電氣地連接到該第一或該第二電極、一源極線、以及一字線。於實施例中，該磁異向性強化層包括磁性以及非磁性材料層之一堆疊，並且其中該堆疊之一磁性層是比該堆疊之任何非磁材料層更接近至該自由磁性層。於實施例中，該障壁層包括鉭(Ta)、釕(Ru)、鎢(W)、釩(V)、鉬(Mo)、鈮(Nb)、或鉻(Cr)之至少一者，並且具有在0.1奈米(nm)以及1.3奈米之間的厚度。於實施例中，該結晶障壁層包括包括鉭(Ta)以及硼(B)，並且具有較小於0.7奈米(nm)之厚度。於實施例中，該結晶障壁層進一步包含一第二材料層，該第二材料層具有不同於形成與該自由磁性層之介面的材料層之組成。
於實施例中，形成一垂直磁性穿隧接面(MTJ)之方法，該方法包括下列步驟：沈積具有(001)晶體結構之一介電質穿隧層；沈積一非結晶鈷鐵硼化合物(CoFeB)自由磁性層在該穿隧層之上；沈積一結晶障壁層在該非結晶鈷鐵硼化合物(CoFeB)自由磁性層之上；沈積具有(111)晶體結構 之一磁異向性強化層在該結晶障壁層之上，以及在至少300℃之溫度將該等介電質穿隧層、自由磁性層、結晶障壁層、以及磁異向性強化層退火，以給予該非結晶CoFeB自由磁性層(001)晶體結構。於實施例中，該方法包含沈積該等介電質穿隧層、自由磁性層、結晶障壁層、以及磁異向性強化層之各者的步驟進一步包括噴濺沈積。於實施例中，沈積該結晶障壁層進一步包括直接地沈積具有非結晶微結構，或(001)晶體結構之一材料層在該自由磁性層上。於實施例中，沈積該磁異向性強化層進一步包括沈積交錯磁性以及非磁性材料層之一堆疊，並且其中該堆疊之一磁性層直接地被沈積在該結晶障壁層上。於實施例中，沈積該結晶障壁層進一步包括直接地沈積鉭(Ta)、釕(Ru)、鎢(W)、釩(V)、鉬(Mo)、鈮(Nb)、或鉻(Cr)之至少一者在該自由磁性層上。
雖然本發明已參考特定實施範例被說明，應了解，本發明是不受限定於上述實施例，但是可藉由在附加申請專利範圍之精神以及範疇內之修改以及改變而被實施。本發明之範疇，因此，可參考附加之申請專利範圍與等效於被宣稱權利之此等申請專利範圍的全部範疇一起被決定。
100‧‧‧基片薄膜層
101‧‧‧材料層堆疊
103‧‧‧磁穿隧接面結構
105‧‧‧第一接觸金屬化物
105A‧‧‧第二鉭層
105B‧‧‧釕層
105C‧‧‧鉭層
106‧‧‧固定磁性層
108‧‧‧穿隧層
110‧‧‧自由磁性層
112‧‧‧結晶障壁層
120‧‧‧磁異向性強化層
130‧‧‧第二接觸金屬化物

Claims (20)

  1. 一種垂直磁穿隧接面(MTJ)，其包含：一自由磁性層，其具有垂直磁異向性；一障壁層，其被配置在該自由磁性層上方；以及一磁異向性強化層，其被配置在該障壁層上方，該磁異向性強化層包含兩個或兩個以上的雙層之一堆疊，每一雙層包含一下部磁性材料層以及一上部非磁性材料層，其中該障壁層係與該自由磁性層直接接觸，並且具有不同於該磁異向性強化層之一微結構。
  2. 如請求項1之磁穿隧接面，其中該障壁層包含下列元素中的至少一者：鉭(Ta)、釕(Ru)、鎢(W)、釩(V)、鉬(Mo)、鈮(Nb)、或鉻(Cr)。
  3. 如請求項2之磁穿隧接面，其中該障壁層進一步包含硼(B)。
  4. 如請求項2之磁穿隧接面，其中該障壁層厚度是在0.1nm以及1.3nm之間。
  5. 一種非依電性記憶體裝置，其包含：一第一電極；一自由磁性層，其包含被配置在該第一電極上方的鈷鐵硼化合物(CoFeB)，其中該自由磁性層具有(001)晶體結構以及大於1.0nm之厚度；一結晶障壁層，其被配置在該自由磁性層上方； 一磁異向性強化層，其包含兩個或兩個以上的雙層之一堆疊，每一雙層包含一下部磁性材料層以及一上部非磁性材料層；一第二電極，其被配置在該磁異向性強化層上方；以及一電晶體，其電連接到該第一或該第二電極、一源極線、以及一字線。
  6. 如請求項5之非依電性記憶體裝置，其中該磁異向性強化層的一磁性層是比該磁異向性強化層的任何非磁性層更接近該自由磁性層。
  7. 如請求項6之非依電性記憶體裝置，其中該結晶障壁層包含鉭(Ta)、釕(Ru)、鎢(W)、釩(V)、鉬(Mo)、鈮(Nb)、或鉻(Cr)中的至少一者，並且具有在0.1nm以及1.3nm之間的厚度。
  8. 如請求項7之非依電性記憶體裝置，其中該結晶障壁層包含鉭(Ta)以及硼(B)，並且具有小於0.7nm之厚度。
  9. 如請求項6之非依電性記憶體裝置，其中該結晶障壁層進一步包括一第二材料層，該第二材料層具有不同於形成與該自由磁性層之介面的該材料層之組成。
  10. 一種形成一垂直磁穿隧接面(MTJ)之方法，該方法包含下列步驟：沈積具有垂直磁異向性的一自由磁性層；在該自由磁性層上方沈積一障壁層；以及在該障壁層上方沈積一磁異向性強化層，其中該磁 異向性強化層包含兩個或兩個以上的雙層之一堆疊，每一雙層包含一下部磁性材料層以及一上部非磁性材料層；其中該障壁層係與該自由磁性層直接接觸，並且具有不同於該磁異向性強化層之一微結構。
  11. 如請求項10之方法，其中該障壁層包含下列元素中的至少一者：鉭(Ta)、釕(Ru)、鎢(W)、釩(V)、鉬(Mo)、鈮(Nb)、或鉻(Cr)。
  12. 如請求項11之方法，其中該障壁層進一步包含硼(B)。
  13. 如請求項11之方法，其中該障壁層厚度是在0.1nm以及1.3nm之間。
  14. 一種垂直磁穿隧接面(MTJ)，其包含：具有垂直磁異向性的一自由磁性層；配置在該自由磁性層上方的一障壁層，其中該障壁層包含硼(B)；以及配置在該障壁層上方的一磁異向性強化層，該磁異向性強化層包含兩個或兩個以上的雙層之一堆疊，每一雙層包含一下部磁性材料層以及一上部非磁性材料層。
  15. 如請求項14之磁穿隧接面，其中該障壁層進一步包含下列元素中的至少一者：鉭(Ta)、釕(Ru)、鎢(W)、釩(V)、鉬(Mo)、鈮(Nb)、或鉻(Cr)。
  16. 如請求項14之磁穿隧接面，其中該障壁層厚度是在0.1nm以及1.3nm之間。
  17. 一種製造一垂直磁穿隧接面(MTJ)之方法，該方法包含 下列步驟：形成具有垂直磁異向性的一自由磁性層；在該自由磁性層上方形成一障壁層；以及在該障壁層上方形成一磁異向性強化層，該磁異向性強化層包含兩個或兩個以上的雙層之一堆疊，每一雙層包含一下部磁性材料層以及一上部非磁性材料層；其中該障壁層係與該自由磁性層直接接觸，並且具有不同於該磁異向性強化層之一微結構。
  18. 如請求項17之方法，其中形成該障壁層之步驟包含形成下列元素中的至少一者：鉭(Ta)、釕(Ru)、鎢(W)、釩(V)、鉬(Mo)、鈮(Nb)、或鉻(Cr)。
  19. 如請求項18之方法，其中形成該障壁層之步驟進一步包含形成包含硼(B)之該障壁層。
  20. 如請求項18之方法，其中形成該障壁層之步驟包含形成該障壁層達到在0.1nm以及1.3nm之間的厚度。
TW104143565A 2012-09-26 2013-09-23 具有磁異向性強化層及結晶障壁層的垂直磁穿隧接面（ｍｔｊ）堆疊（二） TWI600008B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/627,968 US8836056B2 (en) 2012-09-26 2012-09-26 Perpendicular MTJ stacks with magnetic anisotropy enhancing layer and crystallization barrier layer

Publications (2)

Publication Number Publication Date
TW201629959A true TW201629959A (zh) 2016-08-16
TWI600008B TWI600008B (zh) 2017-09-21

Family

ID=50338043

Family Applications (2)

Application Number Title Priority Date Filing Date
TW104143565A TWI600008B (zh) 2012-09-26 2013-09-23 具有磁異向性強化層及結晶障壁層的垂直磁穿隧接面（ｍｔｊ）堆疊（二）
TW102134115A TWI525866B (zh) 2012-09-26 2013-09-23 具有磁異向性強化層及結晶障壁層的垂直磁穿隧接面（ｍｔｊ）堆疊

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW102134115A TWI525866B (zh) 2012-09-26 2013-09-23 具有磁異向性強化層及結晶障壁層的垂直磁穿隧接面（ｍｔｊ）堆疊

Country Status (6)

Country Link
US (3) US8836056B2 (zh)
EP (1) EP2901506B1 (zh)
KR (1) KR101706613B1 (zh)
CN (1) CN104584250B (zh)
TW (2) TWI600008B (zh)
WO (1) WO2014051943A1 (zh)

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8901687B2 (en) 2012-11-27 2014-12-02 Industrial Technology Research Institute Magnetic device with a substrate, a sensing block and a repair layer
US9166150B2 (en) * 2012-12-21 2015-10-20 Intel Corporation Electric field enhanced spin transfer torque memory (STTM) device
KR102078850B1 (ko) * 2013-03-15 2020-02-18 삼성전자 주식회사 자기 메모리 소자 및 이에 대한 정보 쓰기 방법
WO2014163121A1 (ja) 2013-04-05 2014-10-09 独立行政法人物質・材料研究機構 電流垂直型磁気抵抗効果素子
US20140306303A1 (en) * 2013-04-16 2014-10-16 Headway Technologies, Inc. Seed Layer for Perpendicular Magnetic Anisotropy (PMA) Thin Film
JP6119051B2 (ja) * 2013-08-02 2017-04-26 株式会社東芝 磁気抵抗素子および磁気メモリ
US9218826B1 (en) * 2013-08-16 2015-12-22 Seagate Technology Llc Tuned horizontally symmetric magnetic stack
US9240547B2 (en) 2013-09-10 2016-01-19 Micron Technology, Inc. Magnetic tunnel junctions and methods of forming magnetic tunnel junctions
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
EP2851903B1 (en) * 2013-09-19 2017-03-01 Crocus Technology S.A. Self-referenced memory device and method for operating the memory device
US10454024B2 (en) * 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9583696B2 (en) * 2014-03-12 2017-02-28 Qualcomm Incorporated Reference layer for perpendicular magnetic anisotropy magnetic tunnel junction
US9281466B2 (en) * 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
EP3198600A4 (en) * 2014-09-26 2018-05-30 Intel Corporation Magnetic diffusion barriers and filter in psttm mtj construction
KR102238527B1 (ko) * 2014-09-29 2021-04-09 삼성전자주식회사 수직 자기 터널 접합 패턴을 포함하는 자기 기억 소자
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
WO2016069547A2 (en) 2014-10-27 2016-05-06 Brown University Beta tungsten thin films with giant spin hall effect for use in compositions and structures with perpendicular magnetic anisotropy
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
KR101663958B1 (ko) * 2014-12-08 2016-10-12 삼성전자주식회사 자기 메모리 소자의 제조방법
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
US9391266B1 (en) 2015-03-26 2016-07-12 International Business Machines Corporation Perpendicular magnetic anisotropy BCC multilayers
US9502642B2 (en) * 2015-04-10 2016-11-22 Micron Technology, Inc. Magnetic tunnel junctions, methods used while forming magnetic tunnel junctions, and methods of forming magnetic tunnel junctions
US9520553B2 (en) * 2015-04-15 2016-12-13 Micron Technology, Inc. Methods of forming a magnetic electrode of a magnetic tunnel junction and methods of forming a magnetic tunnel junction
US9530959B2 (en) 2015-04-15 2016-12-27 Micron Technology, Inc. Magnetic tunnel junctions
US9257136B1 (en) 2015-05-05 2016-02-09 Micron Technology, Inc. Magnetic tunnel junctions
US9960346B2 (en) 2015-05-07 2018-05-01 Micron Technology, Inc. Magnetic tunnel junctions
US9425387B1 (en) 2015-09-08 2016-08-23 Headway Technologies, Inc. Magnetic element with perpendicular magnetic anisotropy for high coercivity after high temperature annealing
WO2017044132A1 (en) * 2015-09-11 2017-03-16 Intel Corporation Ultra high magnetic anisotropy planar magnetization with spacer processing
KR102397904B1 (ko) 2015-09-17 2022-05-13 삼성전자주식회사 낮은 보론 농도를 갖는 영역 및 높은 보론 농도를 갖는 영역을 포함하는 자유 층, 자기 저항 셀, 및 자기 저항 메모리 소자, 및 그 제조 방법
US10636960B2 (en) * 2015-09-25 2020-04-28 Intel Corporation Strained perpendicular magnetic tunnel junction devices
WO2017052635A1 (en) 2015-09-25 2017-03-30 Intel Corporation Psttm device with bottom electrode interface material
US10580970B2 (en) 2015-09-25 2020-03-03 Intel Corporation PSTTM device with free magnetic layers coupled through a metal layer having high temperature stability
US10326075B2 (en) 2015-09-25 2019-06-18 Intel Corporation PSTTM device with multi-layered filter stack
KR102482372B1 (ko) 2015-10-15 2022-12-29 삼성전자주식회사 자기 저항 메모리 소자 및 그 제조 방법
US10483460B2 (en) * 2015-10-31 2019-11-19 Everspin Technologies, Inc. Method of manufacturing a magnetoresistive stack/ structure using plurality of encapsulation layers
WO2017105488A1 (en) * 2015-12-18 2017-06-22 Intel Corporation Refractory metal alloy targets for physical vapor deposition
EP3185321A1 (en) * 2015-12-21 2017-06-28 IMEC vzw Semiconductor device with integrated magnetic tunnel junction
US9698339B1 (en) * 2015-12-29 2017-07-04 International Business Machines Corporation Magnetic tunnel junction encapsulation using hydrogenated amorphous semiconductor material
JP6178451B1 (ja) * 2016-03-16 2017-08-09 株式会社東芝 メモリセルおよび磁気メモリ
US10559744B2 (en) * 2016-04-01 2020-02-11 Intel Corporation Texture breaking layer to decouple bottom electrode from PMTJ device
US9680089B1 (en) 2016-05-13 2017-06-13 Micron Technology, Inc. Magnetic tunnel junctions
WO2018004616A1 (en) * 2016-06-30 2018-01-04 Intel Corporation Crystal texture barrier in pmtj stack design
US10804460B2 (en) 2016-07-01 2020-10-13 Intel Corporation Device, system and method for improved magnetic anisotropy of a magnetic tunnel junction
US11038099B2 (en) * 2016-12-13 2021-06-15 Intel Corporation Perpendicular magnetoelectric spin orbit logic
US10770651B2 (en) 2016-12-30 2020-09-08 Intel Corporation Perpendicular spin transfer torque memory (PSTTM) devices with enhanced perpendicular anisotropy and methods to form same
WO2018125248A1 (en) * 2016-12-31 2018-07-05 Intel Corporation Heusler alloy based magnetic tunnel junctions and refractory interconnects
US10014465B1 (en) 2017-04-03 2018-07-03 Headway Technologies, Inc. Maintaining coercive field after high temperature anneal for magnetic device applications with perpendicular magnetic anisotropy
WO2019005076A1 (en) * 2017-06-29 2019-01-03 Intel Corporation MAGNETIC JUNCTION DEVICES WITH TUNNEL EFFECT COMPRISING A CARBON-DOPED MAGNET LAYER
US11189781B2 (en) * 2017-07-10 2021-11-30 Everspin Technologies, Inc. Magnetoresistive stack/structure including metal insertion substance
EP3673522B1 (en) 2017-08-23 2022-10-05 Everspin Technologies, Inc. Magnetoresistive bit fabrication by multi-step etching
WO2019125387A1 (en) * 2017-12-18 2019-06-27 Intel Corporation Spin orbit coupling based memory with extended free magnet structure
WO2019125368A1 (en) * 2017-12-18 2019-06-27 Intel Corporation Gated spin orbit memory
WO2019125364A1 (en) * 2017-12-18 2019-06-27 Intel Corporation Spin orbit coupling based memory without synthetic anti-ferromagnet
WO2019125384A1 (en) * 2017-12-18 2019-06-27 Intel Corporation Spin orbit coupling based memory with insulating magnet
WO2019125365A1 (en) * 2017-12-18 2019-06-27 Intel Corporation Spin orbit coupling based memory with magnetic under-layer via
US11502188B2 (en) 2018-06-14 2022-11-15 Intel Corporation Apparatus and method for boosting signal in magnetoelectric spin orbit logic
US11476412B2 (en) 2018-06-19 2022-10-18 Intel Corporation Perpendicular exchange bias with antiferromagnet for spin orbit coupling based memory
US11444237B2 (en) 2018-06-29 2022-09-13 Intel Corporation Spin orbit torque (SOT) memory devices and methods of fabrication
US11616192B2 (en) 2018-06-29 2023-03-28 Intel Corporation Magnetic memory devices with a transition metal dopant at an interface of free magnetic layers and methods of fabrication
US10879451B2 (en) * 2018-08-14 2020-12-29 Samsung Electronics Co., Ltd. Magnetic tunnel junction device and magnetic resistance memory device
US10522752B1 (en) 2018-08-22 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic layer for magnetic random access memory (MRAM) by moment enhancement
US10876839B2 (en) * 2018-09-11 2020-12-29 Honeywell International Inc. Spintronic gyroscopic sensor device
US10802087B2 (en) 2018-09-11 2020-10-13 Honeywell International Inc. Spintronic accelerometer
US10871529B2 (en) 2018-09-11 2020-12-22 Honeywell International Inc. Spintronic mechanical shock and vibration sensor device
US11557629B2 (en) * 2019-03-27 2023-01-17 Intel Corporation Spin orbit memory devices with reduced magnetic moment and methods of fabrication
US11594673B2 (en) 2019-03-27 2023-02-28 Intel Corporation Two terminal spin orbit memory devices and methods of fabrication
US11646143B2 (en) * 2019-05-21 2023-05-09 International Business Machines Corporation Magnetic multi-layers containing MgO sublayers as perpendicularly magnetized magnetic electrodes for magnetic memory technology
TWI815948B (zh) 2019-08-14 2023-09-21 聯華電子股份有限公司 半導體元件及其製作方法
CN112635653A (zh) * 2019-10-08 2021-04-09 上海磁宇信息科技有限公司 磁性隧道结结构及其磁性存储单元
US11665979B2 (en) 2019-12-09 2023-05-30 Samsung Electronics Co., Ltd. Magnetic junctions having enhanced tunnel magnetoresistance and utilizing heusler compounds
JP7055935B2 (ja) * 2019-12-19 2022-04-18 Tdk株式会社 磁気抵抗効果素子および強磁性層の結晶化方法
JP2022049499A (ja) * 2020-09-16 2022-03-29 キオクシア株式会社 磁気記憶装置
US11450467B2 (en) * 2020-11-25 2022-09-20 Yimin Guo Magnetoresistive element having a giant interfacial perpendicular magnetic anisotropy and method of making the same
US20230225219A1 (en) * 2022-01-07 2023-07-13 Samsung Electronics Co., Ltd. Magnetic tunneling junction device and memory device including the same
GB2623090A (en) 2022-10-04 2024-04-10 Sublino Ltd Method of colouring

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6166948A (en) * 1999-09-03 2000-12-26 International Business Machines Corporation Magnetic memory array with magnetic tunnel junction memory cells having flux-closed free layers
US6744086B2 (en) * 2001-05-15 2004-06-01 Nve Corporation Current switched magnetoresistive memory cell
JP2009081215A (ja) * 2007-09-25 2009-04-16 Toshiba Corp 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
US8378438B2 (en) 2008-12-04 2013-02-19 Grandis, Inc. Method and system for providing magnetic elements having enhanced magnetic anisotropy and memories using such magnetic elements
US8587993B2 (en) 2009-03-02 2013-11-19 Qualcomm Incorporated Reducing source loading effect in spin torque transfer magnetoresisitive random access memory (STT-MRAM)
KR101096517B1 (ko) * 2009-10-19 2011-12-20 한국과학기술연구원 수직 자화 자성층을 갖는 자기 터널 접합 구조
KR20110071710A (ko) * 2009-12-21 2011-06-29 삼성전자주식회사 수직 자기터널접합과 이를 포함하는 자성소자 및 그 제조방법
US8891290B2 (en) * 2010-03-17 2014-11-18 Samsung Electronics Co., Ltd. Method and system for providing inverted dual magnetic tunneling junction elements
US8604572B2 (en) * 2010-06-14 2013-12-10 Regents Of The University Of Minnesota Magnetic tunnel junction device
US8546896B2 (en) * 2010-07-16 2013-10-01 Grandis, Inc. Magnetic tunneling junction elements having magnetic substructures(s) with a perpendicular anisotropy and memories using such magnetic elements
KR101684915B1 (ko) 2010-07-26 2016-12-12 삼성전자주식회사 자기 기억 소자
US20120104522A1 (en) 2010-11-01 2012-05-03 Seagate Technology Llc Magnetic tunnel junction cells having perpendicular anisotropy and enhancement layer
US8470462B2 (en) 2010-11-30 2013-06-25 Magic Technologies, Inc. Structure and method for enhancing interfacial perpendicular anisotropy in CoFe(B)/MgO/CoFe(B) magnetic tunnel junctions
US9006704B2 (en) 2011-02-11 2015-04-14 Headway Technologies, Inc. Magnetic element with improved out-of-plane anisotropy for spintronic applications
SG185922A1 (en) * 2011-06-02 2012-12-28 Agency Science Tech & Res Magnetoresistive device

Also Published As

Publication number Publication date
TW201421756A (zh) 2014-06-01
US8980650B2 (en) 2015-03-17
EP2901506A1 (en) 2015-08-05
CN104584250A (zh) 2015-04-29
EP2901506B1 (en) 2018-01-10
WO2014051943A1 (en) 2014-04-03
TWI525866B (zh) 2016-03-11
US20150194596A1 (en) 2015-07-09
EP2901506A4 (en) 2016-06-29
TWI600008B (zh) 2017-09-21
US9548441B2 (en) 2017-01-17
KR20150031311A (ko) 2015-03-23
KR101706613B1 (ko) 2017-02-14
US20140084398A1 (en) 2014-03-27
CN104584250B (zh) 2017-07-18
US8836056B2 (en) 2014-09-16
US20140349415A1 (en) 2014-11-27

Similar Documents

Publication Publication Date Title
TWI600008B (zh) 具有磁異向性強化層及結晶障壁層的垂直磁穿隧接面（ｍｔｊ）堆疊（二）
US10847714B2 (en) PSTTM device with multi-layered filter stack
US10340445B2 (en) PSTTM device with bottom electrode interface material
CN108232003B (zh) 一种垂直型磁电阻元件及其制造方法
US10580970B2 (en) PSTTM device with free magnetic layers coupled through a metal layer having high temperature stability
CN103907156A (zh) 用于自旋转移扭矩切换设备的耐热垂直磁各向异性耦合元件
JP2009081315A (ja) 磁気抵抗素子及び磁気メモリ
JP2009081314A (ja) 磁気抵抗素子及び磁気メモリ
CN107924992B (zh) 应变垂直磁隧道结器件
JP2010016408A (ja) 磁気抵抗素子及び磁気メモリ
US9590010B1 (en) Perpendicular magnetic tunnel junction (pMTJ) devices employing a thin pinned layer stack and providing a transitioning start to a body-centered cubic (BCC) crystalline / amorphous structure below an upper anti-parallel (AP) layer
JP2007305882A (ja) 記憶素子及びメモリ
KR20190142201A (ko) 개선된 보유 및 열 안정성을 갖는 수직 스핀 전달 토크 디바이스
JP6567272B2 (ja) 磁性多層スタック
WO2019005082A1 (en) JUNCTION DEVICES WITH MAGNETIC TUNNEL EFFECT WITH SIDE WALL DEGREASER
WO2019005083A1 (en) MAGNETIC TUNNEL JUNCTION DEVICE HAVING A CARBON-DOPED FILTER LAYER
WO2019005127A1 (en) JUNCTION DEVICE WITH MAGNETIC TUNNEL EFFECT WITH NANO-CONTACT TO A FREE LAYER
WO2019005076A1 (en) MAGNETIC JUNCTION DEVICES WITH TUNNEL EFFECT COMPRISING A CARBON-DOPED MAGNET LAYER
WO2019005128A1 (en) JUNCTION DEVICE WITH MAGNETIC TUNNEL EFFECT WITH NANO-CONTACT TO A FREE MAGNET

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees