TW201628093A - 電子元件、其製造方法及其製造裝置 - Google Patents

電子元件、其製造方法及其製造裝置 Download PDF

Info

Publication number
TW201628093A
TW201628093A TW104132175A TW104132175A TW201628093A TW 201628093 A TW201628093 A TW 201628093A TW 104132175 A TW104132175 A TW 104132175A TW 104132175 A TW104132175 A TW 104132175A TW 201628093 A TW201628093 A TW 201628093A
Authority
TW
Taiwan
Prior art keywords
film
fluorine
metal oxide
electronic component
gas
Prior art date
Application number
TW104132175A
Other languages
English (en)
Other versions
TWI666707B (zh
Inventor
Tsutomu Satoyoshi
Hiroshi Ishida
Kazuo Sasaki
Mamoru Furuta
Original Assignee
Tokyo Electron Ltd
Kochi Prefectural Public University Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd, Kochi Prefectural Public University Corp filed Critical Tokyo Electron Ltd
Publication of TW201628093A publication Critical patent/TW201628093A/zh
Application granted granted Critical
Publication of TWI666707B publication Critical patent/TWI666707B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

提供可防止性能之下降的電子元件。 TFT(21),係具備有:通道(14),由IGZO膜所構成;蝕刻停止膜(22),鄰接於該通道(14);及鈍化膜(23),夾著該蝕刻停止膜(22),與通道(14)相對向,鈍化膜(23),係由含氟氮化矽膜所構成,蝕刻停止膜(22)及通道(14)的邊界之氟原子的濃度,係高於除了通道(14)之邊界以外的部分之氟原子的濃度,且除了蝕刻停止膜(22)之上述邊界以外的部分之氟原子的濃度分布,係具有朝向上述邊界而下降的濃度梯度。

Description

電子元件、其製造方法及其製造裝置
本發明,係關於將氧化物半導體使用於通道之電子元件、其製造方法及其製造裝置。
近年來,在液晶顯示器中,係為了實現高解析度、大型化、快速反應,而尋求一種高移動率的薄型電晶體(TFT:Thin Film Transistor)。又,為了以更高亮度實現高對比之顯示器、薄型化之行動終端或可撓式顯示器,而發展有機EL(Electrouminescence)元件的使用。有機EL元件,係藉由TFT來驅動的電流驅動型元件,為了發揮充分的發光性能,而尋求一種即使在驅動有機EL元件的TFT中亦實現高移動率的元件。然而,從以往主要被使用作為TFT之通道之構成材料的非晶矽之電子移動率並不是那麼高,且有機EL元件實現充分的發光性能是困難的。
因此,提出一種將可獲得高電子移動率之金屬氧化物(氧化物半導體)使用於通道的TFT。作為用於像這樣之TFT的金屬氧化物,係已知氧化物半導體例如 由銦(In)、鎵(Ga)及鋅(Zn)之氧化物所構成的IGZO(例如,參閱非專利文獻1。)。由於IGZO,係即使為非晶質狀態,亦具有比較高的電子移動率(例如10cm2/(V.s)以上),因此,期待將IGZO等之金屬氧化物使用於TFT的通道。
然而,在TFT中,係為了確實地保護通道不受外界之水分或大氣等的氣體等影響,而例如具備有由氮化矽(SiN)膜等所構成的鈍化膜。在以電漿CVD(Chemical Vapor Deposition)來形成由氮化矽膜所構成的鈍化膜時,依使用於電漿處理的處理氣體,有時氫自由基或氫離子作為氫原子而包含於鈍化膜。由於包含於鈍化膜的氫原子,係朝通道擴散,而使IGZO中的氧原子脫離,並使IGZO的特性例如閾值電壓(Vth)變化,因此,提出一種藉由使用了不包含氫原子之處理氣體的電漿CVD來形成鈍化膜的方式(例如,參閱專利文獻1)。
〔先前技術文獻〕 〔專利文獻〕
〔專利文獻1〕日本特願2014-049797號說明書
〔非專利文獻〕
〔非專利文獻1〕「實現輕又薄之片狀顯示器的氧化物半導體TFT」,三浦 健太郎及其他,東芝REVIEW Vol.67 No. 1 (2012)
【發明內容】
然而,在電漿CVD中,因為濺鍍或熱等的影響,有在由IGZO所構成的通道中,氧原子會脫落,從而在通道中產生懸空鍵(dangling bond)的情形。由於懸空鍵會捕集載體(電子或電洞),因此,有引起通道之電子移動率下降,從而使TFT之性能或可靠性下降的問題。
本發明之目的,係提供一種可防止氧化物半導體之性能的下降,同時提高可靠性之電子元件、其製造方法及其製造裝置。
為了達成上述目的,本發明之電子元件,係具備有金屬氧化物膜、第1膜及第2膜,該金屬氧化物膜,係形成氧化物半導體,該第1膜,係鄰接於該金屬氧化物膜,該第2膜,係夾著該第1膜,與前述金屬氧化物膜相對向,該電子元件,其特徵係,前述第1膜及前述第2膜的至少一個,係由含氟膜所構成,前述第1膜及前述金屬氧化物膜的邊界之氟原子的濃度,係高於除了前述金屬氧化物膜之前述邊界以外的部分之氟原子的濃度,至少除了前述第1膜之前述邊界以外的部分之氟原子的濃度分布,係具有朝向前述邊界而下降的濃度梯度。
又,為了達成上述目的,本發明之電子元件,係具備有金屬氧化物膜及含氟膜,該金屬氧化物膜,係形成氧化物半導體,該含氟膜,係鄰接於該金屬氧化物膜,該電子元件,其特徵係,前述含氟膜及前述金屬氧化物膜的邊界之氟原子的濃度,係高於除了前述金屬氧化物膜之前述邊界以外的部分之前述氟原子的濃度及除了前述含氟膜之前述邊界以外的部分之氟原子的濃度,前述含氟膜之氟原子的濃度,係高於除了前述金屬氧化物膜之前述邊界以外的部分之氟原子的濃度。
為了達成上述目的,本發明之電子元件之製造方法,係具備有金屬氧化物膜、第1膜及第2膜,該金屬氧化物膜,係形成氧化物半導體,該第1膜,係鄰接於該金屬氧化物膜,該第2膜,係夾著該第1膜,與前述金屬氧化物膜相對向,該電子元件之製造方法,其特徵係,由含氟膜構成前述第1膜及前述第2膜的至少一個,使氟原子從該含氟膜向前述金屬氧化物膜擴散,而使前述第1膜及前述金屬氧化物膜的邊界之前述氟原子的濃度高於除了前述金屬氧化物膜之前述邊界以外的部分之前述氟原子的濃度。
為了達成上述目的,本發明之電子元件之製造方法,係具備有金屬氧化物膜及含氟膜,該金屬氧化物膜,係形成氧化物半導體,該含氟膜,係直接或夾著其他膜鄰接於該金屬氧化物膜,該電子元件之製造方法,其特徵係,藉由使用了氟化物之氣體與包含有氧原子及氮原子 的至少一個之氣體的CVD,形成前述含氟膜。
又,為了達成上述目的,本發明之電子元件之製造裝置,係具備有金屬氧化物膜及含氟膜,該金屬氧化物膜,係形成氧化物半導體,該含氟膜,係直接或夾著其他膜鄰接於該金屬氧化物膜,該電子元件之製造裝置,其特徵係,藉由使用了氟化物之氣體與包含氧原子及氮原子的至少一個之氣體的CVD,形成前述含氟膜。
根據本發明,第1膜及金屬氧化物膜的邊界之氟原子的濃度,係高於除了金屬氧化物膜之邊界以外的部分之氟原子的濃度,至少除了第1膜之邊界以外的部分之氟原子的濃度分布,係具有朝向邊界而下降的濃度梯度。氧原子從金屬氧化物脫落而產生的懸空鍵,雖係大都存在於第1膜及金屬氧化物膜的邊界,但由於第1膜及金屬氧化物膜的邊界之氟原子的濃度高於除了金屬氧化物膜之邊界以外的部分之氟原子的濃度,因此,多數的氟原子會存在於邊界,而藉由多數的氟原子終結多數的懸空鍵。藉此,可抑制因懸空鍵而引起之缺陷的發生,並且可防止氧化物半導體之性能的下降,同時提高可靠性。
又,根據本發明,含氟膜及金屬氧化物膜的邊界之氟原子的濃度,係高於除了金屬氧化物膜之邊界以外的部分之氟原子的濃度,含氟膜之氟原子的濃度,係高於除了金屬氧化物膜之前述邊界以外的部分之氟原子的濃 度。氧原子從金屬氧化物脫落而產生的懸空鍵,雖係大都存在於含氟膜及金屬氧化物膜的邊界,但由於含氟膜及金屬氧化物膜的邊界之氟原子的濃度高於除了金屬氧化物膜之邊界以外的部分之氟原子的濃度,因此,多數的氟原子會存在於邊界,而藉由多數的氟原子終結多數的懸空鍵。藉此,可抑制因懸空鍵而引起之缺陷的發生,並且可防止氧化物半導體之性能的下降,同時提高可靠性。
而且,根據本發明,由於直接或夾著其他膜鄰接於金屬氧化物膜的含氟膜,係藉由使用了氟化物之氣體與包含有氧原子及氮原子的至少一個之氣體的CVD而形成,因此,含氟膜確實包含有氟原子。藉此,氟原子,係從含氟膜向金屬氧化物膜擴散,從而可藉由氟原子來終結存在於金屬氧化物膜的懸空鍵。其結果,可抑制因懸空鍵而引起之缺陷的發生,並且可防止氧化物半導體之性能的下降,同時提高可靠性。
11‧‧‧基板
13,57,63,64‧‧‧閘極絕緣膜
14‧‧‧通道
15‧‧‧氧化物半導體層
21,43,46‧‧‧TFT
22,44,45,47,51,52‧‧‧蝕刻停止膜
23,41,42,59‧‧‧鈍化膜
24‧‧‧電漿CVD成膜裝置
〔圖1〕概略地表示作為通常之電子元件之下閘極型之氧化物TFT之構成的部分剖面圖。
〔圖2〕表示相對於所照射之光的能量之氧化矽膜TFT及含氟氮化矽膜TFT之各初始特性值之變化之情形的曲線圖,圖2(A),係表示S值之變化的情形,圖2(B),係表示閾值電壓變化量之變化的情形,圖2 (C),係表示遲滯電壓變化量之變化的情形。
〔圖3〕表示在氧化矽膜及含氟氮化矽膜TFT的熱處理後,實施PBTS(Positive Bias Temperature Instability)試驗後時之各特性值之變化之情形的曲線圖,圖3(A),係表示氧化矽膜TFT之閘極電壓及汲極電流之關係的時間變化,圖3(B),係表示含氟氮化矽膜TFT之閘極電壓及汲極電流之關係的時間變化,圖3(C),係表示氧化矽膜TFT之閾值電壓變化量相對於負載時間之變化的程度,圖3(D),係表示含氟氮化矽膜TFT之閾值電壓變化量相對於負載時間之變化的程度。
〔圖4〕表示氟原子從TFT之鈍化膜向通道擴散之情形的部分剖面圖。
〔圖5〕具有模擬了如圖4所示之TFT之構造之分析用樣本的剖面圖。
〔圖6〕表示如圖5所示之分析用樣本的熱處理後之氟原子之分布之SIMS所致之測定結果的曲線圖。
〔圖7〕概略地表示本發明之實施形態之作為電子元件之下閘極型之TFT之構成的部分剖面圖。
〔圖8〕概略地表示本發明之實施形態之作為電子元件之製造裝置之電漿CVD成膜裝置之構成的剖面圖。
〔圖9〕表示圖7中之TFT之製造方法之一部分的工程圖。
〔圖10〕示意地表示藉由圖9之TFT之製造方法所製造之TFT中之氟原子之分布之情形的曲線圖。
〔圖11〕概略地表示圖7之TFT之第1變形例之構成的部份剖面圖。
〔圖12〕概略地表示圖7之TFT之第2變形例之構成的部份剖面圖。
〔圖13〕概略地表示圖7之TFT之第3變形例之構成的部份剖面圖。
〔圖14〕概略地表示圖7之TFT之第4變形例之構成的部份剖面圖。
〔圖15〕概略地表示圖7之TFT之第5變形例之構成的部份剖面圖。
〔圖16〕概略地表示圖7之TFT之第6變形例之構成的部份剖面圖。
以下,參閱圖面說明本發明之實施形態。
圖1,係概略地表示作為通常之電子元件之下閘極型之氧化物薄型電晶體(TFT)之構成的部分剖面圖。
在圖1中,形成於基板11上的TFT10,係具備有:閘極電極12,形成於基板11上;閘極絕緣膜13,覆蓋閘極電極12;氧化物半導體層15,形成於閘極絕緣膜13上,且由IGZO所構成;通道14,形成於氧化物半導體層15的一部分;蝕刻停止膜17,覆蓋通道14;源極電極18;汲極電極19;及鈍化膜20,覆蓋蝕刻停止膜 17、源極電極18或汲極電極19。
然而,在提出本發明之前,發明者為了確認在使用了不包含氫原子之鈍化膜時之對TFT之初始特性值的影響,測定使用了作為包含有大量氫原子之鈍化膜的含氫氮化矽(SiN:H)膜、作為包含有少量氫原子之鈍化膜的氧化矽(SiO2)膜及所包含之氫原子極少而實質上不包含氫原子之含氟氮化矽(SiN:F)膜之TFT的初始特性值。另外,該些TFT之通道,係由IGZO所構成,所測定到的初始特性值,係表示於以下的表1。
如表1所示,由於使用了含氫氮化矽膜之TFT不動作,因此,亦不可能測定任一初始特性值。這是因為含氫氮化矽膜所包含的大量氫原子向通道擴散,而使構成通道之IGZO中的氧原子脫離之緣故。另一方面,雖然在鈍化膜使用了氧化矽膜的TFT(以下,稱為「氧化矽膜TFT」。)及在鈍化膜使用了含氟氮化矽膜的TFT(以下,稱為「含氟氮化矽膜TFT」。)的任一已動作,因而可測定各初始特性值,但例如電子移動率,係含氟氮化矽膜TFT高於氧化矽膜TFT,且表示切換性能的S值,係 含氟氮化矽膜TFT小於氧化矽膜TFT,遲滯電壓變化量(△VH),係含氟氮化矽膜TFT小於氧化矽膜TFT。亦即,與氧化矽膜TFT之各初始特性值相比,含氟氮化矽膜TFT之各初始特性值,係表示了較良好的值。又,閾值電壓變化量(△Vth)的絕對值,係含氟氮化矽膜TFT小於氧化矽膜TFT。亦即,可獲得含氟氮化矽膜TFT之可靠性較氧化矽膜TFT之可靠性改善的結果。
又,加以確認使光分別照射至氧化矽膜TFT及含氟氮化矽膜TFT而使該些TFT驅動時之TFT相對於光能量之各初始特性值之變化的情形,且將確認結果表示於圖2(A)~圖2(C)。另外,在圖2(A)~圖2(C)中,分別以「SiO2」及「SiN:F」來表示氧化矽膜TFT及含氟氮化矽膜TFT。
所照射之光的能量產生變化時,關於S值的變化,係如圖2(A)所示;關於閾值電壓變化量(△Vth),係如圖2(B)所示;關於遲滯電壓變化量(△(△VH)),係如圖2(C)所示,即便關於任一初始特性值,也確認到在2.7eV以上的區域,含氟氮化矽膜TFT其特性值的變化小於氧化矽膜TFT。亦即,關於初始特性,確認到含氟氮化矽膜TFT較氧化矽膜TFT優異。又,IGZO之能帶間隙,係3~3.2eV,另一方面,從含氟氮化矽膜TFT即使在3~3.2eV而特性值之變化亦小的情形可知,成為能帶間隙之因素的深缺陷位準會下降,又,其結果,推測到在含氟氮化矽膜TFT中,可靠性被改善。
而且,在氧化矽膜(鈍化膜)之形成後,向氧化矽膜TFT施予350℃的熱處理,含氟氮化矽膜(鈍化膜)之形成後,向含氟氮化矽膜TFT施予350℃的熱處理後,在各TFT中測定特性值而確認各TFT的可靠性,將確認結果表示於圖3(A)~圖3(D)。
圖3,係表示在向氧化矽膜及含氟氮化矽膜TFT施予熱處理後(以下,稱為「熱處理後」。)之PBTS試驗的結果;圖3(A),係表示熱處理後的氧化矽膜TFT中之閘極電壓及汲極電流之關係的時間變化;圖3(B),係表示熱處理後的含氟氮化矽膜TFT中之閘極電壓及汲極電流之關係的時間變化。在各圖中,各符號,係表示各經過時間中之閘極電壓及汲極電流的測定值。具體而言,無符號之實線,係表示初始狀態的測定值;「◇」,係表示經過100秒後的測定值;「○」,係表示經過1000秒後的測定值;「△」,係表示經過5000秒後的測定值;無符號之虛線,係表示經過10000秒後的測定值。在圖3(A)及圖3(B)中,隨著負載時間經過,閘極電壓及汲極電流的關係,係朝各圖中的箭頭方向移動。由圖3(A)及圖3(B)可知,與熱處理後之氧化矽膜TFT相比,熱處理後之含氟氮化矽膜TFT其閘極電壓及汲極電流之關係的時間變化較少,且汲極電流穩定地流動。
圖3(C),係表示熱處理後的氧化矽膜TFT中之閾值電壓變化量相對於負載時間之變化的程度;圖3(D),係表示熱處理後的含氟氮化矽膜TFT中之閾值電 壓變化量相對於負載時間之變化的程度。在各圖中,各符號,係表示測量時的溫度;「◇」,係室溫;「○」,係50℃;「△」,係75℃;「□」,係100℃。由圖3(C)及圖3(D)可知,與熱處理後之氧化矽膜TFT相比,熱處理後之含氟氮化矽膜TFT其閾值電壓變化量相對於負載時間的變化較少,且閾值電壓穩定。亦即,即便關於可靠性,亦確認到含氟氮化矽膜TFT較氧化矽膜TFT優異。
關於初始特性或可靠性,作為含氟氮化矽膜TFT較氧化矽膜TFT優異的理由,本發明者等,係著眼於含氟氮化矽膜TFT之鈍化膜所包含之氟原子的存在,推測以下機制。
在TFT10中,在構成通道14的IGZO膜上,例如在藉由電漿CVD形成由氧化矽所構成的蝕刻停止膜17時,IGZO膜被陽離子等所濺鍍,或受到熱的影響,氧原子從IGZO膜被放出,而主要在IGZO膜的表面亦即蝕刻停止膜17及通道14的邊界附近產生鋅原子等的懸空鍵。懸空鍵,係在TFT之動作時,捕集通道14內的載體,從而使TFT10的初始特性或可靠性惡化。
對此,當鈍化膜20含有氟原子(以圖4中「F」所示。)時,在TFT10之形成後,如圖4所示,鈍化膜20所含有之氟原子,係經由蝕刻停止膜17向通道14擴散,而終結在蝕刻停止膜17及通道14之邊界附近所產生的懸空鍵。藉此,抑制通道14內之載體的捕集, 改善TFT10的初始特性。又,由於鋅原子及氟原子的結合能,係高於鋅原子及氧原子的結合能(前述,係364kJ/mol;後者,係284kJ/mol),因此,藉由氟原子所終結的懸空鍵為穩定,不會再次放出氟原子而回到懸空鍵。藉此,改善通道14之可靠性,進而改善TFT10之可靠性。
又,本發明者等,係為了作成具有模擬如圖4所示之TFT之構造的分析用樣本(圖5),使鈍化膜20所含有之氟原子積極地向通道14擴散,而鈍化膜20在從含氟氮化矽膜所構成的分析用樣本之形成後,向該分析用樣本施予熱處理,其後,藉由二次離子質譜儀法(SIMS:Secondary Ion Mass Spectrometry),測定分析用樣本中之氟原子的分布。
圖6,係表示如圖5所示之分析用樣本的熱處理後之氟原子之分布之SIMS所致之測定結果的曲線圖。在圖6中,係以虛線表示施予1小時的熱處理後時之TFT之氟原子的分布,以實線表示施予3小時的熱處理後時之TFT之氟原子的分布。
在圖6中,從鈍化膜20所擴散之氟原子的數目(濃度),係從蝕刻停止膜17朝向通道14減少,而在蝕刻停止膜17及通道14的邊界,以一度呈現極值的方式增加。該結果,係證實上述之機制亦即在蝕刻停止膜17及通道14的邊界附近所產生的懸空鍵被氟原子終結,且確認到上述推測的機制為正確的。
又,熱處理之時間越長,則從鈍化膜20所擴散之氟原子的數目亦越多,但如圖6所示,熱處理之時間越長,則蝕刻停止膜17及通道14的邊界之氟原子之數目的極值越大,且在蝕刻停止膜17及通道14的邊界附近終結懸空鍵之氟原子,係被認為是從鈍化膜20所擴散的氟原子。
亦即,本發明者等發現,可藉由在存在有懸空鍵的通道附近設置含氟膜而進行熱處理的方式,藉由從含氟層所擴散的氟原子來終結通道之懸空鍵。本發明,係基於上述之見解者。
其次,說明本實施形態之電子元件。
圖7,係概略地表示本實施形態之作為電子元件之下閘極型之TFT之構成的部分剖面圖。另外,由於圖7之TFT21之構成,係與圖1之TFT10的構成大致相同,因此,下述以相異點為中心而進行說明。
在圖7中,TFT21,係具備有:閘極電極12,形成於基板11上;閘極絕緣膜13;氧化物半導體層15;通道14(金屬氧化物膜),形成於氧化物半導體層的一部分;蝕刻停止膜22(第1膜),覆蓋包含有通道14的氧化物半導體層15,且使除了通道14以外的氧化物半導體層15部分地露出;源極電極18;汲極電極19;及鈍化膜23(第2膜),覆蓋蝕刻停止膜22、源極電極18及汲極電極19。在TFT21中,閘極絕緣膜13及蝕刻停止膜22,係由包含有少量氫原子的氧化矽膜所構成,鈍化 膜23,係由含氟氮化矽膜所構成。另外,閘極絕緣膜13及蝕刻停止膜22所包含的少量氫原子,係在製造工程中不得不混入者,雖不會對本發明之效果造成大的影響,但在理想上,不包含為較佳。
圖8,係概略地表示本實施形態之作為電子元件之製造裝置之電漿CVD成膜裝置之構成的剖面圖。本電漿CVD成膜裝置,係適合用於形成TFT21之鈍化膜23時。
在圖8中,電漿CVD成膜裝置24,係例如具備有:略殼體形狀之腔室25,收容形成有TFT21的基板11;載置台26,配置於該腔室25的底部,並將基板11載置於上面;ICP(Inductively Coupled Plasma)天線27,配置為在腔室25的外部,與腔室25之內部的載置台26相對向;及窗構件28,構成腔室25之頂部,介設於載置台26及ICP天線27之間。在ICP天線27與窗構件28之間,係藉由間隔件(未圖示)來保持一定的間隙。
腔室25,係具有排氣裝置(未圖示),該排氣裝置,係對腔室25進行抽真空而使腔室25的內部減壓。腔室25之窗構件28,係由介電質所構成,且分隔腔室25的內部與外部。
窗構件28,係經由絕緣構件(未圖示)被支撐於腔室25的側壁,且窗構件28與腔室25不會直接接觸,電性不導通。又,窗構件28,係具有至少可覆蓋載置於載置台26之基板11全面的大小。另外,窗構件 28,係亦可由複數個分割片所構成。
在腔室25之側壁,係設置有3個氣體導入口29、30、31,氣體導入口29,係經由氣體導入管32而連接於被配置在腔室25之外部之鹵化矽氣體供給部33,氣體導入口30,係經由氣體導入管34而連接於被配置在腔室25之外部的含氮氣體供給部35,氣體導入口31,係經由氣體導入管36而連接於被配置在腔室25之外部的稀有氣體供給部37。
鹵化矽氣體供給部33,係經由氣體導入口29,向腔室25之內部供給不包含氫原子的鹵化矽氣體例如四氟化矽(SiF4)氣體,含氮氣體供給部35,係經由氣體導入口30,向腔室25之內部供給不包含氫原子的含氮氣體例如氮氣(N2),稀有氣體供給部37,係經由氣體導入口31,向腔室25之內部供給稀有氣體例如氬氣。亦即,亦即,向腔室25之內部供給由四氟化矽氣體及氮氣混合而成且不包含氫的處理氣體。另外,處理氣體,係除了四氟化矽氣體或氮氣以外,亦可包含不含氫的氣體。各氣體導入管32、34、36,係具有質流控制器或閥(皆不圖示),從而調整從氣體導入口29、30、31所供給之各氣體的流量。
ICP天線27,係由沿著窗構件28之上面而配置的環狀導線或導體板所構成,且經由整合器38而連接於高頻電源39。來自高頻電源39之高頻電流,係在ICP天線27流動,該高頻電流,係使ICP天線27經由窗構件 28在腔室25之內部產生磁場。該磁場,係因高頻電流而產生,因此,會隨時間(周期性)變化,隨時間變化的磁場,係產生感應電場,被該感應電場加速的電子與被導入至腔室25內之氣體的分子或原子碰撞而產生感應耦合電漿。
在電漿CVD成膜裝置24中,係藉由感應耦合電漿,從供給至腔室25之內部的四氟化矽氣體或氮氣生成電漿,藉由CVD來形成含氟氮化矽膜,藉此,形成鈍化膜23。此時,由於四氟化矽氣體或氮氣之任一皆不包含氫原子,因此,形成鈍化膜23的含氟氮化矽膜,係不包含源自處理氣體的氫原子。
另外,由於在腔室25內存在有於搬送基板11時吸附於該基板11的微量水分或無法被排氣裝置充分地完全去除的水分等之除了處理氣體以外的環境因素而產生的水分,因此,存在有如下述之情形:在形成鈍化膜23的含氟氮化矽膜中,包含有極少量之源自該水分的氫原子。亦即,雖然可藉由使用不包含氫原子的處理氣體來儘可能抑制鈍化膜23中所含有之氫原子的量(抑制氫原子的存在),但在鈍化膜23中依然包含有極少量的氫原子。此時,所形成之含氟氮化矽膜的主要成分,係氮化矽,在氮化矽中分散地含有因四氟化矽氣體分解而產生的氟原子,即使在像這樣的情形下,亦可藉由使氟原子之濃度高於氫原子之濃度的方式,實現本發明。又,在本實施形態中,在鈍化膜23之形成時作為添加氣體,或是在鈍 化膜23之形成的前後作為其他處理,例如進行四氟化碳氣體等的導入用,故存在有如下述之情形:在腔室25內,從被電漿化之四氟化碳氣體所產生的微量碳原子,係包含於鈍化膜23,且部分地構成碳化氮化矽。然而,由於像這樣微量的碳化氮化矽並不會阻礙本發明效果,因此,鈍化膜23,係作為全體在實質上可說是相當於含氟氮化矽膜。亦即,本實施形態之含氟氮化矽膜,係不排除微量含有包含像這樣的碳等之雜質的含氟氮化矽膜。關於像這樣之含氟氮化矽膜的考慮方式,係在後述之鈍化膜相當於含氟氧化矽膜、含氟氮化氧矽膜、其他原料的情形中亦同樣適用。
由於四氟化矽氣體中之矽原子及氟原子的結合或氮氣中之氮原子彼此的結合,係結合能高(前者,係595kJ/mol;後者,係945kJ/mol),因此,雖不容易進行電漿化,但使用ICP天線27而產生的感應耦合電漿,係密度非常高,因此,可從具有結合能高之結合的四氟化矽氣體或氮氣生成電漿。
稀有氣體供給部37所供給之氬氣等的稀有氣體,雖然不是直接構成氮化矽膜的材料氣體,但將作為直接構成氮化矽膜之材料氣體的四氟化矽氣體及氮氣調整至適當的濃度,則進一步可輕易地進行用以生成感應耦合電漿的放電,而在CVD中發揮輔助作用。
又,電漿CVD成膜裝置24,係更具備有控制器40,該控制器40,係控制電漿CVD成膜裝置24之各 構成要素的動作。
另外,鹵化矽氣體供給部33所供給之不包含有氫原子的鹵化矽氣體,係不限於四氟化矽氣體,亦可為其他鹵化矽氣體例如四氯化矽(SiCl4),含氮氣體供給部35所供給的含氮氣體,係不限於氮氣,亦可為其他含氮氣體。
其次,說明本實施形態之作為電子元件之製造方法之TFT21的製造方法。
圖9,係表示圖7中之TFT之製造方法之一部分的工程圖。
首先,通過金屬(例如,銅(Cu)/鉬(Mo)、鈦(Ti)/鋁(Al)/鈦或鉬(Mo)/鋁/鉬)之PVD(Physical Vapor Deposition)所致之成膜、將光阻顯像為預定圖案的光微影、使用顯像後之光阻的蝕刻及光阻的剝離,在基板11上形成具有預定寬度的閘極電極12。
其次,藉由CVD,以覆蓋閘極電極12的方式,形成由氧化矽膜所構成的閘極絕緣膜13,而且藉由PVD,形成構成通道14的IGZO膜。其後,藉由電漿CVD,以覆蓋IGZO膜的方式,形成由氧化矽膜所構成的蝕刻停止膜22。此時,藉由陽離子等的濺鍍,氧原子從IGZO膜被放出,鋅原子等之懸空鍵,係主要在蝕刻停止膜22及IGZO膜(通道14)的邊界附近產生。
而且,將蝕刻停止膜22部分去除而使IGZO膜部分露出。
其次,藉由PVD,形成分別與IGZO膜所露出之部分接觸的源極電極18或汲極電極19(圖9(A)),其後,在電漿CVD成膜裝置24中,使用四氟化矽氣體、氮氣及氬氣,藉由CVD形成由含氟氮化矽膜所構成的鈍化膜23(圖9(B))。
其次,向TFT21施予熱處理,例如將基板11持續加熱3小時直至350℃的熱處理。此時,熱能被賦予至鈍化膜23所含有的氟原子,氟原子(以圖中「F」所表示。),係經由蝕刻停止膜22向通道14擴散(圖9(C))。向通道14擴散的氟原子,係終結存在於該通道14的懸空鍵。其後,結束本處理。另外,雖然亦存在有在鈍化膜23之形成時,氟原子被導入到蝕刻停止膜22,而導入至蝕刻停止膜22的氟原子因熱處理向通道14擴散的情形,但即使在氟原子從鈍化膜23經由蝕刻停止膜22向通道14擴散時、氟原子從蝕刻停止膜22直接向通道14擴散時,本發明之效果亦不變。
圖10,係示意地表示藉由圖9之TFT之製造方法所製造之TFT中之氟原子之分布之情形的曲線圖。通常,如圖10所示之氟原子之分布的情形,係可藉由SIMS來確認。
如圖10所示,氟原子之濃度,係在鈍化膜23中,朝向通道14稍微下降,但大致為一定,在蝕刻停止膜22中,以從鈍化膜23朝向通道14明確下降的方式傾斜,在蝕刻停止膜22及通道14的邊界(以下,稱為「通 道邊界」。),以一度呈現極值的方式增加後,在除了通道14之邊界以外的部分會成為大致一定。在此,由於氟原子終結在該邊界附近產生的懸空鍵,因此,通道邊界中之氟原子的濃度,係高於除了通道14之通道邊界以外的部分。又,氟原子雖從鈍化膜23向通道14擴散,但鈍化膜23之氟原子的濃度,係高於通道14之氟原子的濃度,特別是除了通道14之通道邊界以外的部分之氟原子的濃度。另外,在本實施形態中,「通道邊界」,係意味著作為從邊界面具有一定深度之範圍的厚度之層的邊界,而非意味著不具有厚度之理想的「邊界」。一定深度之範圍,係例如可藉由存在數在懸空鍵之數目的分布中急劇減少的深度來定義,且依據存在數之臨界值的決定方式雖有若干不同,但在「通道邊界」與「除了通道邊界以外」的位置比較中,由於一定深度的範圍被明顯地區別,因此,在本實施形態中,「通道邊界」與「除了通道邊界以外」所示的位置不會不明顯。
根據本實施形態,由於氟原子從由含氟氮化矽膜所構成之鈍化膜23向通道14擴散,且在通道14中,通道邊界之氟原子的濃度高於除了通道邊界以外的部分之氟原子的濃度,因此,多數的氟原子會存在於通道邊界,而藉由多數的氟原子終結在通道邊界之附近所產生之多數的懸空鍵。藉此,可抑制通道14之電子移動率的下降,並且防止TFT21之性能的下降,同時提高可靠性。
在上述之本實施形態中,由於鈍化膜23,係 藉由使用了四氟化矽氣體或氮氣的CVD而形成,因此,鈍化膜23,係確實含有氟原子。藉此,可藉由來自鈍化膜23之氟原子,確實地終結存在於通道14的懸空鍵。
又,在上述之本實施形態中,係由於在鈍化膜23之形成時,用於CVD之任一的氣體(四氟化矽氣體、氮氣或氬氣)皆不包含氫原子,因此,氫原子不會擴散至通道14,而且可防止氧原子從通道14脫離,從而確實地防止TFT21之性能的的下降。
在上述之本實施形態中,鈍化膜23雖係不直接鄰接於通道14而經由蝕刻停止膜22與通道14相對向,但此時,蝕刻停止膜22,係可抑制急遽的氟原子從鈍化膜23向通道14擴散,並防止氟原子偏向存在於通道14的通道邊界,從而均等地終結各懸空鍵。又,由於每小時通過蝕刻停止膜22之氟原子的數目,係有限的,因此,例可藉由調整熱處理之時間的方式,控制通過蝕刻停止膜22之氟原子的數目,從而控制通道14之懸空鍵的終結程度。
以上,關於本發明,雖使用實施形態進行了說明,但本發明,係不限定於上述之實施形態。
例如,在上述之TFT21中,鈍化膜23雖係藉由含氟氮化矽膜所構成,但鈍化膜23,係亦可藉由含氟氧化矽(SiO:F)膜或含氟氮化氧矽膜(SiON:F)膜所構成。另外,在電漿CVD成膜裝置24中形成前者時,在CVD中,使用四氟化矽氣體、氧氣(O2)及氧化亞氮 (N2O)氣體的至少一方和氬氣等的稀有氣體,在形成後者時,在CVD中,使用四氟化矽氣體、氮氣、氧氣及氧化亞氮氣體的至少一方和氬氣等的稀有氣體。另外,氬等的稀有氣體,雖係容易開始放電而帶來調整氣體濃度的效果,但用於獲得本發明之效果,亦可並非必須使用。
在上述之TFT21中,氟原子雖係僅從鈍化膜23擴散,但蝕刻停止膜22及閘極絕緣膜13,係例如由含氟氧化矽膜或含氟氮化矽膜所構成,氟原子不僅從鈍化膜23,亦可從蝕刻停止膜22或閘極絕緣膜13朝向通道14擴散。
在上述之TFT21中,通道14雖係由IGZO所構成,但構成通道14之元素,係不限於IGZO,例如亦可由ITZO、ZnO、IZO、AZO等之至少含有氧化鋅作為構成元素的氧化物半導體或IGO等的其他金屬氧化物所構成。
又,本發明所應用之TFT的構成,係不限於圖7之TFT21的構成。例如,如圖11所示,相較於圖7之TFT21,省略蝕刻停止膜22,亦可將本發明應用於TFT43,該TFT43,係具備有2層之鈍化膜41、42以取代1層之鈍化膜23。在該情況下,2層之鈍化膜41、42的至少一方,係由含氟氮化矽膜、含氟氧化矽膜或含氟氮化氧矽所構成,氟原子,係從2層之鈍化膜41、42的至少一方朝通道14擴散。
又,如圖12所示,相較於圖7之TFT21,省 略鈍化膜23,亦可將本發明應用於TFT46,該TFT46,係具備有2層之蝕刻停止膜44、45以取代1層之蝕刻停止膜22。在該情況下,2層之蝕刻停止膜44、45的至少一方,係由含氟氮化矽膜、含氟氧化矽膜或含氟氮化氧矽所構成,氟原子,係從2層之蝕刻停止膜44、45的至少一方朝通道14擴散。另外,作為擴散之結果,含有該些氟之膜中之氟原子的濃度分布,係呈現如濃度朝向IGZO膜下降般的濃度梯度。
而且,如圖13所示,亦可將本發明應用於TFT50,該TFT50,係具備有:閘極電極12,形成於基板11上;閘極絕緣膜13;氧化物半導體層15,包含有通道14;蝕刻停止膜47,僅覆蓋通道14;鈍化膜23,覆蓋蝕刻停止膜47、通道14、氧化物半導體層15;及源極電極48與汲極電極49,貫通該鈍化膜23,而與氧化物半導體層15連接。在該情況下,蝕刻停止膜47及鈍化膜23的至少一方,亦由含氟氮化矽膜、含氟氧化矽膜或含氟氮化氧矽所構成,氟原子,係從蝕刻停止膜47及鈍化膜23的至少一方朝通道14擴散。
又,如圖14所示,相較於圖13之TFT50,亦可將本發明應用於TFT53,該TFT53,係具備有2層之蝕刻停止膜51、52以取代1層之蝕刻停止膜47。在該情況下,2層之蝕刻停止膜51、52的至少一方,係由含氟氮化矽膜、含氟氧化矽膜或含氟氮化氧矽所構成,氟原子,係從2層之蝕刻停止膜51、52的至少一方朝通道14 擴散。另外,作為擴散之結果,含有該些氟之膜中之氟原子的濃度分布,係呈現如濃度朝向IGZO膜下降般的濃度梯度。
而且,如圖15所示,亦可將本發明應用於TFT62,該TFT62,係具備有:氧化物半導體層55,包含有由直接形成於基板11上之IGZO膜所構成的通道54;閘極絕緣膜57,覆蓋通道54;閘極電極58,形成於閘極絕緣膜57上;鈍化膜59,覆蓋閘極電極58、氧化物半導體層55;及源極電極60與汲極電極61,貫通該鈍化膜59,而與氧化物半導體層55連接。在該情況下,閘極絕緣膜57及鈍化膜59的至少一方,係由含氟氮化矽膜、含氟氧化矽膜或含氟氮化氧矽所構成,氟原子,係從閘極絕緣膜57及鈍化膜59的至少一方朝通道54擴散。另外,作為擴散之結果,含有該些氟之膜中之氟原子的濃度分布,係呈現如濃度朝向IGZO膜下降般的濃度梯度。
又,如圖16所示,相較於圖15之TFT62,亦可將本發明應用於TFT65,該TFT65,係具備有2層之閘極絕緣膜63、64以取代1層之閘極絕緣膜57。在該情況下,2層之閘極絕緣膜63、64的至少一方,係由含氟氮化矽膜、含氟氧化矽膜或含氟氮化氧矽所構成,氟原子,係從2層之閘極絕緣膜63、64的至少一方朝通道54擴散。另外,作為擴散之結果,含有該些氟之膜中之氟原子的濃度分布,係呈現如濃度朝向IGZO膜下降般的濃度梯度。
在上述之實施形態中,雖係敍述了在電漿CVD成膜裝置中,窗構件由介電質所構成的情形,但作為可應用本發明之電子元件之製造裝置,係只要為感應耦合電漿裝置,則不限於此。例如,電子元件之製造裝置,係亦可為使用單一或複數個金屬構件者作為窗構件者(例如,日本特開2012-227427),或使用螺管線圈者作為天線,而且,只要為微波電漿裝置等、可使高密度電漿產生的裝置,則不限於該些。
又,本發明之目的,係亦可藉由將記錄有實現上述之實施形態之功能的軟體之程式碼的記憶媒體供給至電腦例如控制器40,讓控制器40之CPU讀出並執行儲存於記憶媒體之程式碼的方式來達成。
在該情況下,從記憶媒體所讀取的程式碼本身,係可實現上述之實施形態的功能,程式碼及記憶有該程式碼的記憶媒體,係構成本發明。
又,作為用於供給程式碼的記憶媒體,係例如只要為RAM、NV-RAM、軟碟(註冊商標)、硬碟、光磁碟、CD-ROM、CD-R、CD-RW、DVD(DVD-ROM、DVD-RAM、DVD-RW、DVD+RW)等的光碟、磁帶、非揮發性記憶卡、其他ROM等之可記憶上述程式碼者即可。或者,上述程式碼,係亦可藉由從連接於網際網路、商用網路、或區域網路等之未圖示的其他電腦或資料庫等進行下載的方式,供應至控制器40。
又,藉由執行控制器40所讀出的程式碼,不 僅會實現上述之實施形態的功能,亦包含有根據該程式碼的指示,而讓CPU上運作之OS(作業系統)等進行實際處理的一部分或全部,並藉由該處理來實現上述之實施形態之功能的情況。
而且,亦包含有從記憶媒體讀出的程式碼在被寫入至記憶體(該記憶體,係設置於被插入至控制器40的功能擴充卡或連接於控制器40的功能擴充單元)後,根據該程式的指示,讓設置於該功能擴充卡或功能擴充單元的CPU等進行實際處理的一部分或全部,並藉由該處理來實現上述之實施形態之功能的情況。
上述程式碼的形態,係亦可由目標碼、藉由解譯器所執行的程式碼、供給至OS之描述資料等的形態所構成。

Claims (18)

  1. 一種電子元件,係具備有金屬氧化物膜、第1膜及第2膜,該金屬氧化物膜,係形成氧化物半導體,該第1膜,係鄰接於該金屬氧化物膜,該第2膜,係夾著該第1膜,與前述金屬氧化物膜相對向,該電子元件,其特徵係,前述第1膜及前述第2膜的至少一個,係由含氟膜所構成,前述第1膜及前述金屬氧化物膜的邊界之氟原子的濃度,係高於除了前述金屬氧化物膜之前述邊界以外的部分之氟原子的濃度,至少除了前述第1膜之前述邊界以外的部分之氟原子的濃度分布,係具有朝向前述邊界而下降的濃度梯度。
  2. 如申請專利範圍第1項之電子元件,其中,前述含氟膜之前述氟原子的濃度,係高於除了前述金屬氧化物膜之前述邊界以外的部分之前述氟原子的濃度。
  3. 如申請專利範圍第1或2項之電子元件,其中,前述含氟膜,係含氟氮化矽膜(SiN:F)膜、含氟氧化矽(SiO:F)膜及含氟氮化氧矽(SiON:F)膜之任一。
  4. 如申請專利範圍第1或2項之電子元件,其中,前述第1膜,係蝕刻停止膜,前述第2膜,係鈍化膜。
  5. 如申請專利範圍第1或2項之電子元件,其中, 前述金屬氧化物膜,係至少含有氧化鋅或IGO作為構成元素。
  6. 一種電子元件,係具備有金屬氧化物膜及含氟膜,該金屬氧化物膜,係形成氧化物半導體,該含氟膜,係鄰接於該金屬氧化物膜,該電子元件,其特徵係,前述含氟膜及前述金屬氧化物膜的邊界之氟原子的濃度,係高於除了前述金屬氧化物膜之前述邊界以外的部分之前述氟原子的濃度及除了前述含氟膜之前述邊界以外的部分之氟原子的濃度,前述含氟膜之氟原子的濃度,係高於除了前述金屬氧化物膜之前述邊界以外的部分之氟原子的濃度。
  7. 如申請專利範圍第6項之電子元件,其中,前述含氟膜,係含氟氮化矽膜(SiN:F)膜、含氟氧化矽(SiO:F)膜及含氟氮化氧矽(SiON:F)膜之任一。
  8. 如申請專利範圍第6或7項之電子元件,其中,前述含氟膜,係鈍化膜、蝕刻停止膜及閘極絕緣膜之任一。
  9. 如申請專利範圍第6或7項之電子元件,其中,前述金屬氧化物膜,係至少含有氧化鋅或IGO作為構成元素。
  10. 一種電子元件之製造方法,係具備有金屬氧化物膜、第1膜及第2膜,該金屬氧化物膜,係形成氧化物半導體,該第1膜,係鄰接於該金屬氧化物膜,該第2膜, 係夾著該第1膜,與前述金屬氧化物膜相對向,該電子元件之製造方法,其特徵係,由含氟膜構成前述第1膜及前述第2膜的至少一個,使氟原子從該含氟膜向前述金屬氧化物膜擴散,而使前述第1膜及前述金屬氧化物膜的邊界之前述氟原子的濃度高於除了前述金屬氧化物膜之前述邊界以外的部分之前述氟原子的濃度。
  11. 一種電子元件之製造方法,係具備有金屬氧化物膜及含氟膜,該金屬氧化物膜,係形成氧化物半導體,該含氟膜,係直接或夾著其他膜鄰接於該金屬氧化物膜,該電子元件之製造方法,其特徵係,藉由使用了氟化物之氣體與包含有氧原子及氮原子的至少一個之氣體的CVD(Chemical Vapor Deposition),形成前述含氟膜。
  12. 如申請專利範圍第11項之電子元件之製造方法,其中,用於前述CVD之任一的氣體亦不包含氫原子。
  13. 如申請專利範圍第11或12項之電子元件之製造方法,其中,前述CVD,係藉由使用ICP(Inductively Coupled Plasma)或微波電漿的電漿處理裝置來執行。
  14. 如申請專利範圍第11或12項之電子元件之製造方法,其中,前述含氟膜,係由含氟氮化矽(SiN:F)膜所構成, 在前述CVD所使用的氣體,係包含有四氟化矽(SiF4)氣體及氮氣(N2)。
  15. 如申請專利範圍第11或12項之電子元件之製造方法,其中,前述含氟膜,係由含氟氧化矽(SiO:F)膜所構成,在前述CVD所使用的氣體,係包含有四氟化矽氣體和氧氣(O2)及氧化亞氮(N2O)氣體的至少一方。
  16. 如申請專利範圍第11或12項之電子元件之製造方法,其中,前述含氟膜,係由含氟氮化氧矽(SiON:F)膜所構成,在前述CVD所使用的氣體,係包含有四氟化矽氣體、氮氣和氧氣及氧化亞氮氣體的至少一方。
  17. 一種電子元件之製造裝置,係具備有金屬氧化物膜及含氟膜,該金屬氧化物膜,係形成氧化物半導體,該含氟膜,係直接或夾著其他膜鄰接於該金屬氧化物膜,該電子元件之製造裝置,其特徵係,藉由使用了氟化物之氣體與包含有氧原子及氮原子的至少一個之氣體的CVD,形成前述含氟膜。
  18. 如申請專利範圍第17項之電子元件之製造裝置,其中,前述元件之製造裝置,係藉由使用ICP或微波電漿的電漿處理裝置來執行。
TW104132175A 2014-10-01 2015-09-30 電子元件、其製造方法及其製造裝置 TWI666707B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-203379 2014-10-01
JP2014203379A JP6392061B2 (ja) 2014-10-01 2014-10-01 電子デバイス、その製造方法、及びその製造装置

Publications (2)

Publication Number Publication Date
TW201628093A true TW201628093A (zh) 2016-08-01
TWI666707B TWI666707B (zh) 2019-07-21

Family

ID=55676521

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104132175A TWI666707B (zh) 2014-10-01 2015-09-30 電子元件、其製造方法及其製造裝置

Country Status (4)

Country Link
JP (1) JP6392061B2 (zh)
KR (1) KR101973233B1 (zh)
CN (1) CN105489655B (zh)
TW (1) TWI666707B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6924943B2 (ja) * 2017-05-12 2021-08-25 東京エレクトロン株式会社 成膜方法及び成膜装置
CN112687542B (zh) * 2019-10-17 2022-03-29 西安交通大学 一种氢终端金刚石转化为氟终端金刚石的方法
JP2022097012A (ja) * 2020-12-18 2022-06-30 日新電機株式会社 薄膜トランジスタの製造方法
CN112687706A (zh) * 2020-12-29 2021-04-20 深圳市华星光电半导体显示技术有限公司 一种显示面板及显示面板的制备方法
WO2023239181A1 (ko) * 2022-06-09 2023-12-14 서울대학교산학협력단 고이동도 박막 트랜지스터 구동 소자 및 이의 제조방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
US7738050B2 (en) * 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
US7897971B2 (en) * 2007-07-26 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
KR101412761B1 (ko) * 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP2011040422A (ja) * 2009-08-06 2011-02-24 Elpida Memory Inc 半導体基板、半導体装置及び半導体装置の製造方法
KR101847656B1 (ko) * 2009-10-21 2018-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US8629438B2 (en) * 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8552425B2 (en) * 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9058982B2 (en) * 2010-12-08 2015-06-16 Nissin Electric Co., Ltd. Silicon oxynitride film and method for forming same, and semiconductor device
JP6059566B2 (ja) * 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6157077B2 (ja) 2012-08-29 2017-07-05 キヤノン株式会社 カメラ付き表示装置
JP5454727B1 (ja) * 2013-07-10 2014-03-26 日新電機株式会社 薄膜トランジスタの作製方法

Also Published As

Publication number Publication date
CN105489655A (zh) 2016-04-13
TWI666707B (zh) 2019-07-21
JP2016072570A (ja) 2016-05-09
KR20160039542A (ko) 2016-04-11
KR101973233B1 (ko) 2019-04-26
JP6392061B2 (ja) 2018-09-19
CN105489655B (zh) 2020-02-07

Similar Documents

Publication Publication Date Title
TWI666707B (zh) 電子元件、其製造方法及其製造裝置
JP5802343B2 (ja) 薄膜トランジスタ
KR102108572B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
Son et al. 42.4 L: Late‐News Paper: 4 inch QVGA AMOLED Driven by the Threshold Voltage Controlled Amorphous GIZO (Ga2O3‐In2O3‐ZnO) TFT
JP6043244B2 (ja) 薄膜トランジスタ
KR101648661B1 (ko) 박막 트랜지스터
KR101407402B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃, 및 박막 트랜지스터
Nakakubo et al. Optical and electrical characterization of hydrogen-plasma-damaged silicon surface structures and its impact on in-line monitoring
JP6924943B2 (ja) 成膜方法及び成膜装置
JP5437776B2 (ja) 酸化物半導体を用いた薄膜トランジスタおよびその製造方法
JP6689140B2 (ja) 成膜方法およびtftの製造方法
US8420421B2 (en) Method for fabricating a GaN-based thin film transistor
WO2018074083A1 (ja) 酸化物半導体装置及びその製造方法
TW201813003A (zh) 薄膜電晶體
TW201603145A (zh) 半導體裝置、其製造方法以及製造裝置
CN107104151A (zh) 一种双栅电极金属氧化物薄膜晶体管及其制备方法
Kim et al. Suppressing Undesired Channel Length‐Dependent Electrical Characteristics of Fully Integrated InGaZnO Thin‐Film Transistors via Defect Control Layer
WO2013081128A1 (ja) 薄膜トランジスタの半導体層用酸化物薄膜、薄膜トランジスタおよび表示装置
JP7325073B2 (ja) 半導体基板及びその製造方法、結晶積層構造体及びその製造方法、並びに半導体デバイス
US20150064930A1 (en) Process of manufacturing the gate oxide layer
JP2020004913A (ja) 半導体装置の製造方法
CN110777358B (zh) 成膜方法和成膜装置
Wu et al. Recent Progress of E‐mode Gallium Nitride Metal–Insulator–Semiconductor‐High Electron Mobility Transistors with Hybrid Ferroelectric Charge Trap Gate (FEG‐HEMT) for Power Switching Applications
KR101970548B1 (ko) 산화물 절연막, 산화물 반도체 박막트랜지스터 소자 및 그 제조방법
JP7130548B2 (ja) 成膜方法及び成膜装置