TW201626506A - 非揮發性記憶體的製造方法 - Google Patents

Abstract

一種非揮發性記憶體的製造方法。於基底上依序形成複合層、第一導體層及第一頂蓋層。於基底中形成沿第一方向延伸的多個元件隔離結構，上述元件隔離結構的表面位於第一頂蓋層與基底之間。對第一頂蓋層、第一導體層、複合層以及基底進行圖案化，以於基底中形成沿第二方向延伸的多個溝槽，其中第一方向與第二方向交錯。於溝槽中形成絕緣層及第二導體層，其中絕緣層環繞而包覆第二導體層。移除第一頂蓋層，並在暴露出的絕緣層之兩側分別形成第二頂蓋層。以第二頂蓋層為罩幕，圖案化第一導體層以及複合層，以使第一導體層形成為控制閘極。

Description

非揮發性記憶體的製造方法

本發明是有關於一種記憶體元件的製造方法，且特別是有關於一種非揮發性記憶體的製造方法。

隨著電子資訊產業的高度發展，記憶體元件的製作為現今半導體產業之重要技術之一。在各種記憶體相關產品中，非揮發性記憶體因具有可進行多次資料之存入、讀取或抹除等動作，且存入之資料在斷電後也不會消失之優點，已成為個人電腦和電子設備所廣泛採用的一種記憶體元件。

典型的非揮發性記憶體元件可具有堆疊式的閘極(Stacked-Gate)結構，其中包括以摻雜多晶矽製作的浮置閘極(Floating Gate)與控制閘極(Control Gate)。浮置閘極位於控制閘極和基底之間，未與任何電路連接，而控制閘極則與字元線(Word Line)相接，此外還包括穿隧氧化層(Tunneling Oxide)和閘間介電層(Inter-Gate Dielectric Layer)分別位於基底和浮置閘極之間以及浮置閘極和控制閘極之間。

近年來，在記憶體元件的製造技術中，已出現採用包含氮化矽的電荷陷入層取代傳統的多晶矽浮置閘極的設計。此種氮化矽電荷陷入層上下通常各有一層氧化矽，而形成一種包含氧化矽/氮化矽/氧化矽(oxide-nitride-oxide，簡稱ONO)層所構成之堆疊式結構(stacked structure)，具有此種閘極結構之元件可稱為矽/氧化矽/氮化矽/氧化矽/矽(silicon-oxide-nitride-oxide-silicon，簡稱SONOS)記憶體元件。

隨著科技的日新月異，半導體相關元件之集積度不斷提高，因而各種記憶體元件尺寸也必須進一步縮減，以使操作速度加快。但是，當欲縮減記憶體元件尺寸時，會產生嚴重的短通道效應(short channel effect)、穩定性劣化等問題。為了進一步提升元件的可靠性與穩定性，需要提供能夠改善上述問題的技術方案。

本發明提供一種非揮發性記憶體的製造方法，其能夠避免短通道效應的產生，且可進一步提升記憶體元件的可靠性與穩定性。

本發明所提供的非揮發性記憶體的製造方法包括：於基底上依序形成複合層、第一導體層及第一頂蓋層；對第一頂蓋層、第一導體層、複合層以及基底進行圖案化，以於基底中形成多個淺溝槽，上述淺溝槽沿第一方向延伸；於上述淺溝槽中分別形成元件隔離結構，上述元件隔離結構的表面位於第一頂蓋層與基底 之間；對第一頂蓋層、第一導體層、複合層以及基底進行圖案化，以於基底中形成多個溝槽，上述溝槽沿第二方向延伸，其中第一方向與第二方向交錯；於上述溝槽中形成絕緣層及第二導體層，其中絕緣層環繞而包覆第二導體層；移除第一頂蓋層，並在暴露出的絕緣層之兩側分別形成第二頂蓋層；以及以第二頂蓋層為罩幕，圖案化第一導體層以及複合層，以使第一導體層形成為控制閘極。

在本發明的一實施例中，上述於溝槽中形成絕緣層及第二導體層的步驟包括：於上述溝槽內壁上形成第一絕緣材料層；形成填滿上述溝槽的第二導體材料層；至少移除上述溝槽中的第二導體材料層的一部分；以及形成第二絕緣材料層，以覆蓋上述第二導體材料層。

在本發明的一實施例中，上述於暴露出的絕緣層之兩側分別形成第二頂蓋層的步驟包括：在絕緣層及第一導體層上形成頂蓋材料層；移除頂蓋材料層的一部分。

在本發明的一實施例中，上述方法更包括對基板進行摻雜製程，以形成源極區以及汲極區。

在本發明的一實施例中，形成上述元件隔離結構的步驟包括：在各個淺溝槽中形成絕緣材料層；對上述絕緣材料層進行平坦化；以及移除一部分的絕緣材料層。

在本發明的一實施例中，上述複合層包括氧化矽/氮化矽/氧化矽。

在本發明的一實施例中，上述第一導體層及上述第二導體層的材質包括摻雜多晶矽。

在本發明的一實施例中，上述第一頂蓋層的材質包括氮化矽。

在本發明的一實施例中，上述第二頂蓋層的材質包括氮化矽。

在本發明的一實施例中，上述絕緣層的材質包括氧化矽。

基於上述，藉由本發明所提供的非揮發性記憶體的製造方法，能夠避免記憶體元件產生短通道效應，且可進一步提升半導體元件的可靠性與穩定性。此外，在本發明所提供的製造方法中，藉由採用自對準製程(self-aligned process)等而能進一步簡化製造步驟，從而更有效率地進行非揮發性記憶體元件之製造。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

100‧‧‧基底

102‧‧‧複合層

102a‧‧‧電荷儲存結構

104‧‧‧第一導體層

104a‧‧‧控制閘極

106‧‧‧第一頂蓋層

108‧‧‧溝槽

110、200‧‧‧絕緣層

110a‧‧‧第一絕緣材料層

110b‧‧‧第二絕緣材料層

112‧‧‧第二導體層

112a‧‧‧第二導體材料層

114‧‧‧第二頂蓋層

114a‧‧‧頂蓋材料層

116‧‧‧源極區

118‧‧‧汲極區

圖1A至圖1G為依照本發明之實施例所繪示的非揮發性記憶體之製造方法的流程剖面示意圖。

圖2A至圖2F為依照本發明之實施例所繪示的非揮發性記憶體之製造方法的流程的另一剖面示意圖。

圖1A至圖1G為依照本發明之實施例所繪示的非揮發性記憶體之製造方法的流程剖面示意圖。應注意，圖1A至1G所示的剖面為與記憶單元之位元線(bit-line)方向平行(或垂直於記憶單元之字元線(word line)方向)；圖2A至2F所示的剖面為與記憶單元之字元線方向平行(或垂直於記憶單元之位元線方向)。

首先，請參照圖1A及圖2A，於基底100上依序形成複合層102、第一導體層104及第一頂蓋層106。基底100例如是矽基底。

複合層102例如是由底介電層、電荷陷入層與頂介電層所構成的。底介電層之材質例如是氧化矽，其形成方法例如是熱氧化法。電荷陷入層之材質例如是氮化矽，其形成方法例如是化學氣相沈積法。頂介電層之材質例如是氧化矽，其形成方法例如是化學氣相沈積法。當然，底介電層及頂介電層也可以是其他類似的材質。電荷陷入層之材質並不限於氮化矽，也可以是其他能夠使電荷陷入於其中之材質，例如鉭氧化層、鈦酸鍶層、鉿氧化層或摻雜多晶矽等。在本實施例中，複合層102的材質例如是氧化矽/氮化矽/氧化矽複合層。

第一導體層104的材質例如是摻雜多晶矽，其形成方法例如是利用化學氣相沈積法先形成一層未摻雜多晶矽層後，再進行離子植入步驟以形成之，當然也可以採用臨場植入摻質的方式而以化學氣相沈積法形成。

第一頂蓋層106的材質例如是氮化矽，其形成方法例如是化學氣相沉積法。

接著，對第一頂蓋層106、第一導體層104、複合層102以及基底100進行圖案化，以於基底100中形成多個淺溝槽，且此些淺溝槽沿第一方向(即，與欲形成的記憶單元之位元線方向平行的方向)延伸，然後在各個淺溝槽中形成絕緣層200，從而獲得如圖2A所示的結構。絕緣層200的材質例如是氧化矽。上述絕緣層200的形成方法例如是先利用化學氣相沉積法在各個淺溝槽中形成絕緣材料層，接著，藉由化學機械研磨對絕緣材料層進行平坦化後，進行回蝕刻以移除一部分的絕緣材料層，而形成絕緣層200，其中，絕緣層200的表面位於第一頂蓋層106與基底100之間，且絕緣層200是作為元件隔離結構。

接下來，請參照圖1B及圖2B，利用罩幕(未圖示)對第一頂蓋層106、第一導體層104、複合層102以及基底100進行圖案化，以於基底100中形成多個溝槽108，此些溝槽108沿第二方向(即，與欲形成的記憶單元之字元線方向平行的方向，其與前述第一方向交錯)延伸。此些溝槽108之底部為位在基底100內，且自第一頂蓋層106的表面起算，上述溝槽108的深度例如是100nm~500nm，且溝槽108的底部與未經圖案化的基底100之表面的距離例如是10nm~100nm，但並不限於此。所屬技術領域中具通常知識者應理解，藉由移除了一部分的基底100而使溝槽108的底部位在基底100內，可獲得較長的通道長度(channel length)， 從而避免短通道效應的發生。

之後，請參照圖1C及圖2C，先於溝槽108內壁上形成共形的第一絕緣材料層110a，接下來，再於第一絕緣材料層110a上形成填滿溝槽108中的剩餘部分之第二導體材料層112a。第一絕緣材料層110a的材質例如是氧化矽。第二導體材料層112a的材質例如是摻雜多晶矽。第一絕緣材料層110a的形成方法例如是化學氣相沉積法，而上述第二導體材料層112a的形成方法例如是利用化學氣相沈積法搭配離子植入步驟來形成，亦可藉由臨場植入摻質的方式搭配化學氣相沈積法來形成。

然後，請參照圖1D及圖2D，至少移除溝槽108中的第二導體材料層112a的一部分，再形成第二絕緣材料層110b。第二絕緣材料層110b覆蓋第二導體材料層112a表面。藉此，可於溝槽108中形成絕緣層110及第二導體層112，且由第一絕緣材料層110a以及第二絕緣材料層110b構成的絕緣層110環繞並包覆第二導體層112。

上述第二導體層112的材質例如是摻雜多晶矽。此外，上述至少移除溝槽中的第二導體材料層112a的一部分，再形成第二絕緣材料層110b的方法例如是先藉由化學機械研磨進行平坦化後，進行回蝕刻(etch back)以移除至少一部分的第二導體材料層112a，然後再藉由化學氣相沉積法沉積第二絕緣材料層110b，最後再進行一次化學機械研磨。此外，上述第二絕緣材料層110b之材質可與第一絕緣材料層110a相同，例如是氧化矽。

接下來，請參照圖1E及圖2E，移除第一頂蓋層106。移除第一頂蓋層106的方法例如是利用如磷酸(H₃PO₄)等蝕刻液而以濕式蝕刻的方式進行移除。然後，在第一頂蓋層106移除後所暴露出的絕緣層110及第一導體層104上形成頂蓋材料層114a。上述頂蓋材料層114a的材質例如是氮化矽。形成頂蓋材料層114a的方法例如是化學氣相沉積法。

請參照圖1F及圖2F，移除頂蓋材料層114a的一部分，而於暴露出的絕緣層110之兩側分別形成第二頂蓋層114。移除頂蓋材料層114a的一部分的方法例如是非等向性蝕刻法。

最後，請參照圖1G，以第二頂蓋層114為罩幕，圖案化第一導體層104以及複合層102，而圖案化使用非等向性蝕刻製程，以使第一導體層104形成為控制閘極104a。經上述圖案化的複合層102例如是作為電荷儲存結構102a，第二導體層112例如是作為字元線閘(word line gate)。此外，可更進一步對基板100進行摻雜製程，以形成源極區116以及汲極區118，其116亦可為汲極區而118為源極區。

綜上所述，本發明所提供的非揮發性記憶體的製造方法能夠避免記憶體元件產生短通道效應，且可進一步提升半導體元件的可靠性與穩定性。具體來說，在本發明所提供的製造方法中，透過移除一部分基底而形成深度較深的溝槽，而可獲得具有較長通道長度之元件，從而能夠避免短通道效應的發生；此外，藉由採用鑲嵌式製程(damascene process)以及自對準製程(self-aligned process)等而能進一步簡化以往必須使用光罩的製程步驟，從而能夠更有效率地進行如單一記憶胞二位元(2 bit/cell)SONOS記憶體等元件之製造。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100‧‧‧基底

102a‧‧‧電荷儲存結構

104a‧‧‧控制閘極

110‧‧‧絕緣層

112‧‧‧第二導體層

114‧‧‧第二頂蓋層

116‧‧‧源極區

118‧‧‧汲極區

Claims (10)

1. 一種非揮發性記憶體的製造方法，包括：於一基底上依序形成一複合層、一第一導體層及一第一頂蓋層；對該第一頂蓋層、該第一導體層、該複合層以及該基底進行圖案化，以於該基底中形成多個淺溝槽，該些淺溝槽沿一第一方向延伸；於該些淺溝槽中分別形成一元件隔離結構，該元件隔離結構的表面位於該頂蓋層與該基底之間；對該第一頂蓋層、該第一導體層、該複合層以及該基底進行圖案化，以於該基底中形成多個溝槽，該些溝槽沿一第二方向延伸，其中該第一方向與該第二方向交錯；於該些溝槽中形成一絕緣層及一第二導體層，其中該絕緣層環繞而包覆該第二導體層；移除該第一頂蓋層，並在暴露出的該絕緣層之兩側分別形成一第二頂蓋層；以及以該第二頂蓋層為罩幕，圖案化該第一導體層以及該複合層，以使該第一導體層形成為控制閘極。
2. 如申請專利範圍第1項所述之非揮發性記憶體的製造方法，其中於該些溝槽中形成該絕緣層及該第二導體層的步驟包括：於該些溝槽內壁上形成一第一絕緣材料層；形成填滿該些溝槽的一第二導體材料層； 至少移除該些溝槽中的該第二導體材料層的一部分；以及形成一第二絕緣材料層，以覆蓋該第二導體材料層。
3. 如申請專利範圍第1項所述之非揮發性記憶體的製造方法，其中，於暴露出的該絕緣層之兩側分別形成該第二頂蓋層的步驟包括：在該絕緣層及該第一導體層上形成一頂蓋材料層；以及移除該頂蓋材料層的一部分。
4. 如申請專利範圍第1項所述之非揮發性記憶體的製造方法，更包括：對該基板進行一摻雜製程，以形成源極區以及汲極區。
5. 如申請專利範圍第1項所述之非揮發性記憶體的製造方法，其中形成該元件隔離結構的步驟包括：在各該淺溝槽中形成一絕緣材料層；對該絕緣材料層進行平坦化；以及移除一部分的該絕緣材料層。
6. 如申請專利範圍第1項所述之非揮發性記憶體的製造方法，其中該複合層的材質包括氧化矽/氮化矽/氧化矽。
7. 如申請專利範圍第1項所述之非揮發性記憶體的製造方法，其中該第一導體層及該第二導體層的材質包括摻雜多晶矽。
8. 如申請專利範圍第1項所述之非揮發性記憶體的製造方法，其中，該第一頂蓋層的材質包括氮化矽。
9. 如申請專利範圍第1項所述之非揮發性記憶體的製造方 法，其中，該第二頂蓋層的材質包括氮化矽。
10. 如申請專利範圍第1項所述之非揮發性記憶體的製造方法，其中，該絕緣層的材質包括氧化矽。