TW201624477A - 單端位線記憶體的具有動態參考電壓的差動傳感電路 - Google Patents

Abstract

本發明提供了一種用於單端位線記憶體的具有動態參考電壓的差動傳感電路。典型的差動傳感電路包括：動態參考電壓生成單元和差動傳感放大單元。動態參考電壓生成單元耦接到輸入電壓上，並且用於接收設置信號以生成動態參考電壓。差動傳感放大單元耦接到單端位線記憶體和動態參考電壓生成單元上，並且用於接收至少一來自單端位線記憶體的輸入信號和來自動態參考電壓生成單元的動態參考電壓，從而相應地生成至少一輸出信號。本發明所公開的用動態參考電壓的差動傳感電路能夠提高性能並且降低動態功率，而無需接收直流電流且不需要單端位線記憶體的較大晶片面積，本發明適用於高速和低功率的設計。

Description

單端位線記憶體的具有動態參考電壓的差動傳 感電路

本發明所公開的實施例涉及一種差動傳感電路，更具體地，涉及一種用於單端位線記憶體的具有動態參考電壓的差動傳感電路。

關於單端位線記憶體的現有的單端傳感電路，為了保證操作避免噪音，現有的單端傳感電路要求位線完全放電(依賴於反向器的跳閘電壓，其中傳感邊緣值(sense margin)約為0.5VCC)。由於這個原因，現有的單端傳感電路的讀數通常低於差動傳感電路的讀數。關於單端位線感測器的另一種現有的單端傳感電路，為了獲得高性能的設計，現有單端傳感電路採用大信號傳感特性的多米諾風格的分層位線(即短的局部讀取位線)。然而，現有的單端傳感電路會引起高功耗的問題。

此外，請參考第1圖。第1圖是用於單端位線記憶體的現有的差動傳感電路100。如第1圖所示，傳統差動傳感電路100包括：電壓降頻轉換器102、參考電壓發生器104和差動傳感放大器106。然而，現有的差動傳感電路100要求全域電壓 降頻轉換器102生成差動傳感放大器106的參考電壓，其中全域電壓降頻轉換器102接收直流電流並且需要較大的晶片面積。

根據本發明的典型實施例，提出一種單端位線記憶體的用動態參考電壓的差動傳感電路以解決上述問題。

根據本發明的第一方面，公開了一種典型的單端位線記憶體的具有動態參考電壓的差動傳感電路。典型的差動傳感電路包括：動態參考電壓生成單元和差動傳感放大單元。動態參考電壓生成單元耦接到輸入電壓上，並且用於接收設置信號以生成動態參考電壓。差動傳感放大單元耦接到單端位線記憶體和動態參考電壓生成單元上，並且用於接收至少一個來自單端位線記憶體的輸入信號和來自動態參考電壓生成單元的動態參考電壓，從而相應地生成至少一個輸出信號。

簡而言之，本發明所公開的用動態參考電壓的差動傳感電路能夠提高性能並且降低動態功率，而無需接收直流電流且不需要單端位線記憶體的較大晶片面積，本發明適用於高速和低功率的設計。

通過閱讀下面參考各種附圖進行說明的優選實施例的詳細描述，本發明的所述目標和其他目標對本領域的普通技術人員而言毫無疑問會變得更顯而易見。

100、200‧‧‧差動傳感電路

102‧‧‧電壓降頻轉換器

104‧‧‧參考電壓發生器

106‧‧‧差動傳感放大器

202‧‧‧單端位線記憶體

210‧‧‧動態參考電壓生成單元

220‧‧‧差動傳感放大單元

218、318‧‧‧反向相位延遲單元

212、312‧‧‧第一開關元件

214、314‧‧‧第二開關元件

216、316‧‧‧第三開關元件

第1圖是單端位線記憶體的現有的差動傳感電路。

第2圖是根據本發明優選實施例的單端位線記憶體的具有動態參考電壓的差動傳感電路的簡化方框圖。

第3圖是根據本發明第一典型實施例的動態參考電壓生成單元的簡化圖。

第4圖是根據本發明第二典型實施例的動態參考電壓生成單元的簡化圖。

貫穿說明書和跟隨的權利要求中所使用的某些術語指代特定元件。本領域的技術人員會理解為，製造商可以用不同的名字指代元件。本檔不想要區分名字不同但是功能相同的元件。在以下的描述和實施例中，術語“包含”和“包括”都是開放式使用的，因此應該解讀為“包含，但不限於……”。同樣，術語“耦接”想要表達間接或直接的電氣連接。相應地，如果一個設備被耦接到另一個設備上，連接可以通過直接的電氣連接完成，或者通過其他設備和連接件的間接電氣連接完成。

本發明的核心觀點是用動態參考電壓生成單元生成用於單端位線記憶體的差動傳感電路的動態參考電壓，所述單端位線記憶體例如為唯讀記憶體(ROM)、靜態隨機記憶體(SRAM)、動態隨機記憶體(DRAM)或三態內容定址記憶體(TCAM)，以便提高性能並且降低動態功率無需接收單端位線記憶體的直流電流，而且本發明適用於高速和低功率的設計。提出的星座相位旋轉方案(constellation phase rotation scheme)的進一步的細節如下所述。

請參考第2圖。第2圖是根據本發明典型實施例的單端位線記憶體202的用動態參考電壓Vref的差動傳感電路200的簡化方框圖，其中單端位線記憶體202可以是ROM、SRAM、DRAM或TCAM。如第2圖所示，差動傳感電路200包括：動態參考電壓生成單元210和差動傳感放大單元220。動態參考電壓生成單元210耦接到輸入電壓上，並且用於接收設置信號以生成動態參考電壓Vref。差動傳感放大單元220耦接到單端位線記憶體202和動態參考電壓生成單元210上，並且用於接收至少一來自單端位線記憶體202的輸入信號S1和來自動態參考電壓生成單元210的動態參考電壓Vref，從而相應地生成至少一輸出信號S2。請注意，上述實施例僅出於說明性目的而不意味對本發明的限制。

請參考第3圖。第3圖是根據本發明第一典型實施例的動態參考電壓生成單元210的簡化圖。如第3圖所示，動態參考電壓生成單元210包括：第一開關元件212、第二開關元件214、第三開關元件216和反向相位延遲單元218。第一開關元件212具有控制端，耦接到輸入電壓的第一端、以及耦接到第2圖中的差動傳感放大單元220的第二端，其中輸入電壓可以是工作電壓VDD。在另一個典型實施例中，輸入電壓也可以是預充電電壓PRE。第二開關元件214具有耦接到反向相位延遲單元218的控制端、耦接到第一開關元件212的控制端的第一端、以及耦接到反向相位延遲單元218的第二端。第三開關元件216具有耦接到設置信號S3的控制端、與第一開關元件212的第二端 和差動傳感放大單元220耦接的第一端、以及耦接到反向相位延遲單元218的第二端。反向相位延遲單元218具有與第二開關元件214的第二端和第三開關元件216的第二端耦接的輸入端，以及耦接到第二開關元件214的控制端的輸出端，其中第一開關元件212、第二開關元件214和第三開關元件216是P型金屬氧化物半導體場效應電晶體(PMOSFET)，控制端是PMOSFET的柵極端，第一端是PMOSFET的源極端，第二端是PMOSFET的漏極端。換言之，在本發明的第一典型實施例中，當差動傳感單元200包括動態參考電壓生成單元210時，差動傳感電路200是VDD差動傳感電路，而差動傳感放大單元220是VDD差動傳感放大單元。當動態參考電壓生成單元210接收設置信號S3時，第一開關元件212、第二開關元件214和第三開關元件216生成△V，動態參考電壓生成單元210生成動態參考電壓Vref，其中Vref=VDD-△V。請注意，上述實施例僅出於說明的目的而不意味對本發明的限制。例如，動態參考電壓生成單元210的開關元件的數量可以根據不同的設計需要而改變。

此外，當至少一反向相位延遲單元的反向相位延遲信號固定不變時(即，反向相位延遲單元中的反向器的數量固定不變)，由動態參考電壓生成單元210生成的動態參考電壓Vref可以通過第一開關元件212、第二開關元件214、和第三開關元件216的尺寸比例進行調整。例如，如果第二開關元件214具有較大的尺寸，同時第一開關元件212和第三開關元件216的尺寸沒有變化，動態參考電壓生成單元210生成較低的動態參考電壓Vref(即，△V較高)。另一方面，如果第二開關元件214 具有較小的尺寸，同時第一開關元件212和第三開關元件216的尺寸沒有變化，動態參考電壓生成單元210生成較高的動態參考電壓Vref(即，△V較低)。此外，當第一開關元件212、第二開關元件214和第三開關元件216的尺寸比例固定不變時，由動態參考電壓生成單元210生成的動態參考電壓Vref可以通過反向相位延遲單元進行調整。例如，如果反向相位延遲單元218具有較少的反向器(例如，僅一個反向器)，動態參考電壓生成單元210生成較低的動態參考電壓Vref(即，△V較高)。另一方面，如果反向相位延遲單元218具有更多的反向器(例如，多於三個反向器)，動態參考電壓生成單元210生成較高的動態參考電壓Vref(即，△V較低)。此外，如果差動傳感放大單元220被非對稱的差動傳感放大單元所替代，本發明可以進一步提高單端位線記憶體202的性能。請注意，上述實施例僅出於說明性目的而不意味對本發明的限制。

請參考第4圖。第4圖是根據本發明第二典型實施例的動態參考電壓生成單元210的簡化圖。如第4圖所示，動態參考電壓生成單元210包括：第一開關元件312、第二開關元件314、第三開關元件316和反向相位延遲單元318。第一開關元件312具有控制端、耦接到輸入電壓的第一端，以及耦接到第2圖中的差動傳感放大單元220的第二端，其中輸入電壓可以是接地電壓GND。在另一個典型實施例中，輸入電壓也可以是預充電電壓PRE。第二開關元件314具有耦接到反向相位延遲單元318的控制端、耦接到第一開關元件312的控制端的第一端，以及耦接到反向相位延遲單元318的第二端。第三開關元件316具 有耦接到設置信號S3的控制端、與第一開關元件312的第二端和差動傳感放大單元220耦接的第一端，以及耦接到反向相位延遲單元318的第二端。反向相位延遲單元318具有與第二開關元件314的第二端和第三開關元件316的第二端耦接的輸入端，以及耦接到第二開關元件314的控制端的輸出端，其中第一開關元件312、第二開關元件314和第三開關元件316是N型金屬氧化物半導體場效應電晶體(NMOSFET)，控制端是PMOSFET的柵極端，第一端是NMOSFET的源極端，第二端是NMOSFET的漏極端。換言之，在本發明的第二典型實施例中，當差動傳感單元200包括動態參考電壓生成單元210時，差動傳感電路200是GND差動傳感電路，而差動傳感放大單元220是GND差動傳感放大單元。當動態參考電壓生成單元210接收設置信號S3時，第一開關元件312、第二開關元件314和第三開關元件316生成△V，動態參考電壓生成單元210生成動態參考電壓Vref，其中Vref=△V。請注意，上述實施例僅出於說明性目的而不意味對本發明的限制。例如，動態參考電壓生成單元210的開關元件的數量可以根據不同的設計需求而改變。

此外，當至少一反向相位延遲單元的反向相位延遲信號不變時(即，反向相位延遲單元中反向器的數量固定不變)，由動態參考電壓生成單元210生成的動態參考電壓Vref可以通過第一開關元件312、第二開關元件314和第三開關元件316的尺寸比例進行調整。例如，如果第二開關元件314具有較大的尺寸，同時第一開關元件312和第三開關元件316的尺寸沒有變化，動態參考電壓生成單元210生成較低的動態參考電壓 Vref。另一方面，如果第二開關元件314具有較小的尺寸，同時第一開關元件312和第三開關元件316的尺寸沒有變化時，動態參考電壓生成單元210生成較高的動態參考電壓Vref。此外，當第一開關元件312、第二開關元件314和第三開關元件316的尺寸比例固定不變時，由動態參考電壓生成單元210生成的動態參考電壓Vref可以通過反向相位延遲單元進行調整。例如，如果反向相位延遲單元318具有較少的反向器(例如，僅一個反向器)，動態參考電壓生成單元210生成較低的動態參考電壓Vref。另一方面，如果反向相位延遲單元318具有更多的反向器(例如，多於三個反向器)，動態參考電壓生成單元210生成較高的動態參考電壓Vref。此外，如果差動傳感放大單元220被非對稱的差動傳感放大單元所替代，本發明可以進一步提高單端位線記憶體202的性能。請注意，上述實施例僅出於說明性目的而不意味著對本發明的限制。

簡而言之，本發明公開的用動態參考電壓的差動傳感電路能夠提高性能並且降低動態功率，而無需接收直流電流且不需要單端位線記憶體的較大晶片面積，本發明適用於高速和低功率的設計。

對於本領域的技術人員是顯而易見的，可以對所述設備和方法進行很多變型和改變，同時保留本發明的教導。相應地，以上公開的內容應當解釋為僅受到所附加的權利要求界定範圍的限制。

100、200‧‧‧差動傳感電路

102‧‧‧電壓降頻轉換器

104‧‧‧參考電壓發生器

106‧‧‧差動傳感放大器

202‧‧‧單端位線記憶體

210‧‧‧動態參考電壓生成單元

220‧‧‧差動傳感放大單元

218、318‧‧‧反向相位延遲單元

212、312‧‧‧第一開關元件

214、314‧‧‧第二開關元件

216、316‧‧‧第三開關元件

Claims (14)

1. 一種用於單端位線記憶體的具有動態參考電壓的差動傳感電路，所述差動傳感電路包括：動態參考電壓生成單元，耦接到輸入電壓，用於接收設置信號以生成動態參考電壓；以及差動傳感放大單元，耦接到所述單端位線記憶體和所述動態參考電壓生成單元，用於接收至少一來自所述單端位線記憶體的輸入信號和來自所述動態參考電壓生成單元的所述動態參考電壓，從而相應地生成至少一輸出信號。
2. 如申請專利範圍第1項所述的差動傳感電路，其特徵在於，所述動態參考電壓生成單元包括：第一開關元件，具有控制端、耦接到所述輸入電壓的第一端、和耦接到所述差動傳感放大單元的第二端；以及第二開關元件，具有控制端，耦接到所述第一開關元件的所述控制端的第一端，和第二端；以及第三開關元件，具有耦接到所述設置信號的控制端，耦接到所述第一開關元件的第二端和所述差動傳感放大單元的第一端，和第二端。
3. 如申請專利範圍第2項所述的差動傳感電路，其特徵在於，所述輸入電壓是工作電壓。
4. 如申請專利範圍第3項所述的差動傳感電路，其特徵在 於，所述第一開關元件、所述第二開關元件和所述第三開關元件是P型金屬氧化物半導體場效應電晶體。
5. 如申請專利範圍第2項所述的差動傳感電路，其特徵在於，所述輸入電壓是接地電壓。
6. 如申請專利範圍第5項所述的差動傳感電路，其特徵在於，所述第一開關元件、所述第二開關元件和所述第三開關元件是N型金屬氧化物半導體場效應電晶體。
7. 如申請專利範圍第2項所述的差動傳感電路，其特徵在於，所述動態參考電壓生成單元進一步包括：反向相位延遲單元，用於生成至少一到所述動態參考電壓生成單元的反向相位延遲信號。
8. 如申請專利範圍第7項所述的差動傳感電路，其特徵在於，所述反向相位延遲單元具有與所述第二開關元件的第二端和所述第三開關元件的第二端耦接的輸入端，以及耦接到所述第二開關元件的控制端的輸出端。
9. 如申請專利範圍第7項所述的差動傳感電路，其特徵在於，當所述至少一反向相位延遲單元的所述反向相位延遲信號不變時，由所述動態參考電壓生成單元生成的所述動態參考電壓通過所述第一開關元件、所述第二開關元件和所述第三開關 元件的尺寸比例進行調整。
10. 如申請專利範圍第9項所述的差動傳感電路，其特徵在於，如果所述第二開關元件具有較大的尺寸，同時所述第一開關元件和所述第三開關元件的尺寸沒有變化，則所述動態參考電壓生成單元生成較低的動態參考電壓，而如果所述第二開關元件具有較小的尺寸，同時所述第一開關元件和所述第三開關元件的尺寸沒有變化，則所述動態參考電壓生成單元生成較高的動態參考電壓。
11. 如申請專利範圍第7項所述的差動傳感電路，其特徵在於，當所述第一開關元件、所述第二開關元件和所述第三開關元件的尺寸比例固定不變時，由所述動態參考電壓生成單元生成的動態參考電壓通過所述反向相位延遲單元進行調整。
12. 如申請專利範圍第11項所述的差動傳感電路，其特徵在於，如果所述反向相位延遲單元具有較少的反向器，則所述動態參考電壓生成單元生成較低的動態參考電壓，而如果所述反向相位延遲單元具有更多的反向器，則所述動態參考電壓生成單元生成較高的動態參考電壓。
13. 如申請專利範圍第11項所述的差動傳感電路，其特徵在於，所述差動傳感放大單元是非對稱的差動傳感放大單元。
14. 如申請專利範圍第1項所述的差動傳感電路，其特徵在於，所述單端位線記憶體是唯讀記憶體、靜態隨機記憶體、動態隨機記憶體、或者三態內容定址記憶體。