TW201618465A

TW201618465A - 分頻時鐘校準

Info

Publication number: TW201618465A
Application number: TW104112338A
Authority: TW
Inventors: 蘇雷希巴拉薩普拉瑪尼安; 史堤夫艾肯; 喬治歐司法達米司
Original assignee: 凱為公司
Priority date: 2014-11-14
Filing date: 2015-04-17
Publication date: 2016-05-16
Also published as: US20160142066A1; US9417655B2; TWI642277B

Abstract

本發明的各個實施例涉及分頻時鐘校準。一種生成時鐘信號的方法，包括：在時鐘分配網路的根節點處，接收第一時鐘信號；在時鐘分配網路的多個葉節點中的第一葉節點處，檢測參考事件並基於參考事件的檢測生成同步信號；將同步信號沿同步信號路徑從第一葉節點經由一個或多個被提供時鐘的存儲單元傳送到根節點，從時鐘分配網路內的對應點向每個存儲單元提供時鐘；在根節點處，由同步至在所述根節點處接收到的同步信號的第一時鐘生成第二時鐘，並將第二時鐘分配至時鐘分配網路的葉節點，第二時鐘信號的生成導致在第一葉節點處接收的第二時鐘信號同步至被檢測到的參考事件。

Description

分頻時鐘校準

本發明涉及用於積體電路的時鐘信號生成。

通常積體電路上的時鐘被分配在如下網路上，該網路對時鐘施加顯著時延影響，但是該網路在該網路的遠端節點處實現對分配的時鐘的同步。例如，樹形結構可被用於這種時鐘分配。在一些系統中，時鐘被生成為使得其在網路的葉處與外部參考時鐘同步。

例如，可能期望將時鐘分頻以降低電路裝置的時鐘率(clock rate)，以便降低功率消耗。然而，這種時鐘分頻可能導致時鐘不適當地與外部時鐘參考同步。

在總的方面，本發明提供一種用於生成時鐘信號的方法，其可以提供將時鐘分頻的能力，而同時保持與外部時鐘參考的適當的同步。

在一個方面，通常，一種用於生成時鐘信號的方法包括：在時鐘分配網路的根節點處，接收第一時鐘。在時鐘分配網路的多個葉節點中的第一葉節點處，檢測到參考事件，並基於檢測到該參考事件而生成同步信號。將同步信號沿同步信號路徑從第一葉節點經由一個或多個被鐘控(clocked)的存儲單元傳送到根節點，其中每個存儲單元從在時鐘分配網路內的對應點被鐘控。在根節點處，從同步至在根節點處接收到的同步信號的第一時鐘，生成第二時鐘。在根節點處的第二時鐘在時間上具在對應的邊沿之間的時間偏移地同步至同步信號，該時間偏移有表示穿過時鐘分配網路的傳播時延。將第二時鐘分配至時鐘分配網路的葉節點。第二時鐘信號的生成導致在第一葉節點處接收到的第二時鐘信號同步至檢測到的參考事件。在第一葉節點處的第二時鐘同步至引發參考事件的信號，而沒有任何在對應的邊沿之間的時間上的偏移。

在另一方面，通常，用於生成時鐘信號的電路裝置包括：時鐘分頻器，其具有輸出，該輸出耦合至時鐘分配網路的根節點，該時鐘分配網路具有到多個葉節點的分佈路徑，用於將時鐘信號分配至葉節點；同步信號生成器，其耦合至時鐘分配網路的多個葉節點中的第一葉節點；以及，從第一葉節點至根節點的同步信號路徑，用於將同步信號從第一葉節點傳送到根節點，該同步信號路徑包括一個或多個被鐘控的存儲單元，每個存儲單元具有沿時鐘分配網路的時鐘分配路徑而從根節點耦合至第一葉節點的時鐘輸入。同步信號生成器具有耦合至同步信號路徑的輸入的輸出，並且包括用於生成同步信號的參考事件檢測電路。時鐘分頻器包括用於接收經生成的時鐘的輸入、以及耦合至同步信號路徑的輸入，並且包括經分頻的時鐘的生成器，該經分頻的時鐘的生成器被配置為從接收到的經生成的時鐘生成經分頻的時鐘，接收到的經生成的時鐘同步至經由同步信號路徑接收到的同步信號。

在另一方面，通常，非暫態的電腦可讀介質存儲通過在電腦系統上的可執行程式而被操作的資料結構，程式在資料結構上操作以執行進程的部分，以製造包括由資料結構描述的電路裝置的積體電路，在資料結構中描述的電路裝置包括用於生成上述時鐘信號的電路裝置的中的一些或全部電路裝置。

在另一方面，通常，一種用於生成時鐘信號的方法包括：在時鐘分配網路的根節點處，接收第一時鐘信號；在時鐘分配網路的多個葉節點中的第一葉節點處，檢測參考事件並基於檢測到該參考事件而生成同步信號；將同步信號沿同步信號路徑從第一葉節點經由一個或多個被鐘控的存儲單元而傳送到根節點，每個存儲單元從時鐘分配網路內的對應點被鐘控；在根節點處，由同步至在根節點處接收到的同步信號的第一時鐘生成第二時鐘，並將第二時鐘信號分配至時鐘分配網路的葉節點，第二時鐘信號的生成導致在第一葉節點處接收到的第二時鐘信號同步至被檢測到的參考事件。

本發明的各個方面可以包括下面特徵中的一個或多個特徵。

檢測參考事件，包括：接受參考時鐘信號，並且檢測所述參考時鐘信號的轉換。

由第一時鐘信號生成第二時鐘信號，包括：選擇第一時鐘信號的迴圈的重複模式(patten)，其中重複模式同步至接收到的同步信號，重複模式具有的長度等於，在參考時鐘信號的每個迴圈中的、第一時鐘信號的連續迴圈數的長度。

在第一葉節點處接收到的第二時鐘信號同步至被檢測到的參考事件，對應於：第二時鐘信號具有邊沿，該邊沿與參考時鐘信號的每個上升沿校準、或與參考時鐘信號的每個下降沿校準。

從第一時鐘信號生成第二時鐘信號，包括：選擇第一時鐘信號的迴圈的重複模式，其中重複模式同步至接收到的同步信號，重複模式具有長度N。

生成第二時鐘信號，包括：接受表示分頻因數M的輸入，並根據該分頻因數來確定迴圈重複模式，從而使得第二時鐘信號的時鐘率約為第一時鐘信號的時鐘率以該分頻因數。

第二時鐘信號的時鐘率對應於在迴圈重複模式中上升沿的數量或在迴圈重複模式中下降沿的數量除以迴圈重複模式的持續時間。

生成第二時鐘信號，包括：在接收到同步信號時，將計數器設定為第一值；並在計數值的迴圈序列中，使用第一時鐘信號鐘控計數器，每個迴圈的長度為N。

由第一時鐘信號生成第二時鐘信號，包括：選擇第一時鐘信號的迴圈的重複模式，其中重複模式包括：比第一時鐘信號的所有迴圈更少，並且至少第一時鐘信號的每個迴圈在時間上相對於參考時鐘信號的上升沿被移位傳播時延、或者第一時鐘信號的每個迴圈在時間上相對參考時鐘信號的下降沿被移位傳播時延，該參考時鐘引起了檢測到的參考事件。

在另一方面中，通常，用於生成時鐘信號的電路裝置包括：時鐘分頻器，其具有輸出，該輸出耦合至具有到多個葉節點的路徑的時鐘分配網路的根節點，用於將時鐘信號分配至葉節點；同步信號生成器，其耦合至時鐘分配網路的多個葉節點中的第一葉節點；以及，從第一葉節點至根節點的同步信號路徑，用於將同步信號從第一葉節點傳送到根節點，該同步信號路徑包括一個或多個被鐘控的存儲單元，每個存儲單元具有沿時鐘分配網路的時鐘分配路徑而從根節點耦合至第一葉節點的時鐘輸入；其中同步信號生成器具有耦合至同步信號路徑的輸入的輸出，並包括用於生成同步信號的參考事件檢測電路；並且其中時鐘分頻器包括用於接收經生成的時鐘信號的輸入、以及耦合至同步信號路徑的輸入，並且包括經分頻的時鐘的生成器，該經分頻的時鐘的生成器被配置為從接收到的經生成的時鐘生成經分頻的時鐘，接收到的經生成的時鐘同步至經由同步信號路徑接收到的同步信號。

本發明的各個方面可以包括下面特徵中的一個或多個特徵。

電路裝置進一步包括提供參考時鐘信號的參考時鐘，並且所述參考事件檢測電路檢測所述參考時鐘信號的轉換。

從經生成的時鐘信號生成分頻的時鐘信號，包括：選擇經生成的時鐘信號的迴圈的重複模式，其中重複模式同步至同步信號，重複模式具有的長度等於，在參考時鐘信號的每個迴圈中的、經生成的時鐘信號的連續迴圈的次數的長度。

在第一葉節點處接收到的經分頻的時鐘信號被同步至被檢測到的參考事件，對應於：經分頻的時鐘信號具有邊沿，該邊沿與參考時鐘信號的每個上升沿校準、或與參考時鐘信號的每個下降沿校準。

從經生成的時鐘信號生成經分頻的時鐘信號，包括：選擇經生成的時鐘信號的迴圈的重複模式，其中重複模式同步至接收到的同步信號，重複模式具有長度N。

生成經分頻的時鐘信號，包括：接受表示分頻因數M的輸入，並根據該分頻因數確定迴圈重複模式，從而使得分頻的時鐘信號的時鐘率約為經生成的時鐘信號的時鐘率除以分頻因數M。

分頻的時鐘信號的時鐘率對應於：在迴圈重複模式中上升沿的數量或在迴圈重複模式中下降沿的數量除以迴圈重複模式的持續時間。

生成經分頻的時鐘信號，包括：在接收到同步信號時，將計數器設定為第一值；並且在計數值的迴圈序列中，使用經生成的時鐘信號鐘控計數器，每個迴圈的長度為N。

由經生成的時鐘信號生成經分頻的時鐘信號，包括：選擇經生成的時鐘信號的迴圈的重複模式，其中重複模式包括：比經生成的時鐘信號的所有迴圈更少，並且至少經生成的時鐘信號的每個迴圈在時間上相對於參考時鐘信號的上升沿被移位傳播時延、或者經生成的時鐘信號的每個迴圈在時間上相對參考時鐘信號的下降沿被移位了傳播時延，該參考時鐘信號引起參考事件。

本發明的各個方面可以具有下面優點中的一個或多個優點。

可以實現時鐘的分頻(GCLK)，同時與在GCLK頻率的整約數(integer submultiple)下運行的外部參考時鐘(REF)保持校準。

本發明的其它特徵和優點將通過下面的描述以及申請專利範圍而變得顯而易見。

100‧‧‧時鐘生成系統

105‧‧‧時鐘生成器

110‧‧‧時鐘分頻器

120‧‧‧同步生成器

150‧‧‧時鐘樹

162‧‧‧觸發器

163‧‧‧時鐘分配線路

164‧‧‧時鐘分配線路

520‧‧‧負載/啟用邏輯

530‧‧‧計數器

540‧‧‧選擇邏輯

550‧‧‧AND門

第一圖為時鐘生成系統的框圖。

第二圖為第一圖的系統中的時鐘的定時圖。

第三圖為同步信號路徑的示意圖。

第四圖為第一圖和第三圖的系統中的信號的定時圖。

第五圖為時鐘分頻器的一個實施方式的框圖。

參考第一圖，用於積體電路的時鐘生成系統100生成各種時鐘信號(或簡稱“時鐘”)，該時鐘信號展示出可能對於積體電路的操作有用的(或所需的)同步化特徵。系統100利用的參考時鐘(REF，下面也稱作)，可以是從外部提供給積體電路的。該參考時鐘被時鐘生成器105用於，通過使用N倍的參考時鐘的時鐘率，來生成派生的時鐘(GCLK，下麵也稱作)。時鐘分頻器110將派生的時鐘不加改變地傳送、或在根據因數M的時鐘分頻之後將其傳送，作為時鐘分頻器的輸出。時鐘分頻的方法在下文詳細地描述。將時鐘分頻器110的分頻時鐘輸出(DIV，下面也稱作)傳送至時鐘分配網路(在第一圖中的該圖示中為時鐘樹150)，該時鐘分配網路將分頻時鐘分配至時鐘樹的葉。應該認識到，樹僅為分配網路的一種可能形式，並且也可以使用其它網路結構。通常，從時鐘樹150的根至葉的傳播時間可能多於一個時鐘迴圈，且對於平衡的時鐘樹150，從時鐘樹150的根至葉，傳播時間基本上相等。例如，時鐘生成器105使用鎖相環(PLL)方法並補償穿過時鐘樹的時延。在一些實施方式中，可以通過使用與PLL的輸出連接的時延鎖相環(DLL)來執行時延補償。該時延被調節，從而使得時鐘生成器105引起了在葉處的參考時鐘()的上升沿與當不存在時鐘分頻時在葉處(由上標“(LEAF)”指示)的參考時鐘() 的上升沿校準。即，如果M=1，則因此在時鐘樹150的根處(由上標“(ROOT)”指示，在葉處被分配的時鐘的上升沿與的上升沿校準。儘管在本文中關於特定的葉描述了同步化過程，但應該理解，可以在多個葉中的每一個葉處都以參考時鐘的定時在每個葉處基本相同的程度而實現同步化。

在一些情況下，例如，期望將被分配的時鐘以因數M分頻，以降低被鐘控的電路裝置的功率損耗。如果N是M的倍數，且是由根據以M的分頻(division by M)而生成的，其中該分頻通過傳送每個第M時鐘脈衝而實現；那麼在時鐘樹的葉處，的每個上升沿可能會與的每個上升沿校準，但是也可能，的上升沿從不與的上升沿校準。此外，如果N不是M的倍數，則以M分頻可能導致，的一些上升沿與的上升沿校準，而一些上升沿不與的上升沿校準。時鐘分頻器110實現了一種方法，其確保了對任意M≠1，得到的時鐘具有與參考時鐘的每個迴圈校準的時鐘脈衝，並更為特別地，在該實施例中，具有與參考時鐘的每個上升沿校準的上升沿。

參考第二圖，示出N=9的情況，使得對於的每個週期，存在N=9個時鐘週期。注意到在實踐中N的值可以大得多，例如，N=50，而這裡為了說明選擇N=9。在不存在時鐘分頻的情況下(M=1)，在葉處的時鐘(DIV M=1)僅是在根處生成的時鐘的時延版本。在該圖示中，通過時鐘樹150的時延大約為生成的時鐘的1.2個時鐘週期T ₁。如由第二圖中的虛線所圖示的，參考時鐘的每個上升沿(出現在時鐘樹150的同步化的葉處會出現上升沿的時刻)與(DIV M=1)的時鐘脈衝的上升沿校準。

對於M≠1的情況，可以通過以M=4分頻的說明例來理解時鐘分頻器110的操作。如下面更詳細地描述的，系統100被配置為啟用時鐘分頻器110以生成週期性輸出信號，該週期性輸出信號的大多數上升沿出現在經分頻的頻率處，並保留了上升沿與參考時鐘同步的額外脈衝，這沒有犧牲所期望的在較低的經分頻頻率下節省的操作功率。在這種情況下，(DIV M=4)具有與的每個上升沿校準的時鐘脈衝(這些脈衝由虛線圓圈指示)，和由不多於M-1=3個被抑制的脈衝分開的其它脈衝。在該示例中，在未分頻時鐘(GCLK)的迴圈被編號為0、1、2、...、7、8、0、1、2從而使得在葉(DIV M=1)處的未分頻但時延的時鐘的迴圈0與參考時鐘的上升沿校準的情況下，選擇(即，保留)的時鐘脈衝0、4、8、0、4、...，並抑制其它脈衝，以在根處形成。時鐘分頻器110將時鐘生成為，不僅具有這種模式，而且使得保證在葉處對應的模式(DIV M=4)與在葉處的參考時鐘校準。例如，保留了脈衝2、6、1、2、...的未能校準的(misaligned)序列將是不合適的。

時鐘分頻器110沒有簡單地將在根部的用於恰當地將分頻時鐘模式校準。而是，耦合至至少一個葉的同步生成器120檢測在該葉處的的上升沿，並在葉處在檢測到的時間處生成同步信號。該同步信號沿同步信號路徑傳播至時鐘樹根處的時鐘分頻器110。用於將同步信號從樹的葉傳播到樹的根的同步信號路徑，可以包括一系列的被鐘控的存儲單元(例如，觸發器)，以使得同步信號的傳播經過固定數量的時鐘迴圈而被分配在時鐘樹上。通常，時鐘分頻器110利用該固定數量的迴圈的知識、以及因數M和N，來選擇生成的時鐘的脈衝，以形成，以使得在傳播之後，如所期望地與參考時鐘校準。備選地，在一些實施方式中，如果從時鐘分配網路的根經過路徑至葉的傳播時延小於生成的時鐘的完整週期T ₁，則可能可以提供沒有任何被鐘控的存儲單元的同步信號路徑。

參考回第一圖，在用於輸出同步信號SYNC ^(ROOT)的時鐘樹150的葉處的同步信號SYNC ^(LEAF)的同步信號路徑，經過多個觸發器162，並且從而將這些觸發器連結在時鐘分配線路164上。在第一圖中，在從葉至根的路徑上，存在K=4個觸發器162。在該示例中，這些觸發器在沿分配線路164的相應點(A、B、C、D)處的時鐘信號的負邊沿上，被鐘控。注意到，觸發器沿時鐘樹150的從根至葉的時鐘路徑被佈置(或者，在分佈網路中的具有從根部節點的相等時延的點處)，並因此由於時鐘信號的傳播時延的影響而被相繼鐘控。當然，只要將整個系統100一致地設計為在適當的位置處使用適當的時鐘，則可以使用如下各種實施方式：其中諸如觸發器162之類的各種數位電路在正邊沿而不是負邊沿上、或者在負邊沿而不是正邊沿上，被鐘控。

參考第三圖，以示意性方式圖示出K=4個觸發器164，且時鐘分配線路164將觸發器162分開。在該示例中，沿線路164的每個線路的傳播時延約為的週期的40%，使得從時鐘分配網路的葉至根的總時延為大約的週期的1.2倍。下面將討論，對於的週期和沿觸發器162之間的線路164的傳播時間之間的關係的更為準確的約束。

參考第四圖，圖示出從未經分頻的時鐘(M=1)到經分頻的時鐘(M=4)的轉換。在為未經分頻階段期間，生成，使得在傳播穿過時鐘分佈網路之後，與校準，如由最左側的虛垂直線所指示。當時鐘分頻器110接收到輸入，以做出轉換至M=4的時鐘分頻時，其繼續使的每個時鐘脈衝通過，作為經分頻的時鐘，直到其接收到從葉處的同步信號。時鐘分頻器110將其接收到的隨後的同步信號忽略，直到分頻因數M被再次改變。備選地，可能存在明確的信號，該信號甚至在分頻因數M沒有改變的情況下，啟用或禁用分頻。當分頻被禁用時，會再次提供未經分頻的時鐘。

在葉處，同步生成器120在其檢測到參考時鐘的上升沿之後，在接收到的時鐘的第一個時鐘脈衝處，生成同步信號SYNC ^(LEAF)。該同步信號被傳遞通過在第三圖和第一圖中圖示的系列的觸發器162。繼續參考第四圖，隨著觸發器162在時鐘分配網路中的時鐘信號的下降沿上被鐘控，同步信號傳播回根處。注意到，在根處，同步信號SYNC ^(ROOT)被確定為在的時鐘脈衝之後K=4個時鐘迴圈，該在傳播至葉處之後與校準。因此，在同步信號抵達根處之後，在的下一個時鐘脈衝之前，剩餘有N-K=9-4=5個迴圈，該會傳播通過用於與同步的時鐘分配網路。通常，時鐘分頻器110使用同步信號的到達時鐘樹的根處，以用計數n來初始化迴圈計數器(即，按長度為N的迴圈來計數)。圖4中圖示出計數序列。在該實施例中，在n=K處，將計數器初始化，並且然後在的負邊沿上使計數器加一，K、K+1、...、N-1、0、1、...。在n=0處生成的的時鐘脈衝，傳播至需要與的上升沿同步的樹的葉。因此，時鐘分頻器110對計數器值n進行解碼，以在n=0處、以及在時間間隔n=M、2M、...等(n<N)處，選擇生成的時鐘的脈衝。對於N=9且M=4的情況，時鐘分頻器110選擇在n=0、4和8處的時鐘脈衝。根據時鐘分頻器110通過再次傳遞了的所有脈衝，而執行返回至未經分頻的時鐘(M=1)，直到它又一次接收到將時鐘分頻的信號。

參考第五圖，示出時鐘分頻器110的許多備選實施方式中的一個實施方式。負載/啟用邏輯響應于來自葉的SYNC ^(LEAF)信號，以確定對N取模的負載輸入，由此計數器530將計數器初始化為K，如上面所討論的，並在接收到同步信號之後啟用計數器。選擇邏輯540使用計數器530的計數輸出，以生成選擇信號，該選擇信號被傳送至AND門550。AND門選擇時鐘的脈衝，以生成經分頻的時鐘。注意到，在維持相同的功能的同時，時鐘分頻器的備選實施方式不一定使用計數器。例如，替代計數器，可以使用移位暫存器、多重寄存器(例如，一個寄存器具有長度N的迴圈，且一個寄存器具有長度M的迴圈)、或觸發器佈置，以生成傳遞的所選脈衝的選擇信號。

注意到，上述方法並不依賴於的特定週期。例如，如果將的週期加倍，則經過第一圖的示例時鐘樹150的時延將會是0.6個週期，而不是1.2個週期。然而，同步信號的傳播會仍然消耗K=4個週期以從葉傳播至根。因此，維持了正確的操作。的時鐘週期可能受定時約束的影響而減小，該定時約束可通過參考第三圖來理解。例如，考慮的下降沿在0時刻，通過點“A”。在點“B”處的觸發器將在從點“A”沿路徑164至點“B”的傳播時延處，被鐘控。然後，存在觸發器162的時鐘至Q的時延，和從觸發器162的輸出(Q)至下一個觸發器162的輸入(D)的傳播時延。對於觸發器，輸入的建立至少需要花費最短建立時間。上述必須在時鐘的下一個下降沿處於“A”點之前全部發生，時鐘的下一個下降在時間T ₂處於“A”點，的週期。通常，存在下列約束。

建立約束：

T ₂>(在觸發器之間的沿路徑164的時鐘傳播時間

+觸發器162的時鐘至Q時延

+在觸發器之間的信號傳播時間

+用於觸發器162的D輸入的建立時間)

保持約束(通常獨立於時鐘頻率)：

(在觸發器之間的沿路徑164的時鐘傳播時間

+觸發器162的時鐘至Q時延

+在觸發器之間的信號傳播時間)

>用於觸發器162的D輸入的保持時間通常，N將大於K。然而，這不是必須的，作為替代例，如上面所描述的，如果在K處將計數器n初始化，則其可在K對N的取模(K mod N)處被初始化以便實現所要求的校準。同樣，該方法不依賴於經過時鐘分配網路的特定時延，保持穩定。即使例如由於環境(例如，溫度)改變的作用而使得時鐘時延改變，只要維持了對週期T ₂的約束，則該方法繼續正確地作用。

儘管在生成與參考時鐘校準的經分頻的時鐘的背景下進行討論，但應該理解，可以將本方法應用到多種情況，其中時鐘必須被生成為，在時延路徑上傳播之後在時延路徑的末端同步至檢測到的參考事件。參考時鐘的上升沿或下降沿僅為將時鐘同步所根據的參考事件的一個示例。此外，時鐘分頻也僅為可使用上述方法將其與參考事件同步的時鐘類型的一個示例。

在一些實施方式中，電腦可訪問存儲介質包括代表系統100的基本資料(database)。通常來講，電腦可訪問存儲介質可以包括可由電腦在使用期間訪問的任意非暫態存儲介質，用於向電腦提供指令和/或資料。例如，電腦可訪問存儲介質可以包括諸如磁片或光碟以及半導體記憶體之類的存儲介質。通常，代表系統的基本資料可以是基本資料或其它資料結構，其由程式讀取並直接地或間接地用於製造組成系統的硬體。例如，基本資料可以是諸如Verilog或VHDL之類的高級設計語言(HDL)中的硬體功能的行為級描述或寄存器傳輸級(RTL)描述。可通過綜合工具讀取該描述，綜合工具可將描述綜合，以從綜合庫(library)生成包括門列表的網表。該網表包括門的集合，其同樣表示包括系統100的硬體的功能。然後可將網表放置或佈線以生成描述待應用到光罩的幾何形狀的資料集合。然後，可將該光罩用於各種半導體製造步驟中，以生產與系統100相對應的半導體電路。在其它示例中，該基本資料自身可以是該網表(具有或不具有綜合庫)或該資料集合。

其它實施例落入下面的申請專利範圍的範圍內。