TW201608751A - 相變記憶體裝置中的材料及組件 - Google Patents

相變記憶體裝置中的材料及組件 Download PDF

Info

Publication number
TW201608751A
TW201608751A TW104122577A TW104122577A TW201608751A TW 201608751 A TW201608751 A TW 201608751A TW 104122577 A TW104122577 A TW 104122577A TW 104122577 A TW104122577 A TW 104122577A TW 201608751 A TW201608751 A TW 201608751A
Authority
TW
Taiwan
Prior art keywords
electrode
tungsten
carbon
nitrogen
phase change
Prior art date
Application number
TW104122577A
Other languages
English (en)
Other versions
TWI633689B (zh
Inventor
盧卡 福瑪加里
卡拉M 拉薩里
維爾塔 索奇尼
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201608751A publication Critical patent/TW201608751A/zh
Application granted granted Critical
Publication of TWI633689B publication Critical patent/TWI633689B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/861Thermal details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/884Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

揭示及描述數種相變記憶體單元、結構及裝置,其具有一相變材料及用該相變材料形成一歐姆接觸的一電極,該電極包含碳及鎢且摻雜氮。該電極與該相變材料有低接觸電阻以及有由室溫至程式化操作所需之溫度的高度熱穩定性。

Description

相變記憶體裝置中的材料及組件
本發明係有關於相變記憶體裝置中的材料及組件。
相變記憶體為一種非揮發性隨機存取記憶體,其係利用作為資訊儲存媒介之材料物理狀態的可偵測變化。例如,可誘發然後偵測材料由非晶態至結晶態(反之亦然)的相變以便儲存然後擷取資訊。作為簡化例子,可用使材料凝固成非晶態的方式加熱及冷卻硫屬化物材料(chalcogenide material),或用使材料凝固成結晶態的方式加熱及冷卻。其他特定的加熱及冷卻協定可用來使硫屬化物材料在完全非晶態與完全結晶態的光譜之間以不同的特定結晶程度凝固。
一旦凝固後,該相變材料為非揮發性。因此,不論被凝固成結晶態、半結晶態、非晶態、還是半非晶態,相變材料狀態都會被保留直到被重新程式化。這是因為一旦凝固後,材料的狀態不取決於電功率。
本發明之一實施例,係特地提出一種相變記憶體 結構,其包含:一記憶體單元的一相變材料;以及用該相變材料形成一歐姆接觸的一電極,該電極包含鎢及碳且摻雜氮。
502‧‧‧字元線
504‧‧‧電極材料
506‧‧‧選擇裝置材料
508‧‧‧相變材料
600‧‧‧相變記憶體陣列
610A-610I‧‧‧位址記憶體單元
612A-612I‧‧‧相變記憶體元件
640A-640C‧‧‧橫列線路
650A-650C‧‧‧直行線路
圖1的曲線圖圖示本發明之一具體實施例的資料;圖2的曲線圖圖示本發明之一具體實施例的資料;圖3的曲線圖圖示本發明之一具體實施例的資料;圖4的曲線圖圖示本發明之一具體實施例的資料;圖5A的示意圖圖示本發明之一具體實施例的相變記憶體單元;以及圖5B的示意圖圖示本發明之一具體實施例的相變記憶體單元。
圖6的示意圖根據本發明之一具體實施例圖示包含相變記憶體單元之相變記憶體陣列或系統的具體實施例。
儘管為了圖解說明,以下詳細說明包含許多具體內容,然而本技藝一般技術人員明白以下細節可做出許多改變及變體且被視為內含於本文。
因此,以下所提出的具體實施例不會使提出的任 何請求項損失任何一般性以及不具限制性。也應瞭解,用於本文的術語目的只在於描述特定具體實施例,而非旨在限制。除非另有定義,用於本文的所有技術及科學用語的意思與本揭示內容所屬技藝之一般技術人員所了解的相同。
如同使用於本專利說明書及隨附請求項的,單數 形式「一」、「一個」及「該」包括多個指示對象,除非上下文另有明確規定。因此,例如,「一層」的引文包含多個此類層件。
在本揭示內容,「包含」、「包括」、「含有」及「具 有」及其類似者在美國專利法有歸屬於它們的意思且可意指「包括」及其類似者,且一般被解釋為開放性用語。用語「由...組成」為封閉式用語,而且只包括結合此類用語以及根據美國專利法特別列出的組件、結構、步驟或其類似者。按美國專利法,「實質由...組成」具有大體歸屬於它們的意思。特別是,除了允許包含額外的物品、材料、組件、步驟或元件以外,此類用語大體為不會實質影響與其結合之物品(或數個)之基本新穎特性或功能的封閉式用語。例如,在「實質由...組成」語言下,若有的話,組成物中允許微量元素,但是不會影響組成物本質或特性,即使未明示在此類術語之後的物品列表中。當使用開放式用語時,例如「包含」或「包括」,應瞭解,若明確陳述,「實質由...組成」語言以及「由...組成」語言也應獲得直接支持,反之亦然。
若有的話,在說明及請求項中的用語「第一」、「第 二」、「第三」、「第四」及其類似者用來區分類似的元件且不一定用來描述特別的順序或時序。應瞭解,如此使用的該等用語在適當的情況下可互換,使得描述於本文的具體實施例,例如,能夠順序操作,除了圖示或以其他方式描述於本文的以外。同樣,如果方法在本文中描述成為含有一系列的步驟,則該等步驟呈現於本文的次序不一定是可進行該等步驟的唯一次序,以及有可能省略該等步驟中之一些及/或該方法有可能添加未描述於本文的一些其他步驟。
若有的話,說明及請求項中的用語「左」、「右」、 「前」、「後」、「頂部」、「底部」、「上面」、「下面」及其類似者都是為了描述且不一定是用來描述永久性的相對位置。應瞭解,以此方式所使用的術語在適當的情況下可互換,藉此描述於本文的具體實施例,例如,能以其他方位操作,而不是以本文所圖示或以其他方式描述於本文的方位操作。如本文所使用的,用語「耦合」定義為以電或非電方式直接或間接連接。若對該片語的語境合適的話,在此被描述成彼此「鄰接」的物件可相互實體接觸、彼此緊鄰或彼此在相同的一般區域或地區。本文出現片語「在一具體實施例中」或「在一方面」不一定都指同一個具體實施例或方面。
如本文所使用的,「選擇裝置材料」可意指可接 受使用於相變記憶體結構或裝置中的許多材料,且可取決 於彼等的必要功能或所欲性質。在一實施例中,選擇裝置材料可為相變材料。此類材料可與用來記錄及儲存資訊之單元的相變材料相同、類似或不同。在另一方面,此類材料可為導體、半導體或介電材料。可按需要選擇此類材料以完成它在裝置中之位置的預期功能。
如本文所使用的,「增強」、「改良」、「效能增強」、 「升級」及其類似者,在與裝置或製程的說明一起使用時,係指該裝置或製程的特性可提供比先前習知裝置或製程更好的可測量形式或功能。這適用於裝置或製程之個別組件的形式及功能兩者,以及此類裝置或製程的整體。
如本文所使用的,用語「實質地」係指動作、特 性、性質、狀態、結構、物品或結果之完全或幾乎完全範圍或程度。例如,被「實質地」封圍之一物件將意指該物件完全被封圍或者是幾乎完全被封圍。與絕對完全性的精確容許偏差程度在某些情形中可取決於特定語境。不過,一般而言,接近完全所得到之結果將如同絕對且徹底完全所得到的總體結果。當以否定內涵使用以指完全或接近完全缺少動作、特性、性質、狀態、結構、物品或結果時,同樣可應用「實質上」。例如,「實質上沒有」顆粒的組成物可完全沒有顆粒,或接近完全沒有顆粒,使得效果與完全沒有顆粒的相同。換言之,「實質上沒有」成分或元素的組成物實際上仍可包含該物品,只要它沒有可測量的效果。
如本文所使用的,「約」係藉由以給定值可比端 點「高一點」或「低一點」為條件來提供有彈性的數值範 圍端點。不過,應瞭解,即使本專利說明書結合特定數值範圍使用用語「約」,仍對於除「約」術語之外的提及確切數值也提供支持。
如本文所使用的,為求方便,多個物品、結構元 件、組成元件及/或材料可在一共用表單中呈現。不過,此等表單須解譯為彷彿表單中的各個成員係個別地識別為一個分開的獨特成員。因此,若無相反指示,則此一表單中並無個別成員可單獨基於其出現在一個共通群組而被解譯為在同一表單上任何其它成員的實際存在等效物。
濃度、數量及其他數值資料在此得以範圍格式陳 述或表示。應瞭解,該範圍格式係僅為方便及簡潔而使用,因此應彈性解釋為不僅包含已明確列舉作為範圍界限的數值,也包含所有涵括於該範圍內的所有個別數值或次範圍,猶如每個數值及次範圍已明確列舉。作為圖解說明,「約1至約5」的數值範圍應被解釋為不僅包含所約1至約5的明確列舉數值,也包含在指示範圍內的個別數值及次範圍。因此,包含在此數值範圍的有例如2、3及4的個別數值及例如自1至3、自2至4及自3至5等的次範圍,以及1、2、3、4及5等個數。
如本文所使用的,應用於碳、鎢及氮在電極中之 含量的數值,包括彼此的相對數值,例如比率,可視為以原子,百分比測量(亦即,原子百分比)。
相同的原則適用於只列舉一個數值的範圍,例如 最小值或最大值。此外,不管所描述之範圍或特性的幅度, 此一解釋應適用。
貫穿本專利說明書引用「一實施例」意指結合該 實施例所描述的特定特徵、結構或特性包含於至少一具體實施例中。因此,出現於本專利說明書中之各處的片語「在一實施例中」不一定指同一個具體實施例。
示範具體實施例
下文提供技術具體實施例的初始概覽,然後描述特定技術具體實施例的細節。此初始摘要旨在協助讀者更快地了解技術而非旨在鑑定關鍵或必要的技術特徵,也非旨在限制所主張之專利標的的範圍。
相變記憶體單元或結構通常包含許多組件以便操作。例如,在誘發狀態下改變及保持相位的材料,提供相變材料之電氣存取的電極,以及在相變材料之間絕緣的介電層全部為典型的相變記憶體組件。與相變材料(例如,硫屬化物材料)接觸的電極在所有、或實質所有所欲操作溫度範圍內有某些性質可能有益。此類溫度範疇,例如,可在約室溫至相變材料約有約600℃的熔點之間。同樣地,電極材料的選擇可能大幅影響此記憶體單元或結構的效能,從而併入該記憶體單元之記憶體裝置的效能。該電極材料的示範性質可包含:1)保持或以其他方式維持非晶態以控制電極材料的粗糙度;2)在所欲範圍內維持穩定的導電係數;3)與相變材料形成低電阻歐姆接觸;以及4)有低導熱性以防止或限制在程式化操作期間的熱耗散(亦即,改變相變材料的相位)。其他合意性質可包含與相變材料有良 好的機械黏著性,對於相變材料有化學穩定性及惰性以避免與其化學反應,以及防止或限制元素擴散通過電極以防止或限制單元材料的非所欲污染。
當前相變記憶體單元通常使用具有已用物理氣 相沉積(PVD)技術沉積之非晶碳的電極。儘管非晶碳電極有許多合意性質,然而缺乏某些性質,因此在至少一些情形下,對於相變記憶體單元的效能可能有不利影響。作為一實施例,非晶碳的電阻率在熱穩定態下可能太低,而且無法調整。在另一實施例中,非晶碳在沉積後不處於熱穩定相。當經受比得上程式化操作所施加的熱應力時,可觀察到體電阻率(bulk resistivity)由非晶碳之不穩定性造成的漂移。作為又一實施例,非晶碳/相變記憶體接觸介面的歐姆性不足,從而有高接觸電阻率。同樣地,接觸電阻率在單元程式化循環期間可能有與體電阻率漂移類似的漂移。
藉由添加一或更多材料於碳(C)電極中可克服上 述限制及缺點。例如,碳材料加鎢(W)可有利地影響電極的熱穩定性,從而減少電阻率漂移。另外,加入鎢可減少電極與相變材料之間的接觸電阻。加氮(N)至碳鎢組成物也可微調電極的電阻率。同樣地,包含碳鎢氮的電極材料可提供比非晶碳電極優異的效能及操作。
例如,圖1圖示兩種碳鎢氮材料與只有碳的材料 的電阻率比較,其測量是從約室溫到約600℃,然後回到室溫。電極材料在製造期間經受約400℃的熱預算,這取決於涉及的材料和製程。在程式化操作期間,併入該電極 材料的記憶體結構或單元在溫度達約600℃下經受快速熱應力,這取決於所使用的相變材料。同樣地,該電極材料由400℃至約600℃的行為可視為電阻率在記憶體單元之運行壽命期間的漂移。由圖1可見,在約600℃,碳鎢氮材料在經受熱應力之前及之後的電阻率有比碳材料更小的變化。關於備註於圖1之圖例的材料,C為碳材料,1090為混合約10%鎢及90%碳的材料,以及2080為混合約20%鎢及80%碳的材料。
碳鎢氮電極材料可用能夠形成此類材料的任何 技術製成,以及任何此類技術被視為在本發明範疇內。在一實施例中,碳鎢氮電極材料可用PVD沉積製成,例如在氮存在下使用碳及鎢PVD靶的共濺鍍。在濺鍍製程期間,分子氮可併入PVD室以允許併入碳鎢材料。因此,可得到各種幾乎任何化學計量的碳、鎢及氮,特別是在電極材料穩定性範圍內。
作為各種PVD細節的一般描述,一設計可利用 維持在真空下的PVD室。在有些情形下,該PVD室可包含兩個主要部件,用來固定基板的基座,以及由待濺鍍於基板上之材料製成的來源或靶。該靶可由單一元素或元素的合金或混合物製成。因此,在濺鍍碳鎢電極材料時,所使用的靶可包含碳靶,例如石墨,鎢靶,及/或碳鎢靶。電功率產生器通常連接於靶(陰極,負極性)與接地之間。
關於典型PVD製程的操作,該室填滿氣體,例 如氬,它常保持在低壓(例如,0.1-100毫托)。在激活功率 產生器時,室內有些氬原子會被離子化(氬-->氬+/e-)以及形成電漿。氬+離子(正離子)被帶有負電的該靶吸引,因而移向及衝擊靶表面。如果轉移能量夠高,則被離子化的氬+將靶材打碎成原子/團簇而且使它們濺鍍於基板表面上。取決於待濺鍍材料的性質,電源可為直流(直接/連續電流),脈衝直流(例如,有周期性極性倒轉的直流電流),或RF(射頻)。直流電源施加恆定的功率給該靶,而且常用濺鍍金屬及導電良好的合金於基板上。脈衝直流電源常使用於沒有優良電性導體(例如,碳、硫屬化物合金)的元素/化合物。 由產生器施加之電壓的極性倒轉可用來清理有殘留電荷的靶表面。RF源應用有典型RF頻率(例如,13.56MHz)的正弦電壓。該正弦波動也用來清理有殘留電荷的靶表面。RF電源常用來濺鍍絕緣材料於基板(例如,氧化物)上。
在PVD設置中可用來製作碳鎢氮電極材料的一 非限定實施例中,該室可包含4個靶及4個產生器而不是單靶及單一產生器。不過,應注意,能夠產生碳鎢氮材料的任意多個靶及產生器被視為在本發明範疇內。此示範設置的優點之一是不同的材料可使用於不同的靶,以及藉由選擇各個產生器的適當功率,有可能「混合」來自不同靶有不同百分比的材料,從而得到所欲合金作為基板上的最終薄膜。例如,藉由單一碳鎢靶的濺鍍或藉由同時工作的碳靶及鎢靶的濺鍍可產生碳鎢層,假定連結產生器有適當的個別功率。此製程被稱為「共濺鍍」。因此,藉由改變碳專屬產生器與鎢專屬產生器的功率比,有可能得到碳鎢在 共濺鍍材料中的任何比率。因此,相較於單靶室,可沉積範圍廣大的化合物及化合物組成物,而不是特定元素/合金。不過,在有些情形下,可能有比單靶室低的通量(亦即,加工速率)。因此,用於製作本材料的PVD濺鍍製程可按照給定製程的所欲加工及結果來利用單靶濺鍍設計或多靶共濺鍍設計。
如上述,N2和氬在濺鍍製程期間可流動通過該 室以促進氮併入碳鎢材料,從而產生碳鎢氮。該製程常被稱為「反應式濺鍍」,以及氮的添加量可取決於正在形成的材料組成物以及取決於氮在室內流動的數量。因此,在碳鎢材料濺鍍於基板上時,氮被離子化以及氮併入成形材料。
關於電極材料的一般組成物構造,碳、鎢及氮在 材料中的相對數量可隨著電極的設計以及電極的所欲物理、熱及電氣性質及/或相變記憶體裝置而有所不同。關於碳與鎢,例如,在一方面,鎢/碳比可等於約50:50至約1:99。在另一方面,鎢/碳比可等於約50:50至約4:96。在又一方面,鎢/碳比可等於約30:70至約5:95。在更一方面,該電極可具有約20:80至約10:90的鎢/碳比。
儘管本文列出特定的比率範圍,然而應瞭解,一 些本發明具體實施例幾乎可使用在述及範圍內的任何特定鎢/碳比。例如,其他特定鎢/碳比可包含但不限於:約5:95,約10:90,約15:85,約20:80,約25:75,約30:70及其類似者。應注意,在列舉於本文之範圍及特定實施例兩者內的鎢/碳比在某些方面可理解為材料在電極中主 要因含有氮而有之實際比率的近似值。應注意,本技藝一般技術人員在了解本揭示內容後可輕易明白鎢/碳在含有氮下的比率,因為它們屬於上述實施例。
就氮引進或摻入電極材料而言,應注意,氮在碳 鎢材料中在製作電極材料時有用的任何數量被視為在本發明範疇內。另外,對於不同的鎢/碳比,氮含量可能不同以便實現所欲結果或效能特性。由於改變材料的氮含量可用來控制或「微調」所得電極材料的電阻率,所得氮含量可隨著材料的所欲電阻率而不盡相同。為了簡化電極材料之氮含量的測試及檢定,提供描述於本文的範圍作為電阻率範圍。因此,在給定範圍內可產生電阻率測量值的任何氮數量或含量被視為是由該範圍揭示的,因而是在本發明範疇內。作為一實施例,有給定鎢/碳比的電極材料可摻雜氮(亦即,一定數量的氮)以具有約0.1mOhm*cm至約5Ohm*cm的電阻率。在另一實施例中,有給定鎢/碳比的電極材料可摻雜氮以具有約0.5mOhm*cm至約25mOhm*cm的電阻率。
另外,材料的電阻率與材料的鎢/碳比以及氮在 濺鍍期間引進的數量可呈現若干相依性。如圖2所示,例如,有不同鎢/碳比的材料由於氮流量在濺鍍期間改變而呈現不同的電阻率。圖2之圖例中的名稱為受測材料的鎢/碳比。例如,WC-1684有16:84的鎢/碳比。因此可設計及製造由碳、鎢及氮組成的給定組成物以產生有特定所欲性質的材料。作為一非限定實施例,電極可具有約4:96的 鎢/碳比且經氮摻雜成有約4.0mOhm*cm至約30.0mOhm*cm的電阻率。在另一實施例中,電極可具有約4:96的鎢/碳比且經氮摻雜成有約4.0mOhm*cm至約15.0mOhm*cm的電阻率。作為特定電極材料的其他實施例,圖3圖示在溫度由約室溫變到約600℃以及回到約室溫時有不同氮摻雜之4種4:96材料的電阻率(如表明於附圖說明的氮流率所示)。圖4圖示在溫度由約室溫變到約600℃以及回到約室溫時有不同鎢/碳比但是氮摻雜相同的4種碳鎢氮材料之電阻率。
如上述,在此揭示相變記憶體裝置、結構、單元、 電極及其類似者。在一方面,相變記憶體結構可包含一相變材料以及用該相變材料形成一歐姆接觸的一電極。如上述,該電極可包含碳、鎢及氮。在一實施例中,該歐姆接觸在約20℃至約600℃的溫度範圍內可具有機械及熱穩定性。
此外,有如上述之碳鎢氮材料的電極在一些具體 實施例中可形成防止相變材料之污染的擴散阻障層,從而增加記憶體裝置的延長效能。另外,對於4:96材料以及在源於程式化操作之熱應力期間的8sccm氮摻雜,該電極的體電阻率可具有小於約10mOhm*cm的漂移。
該相變材料可包含具有可偵測相變的任何有用 材料。此類材料的實施例包括各種硫屬化物合金中之任一者,包括但不限於:Ge-Te,In-Se,Sb-Te,Ge-Sb,Ga-Sb,In-Sb,As-Te,Al-Te,Ge-Sb-Te,Te-Ge-As,In-Sb-Te, In-Se-Te,Te-Sn-Se,Ge-Se-Ga,Bi-Se-Sb,Ga-Se-Te,Sn-Sb-Te,In-Sb-Ge,Te-Ge-Sb-S,Te-Ge-Sn-O,Te-Ge-Sn-Au,Pd-Te-Ge-Sn,In-Se-Ti-Co,Ge-Sb-Te-Pd,Ge-Sb-Te-Co,Sb-Te-Bi-Se,Ag-In-Sb-Te,Ge-Sb-Se-Te,Ge-Sn-Sb-Te,Ge-Te-Sn-Ni,Ge-Te-Sn-Pd,以及Ge-Te-Sn-Pt等等。如本文所使用的,帶連字符的化學組成物符號係表明包含於混合物或化合物(例如,硫屬化物合金)中的元素,且旨在表示涉及所指示元素的所有化學計量,例如,有不同化學計量以形成梯度的GeXSbYTeZ,例如Ge2Sb2Te5、Ge2Sb2Te7、Ge1Sb2Te4、Ge1Sb4Te7等等。
在另一方面,提供一種相變記憶體結構或單元, 其係包含:一堆疊結構,其具有一第一電極,一第二電極,以及配置於該第一電極與該第二電極之間的一相變材料。 另外,該第一或該第二電極中之至少一者可用該相變材料形成一歐姆接觸,以及該第一或該第二電極中之該至少一者為一碳鎢氮電極。該記憶體單元更可包含一第三電極以及配置於該第三電極與該第二電極之間的一選擇裝置材料。在又一實施例中,該第一及該第二電極兩者均用該相變材料形成歐姆接觸,以及該第一及該第二電極由一碳鎢氮材料製成。在又一實施例中,該第一、該第二及該第三電極用該相變材料形成歐姆接觸,以及該第一、該第二及該第三電極全由一碳鎢氮材料製成。
圖5A圖示一示範相變記憶體單元或結構組態。 該記憶體單元可包含字元線502或其他結構,藉此該記憶 體單元併入記憶體裝置。另外,該記憶體單元包含選擇裝置材料506與相變材料508,在此字元線502、選擇裝置材料506及相變材料508各自被電極材料504隔開。在一替代配置中,如圖5B所示,選擇裝置材料506與相變材料508的順序可相反。圖示於圖5A及圖5B的堆疊配置以此方式可減少程式化循環期間的總堆疊電阻以及電阻率漂移。
在另一實施例中,提供使用於相變記憶體結構的 電極。此一電極可包含能夠用相變材料形成歐姆接觸的電極材料,在此該電極材料係由碳鎢氮材料製成。
在又一實施例中,提供一種形成相變記憶體結構 的方法。此一方法可包括:形成第一、第二及第三電極以及有一相變材料配置於該第一及該第二電極之間和有一選擇裝置材料配置於該第二及該第三電極之間,在此該第一或該第二電極中之至少一者的形成係藉由在一氮氣環境中以足以氮摻雜該碳-鎢電極的一分壓來共濺鍍碳及鎢。在另一實施例中,該第一及該第二電極的形成係藉由在一氮氣環境中以足以氮摻雜該碳-鎢電極的一分壓來共濺鍍碳與鎢。在又一實施例中,另外,該第三電極的形成係藉由在一氮氣環境中以足以氮摻雜該碳-鎢電極的一分壓來共濺鍍碳與鎢。儘管如本文所述,可改變氮流率,然而在一實施例中,氮氣在共濺鍍期間可以約2sccm至約10sccm的一速率流動以促進氮摻雜。
圖6示意圖示相變記憶體陣列600或系統的具體 實施例。為了圖解說明,該陣列包含3x3記憶體單元610A-610I陣列。每個記憶體單元(610A-610I)可包含一相變材料或元件,以及相變記憶體單元所需要的任何其他典型材料或結構。在一具體實施例中,該等相變單元中之一或更多或所有可包含圖示於圖5A或圖5B的材料及結構,或彼等之一部份。記憶體陣列600可包含直行線路650A-C和橫列線路640A-C以在寫入或讀取期間選擇陣列或系統中之一特別記憶體單元。直行線路650A-C和橫列線路640A-C也可稱為「位址線」,因為這些線路在程式化或讀取期間可用來定址記憶體單元610A-I。直行線路650A-C也可稱為「位元線」,以及橫列線路640A-C也可稱為「字元線」。此外,應瞭解,圖6的3x3陣列係僅供示範且可為任何適當大小(亦即,任意多個記憶體單元)。
相變記憶體元件612A-I可連接至直行線路 650A-C且可耦合至橫列線路640A-C。諸如雙向開關(ovonic switch)之類的開關以及電容器、接面或其他特徵或結構(未圖示)按需要可使用於記憶體陣列或系統600中。藉由施加通過直行及橫列線路的電流等等,記憶體陣列或系統600的操作繼續根據此一相變記憶體裝置的標準操作。
實施例
以下PVD製程可用來產生碳鎢氮電極。共濺鍍室經組配成有3個靶(6毫米厚,銅合金支承板,150毫米直徑):靶1:純碳100%
靶2:純碳100%
靶3:有鎢20%及碳80%之均勻組份的混合材料
在沉積期間,設定20sccm(標準立方公分/分鐘)的氬流量以便維持0.5毫托的恆定氬分壓。設定另一N2流量以建立氮摻雜所需的N2分壓。用裝在設備上的MFC(質量流控制器),N2流量可在2sccm至10sccm之間變化。
用此硬體組態,可沉積鎢/碳比在0至0.2之間的鎢碳氮薄膜。所欲N2流量的設定係基於所得薄膜電阻率。在可用流量範圍下,電阻率在0.5mOhm*cm至25mOhm*cm之間變化。
用不同的靶材有可能探究較寬的組成範圍:例如,利用一或更多純鎢靶以及一或更多碳靶,有可能探究較寬的任何WxCy組成物,其中x、y兩者由0至1連續地變化。利用對氮有較寬的範圍(質量流控制器),也有可能增加薄膜中的氮含量。
許多薄膜經特徵化成可得到所欲電阻率。以下為兩個示範製程設置:鎢/碳比=4/96,電阻率=5.4mOhm*cm,及N2流量=4sccm
鎢/碳比=4/96,電阻率=12.4mOhm*cm,及N2流量=6sccm
微調產生器的濺鍍功率以產生所欲組成物。彼等的數值取決於靶在不因過熱而受損下可忍受的最大功率。金屬或碳基PVD靶的典型最大功率為1500瓦特。
在一本發明示範具體實施例中,提供一種相變記憶體結構,其具有一記憶體單元的一相變材料,且與用相 變材料形成一歐姆接觸的一電極,該電極包含鎢及碳且摻雜氮。
在一實施例中,該相變記憶體結構可具有一歐姆 接觸,它在約20℃至約600℃的溫度範圍內有機械及熱穩定性。
在一實施例中,該電極形成防止該相變材料之污 染的一擴散阻障層。
在一實施例中,該電極有約50:50至約1:99 的鎢/碳比。
在一實施例中,該電極有約50:50至約4:96 的鎢/碳比。
在一實施例中,該電極有約30:70至約5:95 的鎢/碳比。
在一實施例中,該電極有約20:80至約10:90 的鎢/碳比。
在一實施例中,該電極經氮摻雜成有約0.1 mOhm*cm至約5Ohm*cm的電阻率。
在一實施例中,該電極經氮摻雜成有約0.5 mOhm*cm至約25mOhm*cm的電阻率。
在一實施例中,該電極有約4:96的鎢/碳比且 更經氮摻雜成有約4.0mOhm*cm至約30.0mOhm*cm的電阻率。
在一本發明示範具體實施例中,提供一種效能增 強相變記憶體單元,其具有:一堆疊結構,其包含一第一 電極、一第二電極、配置於該第一電極與該第二電極之間的一相變材料,其中該第一或該第二電極中之至少一者用該相變材料形成一歐姆接觸,該第一或該第二電極中之該至少一者包含鎢與碳且摻雜氮;一第三電極;以及配置於該第三電極與該第二電極之間的一選擇裝置材料。
在一實施例中,該第一及該第二電極兩者均用該 相變材料形成歐姆接觸,該第一及該第二電極包含鎢與碳且摻雜氮。
在一實施例中,該第二及該第三電極用該相變材 料形成歐姆接觸,該第三電極包含鎢與碳且摻雜氮。
在一實施例中,該電極經氮摻雜成可提供約0.1 mOhm*cm至約5Ohm*cm的電阻率。
在一實施例中,該第一或該第二電極中之至少一 者經氮摻雜成有約0.5mOhm*cm至約25mOhm*cm的電阻率。
在一實施例中,該第一或該第二電極中之至少一 者有約4:96的鎢/碳比且更經氮摻雜成有約4.0mOhm*cm至約15.0mOhm*cm的電阻率。
在本發明另一示範具體實施例中,提供一種方法 用以形成相變記憶體結構,且可包括以下步驟:形成第一、第二及第三電極以及有一相變材料配置於該第一及該第二電極之間和有一選擇裝置材料配置於該第二及該第三電極之間,其中該第一或該第二電極中之至少一者包含摻雜氮的一鎢和碳材料。
在一實施例中,該第一或該第二電極中之至少一 者的形成係藉由在一氮氣環境中以足以氮摻雜該碳-鎢電極的一分壓來共濺鍍碳及鎢。
在一實施例中,該第一及該第二電極兩者包含摻 雜氮的一鎢和碳材料,或其中該第一及該第二電極中之一者包含摻雜氮的一鎢和碳材料以及該第三電極包含摻雜氮的一鎢和碳材料,或其中這3個電極全部包含摻雜氮的一鎢和碳材料。
在一實施例中,在一氮氣環境中,以足以氮摻雜 該碳-鎢電極的一分壓藉由共濺鍍碳及鎢來形成包含摻雜氮之一鎢和碳材料的該等電極。
在一實施例中,氮氣在共濺鍍期間以約2sccm至約10sccm的一速率流動以促進氮摻雜。
儘管前述實施例圖解說明在一或更多特別應用中的特定具體實施例,顯然本技藝一般技術人員明白,具體實作的形式、用法及細節可做出許多修改而不脫離本文所表達的原理及概念。因此,除了在以下請求項中提出的以外,沒有限制的意思。
502‧‧‧字元線
504‧‧‧電極材料
506‧‧‧選擇裝置材料
508‧‧‧相變材料

Claims (21)

  1. 一種相變記憶體結構,其包含:一記憶體單元的一相變材料;以及用該相變材料形成一歐姆接觸的一電極,該電極包含鎢及碳且摻雜氮。
  2. 如請求項1所述之記憶體結構,其中該歐姆接觸在約20℃至約600℃的溫度範圍內係機械地穩定及熱能地穩定。
  3. 如請求項1所述之記憶體結構,其中該電極形成防止該相變材料之污染的一擴散阻障層。
  4. 如請求項1所述之記憶體結構,其中該電極有約50:50至約1:99的鎢/碳原子百分比。
  5. 如請求項1所述之記憶體結構,其中該電極有約50:50至約4:96的鎢/碳原子百分比。
  6. 如請求項1所述之記憶體結構,其中該電極有約30:70至約5:95的鎢/碳原子百分比。
  7. 如請求項1所述之記憶體結構,其中該電極有約20:80至約10:90的鎢/碳原子百分比。
  8. 如請求項1所述之記憶體結構,其中該電極經氮摻雜至具有約0.1mOhm*cm至約5Ohm*cm的電阻率。
  9. 如請求項1所述之記憶體結構,其中該電極經氮摻雜至具有約0.5mOhm*cm至約25mOhm*cm的電阻率。
  10. 如請求項1所述之記憶體結構,其中該電極有約4:96 的鎢/碳原子百分比,且進一步經氮摻雜至具有約4.0mOhm*cm至約30.0mOhm*cm的電阻率。
  11. 一種效能增強相變記憶體單元,其包含:一堆疊結構,其係包含:一第一電極;一第二電極;配置於該第一電極與該第二電極之間的一相變材料,其中該第一或該第二電極中之至少一者用該相變材料形成一歐姆接觸,該第一或該第二電極中之該至少一者包含鎢與碳且摻雜氮;一第三電極;以及配置於該第三電極與該第二電極之間的一選擇裝置材料。
  12. 如請求項11所述之記憶體單元,其中該第一及該第二電極兩者均用該相變材料形成歐姆接觸,該第一及該第二電極包含鎢與碳且摻雜氮。
  13. 如請求項11所述之記憶體單元,其中該第二及該第三電極用該相變材料形成歐姆接觸,該第三電極包含鎢與碳且摻雜氮。
  14. 如請求項11所述之記憶體單元,其中該電極經氮摻雜至可提供約0.1mOhm*cm至約5Ohm*cm的電阻率之一程度。
  15. 如請求項11所述之記憶體單元,其中該第一或該第二電極中之至少一者經氮摻雜至具有約0.5mOhm*cm至 約25mOhm*cm的電阻率。
  16. 如請求項11所述之記憶體單元,其中該第一或該第二電極中之至少一者有約4:96的鎢/碳原子百分比且進一步經氮摻雜至具有約4.0mOhm*cm至約15.0mOhm*cm的電阻率。
  17. 一種形成相變記憶體結構的方法,其包含下列步驟:用一相變材料及選擇裝置材料形成第一、第二及第三電極,該相變材料配置於該第一及該第二電極之間,且該選擇裝置材料配置於該第二及該第三電極之間,其中該第一或該第二電極中之至少一者包含摻雜氮的一鎢和碳材料。
  18. 如請求項17所述之方法,其中該第一或該第二電極中之至少一者係藉由在一氮氣環境中,以足以使氮摻雜該碳-鎢電極的一分壓來共濺鍍碳及鎢而形成。
  19. 如請求項17所述之方法,其中該第一及該第二電極兩者包含摻雜氮的一鎢和碳材料,或其中該第一及該第二電極中之一者包含摻雜氮的一鎢和碳材料以及該第三電極包含摻雜氮的一鎢和碳材料,或其中這三個電極全部包含摻雜氮的一鎢和碳材料。
  20. 如請求項19所述之方法,其中,包含摻雜氮之一鎢和碳材料的該等電極係在一氮氣環境中,藉由共濺鍍碳及鎢,以足以使氮摻雜該碳-鎢電極的一分壓來形成。
  21. 如請求項17所述之方法,其中氮氣在共濺鍍期間以約2sccm至約10sccm的一速率流動來促進氮摻雜。
TW104122577A 2014-08-29 2015-07-13 相變記憶體裝置中的材料及組件 TWI633689B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US14/473,371 2014-08-29
US14/473,371 US10008667B2 (en) 2014-08-29 2014-08-29 Materials and components in phase change memory devices
PCT/US2015/037407 WO2016032605A1 (en) 2014-08-29 2015-06-24 Materials and components in phase change memory devices
??PCT/US15/37407 2015-06-24

Publications (2)

Publication Number Publication Date
TW201608751A true TW201608751A (zh) 2016-03-01
TWI633689B TWI633689B (zh) 2018-08-21

Family

ID=55400269

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104122577A TWI633689B (zh) 2014-08-29 2015-07-13 相變記憶體裝置中的材料及組件

Country Status (5)

Country Link
US (2) US10008667B2 (zh)
EP (1) EP3186832B1 (zh)
KR (1) KR102271230B1 (zh)
TW (1) TWI633689B (zh)
WO (1) WO2016032605A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5165207B2 (ja) * 2006-03-29 2013-03-21 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
CN111725397A (zh) * 2020-01-19 2020-09-29 中国科学院上海微系统与信息技术研究所 一种相变材料结构、存储器单元及其制作方法
US11659778B2 (en) 2020-02-11 2023-05-23 Micron Technology, Inc. Composite electrode material chemistry
CN112103390B (zh) * 2020-11-18 2021-02-05 长江先进存储产业创新中心有限责任公司 一种半导体器件的形成方法及半导体器件
CN113594202A (zh) * 2021-07-07 2021-11-02 长江先进存储产业创新中心有限责任公司 相变存储器及其制作方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4928045B2 (ja) * 2002-10-31 2012-05-09 大日本印刷株式会社 相変化型メモリ素子およびその製造方法
TW200514861A (en) * 2003-10-24 2005-05-01 Jinn P Chu Sputtered copper films containing tungsten carbide for improving electrical conductivity, thermal stability and hardness properties
WO2005072895A1 (ja) * 2004-01-30 2005-08-11 Mitsubishi Materials Corporation 表面被覆超硬合金製切削工具、及びその製造方法
DE102004041905A1 (de) 2004-08-30 2006-03-02 Infineon Technologies Ag Reaktiver Sputterprozess zur Optimierung der thermischen Stabilität dünner Chalkogenidschichten
JP4281666B2 (ja) 2004-10-21 2009-06-17 三菱マテリアル株式会社 金属粉末の高速プレス成形加工で潤滑性非晶質炭素系被膜がすぐれた耐摩耗性を発揮する表面被覆超硬合金製金型
US7646630B2 (en) * 2004-11-08 2010-01-12 Ovonyx, Inc. Programmable matrix array with chalcogenide material
KR100810617B1 (ko) 2007-02-09 2008-03-06 삼성전자주식회사 멀티 비트 상전이 메모리소자 및 그 제조방법
KR100819560B1 (ko) 2007-03-26 2008-04-08 삼성전자주식회사 상전이 메모리소자 및 그 제조방법
TW200908293A (en) * 2007-08-01 2009-02-16 Ind Tech Res Inst Phase change memory device and fabrications thereof
US8062977B1 (en) * 2008-01-31 2011-11-22 Novellus Systems, Inc. Ternary tungsten-containing resistive thin films
US7760546B2 (en) 2008-02-28 2010-07-20 Qimonda North America Corp. Integrated circuit including an electrode having an outer portion with greater resistivity
JP5308059B2 (ja) * 2008-04-25 2013-10-09 株式会社ミツトヨ 光電式エンコーダ用スケール
KR101904418B1 (ko) * 2011-05-31 2018-10-05 삼성전자주식회사 메모리 장치 및 그 제조 방법
JP5687343B2 (ja) * 2011-06-27 2015-03-18 京セラ株式会社 半導体層の製造方法、光電変換装置の製造方法および半導体原料
US9054295B2 (en) 2011-08-23 2015-06-09 Micron Technology, Inc. Phase change memory cells including nitrogenated carbon materials, methods of forming the same, and phase change memory devices including nitrogenated carbon materials
US9416440B2 (en) 2011-09-30 2016-08-16 Cemecon Ag Coating of substrates using HIPIMS
TWI469408B (zh) * 2012-05-07 2015-01-11 Univ Feng Chia 超薄與多層結構相變化記憶體元件
DE102012209293B3 (de) * 2012-06-01 2013-06-20 Helmholtz-Zentrum Dresden - Rossendorf E.V. Sputterverfahren
TWI623130B (zh) * 2012-11-21 2018-05-01 國立臺灣大學 鋰離子電池、具有摻雜之鋰離子電池電極結構及其製造方法

Also Published As

Publication number Publication date
US10008667B2 (en) 2018-06-26
TWI633689B (zh) 2018-08-21
US20160064665A1 (en) 2016-03-03
KR20170021869A (ko) 2017-02-28
WO2016032605A1 (en) 2016-03-03
EP3186832A1 (en) 2017-07-05
EP3186832B1 (en) 2020-06-24
KR102271230B1 (ko) 2021-07-02
EP3186832A4 (en) 2018-04-25
US20180301627A1 (en) 2018-10-18

Similar Documents

Publication Publication Date Title
Zhu et al. Uniform Ti-doped Sb2Te3 materials for high-speed phase change memory applications
TWI633689B (zh) 相變記憶體裝置中的材料及組件
US20130048935A1 (en) Phase change memory cells including nitrogenated carbon materials, methods of forming the same, and phase change memory devices including nitrogenated carbon materials
TWI689094B (zh) 層疊擴散障壁層及相關裝置與方法
Adnane et al. High temperature electrical resistivity and Seebeck coefficient of Ge2Sb2Te5 thin films
US11107985B2 (en) Materials and components in phase change memory devices
TW201027743A (en) Method to reduce the reset current of PCM using stress liner layers
Song et al. Phase-change properties of GeSbTe thin films deposited by plasma-enchanced atomic layer depositon
Gyanathan et al. Two-bit multi-level phase change random access memory with a triple phase change material stack structure
Khan et al. Energy Efficient Neuro‐Inspired Phase–Change Memory Based on Ge4Sb6Te7 as a Novel Epitaxial Nanocomposite
Morikawa et al. A low power phase change memory using low thermal conductive doped-Ge 2 Sb 2 Te 5 with nano-crystalline structure
Choi et al. Phase change memory cell using Ge2Sb2Te5 and softly broken-down TiO2 films for multilevel operation
US8379440B2 (en) Metallic-glass-based phase-change memory
Chen et al. Suppressing Structural Relaxation in Nanoscale Antimony to Enable Ultralow‐Drift Phase‐Change Memory Applications
Gyanathan et al. Phase-change random access memory with multilevel resistances implemented using a dual phase-change material stack
CN102694120B (zh) 一种相变随机存储器及其制造方法
Chang et al. C-Sb Materials as Candidate for Phase-Change Memory
Privitera et al. Mixed phase Ge2Sb2Te5 thin films with temperature independent resistivity
WO2007119733A1 (ja) 抵抗変化素子の製造方法
CN107546325B (zh) 一种复合薄膜相变材料
Song et al. Phase change properties of Ti-Sb-Te thin films deposited by thermal atomic layer deposition
CN116940224A (zh) 相变存储材料和其制备方法、相变存储芯片及设备
Ren et al. Thin film challenges of phase change random access memory
DIEKER et al. CHALCOGENIDE ALLOYS AS A BASIS FOR NEW NON-VOLATILE RANDOM ACCESS MEMORIES
Kikuchi et al. Preparation of Oxygen-Doped and Nitrogen-Doped Ge-Sb-Te System Thin Film for Phase Change Random Access Memory by RF Magnetron Sputtering