TW201608705A - 薄膜電晶體及顯示面板 - Google Patents

薄膜電晶體及顯示面板 Download PDF

Info

Publication number
TW201608705A
TW201608705A TW103128293A TW103128293A TW201608705A TW 201608705 A TW201608705 A TW 201608705A TW 103128293 A TW103128293 A TW 103128293A TW 103128293 A TW103128293 A TW 103128293A TW 201608705 A TW201608705 A TW 201608705A
Authority
TW
Taiwan
Prior art keywords
channel layer
layer
thin film
film transistor
oxygen vacancy
Prior art date
Application number
TW103128293A
Other languages
English (en)
Other versions
TWI588978B (zh
Inventor
李冠鋒
蔣國璋
顏子旻
Original Assignee
群創光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群創光電股份有限公司 filed Critical 群創光電股份有限公司
Priority to TW103128293A priority Critical patent/TWI588978B/zh
Priority to US14/809,327 priority patent/US20160049517A1/en
Priority to JP2015160387A priority patent/JP2016042577A/ja
Publication of TW201608705A publication Critical patent/TW201608705A/zh
Application granted granted Critical
Publication of TWI588978B publication Critical patent/TWI588978B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

本發明實施例提供一種薄膜電晶體，其包括閘極電極、閘極絕緣層、源極電極、汲極電極及通道層。閘極電極配置於一基板上，通道層與閘極電極電性絕緣，閘極絕緣層配置於閘極電極與通道層之間。源極電極與汲極電極皆與通道層電性連接。通道層定義出接近閘極絕緣層的一側的前通道層、接近所述源極電極和所述汲極電極的一側的背通道層以及位於前通道層與背通道層之間的中間層，其中前通道層的氧空缺濃度大於中間層的氧空缺濃度。

Description

薄膜電晶體及顯示面板
本發明係有關於一種薄膜電晶體的結構，且特別是指一種應用於顯示面板的薄膜電晶體。
目前常見的薄膜電晶體液晶顯示器(Thin film transistor liquid crystal display，TFT-LCD)包括主動元件陣列基板、彩色濾光片及背光模組。主動元件陣列基板是將薄膜電晶體設置於基板上，而薄膜電晶體用以控制子畫素(sub-pixel)的電壓，藉此調節液晶分子偏轉角度，再透過偏光片進一步決定子畫素的灰階。透過子畫素的灰階搭配上彩色濾光片，從而發出紅藍綠顏色的子畫素便構成影像畫面。
當施加於薄膜電晶體的電壓由低至高時的電流變化曲線與電壓由高至低時的電流變化曲線不重合時，即為遲滯現象(Hysteresis)。薄膜電晶體的遲滯現象將會造成液晶分子在相同電壓差情況下有不同的偏轉角度，造成顯示面板在相同的灰階信號下會產生不同的亮度，因此，將使得顯示面板出現閃爍或是殘影。
本發明實施例提供一種薄膜電晶體，其所形成的通道層能改善薄膜電晶體的遲滯現象。
本發明其中一實施例所提供的一種薄膜電晶體，其包括閘極電極、閘極絕緣層、源極電極、汲極電極及通道層。閘極電極配置於一基板上，通道層與閘極電極電性絕緣，閘極絕緣層配置於 閘極電極與通道層之間。源極電極與汲極電極皆與通道層電性連接。通道層定義出接近閘極絕緣層的一側的前通道層、接近保護層的一側的背通道層以及位於前通道層與背通道層之間的中間層，其中前通道層的氧空缺濃度大於中間層的氧空缺濃度。
本發明另外一實施例所提供的一種顯示面板，其包括第一基板、第二基板及主動元件陣列層。第一基板與第二基板結合，而主動元件陣列層配置於第一基板與第二基板之間，其中主動元件陣列層包括複數個薄膜電晶體。所述薄膜電晶體包括閘極電極、閘極絕緣層、源極電極、汲極電極及通道層。閘極電極配置於一基板上，通道層與閘極電極電性絕緣，閘極絕緣層配置於閘極電極與通道層之間。源極電極與汲極電極皆與通道層電性連接。通道層定義出接近閘極絕緣層的一側的前通道層、接近保護層的一側的背通道層以及位於前通道層與背通道層之間的中間層，其中前通道層的氧空缺濃度大於中間層的氧空缺濃度。
綜上所述，本發明實施例所提供的通道層，沉積完成後，對通道層進行退火處理，退火溫度介於200度(℃)至400度(℃)之間。將通道層接近閘極絕緣層的一側開始產生束縛能的位移處定義為前通道層，通道層接近保護層的一側開始產生束縛能的位移處定義為背通道層。位於所述前通道層與所述背通道層之間的定義為中間層。將通道層由前通道層往背通道層的方向依序劃分為第一區域、第二區域及第三區域。第一區域代表接近前通道層的通道層，第三區域代表接近背通道層的通道層，第二區域代表則是介於第一區和第三區域之間的具有中間層的通道層。第一區域及第三區域的氧空缺濃度皆大於第二區域的氧空缺濃度。亦即，前通道層與背通道層的氧空缺濃度皆大於中間層的氧空缺濃度，也就是說大部分的氧空缺存在於前通道層與背通道層。
需詳細說明的是，在對通道層進行熱處理的過程中，將使得通道層內部的氧空缺移動至前通道層及背通道層，從而改善薄膜 電晶體的遲滯現象。本發明的薄膜電晶體能應用於多種不同的顯示面板，藉由改善薄膜電晶體的遲滯現象，進一步改善顯示面板的響應速度及改善其顯示畫面出現閃爍或是殘影的情形。
為使能更進一步瞭解本發明的特徵及技術內容，請參閱以下有關本發明的詳細說明與附圖，然而所附圖式僅提供參考與說明用，並非用來對本發明加以限制者。
100‧‧‧薄膜電晶體
110‧‧‧閘極電極
120‧‧‧閘極絕緣層
130‧‧‧通道層
130a‧‧‧前通道層
130b‧‧‧背通道層
130c‧‧‧中間層
140‧‧‧保護層
150‧‧‧源極電極
160‧‧‧汲極電極
200‧‧‧顯示面板
210‧‧‧第一基板
220‧‧‧第二基板
222a‧‧‧遮光層
222b‧‧‧彩色濾光片
230‧‧‧液晶層
C1‧‧‧彩色濾光層
I‧‧‧第一區域
II‧‧‧第二區域
III‧‧‧第三區域
H1‧‧‧開口
L1-L7‧‧‧曲線
S1‧‧‧基板
T1‧‧‧主動元件陣列層
圖1為本發明第一實施例的薄膜電晶體的剖面示意圖。
圖2為通道層的原子百分比例隨膜深變化示意圖。
圖3A為一組通道層的O1s鍵結隨膜深變化的縱深分析圖。
圖3B為一組通道層的O1s鍵結隨膜深變化的縱深分析圖。
圖4A為前通道的O1s鍵結的X射線光電子能譜圖。
圖4B為通道層內部的O1s鍵結的X射線光電子能譜圖。
圖4C為背通道的O1s鍵結的X射線光電子能譜圖。
圖5A為具有未經過熱處理製程通道層的薄膜電晶體的電流-電壓遲滯曲線圖。
圖5B為具有經過熱處理製程通道層的薄膜電晶體的電流-電壓遲滯曲線圖。
圖6為本發明一實施例的顯示面板的結構示意圖。
在隨附圖式中展示一些例示性實施例，而在下文將參閱隨附圖式以更充分地描述各種例示性實施例。值得說明的是，本發明概念可能以許多不同形式來體現，且不應解釋為限於本文中所闡述之例示性實施例。確切而言，提供此等例示性實施例使得本發明將為詳盡且完整，且將向熟習此項技術者充分傳達本發明概念的範疇。在每一圖式中，為了使得所繪示的各層及各區域能夠清楚明確，而可誇示其相對大小的比例，而且類似數字始終指示類似元件。
圖1是本發明第一實施例的薄膜電晶體的剖面示意圖。請參閱圖1，於本實施例中，薄膜電晶體100為一底閘型薄膜電晶體(bottom gate thin film transistor)，且包括依序形成於一基板S1上的閘極電極110、閘極絕緣層120、通道層130、保護層140、源極電極150及汲極電極160。其中，保護層140覆蓋於部分通道層130上，以裸露出部分通道層130，而源/汲極電極150、160與裸露出的部分通道層130電性連接。
一般來說，當施加電壓於閘極電極110時，將促使通道層130受到感應而聚集電荷，進而在通道層130形成出一供電荷流通之通道。閘極絕緣層120用來隔離閘極電極110及通道層130，以防止薄膜電晶體100短路，而保護層140用以作為通道層130的蝕刻終止層。
一般來說，基板S1用以作為薄膜電晶體100的載板，其可以是塑膠基板、矽基板、藍寶石基板、陶瓷基板或是玻璃基板。本發明並不對基板S1的種類加以限定。
閘極電極110配置於基板S1上。閘極電極110的結構可以是單層或者是雙層以上之疊層，於本實施例中，閘極電極110的結構為單層。閘極電極110的材料可以是金屬材料，例如是銅(Cu)、鋁(Al)、鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)及/或鈮(Nd)等。或者，閘極電極層的材料也可以是合金材料，例如是鋁鉬合金及/或鋁鈮合金等。或者，閘極電極層的材料也可以金屬氮化物，例如是氮化鉭(TaN)、氮化鋁(AlN)等。
閘極絕緣層120配置於閘極電極110上，以覆蓋閘極電極110和基板S1上。閘極絕緣層120的結構可以是單層或疊層，於本實施例中，閘極絕緣層120的結構為單層。閘極絕緣層120的材料為氧化矽(SiOx)、氮化矽(SiNx)及/或氮氧化矽(SiON)等材料。
保護層140配置於通道層130上。保護層140的材料為氧化矽(SiOx)。可以透過微影蝕刻製程將保護層140圖案化以在保護層 140形成多個開口H1，源極電極150與汲極電極160都透過開口H1而與通道層130電性連接。
通道層130位於閘極絕緣層120和保護層140之間，與閘極電極110電性絕緣。通道層130為一半導體層，其材料可以是非晶矽(Amorphous silicon,a-Si)、微晶矽(Microcrystalline Silicon，mc-Si)、多晶矽(Poly silicon)或金屬氧化物(Metal Oxide)等。於一實施例中，通道層130為一金屬氧化物半導體層。具體而言，通道層130可以藉由濺鍍法先形成整層的金屬氧化物薄膜後，經過微影蝕刻製程將整層的金屬氧化物薄膜圖案化以形成島狀的金屬氧化物半導體層。值得說明的是，通道層130的材料可以是選自於氧化銦鎵鋅(Indium-Gallium-Zinc Oxide，IGZO)、氧化鋅(Zinc oxide，ZnO)、氧化錫(Stannous oxide，SnO)、氧化銦鋅(Indium-Zinc Oxide，IZO)、氧化鎵鋅(Gallium-Zinc Oxide，GaZnO)、氧化鋅錫(Zinc-Tin Oxide，ZTO)、氧化銦錫(Indium-Tin Oxide，ITO)及其混合所組成的群組之中的其中一種。於本實施例中，通道層130的材料是氧化銦鎵鋅。不過，本發明並不對此加以限制。
具體而言，通道層130可以是透過磁控濺鍍法(magnetron sputtering)、金屬有機化學氣相沉積法(metal organic chemical-vapor deposition，MOCVD)或脈衝雷射蒸鍍法(pulsed laser deposition，PLD)而製作。在沉積完成後，對通道層130進行熱處理製程，例如是退火處理。其中，退火溫度介於200度(℃)至400度(℃)之間。
值得說明的是，透過X射線光電子能譜儀(X-ray Photoelectron Spectroscope,XPS)對通道層130進行分析，即可了解通道層130的組成。圖2為通道層130的原子百分比例隨膜深變化示意圖。將圖2的原子百分比例詳列於下方表1。
表1
請參閱圖2與表1，藉由X射線光電子能譜儀分析通道層130，其材料為氧化銦鎵鋅。XPS縱深分佈(Depth Profile)是藉由離子束濺鍍(ion-sputtering)試片，並分析不同深度的電子訊號，而得到元素組成在不同縱深的分佈。X軸為透過X射線光電子能譜儀分析通道層130從接近保護層140的一側往接近閘極絕緣層120一側的膜深，Y軸為元素的原子數比(單位：at%)。值得說明的是，X軸的單位為蝕刻深度，也就是藉由離子束濺鍍(ion-sputtering)試片的深度。曲線L1代表通道層130的O1s鍵結隨膜深的變化曲線，曲線L2代表通道層130的氧空缺隨膜深的變化曲線，曲線L3代表通道層130的In-O鍵結隨膜深的變化曲線，曲線L4代表通道層130的Ga2O3鍵結隨膜深的變化曲線，曲線L5代表通道層130的Zn-O鍵結隨膜深的變化曲線。
如圖2所繪示的各曲線L1-L5的變化，顯示出通道層130各原子的百分比例隨著通道層130的厚度變化。曲線L1及曲線L3-L5的變化不大，顯示出通道層130內的銦、鎵、鋅、氧原子的百分比例隨著通道層130所量測的膜深增加而沒有太大的變化。參閱表1，通道層130為氧化銦鎵鋅層，其銦、鎵、鋅、氧原子的比例為1：1.45~1.8：1~1.25：4.3~4.7。曲線L2在通道層130分別與閘極絕緣層120及保護層140的交界處變化較在通道層130來的高，顯示出通道層130在接近閘極絕緣層120一側的表面及在接近保護層140一側的表面存在較多氧空缺，而在通道層130內部存在較少的氧空缺。
圖3A及圖3B為一組通道層130的O1s鍵結隨膜深變化的縱 深分析圖。將圖3A及圖3B的鍵結比例詳列於下方表2。在圖3A及圖3B中，X軸為束縛能(Binding energy)值，Z軸為強度值，Y軸為透過X射線光電子能譜儀分析通道層130的膜深。圖3A的Y軸視角是從接近閘極絕緣層120一側往接近保護層140的一側方向，而圖3B的Y軸視角是從接近保護層140一側往接近閘極絕緣層120的一側方向。
圖3A及圖3B中的多條曲線顯示為一組通道層130的O1s鍵結隨膜深的變化曲線。通道層130的O1s鍵結隨著隨膜深而產生束縛能的位移，通道層130從接近閘極絕緣層120一側往接近保護層140的一側方向O1s鍵結的波峰是由低到高再往低進行束縛能位移。將通道層130開始產生的束縛能開始產生的位移之處，亦即，將通道層130接近閘極絕緣層120的一側的束縛能開始產生束縛能的位移處定義為前通道層130a，通道層130接近保護層140或源極電極150與汲極電極160的一側的束縛能開始產生束縛能的位移處定義為背通道層130b，而位於前通道層130a與背通道層130b之間的通道層130定義為中間層130c。其中前通道層130a與背通道層130b的厚度係介於1nm~10nm，而中間層130c的厚度遠大於前通道層130a與背通道層130b的厚度。
為了便於詳述通道層130的組成及特性，可以透過曲線配適法(curve fitting)的方式來分析通道層130內部、前通道層130a及背通道層130b的O1s鍵結，以獲取通道層130的氧原子的特性。圖4A為前通道層130a的O1s鍵結的X射線光電子能譜圖，圖4B為通道層130內部的O1s鍵結的X射線光電子能譜圖，圖4C為背通道層130b的O1s鍵結的X射線光電子能譜圖。通道層130內部的O1s鍵結大致上是對稱的，而前通道層130a與背通道層130b的O1s鍵結的波峰是不對稱的，顯示氧並非純粹是由晶格氧(530.3eV)所組成，而是含有氧空缺(532.3eV)。曲線L6代表O1s鍵結的波峰曲線，曲線L7代表氧空缺的波峰曲線。在圖4A及圖4C 中，皆存在曲線L6與L7，代表前通道層130a與背通道層130b皆有氧空缺的存在。在圖4B中，僅存在曲線L6，代表通道層130幾乎沒有氧空缺的存在。對圖4A及圖4C進行面積積分，獲得元素含量列於表2。
請再參閱圖2，由曲線L2所顯示，通道層130在接近閘極絕緣層120一側的表面(亦即，前通道層130a)及在接近保護層140或源極電極150與汲極電極160一側的表面(亦即，背通道層130b)的氧空缺濃度較高，而在通道層130內部(亦即，中間層130c)的氧空缺濃度較低。大致地，將通道層130由前通道層130a往背通道層130b的方向依序劃分為第一區域I、第二區域II及第三區域III。第一區域I代表接近前通道層130a的通道層130，第三區域III代表接近背通道層130b的通道層130，第二區域II代表則是介於第一區域I前通道層130a和背通道層130b之間的中間層130c。由第一區域I、第二區域II及第三區域III內的曲線L2的變化，第一區域I及第三區域III的氧空缺濃度皆大於第二區域II的氧空缺濃度。亦即，前通道層130a與背通道層130b的氧空缺濃度皆大於中間層130c的氧空缺濃度，也就是說大部分的氧空缺存在於前通道層130a與背通道層130b。其中，前通道層的氧空缺濃度及背通道層的氧空缺濃度介於3%~20%之間。
另外，在背通道層130b的氧空缺濃度並非呈現平均的分佈。由於保護層140經過微影蝕刻製程將保護層140圖案化以形成多 個開口H1，微影蝕刻製程將會使得位於開口H1下方的通道層130所受到較多的破壞，從而位於開口H1下方的通道層130的氧空缺濃度將會比與保護層140接觸的通道層130的氧空缺濃度大。
值得說明的是，在對通道層130進行熱處理的過程中，將使得通道層130內部的氧空缺移動至前通道層130a及背通道層130b，從而改善薄膜電晶體的遲滯現象。
圖5A為具有經過熱處理製程通道層130的薄膜電晶體的電流-電壓遲滯曲線圖。圖5B為具有未經過熱處理製程通道層130的薄膜電晶體的電流-電壓遲滯曲線圖。如圖5A所繪示，量測一具有經過熱處理製程通道層130的薄膜電晶體100，取其臨限電壓(threshold voltage)的差值來定義遲滯現象的大小，而其遲滯曲線的遲滯現象較小。如圖5B所繪示，量測具有未經過熱處理製程通道層130的薄膜電晶體，而薄膜電晶體的遲滯曲線的遲滯現象較大。因此，具有經過熱處理製程通道層130的薄膜電晶體100的遲滯現象(Hysteresis)小於具有未經過熱處理製程通道層130的薄膜電晶體的遲滯現象。
圖6為本發明一實施例的顯示面板的結構示意圖。於本實施例中，顯示面板200為一液晶面板。請參閱圖6，顯示面板200包括第一基板210、第二基板220、液晶層230及主動元件陣列層T1。第一基板210與第二基板220結合，而液晶層230及主動元件陣列層T1配置於第一基板210與第二基板220之間，其中主動元件陣列層T1包括至少一薄膜電晶體100。
第一基板210及第二基板220的材料可以是玻璃、塑膠或者是石英。不過，本發明並不對第一基板210及第二基板220的材料加以限制。
顯示面板200可以包括配置於第二基板220上的彩色濾光層C1，其中彩色濾光層C1包括遮光層222a及多片各種顏色的彩色濾光片222b。遮光層222a主要用以遮來自背光模組的光以防止因 入射光的洩漏而影響到影像的表現。遮光層222a裸露出部分第二基板220的表面以劃分出多個單色畫素區域(未繪示)，而這些單色畫素區域用以配列各色的彩色濾光片222b。遮光層222a所使用的材料可以是黑色樹脂、黑色光阻材料等。彩色濾光片222b可以是各色光阻，所使用的材料可以是彩色光阻材料，而其顏色可以是紅色、綠色、藍色、或者是透明色等。為了不同的顯示面板設計上的考量，這些配置於單色畫素區域內的彩色濾光片222b可以有多種配列方式，例如是馬賽克式、三角式、直條式等。不過，本發明並不以各色彩色濾光片222b的顏色、材料及配置設計為限。
液晶層230配置於第一基板210與第二基板220之間的間隙，用以改變入射光的方向。液晶層230的材料種類有多種，可以是向列型液晶(Nematic Liquid Crystal)、層列型液晶(Smectic Liquid Crystal)、膽固醇型液晶(Cholesteric Liquid Crystal)等。不過，本發明並不以此為限。
主動元件陣列層T1配置於第一基板210上，且主動元件陣列層T1包括多個薄膜電晶體100、多條資料線(未繪示)及多條掃描線(未繪示)。薄膜電晶體100所組成的主動元件陣列對應於上述彩色濾光片222b所形成的配列。值得說明的是，薄膜電晶體100包括依序形成於一第一基板210上的的閘極電極110、閘極絕緣層120、通道層130、保護層140、源極電極150及汲極電極160。其中，保護層140覆蓋於部分通道層130上，以裸露出部分通道層130，而源/汲極電極150、160與裸露出的部分通道層130電性連接。其中，源極電極160與資料線(未繪示)耦接，閘極電極110和掃描線(未繪示)耦接。
通道層130的材料是氧化銦鎵鋅。不過，本發明並不對此加以限制。具體而言，通道層130可以是透過磁控濺鍍法、金屬有機化學氣相沉積法或脈衝雷射蒸鍍法而製作。在沉積完成後，對通道層130進行熱處理製程，例如是退火處理。其中，退火溫度 介於200度(℃)至400度(℃)之間。請再參閱圖1，將通道層130由前通道層130a往背通道層130b的方向依序劃分為第一區域I、第二區域II及第三區域III。第一區域I代表前通道層130a，第三區域III代表背通道層130b，第二區域II代表則是介於前通道層130a和背通道層130b之間的中間層130c。由第一區域I、第二區域II及第三區域III內的曲線L2的變化，第一區域I及第三區域III的氧空缺濃度皆大於第二區域II的氧空缺濃度。亦即，前通道層130a與背通道層130b的氧空缺濃度皆大於中間層130c的氧空缺濃度，也就是說大部分的氧空缺存在於前通道層130a與背通道層130b。
需詳細說明的是，在對通道層130進行熱處理的過程中，將使得通道層130內部的氧空缺移動至前通道層130a及背通道層130b，從而改善薄膜電晶體的遲滯現象，進一步改善顯示面板200的響應速度及改善其顯示畫面出現閃爍或是殘影的情形。
〔實施例的可能功效〕
綜上所述，本發明實施例所提供的通道層，沉積完成後，對通道層進行退火處理，退火溫度介於200度(℃)至400度(℃)之間。將通道層接近閘極絕緣層的一側開始產生束縛能的位移處定義為前通道，通道層接近保護層的一側開始產生束縛能的位移處定義為背通道。將通道層由前通道往背通道的方向依序劃分為第一區域、第二區域及第三區域。第一區域代表接近前通道的通道層，第三區域代表接近背通道的通道層，第二區域代表則是介於第一區和第三區域之間的通道層。第一區域及第三區域的氧空缺濃度皆大於第二區域的氧空缺濃度。亦即，大部分的氧空缺存在於前通道與背通道。
需詳細說明的是，在對通道層進行熱處理的過程中，將使得通道層內部的氧空缺移動至前通道及背通道，從而改善薄膜電晶體的遲滯現象，進一步改善顯示面板的響應速度及改善其顯示畫 面出現閃爍或是殘影的情形。
本發明的薄膜電晶體能應用於多種不同的顯示面板，藉由改善薄膜電晶體的遲滯現象，進一步改善顯示面板的響應速度及改善其顯示畫面出現閃爍或是殘影的情形。
以上所述僅為本發明的較佳可行實施例，非因此侷限本發明的專利範圍，故舉凡運用本發明說明書及圖式內容所做的等效技術變化，均包含於本發明的保護範圍內。
100‧‧‧薄膜電晶體
110‧‧‧閘極電極
120‧‧‧閘極絕緣層
130‧‧‧通道層
130a‧‧‧前通道層
130b‧‧‧背通道層
130c‧‧‧中間層
140‧‧‧保護層
150‧‧‧源極電極
160‧‧‧汲極電極
I‧‧‧第一區域
II‧‧‧第二區域
III‧‧‧第三區域
H1‧‧‧開口
S1‧‧‧基板

Claims (20)

  1. 一種薄膜電晶體，其包括：一閘極電極，配置於一基板上；一通道層，與所述閘極電極電性絕緣；一閘極絕緣層，配置於所述閘極電極與所述通道層之間；一源極電極，電性連接該通道層；以及一汲極電極，電性連接該通道層，其中所述通道層定義出一接近所述閘極絕緣層的一側的前通道層、一接近所述源極電極和所述汲極電極的一側的背通道層以及一位於所述前通道層與所述背通道層之間的中間層，所述前通道層的氧空缺濃度大於所述中間層的氧空缺濃度。
  2. 如請求項1所述之薄膜電晶體，其中所述前通道層與所述背通道層的氧空缺濃度皆大於所述中間層的氧空缺濃度。
  3. 如請求項1所述之薄膜電晶體，更包括：一保護層，配置於該通道層與該源極電極及該汲極電極之間，且覆蓋於部分該通道層上以裸露出部分通道層。
  4. 如請求項1所述之薄膜電晶體，其中所述前通道層係定義為所述通道層接近所述閘極絕緣層的一側的束縛能開始產生位移處。
  5. 如請求項1所述之薄膜電晶體，其中所述前通道層的厚度係介於1nm~10nm。
  6. 如請求項1所述之薄膜電晶體，其中所述背通道層係定義為所述通道層接近所述源極電極與所述汲極電極的一側的束縛能開始產生位移處。
  7. 如請求項1所述之薄膜電晶體，其中所述背通道層的厚度係介於1nm~10nm。
  8. 如請求項1所述之薄膜電晶體，其中所述通道層為一金屬氧化物半導體層。
  9. 如請求項8所述之薄膜電晶體，其中所述金屬氧化物半導體層的材料為氧化銦鎵鋅，所述氧化銦鎵鋅的銦、鎵、鋅、氧原子的比例為1：1.45~1.8：1~1.25：4.3~4.7。
  10. 如請求項8所述之薄膜電晶體，其中所述金屬氧化物半導體層的材料為氧化銦鎵鋅，所述前通道層的氧空缺濃度及所述背通道層的氧空缺濃度介於3%~20%之間。
  11. 如請求項3所述之薄膜電晶體，其中所述保護層具有多個開口，所述源極電極與所述汲極電極都透過所述開口而與所述通道層接觸，而位於所述開口下方的所述通道層的氧空缺濃度大於與所述保護層接觸的所述通道層的氧空缺濃度。
  12. 一種顯示面板，包括：一第一基板；一第二基板，與所述第一基板結合；以及一主動元件陣列層，配置於所述第一基板及所述第二基板之間，所述主動元件陣列層包括複數個薄膜電晶體，所述薄膜電晶體包括：一閘極電極，配置於一基板上；一通道層，與所述閘極電極電性絕緣；一閘極絕緣層，配置於所述閘極電極與所述通道層之間；一源極電極，電性連接該通道層；以及一汲極電極，電性連接該通道層，其中所述通道層定義出一接近所述閘極絕緣層的一側的前通道、一接近所述源極電極和所述汲極電極的一側的背通道層以及一位於所述前通道層與所述背通道層之間的中間層，所述前通到層的氧空缺濃度大於所述中間層的氧空缺濃度。
  13. 如請求項12所述之顯示面板，其中所述前通道層與所述背通道層的氧空缺濃度皆大於所述中間層的氧空缺濃度。
  14. 如請求項12所述之顯示面板，更包括：一保護層，配置於該通道層與該源極電極及該汲極電極之間，且覆蓋於部分該通道層上以裸露出部分通道層。
  15. 如請求項12所述之顯示面板，其中所述前通道層係定義為所述通道層接近所述閘極絕緣層的一側的束縛能開始產生位移處。
  16. 如請求項12所述之顯示面板，其中所述背通道層係定義為所述通道層接近所述源極電極與所述汲極電極的一側的束縛能開始產生位移處。
  17. 如請求項12所述之顯示面板，其中所述通道層為一金屬氧化物半導體層。
  18. 如請求項17所述之顯示面板，其中所述金屬氧化物半導體層的材料為氧化銦鎵鋅，所述氧化銦鎵鋅的銦、鎵、鋅、氧原子的比例為1：1.45~1.8：1~1.25：4.3~4.7。
  19. 如請求項17所述之顯示面板，其中所述金屬氧化物半導體層的材料為氧化銦鎵鋅，所述前通道層的氧空缺濃度及所述背通道層的氧空缺濃度介於3%~20%之間。
  20. 如請求項14所述之顯示面板，其中所述保護層具有多個開口，所述源極電極與所述汲極電極都透過所述開口而與所述通道層接觸，而位於所述開口下方的所述通道層的氧空缺濃度大於與所述保護層接觸的所述通道層的氧空缺濃度。
TW103128293A 2014-08-18 2014-08-18 薄膜電晶體及顯示面板 TWI588978B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103128293A TWI588978B (zh) 2014-08-18 2014-08-18 薄膜電晶體及顯示面板
US14/809,327 US20160049517A1 (en) 2014-08-18 2015-07-27 Thin film transistor and display panel using the same
JP2015160387A JP2016042577A (ja) 2014-08-18 2015-08-17 薄膜トランジスタ及び表示パネル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103128293A TWI588978B (zh) 2014-08-18 2014-08-18 薄膜電晶體及顯示面板

Publications (2)

Publication Number Publication Date
TW201608705A true TW201608705A (zh) 2016-03-01
TWI588978B TWI588978B (zh) 2017-06-21

Family

ID=55302769

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103128293A TWI588978B (zh) 2014-08-18 2014-08-18 薄膜電晶體及顯示面板

Country Status (3)

Country Link
US (1) US20160049517A1 (zh)
JP (1) JP2016042577A (zh)
TW (1) TWI588978B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101562932B1 (ko) * 2014-11-28 2015-10-26 연세대학교 산학협력단 산화물 반도체 소자 및 이의 제조 방법
CN105957872A (zh) * 2016-07-18 2016-09-21 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板及显示装置
KR102601136B1 (ko) * 2016-11-30 2023-11-09 엘지디스플레이 주식회사 산화물 박막트랜지스터 및 그 제조 방법과, 이를 이용한 표시패널 및 표시장치
KR102639769B1 (ko) * 2018-11-22 2024-02-26 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102619290B1 (ko) * 2018-12-04 2023-12-28 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5781720B2 (ja) * 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US20120199891A1 (en) * 2009-10-09 2012-08-09 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
JP5497417B2 (ja) * 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
US8895375B2 (en) * 2010-06-01 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor and method for manufacturing the same
JP6023994B2 (ja) * 2011-08-15 2016-11-09 Ｎｌｔテクノロジー株式会社 薄膜デバイス及びその製造方法
US8901557B2 (en) * 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6033594B2 (ja) * 2012-07-18 2016-11-30 国立大学法人北陸先端科学技術大学院大学 薄膜トランジスタ及び薄膜トランジスタの製造方法
CN104488016B (zh) * 2012-07-20 2018-08-10 株式会社半导体能源研究所 显示装置及具有该显示装置的电子设备
SG11201505225TA (en) * 2012-08-03 2015-08-28 Semiconductor Energy Lab Oxide semiconductor stacked film and semiconductor device
KR101795194B1 (ko) * 2012-12-28 2017-11-07 가부시키가이샤 고베 세이코쇼 박막 트랜지스터 및 그의 제조 방법

Also Published As

Publication number Publication date
JP2016042577A (ja) 2016-03-31
TWI588978B (zh) 2017-06-21
US20160049517A1 (en) 2016-02-18

Similar Documents

Publication Publication Date Title
US10276593B2 (en) Active matrix substrate and method for manufacturing same, display device using active matrix substrate
US10777585B2 (en) Display device
US20180047852A1 (en) Semiconductor device
US10451946B2 (en) Semiconductor device, liquid crystal display device, and semiconductor device manufacturing method
US10707236B2 (en) Array substrate, manufacturing method therefor and display device
TWI588978B (zh) 薄膜電晶體及顯示面板
US8461630B2 (en) Semiconductor device and manufacturing method thereof
JP6599518B2 (ja) 酸化物半導体層を含む薄膜トランジスタ、その製造方法及び表示装置
KR101758538B1 (ko) 박막 트랜지스터 및 표시 장치
TW201234437A (en) Semiconductor device and method for manufacturing the same
CN107111179B (zh) 显示装置
KR20190026053A (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃 및 박막 트랜지스터
JP6216668B2 (ja) 表示装置の製造方法
TW201635555A (zh) 半導體裝置、顯示裝置以及半導體裝置的製造方法
TWI786387B (zh) 結晶氧化物薄膜、積層體及薄膜電晶體
CN105374880B (zh) 薄膜晶体管及显示面板
CN105336743B (zh) 薄膜晶体管基板以及显示面板
US9379245B2 (en) Thin film transistor substrate and display panel using the same
JP6727414B2 (ja) 薄膜トランジスタ基板及びその製造方法
Kamada et al. 69.1: Photo‐Leakage Current in ZnO TFTs for Transparent Electronics