TW201608644A - 半導體裝置、包括該半導體裝置的顯示裝置 - Google Patents

半導體裝置、包括該半導體裝置的顯示裝置 Download PDF

Info

Publication number
TW201608644A
TW201608644A TW104115118A TW104115118A TW201608644A TW 201608644 A TW201608644 A TW 201608644A TW 104115118 A TW104115118 A TW 104115118A TW 104115118 A TW104115118 A TW 104115118A TW 201608644 A TW201608644 A TW 201608644A
Authority
TW
Taiwan
Prior art keywords
film
oxide semiconductor
insulating film
transistor
semiconductor film
Prior art date
Application number
TW104115118A
Other languages
English (en)
Other versions
TWI669761B (zh
Inventor
肥塚純一
神長正美
黒崎大輔
島行徳
生内俊光
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201608644A publication Critical patent/TW201608644A/zh
Application granted granted Critical
Publication of TWI669761B publication Critical patent/TWI669761B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Abstract

在使用包含氧化物半導體的電晶體的半導體裝置中可以抑制電特性的變動且提高可靠性。本發明的一個方式是一種包括電晶體的半導體裝置,其中,電晶體在通道區域中包括氧化物半導體膜,並且,在電晶體的汲極電流-閘極電壓特性中,在以對數表示的汲極電流的最大傾斜度的切線與1×10-12A的軸的交點上的閘極電壓為漂移值的情況下,在對氧化物半導體膜照射具有氧化物半導體膜的能帶間隙以上的能量的光時,光照射時的漂移值與光照射之前的漂移值的差異為-1V以上且0.5V以下。

Description

半導體裝置、包括該半導體裝置的顯示裝置
本發明的一個方式係關於一種使用氧化物半導體膜的半導體裝置及使用該半導體裝置的顯示裝置。
注意,本發明的一個方式不侷限於上述技術領域。本發明的一個方式係關於一種半導體裝置、顯示裝置、發光裝置、它們的驅動方法或製造方法。
注意,在本說明書等中,半導體裝置是指藉由利用半導體特性而能夠工作的所有裝置。除了電晶體等半導體元件,半導體電路、算術裝置或記憶體裝置也是半導體裝置的一個方式。攝像裝置、顯示裝置、液晶顯示裝置、發光裝置、電光裝置、發電裝置(包括薄膜太陽能電池或有機薄膜太陽能電池等)及電子裝置有時包括半導體裝置。
藉由利用形成在具有絕緣表面的基板上的半導體薄膜來構成電晶體(也稱為場效應電晶體(FET)或薄膜電晶體(TFT))的技術受到關注。該 電晶體被廣泛地應用於如積體電路(IC)及影像顯示裝置(顯示裝置)等電子裝置。作為可以應用於電晶體的半導體薄膜,以矽為代表的半導體材料被周知。另外,作為其他材料,氧化物半導體受到關注(例如,專利文獻1)。
此外,公開了如下半導體裝置:將由於加熱而釋放氧的絕緣層用作其中形成通道的氧化物半導體層的基底絕緣層,來降低該氧化物半導體層的氧缺陷(例如,專利文獻2)。
此外,公開了如下半導體裝置的製造方法:在氧化物半導體層上形成氧化物絕緣層,經過氧化物絕緣層引入(添加)氧並進行加熱處理,藉由該氧引入處理及加熱處理來從氧化物半導體層排除氫、水分、包含羥基的化合物或者氫化物等雜質而實現高度純化的氧化物半導體層(例如,專利文獻3)。
[專利文獻1]日本專利申請公開第2006-165529號公報
[專利文獻2]日本專利申請公開第2012-009836號公報
[專利文獻3]日本專利申請公開第2011-199272號公報
當將氧化物半導體膜用於通道區域製造電晶體時,形成在氧化物半導體膜中的通道區域中的氧缺陷給電晶體特性帶來不良影響,所以出現問題。例如,當在氧化物半導體膜中的通道區域中形成有氧缺陷時,該氧缺 陷與氫鍵合以成為載子供應源。當在氧化物半導體膜中的通道區域中形成有載子供應源時,產生具有氧化物半導體膜的電晶體的電特性的變動,典型的是,產生臨界電壓的漂移。此外,發生各電晶體的電特性不均勻的問題。由此,在氧化物半導體膜的通道區域中氧缺陷越少越較佳。
鑒於上述問題,本發明的一個方式的目的之一是在使用包含氧化物半導體的電晶體的半導體裝置中抑制電特性的變動且提高可靠性。本發明的一個方式的其他目的之一是提供一種功耗得到降低的半導體裝置。本發明的一個方式的其他目的之一是提供一種包括上述半導體裝置的顯示裝置。
注意,上述目的的記載不妨礙其他目的的存在。本發明的一個方式並不需要實現所有上述目的。上述目的以外的目的從說明書等的記載是顯然的,並可以從說明書等中抽出。
本發明的一個方式是一種包括電晶體的半導體裝置,其中,電晶體在通道區域中包括氧化物半導體膜,並且,在電晶體的汲極電流-閘極電壓特性中,在以對數表示的汲極電流的最大傾斜度的切線與1×10-12A的軸的交點上的閘極電壓為漂移值(也稱為Shift值)的情況下,在對氧化物半導體膜照射具有氧化物半導體膜的能帶間隙以上的能量的光時,光照射時的漂移值與光照射之前的漂移值的差異為-1V以上且0.5V以下。
本發明的其他方式是一種包括電晶體的半導體裝置,其中,電晶體在通道區域中包括氧化物半導體膜,並且,在電晶體的汲極電流-閘極電壓特性中,在以對數表示的汲極電流的最大傾斜度的切線與1×10-12A的軸的交點上的閘極電壓為漂移值的情況下,在對氧化物半導體膜照射具有2.8eV以上且3.0eV以下的能量的光時,光照射時的漂移值與光照射之前的漂移值的差異為-1V以上且0.5V以下。
在上述各結構中,氧化物半導體膜較佳為包含In、Zn和M(M為Ti、Ga、Sn、Y、Zr、La、Ce、Nd或Hf)。此外,在上述各結構中,氧化物半導體膜較佳為包含In、Zn和Ga。此外,在上述結構中,較佳的是氧化物半導體膜具有結晶部,並且結晶部具有c軸配向性。此外,在上述各結構中,較佳的是氧化物半導體膜具有同源結構且In的含量比Ga的含量多。此外,在上述各結構中,氧化物半導體膜較佳為具有厚度為5nm以上且50nm以下的區域。
在上述各結構中,電晶體較佳為包括:第一閘極電極;第一閘極電極上的第一閘極絕緣膜;第一閘極絕緣膜上的氧化物半導體膜;與氧化物半導體膜電連接的源極電極;與氧化物半導體膜電連接的汲極電極;氧化物半導體膜、源極電極及汲極電極上的第二閘極絕緣膜;以及第二閘極絕緣膜上的第二閘極電極。
本發明的其他方式是一種包括上述各結構中的任一個所述的半導體裝 置及顯示元件的顯示裝置。此外,本發明的其他方式是一種包括上述顯示裝置及觸控感測器的顯示模組。此外,本發明的其他方式是包括上述各結構中的任一個所述的半導體裝置、上述顯示裝置或上述顯示模組和操作鍵或電池的電子裝置。
根據本發明的一個方式,可以在使用包含氧化物半導體的電晶體的半導體裝置中使電特性的變動得到抑制且提高可靠性。此外,根據本發明的一個方式,可以提供一種功耗得到降低的半導體裝置。此外,根據本發明的一個方式,可以提供一種包括上述半導體裝置的顯示裝置。
注意,這些效果的記載不妨礙其他效果的存在。此外,本發明的一個方式並不一定必須要具有所有上述效果。上述效果外的效果從發明說明、圖式、申請專利範圍等的描述中是顯而易見的,並且可以從所述描述中抽出。
100‧‧‧電晶體
100A‧‧‧電晶體
100B‧‧‧電晶體
100C‧‧‧電晶體
100D‧‧‧電晶體
102‧‧‧基板
104‧‧‧導電膜
106‧‧‧絕緣膜
107‧‧‧絕緣膜
108‧‧‧氧化物半導體膜
112a‧‧‧導電膜
112b‧‧‧導電膜
114‧‧‧絕緣膜
116‧‧‧絕緣膜
117‧‧‧保護膜
118‧‧‧絕緣膜
120a‧‧‧導電膜
120b‧‧‧導電膜
122‧‧‧絕緣膜
131‧‧‧蝕刻劑
133‧‧‧氧
140‧‧‧電晶體
140A‧‧‧電晶體
141a‧‧‧開口部
141b‧‧‧開口部
142a‧‧‧開口部
142b‧‧‧開口部
142c‧‧‧開口部
143‧‧‧開口部
160‧‧‧電晶體
160A‧‧‧電晶體
501‧‧‧像素電路
502‧‧‧像素部
504‧‧‧驅動電路部
504a‧‧‧閘極驅動器
504b‧‧‧源極驅動器
506‧‧‧保護電路
507‧‧‧端子部
550‧‧‧電晶體
552‧‧‧電晶體
554‧‧‧電晶體
560‧‧‧電容元件
562‧‧‧電容元件
570‧‧‧液晶元件
572‧‧‧發光元件
700‧‧‧顯示裝置
701‧‧‧基板
702‧‧‧像素部
704‧‧‧源極驅動電路部
705‧‧‧基板
706‧‧‧閘極驅動電路部
708‧‧‧FPC端子部
710‧‧‧信號線
711‧‧‧佈線部
712‧‧‧密封材料
716‧‧‧FPC
730‧‧‧絕緣膜
732‧‧‧密封膜
734‧‧‧絕緣膜
736‧‧‧彩色膜
738‧‧‧遮光膜
750‧‧‧電晶體
752‧‧‧電晶體
760‧‧‧連接電極
764‧‧‧絕緣膜
766‧‧‧絕緣膜
768‧‧‧絕緣膜
770‧‧‧平坦化絕緣膜
772‧‧‧導電膜
774‧‧‧導電膜
775‧‧‧液晶元件
776‧‧‧液晶層
778‧‧‧結構體
780‧‧‧異方性導電膜
782‧‧‧發光元件
784‧‧‧導電膜
786‧‧‧EL層
788‧‧‧導電膜
790‧‧‧電容元件
5100‧‧‧顆粒
5120‧‧‧基板
5161‧‧‧區域
8000‧‧‧顯示模組
8001‧‧‧上蓋
8002‧‧‧下蓋
8003‧‧‧FPC
8004‧‧‧觸控面板
8005‧‧‧FPC
8006‧‧‧顯示面板
8007‧‧‧背光
8008‧‧‧光源
8009‧‧‧框架
8010‧‧‧印刷電路板
8011‧‧‧電池
9000‧‧‧外殼
9001‧‧‧顯示部
9003‧‧‧揚聲器
9005‧‧‧操作鍵
9006‧‧‧連接端子
9007‧‧‧感測器
9008‧‧‧麥克風
9050‧‧‧操作按鈕
9051‧‧‧資訊
9052‧‧‧資訊
9053‧‧‧資訊
9054‧‧‧資訊
9055‧‧‧鉸鏈
9100‧‧‧可攜式資訊終端
9101‧‧‧可攜式資訊終端
9102‧‧‧可攜式資訊終端
9200‧‧‧可攜式資訊終端
9201‧‧‧可攜式資訊終端
在圖式中:圖1是說明光照射所引起的電晶體的漂移值的變動的圖;圖2A至圖2C是示出半導體裝置的一個方式的俯視圖及剖面圖;圖3A至圖3C是示出半導體裝置的一個方式的俯視圖及剖面圖;圖4A至圖4C是示出半導體裝置的一個方式的俯視圖及剖面圖;圖5A至圖5F是示出半導體裝置的一個方式的剖面圖; 圖6A至圖6C是示出半導體裝置的一個方式的俯視圖及剖面圖;圖7A至圖7C是示出半導體裝置的一個方式的俯視圖及剖面圖;圖8A至圖8C是示出半導體裝置的一個方式的俯視圖及剖面圖;圖9A至圖9H是示出半導體裝置的製程的一個例子的剖面圖;圖10A至圖10F是示出半導體裝置的製程的一個例子的剖面圖;圖11A至圖11H是示出半導體裝置的製程的一個例子的剖面圖;圖12A至圖12D是CAAC-OS的剖面的Cs校正高解析度TEM影像及CAAC-OS的剖面示意圖;圖13A至圖13D是CAAC-OS的平面的Cs校正高解析度TEM影像;圖14A至圖14C是說明利用XRD的CAAC-OS及單晶氧化物半導體的結構分析的圖;圖15A及圖15B是示出CAAC-OS的電子繞射圖案的圖;圖16是示出電子照射所引起的In-Ga-Zn氧化物的結晶部的變化的圖;圖17是示出顯示裝置的一個方式的俯視圖;圖18是示出顯示裝置的一個方式的剖面圖;圖19是示出顯示裝置的一個方式的剖面圖;圖20A至圖20C是說明顯示裝置的方塊圖及電路圖;圖21是說明顯示模組的圖;圖22A至圖22G是說明電子裝置的圖;圖23是說明光照射下的電晶體的ID-VG特性的圖;圖24是說明光照射下的電晶體的ID-VG特性的圖;圖25是說明光照射下的電晶體的ID-VG特性的圖; 圖26是說明光照射下的電晶體的ID-VG特性的圖;圖27A及圖27B是說明光照射所引起的電晶體的漂移值的變動的圖。
下面,參照圖式對實施方式進行說明。但是,所屬技術領域的普通技術人員可以很容易地理解一個事實,就是實施方式可以以多個不同形式來實施,其方式和詳細內容可以在不脫離本發明的精神及其範圍的條件下被變換為各種各樣的形式。因此,本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。
在圖式中,為便於清楚地說明,有時誇大表示大小、層的厚度或區域。因此,本發明並不一定限定於上述尺寸。此外,在圖式中,示意性地示出理想的例子,因此本發明不侷限於圖式所示的形狀或數值等。
本說明書所使用的“第一”、“第二”、“第三”等序數詞是為了避免構成要素的混淆而附加的,而不是為了在數目方面上進行限定的。
在本說明書中,為了方便起見,使用“上”、“下”等表示配置的詞句以參照圖式說明構成要素的位置關係。另外,構成要素的位置關係根據描述各構成要素的方向適當地改變。因此,不侷限於本說明書中所說明的詞句,根據情況可以適當地更換。
在本說明書等中,電晶體是指至少包括閘極、汲極以及源極這三個端子的元件。電晶體在汲極(汲極端子、汲極區域或汲極電極)與源極(源極端子、源極區域或源極電極)之間具有通道區域,並且電流能夠流過汲極、通道區域以及源極。注意,在本說明書等中,通道區域是指電流主要流過的區域。
另外,在使用極性不同的電晶體的情況或電路工作中的電流方向變化的情況等下,源極及汲極的功能有時互相調換。因此,在本說明書中,源極和汲極可以互相調換。
在本說明書等中,“電連接”包括藉由“具有某種電作用的元件”連接的情況。在此,“具有某種電作用的元件”只要可以進行連接目標間的電信號的授受,就對其沒有特別的限制。例如,“具有某種電作用的元件”不僅包括電極和佈線,而且還包括電晶體等切換元件、電阻元件、電感器、電容器、其他具有各種功能的元件等。
在本說明書等中,“氧氮化矽膜”是指在其組成中含氧量多於含氮量的膜,而“氮氧化矽膜”是指在其組成中含氮量多於含氧量的膜。
注意,在本說明書等中,當利用圖式說明發明的結構時,表示相同的部分的符號在不同的圖式中共同使用。
在本說明書等中,“平行”是指兩條直線形成的角度為-10°以上且10° 以下的狀態。因此,也包括該角度為-5°以上且5°以下的狀態。“大致平行”是指兩條直線形成的角度為-30°以上且30°以下的狀態。另外,“垂直”是指兩條直線的角度為80°以上且100°以下的狀態。因此,也包括該角度為85°以上且95°以下的狀態。“大致垂直”是指兩條直線形成的角度為60°以上且120°以下的狀態。
注意,在本說明書等中,根據情況或狀態,可以互相調換“膜”和“層”。例如,有時可以將“導電層”調換為“導電膜”。另外,有時可以將“絕緣膜”調換為“絕緣層”。
實施方式1
在本實施方式中,參照圖1至圖11H說明本發明的一個方式的半導體裝置及半導體裝置的製造方法。
〈半導體裝置的結構實例1〉
圖2A是作為本發明的一個方式的半導體裝置的電晶體100的俯視圖,圖2B是沿著圖2A所示的點劃線X1-X2的剖面圖,並且圖2C是沿著圖2A所示的點劃線Y1-Y2的剖面圖。注意,在圖2A中,為了方便起見,省略電晶體100的構成要素的一部分(用作閘極絕緣膜的絕緣膜等)而進行圖示。另外,點劃線X1-X2方向也被稱為通道長度方向,而點劃線Y1-Y2方向也被稱為通道寬度方向。注意,有時在後面的電晶體的俯視圖中也與圖2A同樣地省略構成要素的一部分。
電晶體100包括:基板102上的用作閘極電極的導電膜104;基板102及導電膜104上的絕緣膜106;絕緣膜106上的絕緣膜107;絕緣膜107上的氧化物半導體膜108;與氧化物半導體膜108電連接的用作源極電極及汲極電極的導電膜112a、112b;氧化物半導體膜108及導電膜112a、112b上的絕緣膜114;絕緣膜114上的絕緣膜116;絕緣膜116上的絕緣膜118;以及絕緣膜118上的導電膜120a、120b。此外,導電膜120a藉由設置在絕緣膜114、116、118中的開口部142c與導電膜112b電連接。
絕緣膜106及絕緣膜107具有電晶體100的第一閘極絕緣膜的功能。此外,絕緣膜114及絕緣膜116包含氧且具有將氧供應給氧化物半導體膜108中的功能。絕緣膜114、116、118具有電晶體100的第二閘極絕緣膜。此外,絕緣膜118具有抑制雜質侵入到電晶體100中的保護絕緣膜的功能。此外,導電膜120a例如具有用於顯示裝置的像素電極的功能。導電膜120b具有第二閘極電極(也稱為背閘極電極)的功能。
另外,如圖2C所示,導電膜120b在設置在絕緣膜106、107、114、116、118中的開口部142a、142b中電連接於被用作第一閘極電極的導電膜104。因此,對導電膜120b和導電膜104施加相等的電位。
電晶體100所具有的氧化物半導體膜108若被形成氧缺陷則生成作為載子的電子,容易得到常開啟(normally-on)特性。由此,為了得到穩定 的電晶體特性,較佳為減少氧化物半導體膜108中的氧缺陷。在本發明的一個方式的電晶體的結構中,藉由對氧化物半導體膜108上的絕緣膜,這裡對氧化物半導體膜108上的絕緣膜114引入過剩氧,使氧從絕緣膜114遷移到氧化物半導體膜108中,以補充氧化物半導體膜108中的氧缺陷。藉由對氧化物半導體膜108上的絕緣膜116引入過剩氧,使氧從絕緣膜116經過絕緣膜114遷移到氧化物半導體膜108中,以補充氧化物半導體膜108中的氧缺陷。或者,藉由對氧化物半導體膜108上的絕緣膜114及絕緣膜116引入過剩氧,使氧從絕緣膜114和絕緣膜116的兩者遷移到氧化物半導體膜108中,以補充氧化物半導體膜108中的氧缺陷。
另外,絕緣膜114、116較佳為具有其氧含量超過化學計量組成的區域(氧過剩區域)。換言之,絕緣膜114、116較佳為能夠釋放氧的絕緣膜。為了在絕緣膜114、116中形成氧過剩區域,例如對所形成的絕緣膜114、116引入氧形成氧過剩區域。作為氧的引入方法,可以使用離子植入法、離子摻雜法、電漿浸沒離子佈植技術、電漿處理等。
氧化物半導體膜108具有In及Zn。氧化物半導體膜108還可以具有金屬M(M表示Ti、Ga、Y、Zr、Sn、La、Ce、Nd或Hf)。作為氧化物半導體膜108,典型地可以使用In-Ga氧化物、In-Zn氧化物、In-M-Zn氧化物。尤其是,較佳為使用In-M-Zn氧化物。
氧化物半導體膜108較佳為具有In及Ga。此時,較佳的是氧化物半導 體膜108具有同源結構且In的含量比Ga的含量多。藉由採用In的含量比Ga的含量多的氧化物半導體膜108,可以提高電晶體100的場效移動率(有時簡單地稱為移動率或μFE)。明確而言,電晶體100的場效移動率能夠超過10cm2/Vs。
例如,藉由將上述的場效移動率高的電晶體用於生成閘極信號的閘極驅動器(尤其是,與閘極驅動器所具有的移位暫存器的輸出端子連接的解多工器),可以提供邊框寬度窄(也稱為窄邊框)的半導體裝置或顯示裝置。
然而,藉由採用In的含量比Ga的含量多的氧化物半導體膜108,在光照射時電晶體100的電特性容易變動。明確而言,當將氧化物半導體膜108用於電晶體100的通道區域而對氧化物半導體膜108照射可見光或紫外光時,有時電晶體100的電特性變動。
鑒於上述內容,在本發明的一個方式的半導體裝置中,氧化物半導體膜108的厚度為5nm以上且50nm以下,較佳為5nm以上且35nm以下,更佳為5nm以上且20nm以下。換言之,氧化物半導體膜108具有厚度為5nm以上且50nm以下的區域。
藉由將氧化物半導體膜108的厚度設定在上述範圍內,可以降低光照射時的氧化物半導體膜108的光吸收量。因此,可以抑制光照射所引起的電晶體100的電特性的變動。此外,在本發明的一個方式的半導體裝置中, 由於在絕緣膜114或絕緣膜116中包含過剩氧,所以可以進一步抑制光照射所引起的電晶體100的電特性的變動。
這裡,參照圖1說明光照射所引起的電晶體100的電特性的變動。
圖1是說明因光照射引起的電晶體100的電特性之一的漂移值的變動。此外,在圖1中,縱軸表示△Shift(V),橫軸表示照射能量(eV)。
漂移值是指在電晶體100的汲極電流(ID)-閘極電壓(VG)特性中,以對數表示的汲極電流(ID)的最大傾斜度的切線與1×10-12A的軸的交點上的閘極電壓(VG)。此外,△Shift示出漂移值的變動量,從光照射時的漂移值減去光照射之前的漂移值(換言之,初期的漂移值)得出的數值。
圖1所示的結果是作為電晶體100的氧化物半導體膜108使用厚度為20nm的In-Ga-Zn氧化物時的△Shift。該In-Ga-Zn氧化物利用濺射裝置使用多晶金屬氧化物靶材(In:Ga:Zn=3:1:2[原子%])形成。此外,氧化物半導體膜108的能帶間隙為2.8eV。另外,電晶體100的通道長度(L)及電晶體的通道寬度(W)分別為6μm、50μm。
施加到電晶體100的導電膜104及導電膜120b的電壓(VBG)從-15V每隔0.25V變化到+20V。此外,將對用作源極電極的導電膜112a施加的電壓(VS)設定為0V(comm),將對用作汲極電極的導電膜112b施加的電壓 (VD)設定為10V。
在如下光照射條件下,使用分光靈敏度測量器,從氧化物半導體膜108的上方(這裡從絕緣膜114一側)照射光:光強度為50μW/cm2;以及光波長為400nm以上且495nm以下,即照射能量為2.5eV以上且3.1eV以下。
如圖1所示,確認到在照射能量為氧化物半導體膜108的能帶間隙以上,明確而言為2.8eV以上時,電晶體100的△Shift值為-1V以上且0.5eV以下。此外,氧化物半導體膜108的能帶間隙以上的照射能量為2.8eV以上,或2.8eV以上且3.1eV以下,或2.8eV以上且3.0eV以下。
像這樣,在本發明的一個方式的半導體裝置中,由於氧化物半導體膜108的厚度為5nm以上且50nm以下且在絕緣膜114或絕緣膜116中包含過剩氧,所以可以進一步抑制光照射所引起的電晶體100的電特性的變動。因此,可以提供使光照射所引起的電特性的變動得到抑制且可靠性高的半導體裝置。
另外,絕緣膜114、116中的氧由於進行加熱處理而擴散到氧化物半導體膜108中。例如,可以利用熱脫附譜分析法(TDS:Thermal Desorption Spectroscopy)測量絕緣膜114、116中的氧分子的釋放量。
如上所述那樣,藉由在氧化物半導體膜108上設置絕緣膜114、116, 可以使絕緣膜114、116中的氧移動到氧化物半導體膜108中,來填補形成在氧化物半導體膜108中的氧缺陷。因此,可以提供可靠性得到提高的半導體裝置。
如圖2B所示,氧化物半導體膜108位於與用作第一閘極電極的導電膜104及用作第二閘極電極的導電膜120b相對的位置,夾在這些導電膜之間。導電膜120b的通道長度方向的長度及通道寬度方向的長度都大於氧化物半導體膜108的通道長度方向的長度及通道寬度方向的長度,導電膜120b隔著絕緣膜114、116、118覆蓋氧化物半導體膜108的整體。此外,由於導電膜120b與導電膜104在設置於絕緣膜106、107、114、116、118中的開口部142a、142b中連接,所以氧化物半導體膜108的通道寬度方向上延伸的側面與導電膜120b相對。
換言之,導電膜104及導電膜120b在設置於絕緣膜106、107、114、116、118中的開口部中連接,同時隔著絕緣膜106、107、114、116、118圍繞氧化物半導體膜108。
藉由採用上述結構,利用導電膜104及導電膜120b的電場電圍繞電晶體100所包括的氧化物半導體膜108。如電晶體100所示,可以將利用第一閘極電極及第二閘極電極的電場電圍繞形成有通道區域的氧化物半導體膜的電晶體的裝置結構稱為surrounded channel(s-channel)結構。
因為電晶體100具有s-channel結構,所以可以使用導電膜104對氧化物半導體膜108有效地施加用來引起通道的電場。由此,電晶體100的電流驅動能力得到提高,從而可以得到高通態電流(on-state current)特性。此外,由於可以增加通態電流,所以可以使電晶體100微型化。另外,由於電晶體100具有導電膜104及導電膜120b圍繞的結構,所以可以提高電晶體100的機械強度。
下面,對本實施方式的半導體裝置所包括的其他構成要素進行詳細的說明。
〈基板〉
雖然對基板102的材料等沒有特別的限制,但是至少需要具有能夠承受後續的加熱處理的耐熱性。例如,作為基板102,可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。另外,還可以使用以矽或碳化矽為材料的單晶半導體基板或多晶半導體基板、以矽鍺等為材料的化合物半導體基板、SOI(Silicon On Insulator:絕緣層上覆矽)基板等,並且也可以將在這些基板上設置有半導體元件的基板用作基板102。當作為基板102使用玻璃基板時,藉由使用第6代(1500mm×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)、第9代(2400mm×2800mm)、第10代(2950mm×3400mm)等的大面積基板,可以製造大型顯示裝置。
作為基板102,也可以使用撓性基板,並且在撓性基板上直接形成電晶 體100。或者,也可以在基板102與電晶體100之間設置剝離層。剝離層可以在如下情況下使用,即在剝離層上製造半導體裝置的一部分或全部,然後將其從基板102分離並轉置到其他基板上的情況。此時,也可以將電晶體100轉置到耐熱性低的基板或撓性基板上。
〈第一閘極電極、源極電極及汲極電極〉
用作第一閘極電極的導電膜104及用作源極電極及汲極電極的導電膜112a、112b都可以使用選自鉻(Cr)、銅(Cu)、鋁(Al)、金(Au)、銀(Ag)、鋅(Zn)、鉬(Mo)、鉭(Ta)、鈦(Ti)、鎢(W)、錳(Mn)、鎳(Ni)、鐵(Fe)、鈷(Co)中的金屬元素、以上述金屬元素為成分的合金或者組合上述金屬元素的合金等形成。
此外,導電膜104及導電膜112a、112b可以具有單層結構或者兩層以上的疊層結構。例如,可以舉出包含矽的鋁膜的單層結構、在鋁膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鎢膜的兩層結構、在氮化鉭膜或氮化鎢膜上層疊鎢膜的兩層結構以及依次層疊鈦膜、鋁膜和鈦膜的三層結構等。另外,還可以使用組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹、鈧中的一種或多種而形成的合金膜或氮化膜。
導電膜104及導電膜112a、112b也可以使用銦錫氧化物(以下也稱為ITO)、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、添加有氧化矽的銦錫氧化物等透光 導電材料。
另外,作為導電膜104及導電膜112a、112b,也可以應用Cu-X合金膜(X為Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。藉由使用Cu-X合金膜,可以藉由濕蝕刻製程進行加工,從而可以抑制製造成本。
〈第一閘極絕緣膜〉
作為用作電晶體100的第一閘極絕緣膜的絕緣膜106、107,可以分別使用藉由電漿化學氣相沉積(PECVD:Plasma Enhanced Chemical Vapor Deposition)法、濺射法等形成的包括氧化矽膜、氧氮化矽膜、氮氧化矽膜、氮化矽膜、氧化鋁膜、氧化鉿膜、氧化釔膜、氧化鋯膜、氧化鎵膜、氧化鉭膜、氧化鎂膜、氧化鑭膜、氧化鈰膜和氧化釹膜中的一種以上的絕緣層。注意,也可以使用選自上述材料中的單層或三層以上的絕緣膜,而不採用絕緣膜106、107的疊層結構。
絕緣膜106具有抑制氧透過的障壁膜的功能。例如,當對絕緣膜107、114、116及/或氧化物半導體膜108供應過剩氧時,絕緣膜106能夠抑制氧透過。
接觸於氧化物半導體膜108的絕緣膜107較佳為氧化物絕緣膜,更佳為包括包含超過化學計量組成的氧的區域(氧過剩區域)。換言之,絕緣膜107是能夠釋放氧的絕緣膜。為了在絕緣膜107中設置氧過剩區域,例如在 氧氛圍下形成絕緣膜107即可。或者,也可以對成膜後的絕緣膜107引入氧形成氧過剩區域。作為氧的引入方法,可以使用離子植入法、離子摻雜法、電漿浸沒離子佈植技術、電漿處理等。
此外,當作為絕緣膜107使用氧化鉿時發揮如下效果。氧化鉿的相對介電常數比氧化矽或氧氮化矽高。因此,與使用氧化矽的情況相比可以使絕緣膜107的厚度大,由此,可以減少穿隧電流引起的洩漏電流。也就是說,可以實現關態電流(off-state current)小的電晶體。再者,與包括非晶結構的氧化鉿相比,包括結晶結構的氧化鉿具有的相對介電常數高。因此,為了形成關態電流小的電晶體,較佳為使用包括結晶結構的氧化鉿。作為結晶結構的一個例子,可以舉出單斜晶系或立方晶系等。注意,本發明的一個方式不侷限於此。
注意,在本實施方式中,作為絕緣膜106形成氮化矽膜,作為絕緣膜107形成氧化矽膜。與氧化矽膜相比,氮化矽膜的相對介電常數較高且為了得到與氧化矽膜相等的靜電容量需要的厚度較大,因此,藉由使電晶體100的閘極絕緣膜包括氮化矽膜,可以增加絕緣膜的物理厚度。因此,可以藉由抑制電晶體100的絕緣耐壓的下降並提高絕緣耐壓來抑制電晶體100的靜電破壞。
〈氧化物半導體膜〉
作為氧化物半導體膜108,典型地可以使用In-Ga氧化物、In-Zn氧化 物、In-M-Zn氧化物。尤其是,較佳為使用In-M-Zn氧化物。
當氧化物半導體膜108為In-M-Zn氧化物時,用來形成In-M-Zn氧化物的濺射靶材的金屬元素的原子個數比較佳為滿足InM及ZnM。這種濺射靶材的金屬元素的原子個數比較佳為In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=2:1:3、In:M:Zn=3:1:2、In:M:Zn=4:2:4.1。另外,當氧化物半導體膜108為In-M-Zn氧化物時,作為濺射靶材較佳為使用包含多晶的In-M-Zn氧化物的靶材。藉由使用包含多晶的In-M-Zn氧化物的靶材,容易形成具有結晶性的氧化物半導體膜108。注意,所形成的氧化物半導體膜108的原子個數比有時分別以上述濺射靶材中的金屬元素的原子個數比的±40%左右發生變動。例如,當作為濺射靶材使用原子個數比為In:Ga:Zn=4:2:4.1時,有時所形成的氧化物半導體膜108的原子個數比為In:Ga:Zn=4:2:3附近。
另外,在氧化物半導體膜108為In-M-Zn氧化物膜的情況下,除了Zn及O之外的In和M的原子百分比較佳為:In的原子百分比高於25atomic%,M的原子百分比低於75atomic%,更佳為:In的原子百分比高於34atomic%,M的原子百分比低於66atomic%。
氧化物半導體膜108的能隙為2eV以上,較佳為2.5eV以上,更佳為3eV以上。如此,藉由使用能隙較寬的氧化物半導體,可以降低電晶體100的關態電流。
作為氧化物半導體膜108使用載子密度較低的氧化物半導體膜。例如,氧化物半導體膜108的載子密度低於8×1011/cm3,較佳低於1×1011/cm3,更佳低於1×1010/cm3,且為1×10-9/cm3以上。
本發明不侷限於上述記載,可以根據所需的電晶體的半導體特性及電特性(場效移動率、臨界電壓等)來使用具有適當的組成的材料。另外,較佳的是適當地設定氧化物半導體膜108的載子密度、雜質濃度、缺陷密度、金屬元素與氧的原子個數比、原子間距離、密度等,以得到所需的電晶體的半導體特性。
藉由作為氧化物半導體膜108使用雜質濃度低且缺陷態密度低的氧化物半導體膜,可以製造具有更優良的電特性的電晶體,所以是較佳的。這裡,將雜質濃度低且缺陷態密度低(氧缺陷少)的狀態稱為“高純度本質”或“實質上高純度本質”。或者,稱為本質或實質上本質。因為高純度本質或實質上高純度本質的氧化物半導體膜的載子發生源較少,所以可以降低載子密度。因此,在該氧化物半導體膜中形成有通道區域的電晶體很少具有負臨界電壓的電特性(也稱為常開啟特性)。因為高純度本質或實質上高純度本質的氧化物半導體膜具有較低的缺陷態密度,所以有可能具有較低的陷阱態密度。高純度本質或實質上高純度本質的氧化物半導體膜的關態電流顯著低,即便是通道寬度為1×106μm、通道長度L為10μm的元件,當源極電極與汲極電極間的電壓(汲極電壓)在1V至10V的範圍時,關態 電流也可以為半導體參數分析儀的測定極限以下,即1×10-13A以下。
因此,在上述高純度本質或實質上高純度本質的氧化物半導體膜中形成有通道區域的電晶體可以是電特性變動小且可靠性高的電晶體。此外,被氧化物半導體膜的陷阱能階俘獲的電荷到消失需要較長的時間,有時像固定電荷那樣動。因此,有時在陷阱態密度高的氧化物半導體膜中形成有通道區域的電晶體的電特性不穩定。作為雜質有氫、氮、鹼金屬或鹼土金屬等。
包含在氧化物半導體膜中的氫與鍵合於金屬原子的氧起反應生成水,與此同時在發生氧脫離的晶格(或氧脫離的部分)中形成氧缺陷。當氫進入該氧缺陷時,有時生成作為載子的電子。另外,有時由於氫與鍵合於金屬原子的氧鍵合,產生作為載子的電子。因此,使用包含氫的氧化物半導體膜的電晶體容易具有常開啟特性。由此,較佳的是儘可能減少氧化物半導體膜108中的氫。明確而言,在氧化物半導體膜108中,利用SIMS(二次離子質譜分析法:Secondary Ion Mass Spectrometry)測得的氫濃度為2×1020atoms/cm3以下,較佳為5×1019atoms/cm3以下,更佳為1×1019atoms/cm3以下,更佳5×1018atoms/cm3以下,更佳為1×1018atoms/cm3以下,更佳為5×1017atoms/cm3以下,更佳為1×1016atoms/cm3以下。
當氧化物半導體膜108包含第14族元素之一的矽或碳時,在氧化物半導體膜108中氧缺陷增加,使得氧化物半導體膜108被n型化。因此,氧 化物半導體膜108或與其他膜的介面中的矽或碳的濃度(利用SIMS分析測得的濃度)為2×1018atoms/cm3以下,較佳為2×1017atoms/cm3以下。
另外,在氧化物半導體膜108中,利用SIMS分析測得的鹼金屬或鹼土金屬的濃度為1×1018atoms/cm3以下,較佳為2×1016atoms/cm3以下。當鹼金屬及鹼土金屬與氧化物半導體鍵合時有時生成載子而使電晶體的關態電流增大。由此,較佳為降低氧化物半導體膜108的鹼金屬或鹼土金屬的濃度。
當在氧化物半導體膜108中含有氮時,生成作為載子的電子,載子密度增加,使得氧化物半導體膜108容易被n型化。其結果是,使用含有氮的氧化物半導體膜的電晶體容易具有常開啟特性。因此,較佳的是儘可能地減少氧化物半導體膜中的氮,例如,利用SIMS分析測得的氮濃度較佳為5×1018atoms/cm3以下。
氧化物半導體膜108例如可以具有非單晶結構。非單晶結構例如包括下述CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor:c軸配向結晶氧化物半導體)、多晶結構、微晶結構或非晶結構。在非單晶結構中,非晶結構的缺陷態密度最高,而CAAC-OS的缺陷態密度最低。
氧化物半導體膜108例如也可以具有非晶結構。非晶結構的氧化物半導體膜例如具有無秩序的原子排列且不具有結晶成分。或者,非晶結構的氧化物膜例如完全地具有非晶結構,而不具有結晶部。
另外,氧化物半導體膜108也可以為具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的單層膜或層疊該膜的疊層膜。
〈用作第二閘極絕緣膜的絕緣膜〉
絕緣膜114、116具有對氧化物半導體膜108供應氧的功能。絕緣膜118具有電晶體100的保護絕緣膜的功能。絕緣膜114、116包含氧。絕緣膜114是能夠使氧透過的絕緣膜。注意,絕緣膜114還用作在後面形成絕緣膜116時緩和對氧化物半導體膜108造成的損傷的膜。
作為絕緣膜114,可以使用厚度為5nm以上且150nm以下,較佳為5nm以上且50nm以下的氧化矽、氧氮化矽等。
此外,較佳的是使絕緣膜114中的缺陷量較少,典型的是,與藉由ESR(Electron Spin Resonance:電子自旋共振)測量的起因於矽的懸空鍵的g=2.001處呈現的信號對應的自旋的密度較佳為3×1017spins/cm3以下。這是因為若絕緣膜114的缺陷密度高,氧則與該缺陷鍵合,而使絕緣膜114中的氧透過量減少。
有時從外部進入絕緣膜114的氧不是全部移動到絕緣膜114的外部,而是其一部分殘留在絕緣膜114的內部。另外,有時在氧從外部進入絕緣 膜114的同時,絕緣膜114中含有的氧移動到絕緣膜114的外部,而在絕緣膜114中發生氧的移動。在形成能夠使氧透過的氧化物絕緣膜作為絕緣膜114時,可以使從設置在絕緣膜114上的絕緣膜116脫離的氧經由絕緣膜114移動到氧化物半導體膜108中。
絕緣膜114可以使用在氧化物半導體膜的價帶頂的能量(Ev_os)和導帶底的能量(Ec_os)之間的氮氧化物的態密度低的氧化物絕緣膜而形成。作為在Ev_os和Ec_os之間的氮氧化物的態密度低的氧化物絕緣膜,可以使用氮氧化物的釋放量少的氧氮化矽膜或氮氧化物的釋放量少的氧氮化鋁膜等。
此外,在熱脫附譜分析中,氮氧化物的釋放量少的氧氮化矽膜是氨釋放量比氮氧化物的釋放量多的膜,典型的是在50℃以上且650℃以下或50℃以上且550℃以下的溫度下氨釋放量為1×1018個/cm3以上且5×1019個/cm3以下。注意,該氨釋放量為在進行膜表面溫度為加熱處理時的釋放量。
氮氧化物(NOx,x為1或2),典型的是NO2或NO,在絕緣膜114等中形成能階。該能階位於氧化物半導體膜108的能隙中。由此,當氮氧化物擴散到絕緣膜114與氧化物半導體膜108的介面時,該能階在絕緣膜114一側俘獲電子。其結果,被俘獲的電子留在絕緣膜114與氧化物半導體膜108的介面附近,由此使電晶體的臨界電壓向正方向漂移。
另外,當進行加熱處理時,氮氧化物與氨及氧起反應。當進行加熱處 理時,絕緣膜114所包含的氮氧化物與絕緣膜116所包含的氨起反應,由此絕緣膜114所包含的氮氧化物減少。因此,在絕緣膜114與氧化物半導體膜108的介面中不容易俘獲電子。
藉由使用Ev_os和Ec_os之間的氮氧化物的態密度低的氧化物絕緣膜作為絕緣膜114,可以降低電晶體的臨界電壓的漂移,從而可以降低電晶體的電特性的變動。
藉由進行電晶體的製程的加熱處理,典型的是300℃以上且低於基板的應變點的加熱處理,在100K以下的ESR光譜中,使絕緣膜114供應g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號。在X帶的ESR測定中,第一信號與第二信號之間的分割寬度(split width)及第二信號與第三信號之間的分割寬度大約為5mT。另外,供應第一信號、第二信號以及第三信號的自旋的密度的總和低於1×1018spins/cm3,典型為1×1017spins/cm3以上且低於1×1018spins/cm3
上述第一信號、第二信號以及第三信號相當於起因於氮氧化物的信號。就是說,供應第一信號、第二信號以及第三信號的自旋的密度的總數越少,氧化物絕緣膜中的氮氧化物含量越少。
另外,對Ev_os與Ec_os之間的氮氧化物的態密度低的氧化物絕緣膜利用 SIMS測得的氮濃度為6×1020atoms/cm3以下。
藉由在基板溫度為220℃以上、280℃以上或350℃以上的情況下利用使用矽烷及一氧化二氮的PECVD法形成Ev_os與Ec_os之間的氮氧化物的態密度低的氧化物絕緣膜,可以形成緻密且硬度高的膜。
絕緣膜116使用其氧含量超過化學計量組成的氧化物絕緣膜形成。其氧含量超過化學計量組成的氧化物絕緣膜由於被加熱而其一部分的氧脫離。藉由100℃以上且700℃以下或100℃以上且500℃以下的溫度下的TDS分析,其氧含量超過化學計量組成的氧化物絕緣膜換算為氧原子的氧的脫離量為1.0×1019atoms/cm3以上或3.0×1020atoms/cm3以上。
作為絕緣膜116可以使用厚度為30nm以上且500nm以下,較佳為50nm以上且400nm以下的氧化矽膜、氧氮化矽膜等。
此外,較佳的是使絕緣膜116中的缺陷量較少,典型的是,與藉由ESR測量的起因於矽的懸空鍵的g=2.001處呈現的信號對應的自旋的密度低於1.5×1018spins/cm3,更佳為1×1018spins/cm3以下。由於絕緣膜116與絕緣膜114相比離氧化物半導體膜108更遠,所以絕緣膜116的缺陷密度也可以高於絕緣膜114。
另外,因為絕緣膜114、116可以使用相同種類材料形成,所以有時無 法明確地確認到絕緣膜114與絕緣膜116之間的介面。因此,在本實施方式中,以虛線圖示出絕緣膜114與絕緣膜116之間的介面。注意,在本實施方式中,雖然說明絕緣膜114與絕緣膜116的兩層結構,但是不侷限於此,例如,也可以採用絕緣膜114的單層結構而不設置絕緣膜116。
絕緣膜118包含氮。另外,絕緣膜118包含氮及矽。此外,絕緣膜118具有能夠阻擋氧、氫、水、鹼金屬、鹼土金屬等的功能。藉由設置絕緣膜118,能夠防止氧從氧化物半導體膜108擴散到外部,並且能夠防止絕緣膜114、116所包含的氧擴散到外部,還能夠抑制氫、水等從外部侵入氧化物半導體膜108中。作為絕緣膜118,例如可以使用氮化物絕緣膜。作為該氮化物絕緣膜,有氮化矽、氮氧化矽、氮化鋁、氮氧化鋁等。另外,也可以設置對氧、氫、水等具有阻擋效果的氧化物絕緣膜代替氮化物絕緣膜。作為這種氧化物絕緣膜,有氧化鋁膜、氧氮化鋁膜、氧化鎵膜、氧氮化鎵膜、氧化釔膜、氧氮化釔膜、氧化鉿膜、氧氮化鉿膜等。
雖然上述所記載的導電膜、絕緣膜、保護膜及氧化物半導體膜等膜可以利用濺射法或PECVD法形成,但是也可以利用例如熱CVD(Chemical Vapor Deposition:有機金屬化學氣相沉積)法或ALD(Atomic Layer Deposition:原子層沉積)法形成。作為熱CVD法的例子,可以舉出MOCVD(Metal Organic Chemical Vapor Deposition:有機金屬化學氣相沉積)法。
由於熱CVD法是不使用電漿的成膜方法,因此具有不產生因電漿損傷 所引起的缺陷的優點。
可以以如下方法進行利用熱CVD法的成膜:將源氣體及氧化劑同時供應到處理室內,將處理室內的壓力設定為大氣壓或減壓,使其在基板附近或在基板上發生反應而沉積在基板上。
另外,可以以如下方法進行利用ALD法的成膜:將處理室內的壓力設定為大氣壓或減壓,將用於反應的源氣體引入處理室並起反應,並且按該順序反復地引入氣體。也可以將源氣體與惰性氣體(氬或氮等)用作載子氣體一併地進行引入。例如,也可以將兩種以上的源氣體依次供應到處理室內。此時,在第一源氣體起反應之後引入惰性氣體,然後引入第二源氣體,以防止多種源氣體混合。或者,也可以不引入惰性氣體而藉由真空抽氣將第一源氣體排出,然後引入第二源氣體。第一源氣體附著到基板表面且起反應來形成第一層,之後引入的第二源氣體附著且起反應,由此第二層層疊在第一層上而形成薄膜。藉由按該順序反復多次地引入氣體直到獲得所希望的厚度為止,可以形成步階覆蓋性良好的薄膜。由於薄膜的厚度可以根據反復引入氣體的次數來進行調節,因此,ALD法可以準確地調節厚度而適用於製造微型FET。
藉由MOCVD法等熱CVD法可以形成上述導電膜、絕緣膜、氧化物半導體膜、金屬氧化膜等膜,例如,當形成In-Ga-Zn-O膜時,使用三甲基銦(In(CH3)3)、三甲基鎵(Ga(CH3)3)及二甲基鋅(Zn(CH3)2)。不侷限於上 述組合,也可以使用三乙基鎵(Ga(C2H5)3)代替三甲基鎵,並使用二乙基鋅(Zn(C2H5)2)代替二甲基鋅。
例如,在使用利用ALD法的成膜裝置形成氧化鉿膜時,使用如下兩種氣體:藉由使包含溶劑和鉿前體的液體(鉿醇鹽、四二甲基醯胺鉿(TDMAH、Hf[N(CH3)2]4))或四(乙基甲基醯胺)鉿等鉿醯胺)氣化而得到的源氣體;以及用作氧化劑的臭氧(O3)。
例如,在使用利用ALD法的成膜裝置形成氧化鋁膜時,使用如下兩種氣體:藉由使包含溶劑和鋁前體的液體(三甲基鋁(TMA、Al(CH3)3)等)氣化而得到的源氣體;以及用作氧化劑的H2O。作為其它材料有三(二甲基醯胺)鋁、三異丁基鋁、鋁三(2,2,6,6-四甲基-3,5-庚二酮)等。
例如,在使用利用ALD法的成膜裝置形成氧化矽膜時,使六氯乙矽烷附著在被成膜面上,供應氧化性氣體(O2、一氧化二氮)的自由基使其與附著物起反應。
例如,在使用利用ALD法的成膜裝置形成鎢膜時,依次引入WF6氣體和B2H6氣體形成初始鎢膜,然後使用WF6氣體和H2氣體形成鎢膜。注意,也可以使用SiH4氣體代替B2H6氣體。
例如,在使用利用ALD法的成膜裝置形成氧化物半導體膜如In-Ga-Zn-O 膜時,使用In(CH3)3氣體和O3氣體形成In-O層,然後使用Ga(CH3)3氣體和O3氣體形成GaO層,之後使用Zn(CH3)2氣體和O3氣體形成ZnO層。注意,這些層的順序不侷限於上述例子。此外,也可以使用這些氣體來形成混合化合物層如In-Ga-O層、In-Zn-O層、Ga-Zn-O層等。注意,雖然也可以使用利用Ar等惰性氣體進行起泡而得到的H2O氣體代替O3氣體,但是較佳為使用不包含H的O3氣體。
〈半導體裝置的結構實例2〉
接著,參照圖3A至圖3C說明與圖2A至圖2C所示的電晶體100不同的結構實例。另外,當表示具有與上面所說明的功能相同的功能的部分時有時使用相同的陰影線,而不特別附加元件符號。
圖3A是作為本發明的一個方式的半導體裝置的電晶體140的俯視圖,圖3B相當於沿著圖3A所示的點劃線X1-X2的切斷面的剖面圖,圖3C相當於沿著圖3A所示的點劃線Y1-Y2的切斷面的剖面圖。
電晶體140與上述電晶體100的不同之處在於不設置開口部142b。其他結構與電晶體100相同,所以省略其詳細說明。
如圖3A及圖3C所示,也可以設置開口部142a,且用作第一閘極電極的導電膜104與用作第二閘極電極的導電膜120b電連接。
〈半導體裝置的結構實例3〉
接著,參照圖4A至圖4C說明與圖2A至圖2C所示的電晶體100不同的結構實例。另外,當表示具有與上面所說明的功能相同的功能的部分時有時使用相同的陰影線,而不特別附加元件符號。
圖4A是作為本發明的一個方式的半導體裝置的電晶體160的俯視圖,圖4B相當於沿著圖4A所示的點劃線X1-X2的切斷面的剖面圖,圖4C相當於沿著圖4A所示的點劃線Y1-Y2的切斷面的剖面圖。
電晶體160與上述電晶體100的不同之處在於不設置開口部142a、142b。其他結構與電晶體100相同,所以省略其詳細說明。
藉由採用圖4A及圖4C所示的結構,可以對導電膜104及導電膜120b分別施加不同的電位。
〈半導體裝置的結構實例4〉
接著,參照圖5A至圖5F說明與圖2A至圖2C所示的電晶體100不同的結構實例。另外,當表示具有與上面所說明的功能相同的功能的部分時有時使用相同的陰影線,而不特別附加元件符號。
圖5A是電晶體100A的通道長度方向的剖面圖,圖5B是電晶體100A的通道寬度方向的剖面圖。圖5C是電晶體140A的通道長度方向的剖面圖, 圖5D是電晶體140A的通道寬度方向的剖面圖。圖5E是電晶體160A的通道長度方向的剖面圖,圖5F是電晶體160A的通道寬度方向的剖面圖。注意,電晶體100A、140A、160A的俯視圖分別與圖2A、圖3A及圖4A所示的俯視圖相同,所以在此省略其記載。
電晶體100A、140A、160A分別是上述電晶體100、140、160的變形實例,電晶體100A、140A、160A在電晶體100、140、160上,明確而言,在絕緣膜118及導電膜120a、120b上還設置有絕緣膜122。其他結構與電晶體100、140、160相同,所以省略其詳細說明。
可以使用與能夠用於絕緣膜118的材料相同的材料形成絕緣膜122。另外,以覆蓋導電膜120b且使導電膜120a的一部分露出的方式設置絕緣膜122,即可。藉由設置絕緣膜122,可以保護導電膜120b,可以製造可靠性得到提高的半導體裝置。
本發明的一個方式的半導體裝置也可以是圖6A至圖8C所示的電晶體100B、電晶體100C及電晶體100D。圖6A至圖6C所示的電晶體100B是通道蝕刻型電晶體,圖7A至圖7C所示的電晶體100C及圖8A至圖8C所示的電晶體100D是通道保護型電晶體。在電晶體100C及電晶體100D中,也可以在絕緣膜114、116中設置開口部141a、141b,且在絕緣膜118中設置開口部143。
根據本實施方式的電晶體可以與上述各結構自由地組合。
〈半導體裝置的製造方法1〉
接著,參照圖9A至圖11H詳細說明本發明的一個方式的半導體裝置的電晶體100的製造方法。圖9A至圖11H是說明半導體裝置的製造方法的剖面圖。圖9A、圖9C、圖9E、圖9G、圖10A、圖10C、圖10E、圖11A、圖11C、圖11E、圖11G是電晶體100的製造過程中的通道長度方向的剖面圖,而圖9B、圖9D、圖9F、圖9H、圖10B、圖10D、圖10F、圖11B、圖11D、圖11F、圖11H是電晶體100的製造過程中的通道寬度方向的剖面圖。
如上所述,構成電晶體100的膜(絕緣膜、氧化物半導體膜、導電膜等)可以藉由濺射法、CVD法、真空蒸鍍法、PLD法形成。或者,可以藉由塗佈法或印刷法形成。作為成膜方法的典型例子,有濺射法、電漿化學氣相沉積(PECVD)法,但也可以使用熱CVD法或ALD法。作為熱CVD法的例子,也可以舉出MOCVD法。
首先,在基板102上形成導電膜,藉由光微影製程及蝕刻製程對該導電膜進行加工,來形成用作第一閘極電極的導電膜104。接著,在導電膜104上形成用作第一閘極絕緣膜的絕緣膜106、107(參照圖9A、圖9B)。
在本實施方式中,作為基板102使用玻璃基板。作為導電膜104,藉由濺射法形成厚度為100nm的鎢膜。
在本實施方式中,作為絕緣膜106,藉由PECVD法形成厚度為400nm的氮化矽膜,作為絕緣膜107形成厚度為50nm的氧氮化矽膜。
作為絕緣膜106,可以採用氮化矽膜的疊層結構。明確而言,作為絕緣膜106,可以採用第一氮化矽膜、第二氮化矽膜及第三氮化矽膜的三層的疊層結構。該三層的疊層結構的一個例子為藉由如下步驟可以形成的。
在如下條件下可以形成厚度為50nm的第一氮化矽膜:例如,作為源氣體使用流量為200sccm的矽烷、流量為2000sccm的氮以及流量為100sccm的氨氣體,向PE-CVD設備的反應室內供應該源氣體,將反應室內的壓力控制為100Pa,使用27.12MHz的高頻電源供應2000W的功率。
在如下條件下可以形成厚度為300nm的第二氮化矽膜:作為源氣體使用流量為200sccm的矽烷、流量為2000sccm的氮以及流量為2000sccm的氨氣體,向PECVD設備的反應室內供應該源氣體,將反應室內的壓力控制為100Pa,使用27.12MHz的高頻電源供應2000W的功率。
在如下條件下可以形成厚度為50nm的第三氮化矽膜:作為源氣體使用流量為200sccm的矽烷以及流量為5000sccm的氮,向PECVD設備的反應室內供應該源氣體,將反應室內的壓力控制為100Pa,使用27.12MHz的高頻電源供應2000W的功率。
另外,可以將形成上述第一氮化矽膜、第二氮化矽膜及第三氮化矽膜時的基板溫度設定為350℃。
例如,在作為導電膜104使用包含銅(Cu)的導電膜的情況下,藉由作為絕緣膜106採用氮化矽膜的三層的疊層結構,發揮如下效果。
第一氮化矽膜可以抑制銅(Cu)元素從導電膜104擴散。第二氮化矽膜具有釋放氫的功能,可以提高用作閘極絕緣膜的絕緣膜的耐壓。第三氮化矽膜是氫的釋放量少且可以抑制從第二氮化矽膜釋放的氫的擴散。
作為絕緣膜107,為了提高絕緣膜107與後面形成的氧化物半導體膜108的介面特性,較佳為使用包含氧的絕緣膜形成。
接著,在絕緣膜107上形成氧化物半導體膜108(參照圖9C、圖9D)。
在本實施方式中,利用使用In-Ga-Zn金屬氧化物靶材(In:Ga:Zn=3:1:2(原子個數比))的濺射法形成氧化物半導體膜,藉由光微影製程在該氧化物半導體膜上形成遮罩,將該氧化物半導體膜加工為所希望的區域,來形成島狀的氧化物半導體膜108。
在形成氧化物半導體膜108之後也可以以150℃以上且低於基板應變 點,較佳的是以200℃以上且450℃以下,更佳的是以300℃以上且450℃以下進行加熱処理。在此的加熱処理是氧化物半導體膜的高度純化處理之一,可以減少氧化物半導體膜108所包括的氫、水等。此外,加熱處理也可以在將氧化物半導體膜108加工為島狀之前進行。
對氧化物半導體膜108進行的加熱處理可以使用電爐、RTA(快速熱退火)裝置等。藉由使用RTA裝置,可只在短時間內在基板的應變點以上的溫度下進行加熱處理。由此,可以縮短加熱時間。
對氧化物半導體膜108進行的加熱處理可以在氮、氧、超乾燥空氣(含水量為20ppm以下,較佳為1ppm以下,更佳為10ppb以下的空氣)或稀有氣體(氬、氦等)的氛圍下進行。上述氮、氧、超乾燥空氣或稀有氣體較佳的是不含有氫、水等。此外,在氮或稀有氣體氛圍下進行加熱處理之後,也可以在氧或超乾燥空氣氛圍下進行加熱。其結果是,在可以使氧化物半導體膜中的氫、水等脫離的同時,可以將氧供應到氧化物半導體膜中。其結果是,可以減少氧化物半導體膜中的氧缺陷量。
另外,在藉由濺射法形成氧化物半導體膜108的情況下,作為濺射氣體,適當地使用稀有氣體(典型的是氬)、氧、稀有氣體和氧的混合氣體。此外,當採用混合氣體時,也可以使氧的比率高於稀有氣體。另外,較佳為進行濺射氣體的高度純化。例如,作為濺射氣體的氧氣體或氬氣體,使用露點為-40℃以下,較佳為-80℃以下,更佳為-100℃以下,進一步較佳 為-120℃以下的高純度氣體,由此能夠儘可能地防止水分等混入氧化物半導體膜108。
另外,在藉由濺射法形成氧化物半導體膜108的情況下,在濺射裝置的處理室中,較佳為使用低溫泵等吸附式真空抽氣泵進行高真空抽氣(抽空到5×10-7Pa至1×10-4Pa左右)以儘可能地去除對氧化物半導體膜108來說是雜質的水等。或者,較佳為組合渦輪分子泵和冷阱來防止氣體,尤其是包含碳或氫的氣體從抽氣系統倒流到處理室內。
接著,在絕緣膜107及氧化物半導體膜108上形成用作源極電極及汲極電極的導電膜112a、112b(參照圖9E、圖9F)。
在本實施方式中,藉由濺射法形成厚度為50nm的鎢膜和厚度為400nm的鋁膜的疊層膜,且在該疊層膜上藉由光微影製程形成遮罩來將該疊層膜加工為所希望的區域,以形成導電膜112a、112b。雖然在本實施方式中導電膜112a、112b採用兩層的疊層結構,但是本發明不侷限於此。例如,導電膜112a、112b可以採用厚度為50nm的鎢膜、厚度為400nm的鋁膜以及厚度為100nm的鈦膜的三層的疊層結構。
接著,將蝕刻劑131塗在絕緣膜107、氧化物半導體膜108及導電膜112a、112b上,對氧化物半導體膜108的表面(背後通道一側)進行清洗(參照圖9G、圖9H)。
作為上述清洗方法,例如,可以舉出使用磷酸水溶液等蝕刻劑的清洗方法。由此,可以去除附著於氧化物半導體膜108表面的雜質(例如,包含在導電膜112a、112b中的元素等)。此外,不一定必須要進行圖9G及圖9H所示的清洗製程,根據情況也可以不進行清洗製程。
在形成導電膜112a、112b時及/或在上述清洗製程中,有時凹部形成在氧化物半導體膜108的一部分中。
接著,在絕緣膜107、氧化物半導體膜108及導電膜112a及112b上形成絕緣膜114及116(參照圖10A、圖10B)。
較佳的是,在形成絕緣膜114之後,在不暴露於大氣的狀態下連續地形成絕緣膜116。在形成絕緣膜114之後,在不暴露於大氣的狀態下,調節源氣體的流量、壓力、高頻功率和基板溫度中的一個以上以連續地形成絕緣膜116,由此可以在減少絕緣膜114與絕緣膜116之間的介面的來源於大氣成分的雜質濃度的同時使包含於絕緣膜114及116中的氧移動到氧化物半導體膜108中,而可以減少氧化物半導體膜108的氧缺陷量。
例如,作為絕緣膜114,藉由PECVD法可以形成氧氮化矽膜。此時,作為源氣體,較佳為使用含有矽的沉積氣體及氧化性氣體。包含矽的沉積氣體的典型例子為矽烷、乙矽烷、丙矽烷、氟化矽烷等。作為氧化性氣體, 有一氧化二氮、二氧化氮等。另外,可以在如下條件下利用PECVD法形成包含氮且缺陷量少的絕緣膜114:相對於上述沉積氣體的氧化性氣體比例為大於20倍且小於100倍,較佳為40倍以上且80倍以下;並且處理室內的壓力為低於100Pa,較佳為50Pa以下。
在本實施方式中,作為絕緣膜114,在如下條件下利用PECVD法形成氧氮化矽膜:保持基板102的溫度為220℃;作為源氣體使用流量為50sccm的矽烷及流量為2000sccm的一氧化二氮;處理室內的壓力為20Pa;並且供應到平行平板電極的高頻功率為13.56MHz、100W(功率密度為1.6×10-2W/cm2)。
作為絕緣膜116,在如下條件下形成氧化矽膜或氧氮化矽膜:將安裝在PECVD設備中的進行了真空抽氣的處理室內的基板的溫度保持為180℃以上且280℃以下,較佳為200℃以上且240℃以下,將源氣體導入處理室中並將處理室內的壓力設定為100Pa以上且250Pa以下,較佳為設定為100Pa以上且200Pa以下,並對設置在處理室內的電極供應0.17W/cm2以上且0.5W/cm2以下,更佳為0.25W/cm2以上且0.35W/cm2以下的高頻功率。
在絕緣膜116的成膜條件中,在具有上述壓力的反應室中供應具有上述功率密度的高頻功率,由此在電漿中源氣體的分解效率得到提高,氧自由基增加,且促進源氣體的氧化,使得絕緣膜116中的含氧量超過化學計量組成。同時,在上述基板溫度下形成的膜中,由於矽與氧的鍵合力較弱, 因此,因後面製程的加熱處理而使膜中的氧的一部分脫離。其結果,可以形成其氧含量超過化學計量組成且因加熱而氧的一部分脫離的氧化物絕緣膜。
在絕緣膜116的形成製程中,絕緣膜114被用作氧化物半導體膜108的保護膜。因此,可以在減少對氧化物半導體膜108造成的損傷的同時使用功率密度高的高頻功率形成絕緣膜116。
另外,在絕緣膜116的成膜條件中,藉由增加相對於氧化性氣體的包含矽的沉積氣體的流量,可以減少絕緣膜116中的缺陷量。典型的是,能夠形成缺陷量較少的氧化物絕緣層,其中藉由ESR測量,在起因於矽的懸空鍵的g=2.001處呈現的信號的自旋密度低於6×1017spins/cm3,或3×1017spins/cm3以下,或1.5×1017spins/cm3以下。由此能夠提高電晶體的可靠性。
另外,也可以在形成絕緣膜114、116之後進行加熱處理。藉由該加熱處理,可以減少包含在絕緣膜114、116中的氮氧化物。另外,藉由該加熱處理,可以將絕緣膜114、116中的氧的一部分移動到氧化物半導體膜108中以減少氧化物半導體膜108中的氧缺陷量。
將對絕緣膜114、116進行的加熱處理的溫度典型地設定為150℃以上且400℃以下,較佳為300℃以上且400℃以下,更佳為320℃以上且370 ℃以下。加熱處理可以在氮、氧、超乾燥空氣(含水量為20ppm以下,較佳為1ppm以下,更佳為10ppb以下的空氣)或稀有氣體(氬、氦等)的氛圍下進行。上述氮、氧、超乾燥空氣或稀有氣體較佳的是不含有氫、水等。該加熱處理可以使用電爐、RTA裝置等來進行。
在本實施方式中,在氮氛圍下,以350℃進行1小時的加熱處理。
接著,在絕緣膜116上形成保護膜117(參照圖10C、圖10D)。
保護膜117包含選自銦、鋅、鈦、鋁、鎢、鉭和鉬中的至少一個。例如,使用諸如以上述金屬元素為成分的合金、組合上述金屬元素的合金、具有上述金屬元素的金屬氧化物、具有上述金屬元素的金屬氮化物或者具有上述金屬元素的金屬氮氧化物等具有導電性的材料形成保護膜117。
作為保護膜117的一個例子,可以使用氮化鉭膜、鈦膜、銦錫氧化物膜、鋁膜或氧化物半導體膜(例如,IGZO膜(In:Ga:Zn=1:4:5(原子個數比)等)。保護膜117也可以利用濺射法形成。此外,保護膜117的厚度為1nm以上且20nm以下,較佳為2nm以上且10nm以下。在本實施方式中,作為保護膜117使用厚度為5nm的添加有氧化矽的銦錫氧化物(Indium Tin SiO2 Doped Oxide:以下稱為ITSO)。
接著,經過保護膜117對絕緣膜114、116及氧化物半導體膜108添加 氧133(參照圖10E、圖10F)。
作為經過保護膜117對絕緣膜114、116以及氧化物半導體膜108添加氧133的方法,有離子摻雜法、離子植入法、電漿處理法等。另外,當添加氧133時,藉由對基板一側施加偏壓可以有效地對絕緣膜114、116以及氧化物半導體膜108添加氧133。作為該偏壓,例如將電力密度設定為1W/cm2以上且5W/cm2以下即可。藉由在絕緣膜116上設置保護膜117添加氧,保護膜117被用作抑制氧從絕緣膜116脫離的保護膜。由此,可以對絕緣膜114、116以及氧化物半導體膜108添加更多的氧。
另外,當利用電漿處理引入氧時,藉由利用微波使氧激發而產生高密度的氧電漿,可以增加對絕緣膜114、116引入的氧的量。
接著,去除保護膜117(參照圖11A、圖11B)。
作為保護膜117的去除方法,可以舉出乾蝕刻法、濕蝕刻法或組合乾蝕刻法和濕蝕刻法的方法等。在本實施方式中,利用濕蝕刻法去除保護膜117。注意,在本實施方式中示出去除保護膜117的方法,但不侷限於此。例如,也可以在保護膜117上形成絕緣膜118而不去除保護膜117。
接著,在絕緣膜116上形成絕緣膜118(參照圖11C、圖11D)。
另外,藉由在形成絕緣膜118之前或者在形成絕緣膜118之後進行加熱處理,也可以使包含於絕緣膜114、116中的過剩氧擴散到氧化物半導體膜108中,來填補氧化物半導體膜108中的氧缺陷。或者,藉由進行加熱形成絕緣膜118,也可以使包含於絕緣膜114、116中的過剩氧擴散到氧化物半導體膜108中,來填補氧化物半導體膜108中的氧缺陷。
在藉由PECVD法形成絕緣膜118的情況下,藉由將基板溫度設定為300℃以上且400℃以下,較佳為設定為320℃以上且370℃以下,可以形成緻密的膜,所以是較佳的。
例如,當作為絕緣膜118利用PECVD法形成氮化矽膜時,作為源氣體較佳為使用包含矽的沉積氣體、氮及氨。藉由使用與氮相比少量的氨,在電漿中氨離解而產生活性種。該活性種切斷包含在包含矽的沉積氣體中的矽與氫的鍵合及氮的三鍵。其結果是,可以促進矽與氮的鍵合,而可以形成矽與氫的鍵合較少、缺陷較少且緻密的氮化矽膜。另一方面,在相對於氮的氨量多時,包含矽的沉積氣體及氮的分解不進展,矽與氫的鍵合殘留,導致形成缺陷較多且不緻密的氮化矽膜。由此,在源氣體中,將相對於氨的氮的流量比設定為5以上且50以下,較佳為設定為10以上且50以下。
在本實施方式中,作為絕緣膜118,藉由利用PECVD設備並使用矽烷、氮及氨的源氣體,形成厚度為50nm的氮化矽膜。矽烷的流量為50sccm,氮的流量為5000sccm,氨的流量為100sccm。將處理室的壓力設定為100Pa, 將基板溫度設定為350℃,用27.12MHz的高頻電源對平行平板電極供應1000W的高頻功率。PECVD設備是電極面積為6000cm2的平行平板型PECVD設備,將所供應的功率的換算為每單位面積的功率(功率密度)為1.7×10-1W/cm2
接著,藉由光微影製程在絕緣膜118上形成遮罩,在絕緣膜114、116、118的所希望的區域中形成開口部142c。此外,藉由光微影製程在絕緣膜118上形成遮罩,在絕緣膜106、107、114、116、118的所希望的區域中形成開口部142a、142b。開口部142c以到達導電膜112b的方式形成。此外,開口部142a、142b以都到達導電膜104的方式形成(參照圖11E、圖11F)。
開口部142a、142b及開口部142c既可以在同一製程中形成又可以以不同製程形成。當在同一製程中形成開口部142a、142b及開口部142c時,例如可以使用灰色調遮罩或半色調遮罩形成。另外,也可以分多次形成開口部142a、142b。例如,也可以形成加工絕緣膜106、107,然後加工絕緣膜114、116、118。
接著,以覆蓋開口部142a、142b、142c的方式在絕緣膜118上形成導電膜,且將該導電膜加工為所希望的形狀,來形成導電膜120a及120b(參照圖11G、圖11H)。
作為導電膜120a、120b,例如可以使用包含選自銦(In)、鋅(Zn)和 錫(Sn)中的一種的材料。導電膜120a、120b尤其可以使用包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、ITO、銦鋅氧化物、ITSO等透光導電材料。在本實施方式中,藉由濺射法形成膜厚度為110nm的ITSO膜。
藉由上述步驟,可以製造圖2A至圖2C所示的電晶體100。
圖3A至圖3C所示的電晶體140及圖4A至圖4C所示的電晶體160可以改變用來形成圖11F所示的開口部142a、142b的遮罩的形狀來製造。此外,圖5A至圖5F所示的電晶體100A、140A、160A可以在圖11G及圖11H所示的製程之後在導電膜120a、120b及絕緣膜118上形成絕緣膜122來形成。
本實施方式所示的結構、方法可以與其他實施方式所示的結構、方法適當地組合而使用。
實施方式2
在本實施方式中,以下詳細說明本發明的一個方式的半導體裝置所具有的氧化物半導體的結構及性質。
〈氧化物半導體的結構〉
氧化物半導體被分為單晶氧化物半導體和非單晶氧化物半導體。作為非單晶氧化物半導體有CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor:c軸配向結晶氧化物半導體)、多晶氧化物半導體、nc-OS(nanocrystalline Oxide Semiconductor:奈米晶氧化物半導體)、a-like OS(amorphous like Oxide Semiconductor)以及非晶氧化物半導體(a-OS)等。
從其他觀點看來,氧化物半導體被分為a-OS和結晶氧化物半導體。作為結晶氧化物半導體有單晶氧化物半導體、CAAC-OS、多晶氧化物半導體以及nc-OS等。
作為非晶結構的定義,一般而言,已知:它處於亞穩態並沒有被固定化,具有各向同性而不具有不均勻結構等。也可以換句話說為非晶結構的鍵角不固定,具有短距離秩序性而不具有長距秩序性。
從相反的觀點來看,不能將實質上穩定的氧化物半導體稱為完全非晶(completely amorphous)氧化物半導體。另外,不能將不具有各向同性(例如,在微小區域中具有週期結構)的氧化物半導體稱為完全非晶氧化物半導體。注意,a-like OS在微小區域中具有週期結構,但是同時具有空洞(也稱為void),並具有不穩定結構。因此,a-like OS在物性上近乎於非晶氧化物半導體。
〈CAAC-OS〉
CAAC-OS是包含多個c軸配向的結晶部(也稱為顆粒)的氧化物半導體之一。
在利用穿透式電子顯微鏡(TEM:Transmission Electron Microscope)觀察所得到的CAAC-OS的明視野影像與繞射圖案的複合分析影像(也稱為高解析度TEM影像)中,觀察到多個顆粒。然而,在高解析度TEM影像中,觀察不到顆粒與顆粒之間的明確的邊界,即晶界(grain boundary)。因此,可以說在CAAC-OS中,不容易發生起因於晶界的電子移動率的降低。
下面,對利用TEM觀察的CAAC-OS進行說明。圖12A示出從大致平行於樣本面的方向觀察所得到的CAAC-OS的剖面的高解析度TEM影像。利用球面像差校正(Spherical Aberration Corrector)功能得到高解析度TEM影像。將利用球面像差校正功能所得到的高解析度TEM影像特別稱為Cs校正高解析度TEM影像。例如可以使用日本電子株式會社製造的原子解析度分析型電子顯微鏡JEM-ARM200F等得到Cs校正高解析度TEM影像。
圖12B示出將圖12A中的區域(1)放大的Cs校正高解析度TEM影像。由圖12B可以確認到在顆粒中金屬原子排列為層狀。各金屬原子層具有反映了形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS的頂面的凸凹的配置並以平行於CAAC-OS的被形成面或頂面的方式排列。
如圖12B所示,CAAC-OS具有特有的原子排列。圖12C是以輔助線示出特有的原子排列的圖。由圖12B及圖12C可知,一個顆粒的尺寸為1nm以上或3nm以上,由顆粒與顆粒之間的傾斜產生的空隙的尺寸為0.8nm左右。因此,也可以將顆粒稱為奈米晶(nc:nanocrystal)。注意,也可以將CAAC-OS稱為具有CANC(C-Axis Aligned nanocrystals:c軸配向奈米晶)的氧化物半導體。
在此,根據Cs校正高解析度TEM影像,將基板5120上的CAAC-OS的顆粒5100的配置示意性地表示為推積磚塊或塊體的結構(參照圖12D)。在圖12C中觀察到的在顆粒與顆粒之間產生傾斜的部分相當於圖12D所示的區域5161。
圖13A示出從大致垂直於樣本面的方向觀察所得到的CAAC-OS的平面的Cs校正高解析度TEM影像。圖13B、圖13C和圖13D分別示出將圖13A中的區域(1)、區域(2)和區域(3)放大的Cs校正高解析度TEM影像。由圖13B、圖13C和圖13D可知在顆粒中金屬原子排列為三角形狀、四角形狀或六角形狀。但是,在不同的顆粒之間金屬原子的排列沒有規律性。
接著,說明使用X射線繞射(XRD:X-Ray Diffraction)進行分析的CAAC-OS。例如,當利用out-of-plane法分析包含InGaZnO4結晶的CAAC-OS的結構時,如圖14A所示,在繞射角(2θ)為31°時常出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面,由此可知CAAC-OS中的結晶具有c軸 配向性,並且c軸朝向大致垂直於被形成面或頂面的方向。
注意,當利用out-of-plane法分析CAAC-OS的結構時,除了2θ為31°的峰值以外,有時在2θ為36°時也出現峰值。2θ為36°的峰值表示CAAC-OS中的一部分包含不具有c軸配向性的結晶。在利用out-of-plane法分析中,c軸配向性高的CAAC-OS在2θ為31°時出現峰值而在2θ為36°時不出現峰值。
另一方面,當利用從大致垂直於c軸的方向使X射線入射到樣本的in-plane法分析CAAC-OS的結構時,在2θ為56°時出現峰值。該峰值來源於InGaZnO4結晶的(110)面。在CAAC-OS中,即使將2θ固定為56°並在以樣本面的法線向量為軸(Φ軸)旋轉樣本的條件下進行分析(Φ掃描),也如圖14B所示的那樣觀察不到明確的峰值。相比之下,在InGaZnO4的單晶氧化物半導體中,在將2θ固定為56°來進行Φ掃描時,如圖14C所示的那樣觀察到來源於相等於(110)面的結晶面的六個峰值。因此,由使用XRD的結構分析可以確認到CAAC-OS中的a軸和b軸的配向沒有規律性。
接著,說明利用電子繞射進行分析的CAAC-OS。例如,當對包含InGaZnO4結晶的CAAC-OS在平行於樣本面的方向上入射束徑為300nm的電子線時,可能會獲得圖15A所示的繞射圖案(也稱為選區穿透式電子繞射圖案)。在該繞射圖案中包含起因於InGaZnO4結晶的(009)面的斑點。因此,由電子繞射也可知CAAC-OS所包含的顆粒具有c軸配向性,並且c軸朝向大致垂 直於被形成面或頂面的方向。另一方面,圖15B示出對相同的樣本在垂直於樣本面的方向上入射束徑為300nm的電子線時的繞射圖案。由圖15B觀察到環狀的繞射圖案。因此,由電子繞射也可知CAAC-OS所包含的顆粒的a軸和b軸不具有配向性。可以認為圖15B中的第一環起因於InGaZnO4結晶的(010)面和(100)面等。另外,可以認為圖15B中的第二環起因於(110)面等。
如上所述,CAAC-OS是結晶性高的氧化物半導體。因為氧化物半導體的結晶性有時因雜質的混入或缺陷的生成等而降低,所以從相反的觀點來看,可以說CAAC-OS是雜質或缺陷(氧缺陷等)少的氧化物半導體。
另外,雜質是指氧化物半導體的主要成分以外的元素,諸如氫、碳、矽和過渡金屬元素等。例如,與氧的鍵合力比構成氧化物半導體的金屬元素強的矽等元素會奪取氧化物半導體中的氧,由此打亂氧化物半導體的原子排列,導致結晶性下降。另外,由於鐵或鎳等的重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大,所以會打亂氧化物半導體的原子排列,導致結晶性下降。
當氧化物半導體包含雜質或缺陷時,其特性有時因光或熱等會發生變動。包含於氧化物半導體的雜質有時會成為載子陷阱或載子發生源。另外,氧化物半導體中的氧缺陷有時會成為載子陷阱或因俘獲氫而成為載子發生源。
由此,雜質及氧缺陷少的CAAC-OS的載子密度非常低。明確而言,可以將氧化物半導體的載子密度設定為低於8×1011/cm3,較佳為低於1×1011/cm3,更佳為低於1×1010/cm3且為1×10-9/cm3以上。將這樣的氧化物半導體稱為高純度本質或實質上高純度本質的氧化物半導體。CAAC-OS的雜質濃度和缺陷態密度低。即,可以說CAAC-OS是具有穩定特性的氧化物半導體。
〈nc-OS〉
在nc-OS的高解析度TEM影像中有能夠觀察到結晶部的區域和觀察不到明確的結晶部的區域。nc-OS所包含的結晶部的尺寸大多為1nm以上且10nm以下或1nm以上且3nm以下。注意,有時將其結晶部的尺寸大於10nm且是100nm以下的氧化物半導體稱為微晶氧化物半導體。例如,在nc-OS的高解析度TEM影像中,有時無法明確地觀察到晶界。注意,奈米晶也可以說相當於CAAC-OS中的顆粒。因此,下面有時將nc-OS的結晶部稱為顆粒。
在nc-OS中,微小的區域(例如1nm以上且10nm以下的區域,特別是1nm以上且3nm以下的區域)中的原子排列具有週期性。另外,nc-OS在不同的顆粒之間觀察不到結晶定向的規律性。因此,在膜整體中觀察不到配向性。所以,有時nc-OS在某些分析方法中與a-like OS或a-OS沒有差別。例如,當利用使用其束徑比顆粒大的X射線的out-of-plane法對nc-OS進 行結構分析時,檢測不到表示結晶面的峰值。在使用其束徑比顆粒大(例如,50nm以上)的電子射線對nc-OS進行電子繞射時,觀察到類似光暈圖案的繞射圖案。另一方面,在使用其束徑近於顆粒或者比顆粒小的電子射線對nc-OS進行奈米束電子繞射時,觀察到斑點。另外,在nc-OS的奈米束電子繞射圖案中,有時觀察到分佈為圓圈狀的斑點。而且,在nc-OS的奈米束電子繞射圖案中,有時還觀察到環狀的區域內的多個斑點。
如此,由於在顆粒(奈米晶)之間結晶定向都沒有規律性,所以也可以將nc-OS稱為包含RANC(Random Aligned nanocrystals:無規配向奈米晶)的氧化物半導體或包含NANC(Non-Aligned nanocrystals:無配向奈米晶)的氧化物半導體。
nc-OS是規律性比a-OS高的氧化物半導體。因此,nc-OS的缺陷態密度比a-like OS或a-OS低。但是,在nc-OS中的不同的顆粒之間觀察不到晶體配向的規律性。所以,nc-OS的缺陷態密度比CAAC-OS高。
〈a-like OS〉
a-like OS是具有介於nc-OS與a-OS之間的結構的氧化物半導體。
在a-like OS的高解析度TEM影像中有時觀察到空洞(也稱為void)。另外,在高解析度TEM影像中,有能夠明確地觀察到結晶部的區域和不能觀察到結晶部的區域。
由於a-like OS包含空洞,所以與nc-OS及CAAC-OS相比其結構不穩定。例如,a-like OS因電子照射變化形態。明確而言,如圖16所示,對In-Ga-Zn氧化物的a-like OS(樣本A)照射電子線,隨著其劑量的增加,利用高解析度剖面TEM影像估計出的結晶部的平均尺寸變大。相比之下,即使對相同的氧化物的nc-OS及CAAC-OS(樣本C)照射電子線也觀察不到很明顯的變化。
另外,由於a-like OS包含空洞,所以其密度比nc-OS及CAAC-OS低。具體地,a-like OS的密度為具有相同組成的單晶氧化物半導體的78.6%以上且小於92.3%。nc-OS的密度及CAAC-OS的密度為具有相同組成的單晶氧化物半導體的92.3%以上且小於100%。注意,難以形成其密度小於單晶氧化物半導體的密度的78%的氧化物半導體。
例如,在原子數比滿足In:Ga:Zn=1:1:1的氧化物半導體中,具有菱方晶系結構的單晶InGaZnO4的密度為6.357g/cm3。因此,例如,在原子數比滿足In:Ga:Zn=1:1:1的氧化物半導體中,a-like OS的密度為5.0g/cm3以上且小於5.9g/cm3。另外,例如,在原子數比滿足In:Ga:Zn=1:1:1的氧化物半導體中,nc-OS的密度和CAAC-OS的密度為5.9g/cm3以上且小於6.3g/cm3
注意,有時不存在相同組成的單晶氧化物半導體。此時,藉由以任意 比例組合組成不同的單晶氧化物半導體,可以估計出相當於所希望的組成的單晶氧化物半導體的密度。根據組成不同的單晶氧化物半導體的組合比例使用加權平均計算出相當於所希望的組成的單晶氧化物半導體的密度即可。注意,較佳的是儘可能減少所組合的單晶氧化物半導體的種類來計算密度。
如上所述,氧化物半導體具有各種結構及各種特性。注意,氧化物半導體例如可以是包括a-OS、a-like OS、nc-OS和CAAC-OS中的兩種以上的疊層膜。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。
實施方式3
在本實施方式中,使用圖17至圖19說明使用在前面的實施方式中例示的電晶體的顯示裝置的一個例子。
圖17是示出顯示裝置的一個例子的俯視圖。圖17所示的顯示裝置700包括:設置在第一基板701上的像素部702;設置在第一基板701上的源極驅動電路部704及閘極驅動電路部706;以圍繞像素部702、源極驅動電路部704及閘極驅動電路部706的方式設置的密封材料712;以及以與第一基板701對置的方式設置的第二基板705。注意,由密封材料712密封第一基 板701及第二基板705。也就是說,像素部702、源極驅動電路部704及閘極驅動電路部706被第一基板701、密封材料712及第二基板705密封。注意,雖然在圖17中未圖示,但是在第一基板701與第二基板705之間設置有顯示元件。
另外,在顯示裝置700中,在第一基板701上的不由密封材料712圍繞的區域中設置有分別電連接於像素部702、源極驅動電路部704及閘極驅動電路部706的FPC(Flexible printed circuit:撓性印刷電路)端子部708。另外,FPC端子部708連接於FPC716,並且藉由FPC716對像素部702、源極驅動電路部704及閘極驅動電路部706供應各種信號。另外,像素部702、源極驅動電路部704、閘極驅動電路部706以及FPC端子部708各與信號線710連接。由FPC716供應的各種信號是藉由信號線710供應到像素部702、源極驅動電路部704以及閘極驅動電路部706的。
另外,也可以在顯示裝置700中設置多個閘極驅動電路部706。另外,作為顯示裝置700,雖然示出將源極驅動電路部704及閘極驅動電路部706形成在與像素部702相同的第一基板701上的例子,但是並不侷限於該結構。例如,可以只將閘極驅動電路部706形成在第一基板701上,或者可以只將源極驅動電路部704形成在第一基板701上。此時,也可以採用將形成有源極驅動電路或閘極驅動電路等的基板(例如,由單晶半導體膜、多晶半導體膜形成的驅動電路基板)安裝於第一基板701的結構。另外,對另行形成的驅動電路基板的連接方法沒有特別的限制,而可以採用COG (Chip On Glass:晶粒玻璃接合)方法、打線接合方法等。
另外,顯示裝置700所包括的像素部702、源極驅動電路部704及閘極驅動電路部706包括多個電晶體,作為該電晶體可以適用本發明的一個方式的半導體裝置的電晶體。
另外,顯示裝置700可以包括各種元件。作為該元件,例如有對比度、亮度、反射率、透射率等因電磁作用而產生變化的顯示媒體,諸如電致發光(EL)元件(包含有機物及無機物的EL元件、有機EL元件、無機EL元件、LED等)、發光電晶體元件(根據電流發光的電晶體)、電子發射元件、液晶元件、電子墨水元件、電泳元件、電濕潤(electrowetting)元件、電漿顯示器(PDP)、MEMS(微機電系統)、顯示器(例如柵光閥(GLV)、數位微鏡裝置(DMD)、數位微快門(DMS)元件、干涉調變(IMOD)元件等)、壓電陶瓷顯示器等。作為使用EL元件的顯示裝置的一個例子,有EL顯示器等。作為使用電子發射元件的顯示裝置的一個例子,有場致發射顯示器(FED)或SED方式平面型顯示器(SED:Surface-conduction Electron-emitter Display:表面傳導電子發射顯示器)等。作為使用液晶元件的顯示裝置的一個例子,有液晶顯示器(透射式液晶顯示器、半透射式液晶顯示器、反射式液晶顯示器、直觀式液晶顯示器、投射式液晶顯示器)等。作為使用電子墨水元件或電泳元件的顯示裝置的一個例子,有電子紙等。注意,當實現半透射式液晶顯示器或反射式液晶顯示器時,使像素電極的一部分或全部具有反射電極的功能,即可。例如,使像素電極 的一部分或全部包含鋁、銀等,即可。並且,此時也可以將SRAM等記憶體電路設置在反射電極下。由此,可以進一步降低功耗。
作為顯示裝置700的顯示方式,可以採用逐行掃描方式或隔行掃描方式等。另外,作為當進行彩色顯示時在像素中控制的顏色要素,不侷限於RGB(R表示紅色,G表示綠色,B表示藍色)這三種顏色。例如,可以由R像素、G像素、B像素及W(白色)像素的四個像素構成。或者,如PenTile排列,也可以由RGB中的兩個顏色構成一個顏色要素,並根據顏色要素選擇不同的兩個顏色來構成。或者可以對RGB追加黃色(yellow)、青色(cyan)、洋紅色(magenta)等中的一種以上的顏色。另外,各個顏色要素的點的顯示區域的大小可以不同。但是,所公開的發明不侷限於彩色顯示的顯示裝置,而也可以應用於黑白顯示的顯示裝置。
另外,為了將白色光(W)用於背光(有機EL元件、無機EL元件、LED、螢光燈等)使顯示裝置進行全彩色顯示,也可以使用彩色層(也稱為濾光片)。作為彩色層,例如可以適當地組合紅色(R)、綠色(G)、藍色(B)、黃色(Y)等而使用。藉由使用彩色層,可以與不使用彩色層的情況相比進一步提高顏色再現性。此時,也可以藉由設置包括彩色層的區域和不包括彩色層的區域,將不包括彩色層的區域中的白色光直接用於顯示。藉由部分地設置不包括彩色層的區域,在顯示明亮的影像時,有時可以減少彩色層所引起的亮度降低而減少耗電量兩成至三成左右。但是,在使用有機EL元件或無機EL元件等自發光元件進行全彩色顯示時,也可以從具有各發光 顏色的元件發射R、G、B、Y、白色(W)。藉由使用自發光元件,有時與使用彩色層的情況相比進一步減少耗電量。
在本實施方式中,使用圖18及圖19說明作為顯示元件使用液晶元件及EL元件的結構。圖18是沿著圖17所示的點劃線Q-R的剖面圖,作為顯示元件使用液晶元件的結構。另外,圖19是沿著圖17所示的點劃線Q-R的剖面圖,作為顯示元件使用EL元件的結構。
下面,首先說明圖18與圖19所示的共同部分,接著說明不同的部分。
〈顯示裝置的共同部分的說明〉
圖18及圖19所示的顯示裝置700包括:引繞佈線部711;像素部702;源極驅動電路部704;以及FPC端子部708。另外,引繞佈線部711包括信號線710。另外,像素部702包括電晶體750及電容元件790。另外,源極驅動電路部704包括電晶體752。
電晶體750及電晶體752可以使用上述電晶體。
在本實施方式中使用的電晶體包括高度純化且氧缺陷的形成被抑制的氧化物半導體膜。該電晶體可以降低關閉狀態下的電流值(關態電流值)。因此,可以延長影像信號等電信號的保持時間,也可以延長寫入間隔。因此,可以降低更新工作的頻率,由此可以發揮抑制功耗的效果。
另外,在本實施方式中使用的電晶體能夠得到較高的場效移動率,因此能夠進行高速驅動。例如,藉由將這種能夠進行高速驅動的電晶體用於液晶顯示裝置,可以在同一基板上形成像素部的開關電晶體及用於驅動電路部的驅動電晶體。也就是說,因為作為驅動電路不需要另行使用由矽晶圓等形成的半導體裝置,所以可以縮減半導體裝置的構件數。另外,在像素部中也可以藉由使用能夠進行高速驅動的電晶體提供高品質的影像。
電容元件790採用在一對電極間具有電介質的結構。更詳細地說,電容元件790的一個電極使用經與被用作電晶體750的閘極電極的導電膜相同的製程而形成的導電膜,而電容元件790的另一個電極使用被用作電晶體750的源極電極及汲極電極的導電膜。另外,被夾在一對電極之間的電介質使用被用作電晶體750的閘極絕緣膜的絕緣膜。
另外,在圖18及圖19中,在電晶體750、電晶體752以及電容元件790上設置有絕緣膜764、766、768以及平坦化絕緣膜770。
絕緣膜764、766、768可以使用與上述實施方式所示的絕緣膜114、116、118相同的材料及製造方法而形成。作為平坦化絕緣膜770,可以使用具有耐熱性的有機材料如聚醯亞胺樹脂、丙烯酸樹脂、聚醯亞胺醯胺樹脂、苯并環丁烯類樹脂、聚醯胺樹脂、環氧樹脂等。也可以藉由層疊多個由這些材料形成的絕緣膜,形成平坦化絕緣膜770。另外,也可以採用不設置平坦 化絕緣膜770的結構。
信號線710與用作電晶體750、752的源極電極及汲極電極的導電膜在同一製程中形成。信號線710也可以使用在與用作電晶體750、752的源極電極及汲極電極的導電膜不同的製程中形成的導電膜,諸如使用用作閘極電極的導電膜。作為信號線710,例如,當使用包含銅元素的材料時,起因於佈線電阻的信號延遲等較少,而可以實現大螢幕的顯示。
另外,FPC端子部708包括連接電極760、異方性導電膜780及FPC716。連接電極760與用作電晶體750、752的源極電極及汲極電極的導電膜在同一製程中形成。另外,連接電極760與FPC716所包括的端子藉由異方性導電膜780電連接。
另外,作為第一基板701及第二基板705,例如可以使用玻璃基板。另外,作為第一基板701及第二基板705,也可以使用具有撓性的基板。作為該具有撓性的基板,例如可以舉出塑膠基板等。
另外,在第一基板701與第二基板705之間設置有結構體778。結構體778是藉由選擇性地對絕緣膜進行蝕刻而得到的柱狀的間隔物,用來控制第一基板701與第二基板705之間的距離(液晶盒厚(cell gap))。另外,作為結構體778,也可以使用球狀的間隔物。在本實施方式中示出結構體778設置在第一基板701一側的結構,但是本發明不侷限於此。例如,也可 以採用在第二基板705一側設置結構體778的結構或者在第一基板701和第二基板705的兩者上設置結構體778的結構。
另外,在第二基板705一側,設置有用作黑矩陣的遮光膜738、用作濾色片的彩色膜736、與遮光膜738及彩色膜736接觸的絕緣膜734。
〈作為顯示元件使用液晶元件的顯示裝置的結構實例〉
圖18所示的顯示裝置700包括液晶元件775。液晶元件775包括導電膜772、導電膜774及液晶層776。導電膜774設置在第二基板705一側並被用作相對電極。圖18所示的顯示裝置700可以藉由由施加到導電膜772及導電膜774的電壓改變液晶層776的配向狀態,由此控制光的透過及非透過而顯示影像。
導電膜772連接到電晶體750所具有的被用作源極電極及汲極電極的導電膜。導電膜772形成在平坦化絕緣膜770上並被用作像素電極,即顯示元件的一個電極。另外,導電膜772具有反射電極的功能。圖18所示的顯示裝置700是由導電膜772反射外光並經過彩色膜736進行顯示的所謂反射型彩色液晶顯示裝置。
作為導電膜772,可以使用對可見光具有透光性的導電膜或對可見光具有反射性的導電膜。作為對可見光具有透光性的導電膜,例如,較佳為使用包含選自銦(In)、鋅(Zn)、錫(Sn)中的一種的材料。作為對可見光 具有反射性的導電膜,例如,較佳為使用包含鋁或銀的材料。在本實施方式中,作為導電膜772使用對可見光具有透光性的導電膜。
另外,當使用對可見光具有反射性的導電膜時,導電膜772可以採用疊層結構。例如,作為下層形成膜厚度為100nm的鋁膜,作為上層形成膜厚度為30nm的銀合金膜(例如為包含銀、鈀及銅的合金膜)。藉由採用上述結構,發揮下述優異效果。
上述優異效果為如下:(1)可以提高基底膜(在此,為平坦化絕緣膜770)與導電膜772的密接性;(2)可以使用蝕刻劑對鋁膜及銀合金膜一起進行蝕刻;(3)可以使導電膜772的剖面形狀成為良好的形狀(例如為錐形形狀)。(3)的原因可認為如下緣故:當使用蝕刻劑進行蝕刻時,鋁膜的蝕刻速度比銀合金膜慢,或者當在進行銀合金膜的蝕刻之後使鋁膜露出時,從比銀合金膜賤的金屬,換句話說,離子化傾向高的鋁抽出電子,由此銀合金膜的蝕刻被抑制,而鋁膜的蝕刻的進行速度快。
在圖18所示的顯示裝置700中,在像素部702的平坦化絕緣膜770的一部分設置有凹凸。使用樹脂等形成平坦化絕緣膜770。用作反射電極的導電膜772沿著上述凹凸而形成。由此,在外光入射到導電膜772的情況下,可以在導電膜772的表面上使光漫反射,由此可以提高可見度。
另外,圖18所示的顯示裝置700例示出反射型彩色液晶顯示裝置,但 是顯示裝置700的方式不侷限於此。例如,也可以採用作為導電膜772利用使可視光透過的導電膜的透過型彩色液晶顯示裝置。當採用透過型彩色液晶顯示裝置時,也可以不設置平坦化絕緣膜770上的凹凸。
注意,雖然在圖18中未圖示,但是也可以分別在導電膜772、774與液晶層776接觸的一側設置配向膜。此外,雖然在圖18中未圖示,但是也可以適當地設置偏振構件、相位差構件、抗反射構件等光學構件(光學基板)等。例如,也可以使用利用偏振基板及相位差基板的圓偏振。此外,作為光源,也可以使用背光、側光等。
作為液晶層776可以使用熱致液晶、鐵電液晶、反鐵電液晶等。液晶也可以為低分子液晶、高分子液晶或高分子分散型液晶。這些液晶材料根據條件呈現出膽固醇相、層列相、立方相、手性向列相、均質相等。
此外,在採用橫向電場方式的情況下,也可以使用不使用配向膜的呈現藍相的液晶。藍相是液晶相的一種,是指當使膽甾型液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。因為藍相只在較窄的溫度範圍內出現,所以將其中混合了幾wt%的手性試劑的液晶組合物用於液晶層,以擴大溫度範圍。包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度快。包含呈現藍相的液晶和手性試劑的液晶組成物不需要配向處理。此外,當使用包含呈現藍相的液晶時,液晶元件的視角依賴性小。另外,因不需要設置配向膜而不需要摩擦處理,因此可以防止由於摩擦處理 而引起的靜電破壞,由此可以降低製程中的液晶顯示裝置的不良和破損。
另外,當作為顯示元件使用液晶元件時,可以使用:TN(Twisted Nematic:扭曲向列)模式、IPS(In-Plane-Switching:平面內切換)模式、FFS(Fringe Field Switching:邊緣電場切換)模式、ASM(Axially Symmetric aligned Micro-cell:軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence:光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal:鐵電性液晶)模式、以及AFLC(Anti Ferroelectric Liquid Crystal:反鐵電性液晶)模式等。
另外,也可以使用常黑型液晶顯示裝置,例如採用垂直配向(VA)模式的透過型液晶顯示裝置。作為垂直配向模式,可以舉出幾個例子,例如可以使用MVA(Multi-Domain Vertical Alignment:多象限垂直配向)模式、PVA(Patterned Vertical Alignment:垂直配向構型)模式、ASV(Advanced Super View:高級超視覺)模式等。
〈作為顯示元件使用發光元件的顯示裝置〉
圖19所示的顯示裝置700包括發光元件782。發光元件782包括導電膜784、EL層786及導電膜788。圖19所示的顯示裝置700藉由使發光元件782所包括的EL層786發光,可以顯示影像。
導電膜784連接於電晶體750所具有的用作源極電極及汲極電極的導 電膜。導電膜784被用作形成在平坦化絕緣膜770上的像素電極,即,顯示元件的一個電極。作為導電膜784,可以使用對可見光具有透光性的導電膜或對可見光具有反射性的導電膜。作為對可見光具有透光性的導電膜,例如較佳為使用包含選自銦(In)、鋅(Zn)和錫(Sn)中的一種的材料。作為對可見光具有反射性的導電膜,例如較佳為使用包含鋁或銀的材料。
在圖19所示的顯示裝置700中,在平坦化絕緣膜770及導電膜784上設置有絕緣膜730。絕緣膜730覆蓋導電膜784的一部分。發光元件782採用頂部發射結構。因此,導電膜788具有透光性且使EL層786發射的光透過。注意,雖然在本實施方式中例示出頂部發射結構,但是不侷限於此。例如,也可以應用於向導電膜784一側發射光的底部發射結構或向導電膜784一側及導電膜788一側的兩者發射光的雙面發射結構。
另外,在與發光元件782重疊的位置上設置有彩色膜736,並在與絕緣膜730重疊的位置、引線部711及源極驅動電路部704中設置有遮光膜738。彩色膜736及遮光膜738被絕緣膜734覆蓋。由密封膜732填充發光元件782與絕緣膜734之間。注意,雖然例示出在圖19所示的顯示裝置700中設置彩色膜736的結構,但是並不侷限於此。例如,在藉由分別塗布來形成EL層786時,也可以採用不設置彩色膜736的結構。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而使用。
實施方式4
在本實施方式中,參照圖20A至圖20C說明具有本發明的一個方式的半導體裝置的顯示裝置。
圖20A所示的顯示裝置包括:具有顯示元件的像素的區域(以下稱為像素部502);配置在像素部502外側並具有用來驅動像素的電路的電路部(以下稱為驅動電路部504);具有保護元件的功能的電路(以下稱為保護電路506);以及端子部507。此外,也可以採用不設置保護電路506的結構。
驅動電路部504的一部分或全部較佳為形成在與像素部502同一的基板上。由此,可以減少構件的數量或端子的數量。當驅動電路部504的一部分或全部不形成在與像素部502相同的基板上時,可以藉由COG(Chip On Glass)或TAB(Tape Automated Bonding)安裝驅動電路部504的一部分或全部。
像素部502包括用來驅動配置為X行(X為2以上的自然數)Y列(Y為2以上的自然數)的多個顯示元件的電路(以下稱為像素電路501),驅動電路部504包括輸出選擇像素的信號(掃描信號)的電路(以下稱為閘極驅動器504a)、用來供應用來驅動像素的顯示元件的信號(資料信號)的電路(以下稱為源極驅動器504b)等的驅動電路。
閘極驅動器504a具有移位暫存器等。閘極驅動器504a藉由端子部507被輸入用來驅動移位暫存器的信號並將該信號輸出。例如,閘極驅動器504a被輸入起動脈衝信號、時脈信號等並輸出脈衝信號。閘極驅動器504a具有控制被供應掃描信號的佈線(以下稱為掃描線GL_1至GL_X。)的電位的功能。另外,也可以設置多個閘極驅動器504a,並藉由多個閘極驅動器504a分別控制掃描線GL_1至GL_X。或者,閘極驅動器504a具有能夠供應初始化信號的功能。但是,不侷限於此,閘極驅動器504a可以供應其他信號。
源極驅動器504b具有移位暫存器等。除了用來驅動移位暫存器的信號之外,作為資料信號的基礎的信號(視訊信號)也藉由端子部507被輸入到源極驅動器504b。源極驅動器504b具有以視訊信號為基礎生成寫入到像素電路501的資料信號的功能。另外,源極驅動器504b具有依照輸入起動脈衝信號、時脈信號等而得到的脈衝信號來控制資料信號的輸出的功能。另外,源極驅動器504b具有控制被供應資料信號的佈線(以下稱為資料線DL_1至DL_Y。)的電位的功能。或者,源極驅動器504b具有能夠供應初始化信號的功能。但是,不侷限於此,源極驅動器504b可以供應其他信號。
源極驅動器504b例如使用多個類比開關等來構成。藉由依次使多個類比開關成為導通狀態,源極驅動器504b可以輸出對影像信號進行時間分割而成的信號作為資料信號。
多個像素電路501的每一個分別藉由被供應掃描信號的多個掃描線GL之一而被輸入脈衝信號,並藉由被供應資料信號的多個資料線DL之一而被輸入資料信號。另外,多個像素電路501的每一個藉由閘極驅動器504a來控制資料信號的資料的寫入及保持。例如,藉由掃描線GL_m(m是X以下的自然數)從閘極驅動器504a對第m行第n列的像素電路501輸入脈衝信號,並根據掃描線GL_m的電位而藉由資料線DL_n(n是Y以下的自然數)從源極驅動器504b對第m行第n列的像素電路501輸入資料信號。
圖20A所示的保護電路506例如與作為閘極驅動器504a和像素電路501之間的佈線的掃描線GL連接。或者,保護電路506與作為源極驅動器504b和像素電路501之間的佈線的資料線DL連接。或者,保護電路506可以與閘極驅動器504a和端子部507之間的佈線連接。或者,保護電路506可以與源極驅動器504b和端子部507之間的佈線連接。此外,端子部507是指設置有用來從外部的電路對顯示裝置輸入電源、控制信號及視訊信號的端子的部分。
保護電路506是在自身所連接的佈線被供應一定的範圍之外的電位時使該佈線和其他佈線作為導通狀態的電路。
如圖20A所示,藉由對像素部502和驅動電路部504分別設置保護電路506,可以提高顯示裝置對因ESD(Electro Static Discharge:靜電放電)等而產生的過電流的電阻。但是,保護電路506的結構不侷限於此, 例如,也可以採用將閘極驅動器504a與保護電路506連接的結構或將源極驅動器504b與保護電路506連接的結構。或者,也可以採用將端子部507與保護電路506連接的結構。
另外,雖然在圖20A中示出由閘極驅動器504a和源極驅動器504b形成驅動電路部504的例子,但是不侷限於此結構。例如,也可以採用只形成閘極驅動器504a並安裝另外準備的形成有源極驅動電路的基板(例如,使用單晶半導體膜、多晶半導體膜形成的驅動電路基板)的結構。
此外,圖20A所示的多個像素電路501例如可以採用圖20B所示的結構。
圖20B所示的像素電路501包括液晶元件570、電晶體550以及電容元件560。作為電晶體550,可以應用上述實施方式所示的電晶體。
根據像素電路501的規格適當地設定液晶元件570的一對電極中的一個電極的電位。根據被寫入的資料設定液晶元件570的配向狀態。此外,也可以對多個像素電路501的每一個所具有的液晶元件570的一對電極中的一個電極供應共用電位。此外,也可以對各行的像素電路501的每一個所具有的液晶元件570的一對電極中的一個電極供應不同電位。
例如,作為具備液晶元件570的顯示裝置的驅動方法也可以使用如下 模式:TN模式;STN(Super-twisted Nematic:超扭曲向列)模式;VA模式;ASM模式;OCB模式;FLC模式;AFLC模式;MVA模式;PVA模式;IPS模式;FFS模式;或TBA(Transverse Bend Alignment:橫向彎曲配向)模式等。另外,作為顯示裝置的驅動方法,除了上述驅動方法之外,還有ECB(Electrically Controlled Birefringence:電控雙折射)模式、PDLC(Polymer Dispersed Liquid Crystal:聚合物分散型液晶)模式、PNLC(Polymer Network Liquid Crystal:聚合物網路型液晶)模式、賓主模式等。但是,不侷限於此,作為液晶元件及其驅動方式可以使用各種液晶元件及驅動方式。
在第m行第n列的像素電路501中,電晶體550的源極電極和汲極電極中的一個與資料線DL_n電連接,源極和汲極中的另一個與液晶元件570的一對電極中的另一個電極電連接。此外,電晶體550的閘極電極與掃描線GL_m電連接。電晶體550具有藉由成為導通狀態或關閉狀態而對資料信號的資料的寫入進行控制的功能。
電容元件560的一對電極中的一個電極與被供應電位的佈線(以下,稱為電位供應線VL)電連接,另一個電極與液晶元件570的一對電極中的另一個電極電連接。此外,根據像素電路501的規格適當地設定電位供應線VL的電位的值。電容元件560被用作儲存被寫入的資料的儲存電容器。
在具有圖20B的像素電路501的顯示裝置中,藉由圖20A所示的閘極 驅動器504a依次選擇各行的像素電路501,並使電晶體550成為導通狀態而寫入資料信號的資料。
當電晶體550成為關閉狀態時,被寫入資料的像素電路501成為保持狀態。藉由按行依次進行上述步驟,可以顯示影像。
圖20A所示的多個像素電路501例如可以採用圖20C所示的結構。
另外,圖20C所示的像素電路501包括電晶體552及554、電容元件562以及發光元件572。可以將上述實施方式所示的電晶體應用於電晶體552和電晶體554中的一個或兩個。
電晶體552的源極電極和汲極電極中的一個電連接於被供應資料信號的佈線(以下,稱為信號線DL_n)。並且,電晶體552的閘極電極電連接於被供應閘極信號的佈線(以下,稱為掃描線GL_m)。
電晶體552具有藉由成為開啟狀態或關閉狀態而對資料信號的寫入進行控制的功能。
電容元件562的一對電極中的一個與被供應電位的佈線(以下,稱為電位供應線VL_a)電連接,另一個與電晶體552的源極電極和汲極電極中的另一個電連接。
電容元件562被用作儲存被寫入的資料的儲存電容器。
電晶體554的源極電極和汲極電極中的一個與電位供應線VL_a電連接。並且,電晶體554的閘極電極與電晶體552的源極電極和汲極電極中的另一個電連接。
發光元件572的陽極和陰極中的一個與電位供應線VL_b電連接,另一個與電晶體554的源極電極和汲極電極中的另一個電連接。
作為發光元件572,可以使用例如有機電致發光元件(也稱為有機EL元件)等。注意,發光元件572並不侷限於有機EL元件,也可以為由無機材料構成的無機EL元件。
此外,高電源電位VDD施加到電位供應線VL_a和電位供應線VL_b中的一個,低電源電位VSS施加到另一個。
例如,在具有圖20C的像素電路501的顯示裝置中,例如,藉由圖20A所示的閘極驅動器504a依次選擇各行的像素電路501,並使電晶體552成為導通狀態而寫入資料信號的資料。
當電晶體552成為關閉狀態時,被寫入資料的像素電路501成為保持 狀態。並且,流在電晶體554的源極電極與汲極電極之間的電流量根據被寫入的資料信號的電位被控制,發光元件572以對應於流動的電流量的亮度發光。藉由按行依次進行上述步驟,可以顯示影像。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。
實施方式5
在本實施方式中,參照圖21至圖22G說明具有本發明的一個方式的半導體裝置的顯示模組及電子裝置。
圖21所示的顯示模組8000在上蓋8001與下蓋8002之間包括連接於FPC8003的觸控面板8004、連接於FPC8005的顯示面板8006、背光8007、框架8009、印刷電路板8010、電池8011。
可以將本發明的一個方式的半導體裝置例如用於顯示面板8006。
上蓋8001及下蓋8002可以根據觸控面板8004及顯示面板8006的尺寸適當地改變其形狀或尺寸。
觸控面板8004可以是電阻膜式觸控面板或靜電容量式觸控面板,並且 能夠以與顯示面板8006重疊的方式被形成。此外,也可以使顯示面板8006的相對基板(密封基板)具有觸控面板功能。另外,也可以在顯示面板8006的各像素內設置光感測器,以製成光學觸控面板。
背光8007包括光源8008。注意,雖然在圖21中例示出在背光8007上配置光源8008的結構,但是不侷限於此。例如,可以在背光8007的端部設置光源8008,並使用光擴散板。當使用有機EL元件等自發光型發光元件時,或者當使用反射型面板時,可以採用不設置背光8007的結構。
框架8009除了具有保護顯示面板8006的功能以外還具有用來遮斷因印刷電路板8010的工作而產生的電磁波的電磁屏蔽的功能。此外,框架8009也可以具有散熱板的功能。
印刷電路板8010包括電源電路以及用來輸出視訊信號及時脈信號的信號處理電路。作為對電源電路供應電力的電源,既可以使用外部的商業電源,又可以使用另行設置的電池8011的電源。當使用商用電源時,可以省略電池8011。
此外,在顯示模組8000中還可以設置偏光板、相位差板、稜鏡片等構件。
圖22A至圖22G是示出電子裝置的圖。這些電子裝置可以包括外殼 9000、顯示部9001、揚聲器9003、操作鍵9005(包括電源開關或操作開關)、連接端子9006、感測器9007(它具有測量如下因素的功能:力、位移、位置、速度、加速度、角速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)、麥克風9008等。
圖22A至圖22G所示的電子裝置可以具有各種功能。例如,可以具有如下功能:將各種資訊(靜態影像、動態影像、文字影像等)顯示在顯示部上;觸控面板;顯示日曆、日期或時刻等;藉由利用各種軟體(程式)控制處理;進行無線通訊;藉由利用無線通訊功能來連接到各種電腦網路;藉由利用無線通訊功能,進行各種資料的發送或接收;讀出儲存在儲存介質中的程式或資料來將其顯示在顯示部上等。注意,圖22A至圖22G所示的電子裝置可具有的功能不侷限於上述功能,而可以具有各種各樣的功能。另外,雖然在圖22A至圖22G中未圖示,但是電子裝置也可以包括多個顯示部。再者,在具有相機等的電子裝置中,可以具有如下功能:拍攝靜態影像;拍攝動態影像;將所拍攝的影像儲存在儲存介質(外部或內置於相機)中;將所拍攝的影像顯示在顯示部上等。
下面,對圖22A至圖22G所示的電子裝置進行詳細的說明。
圖22A是可攜式資訊終端9100的透視圖。可攜式資訊終端9100所包括的顯示部9001具有撓性。因此,能夠沿著彎曲的外殼9000的彎曲面組 裝顯示部9001。另外,顯示部9001具備觸控感測器,可以用手指或觸控筆等觸摸畫面來進行操作。例如,藉由觸摸顯示於顯示部9001的圖示,可以啟動應用程式。
圖22B是可攜式資訊終端9101的透視圖。可攜式資訊終端9101例如具有選自電話機、電子筆記本和資訊閱讀裝置等中的一種或多種的功能。明確而言,可以將該可攜式資訊終端9101用作智慧手機。注意,在可攜式資訊終端9101中,省略揚聲器9003、連接端子9006、感測器9007等進行圖示,但是也可以在與圖22A所示的可攜式資訊終端9100同樣的位置設置揚聲器9003、連接端子9006、感測器9007等。另外,作為可攜式資訊終端9101,可以將文字或影像資訊顯示在其多個面上。例如,可以將三個操作按鈕9050(也稱為操作圖示或圖示)顯示在顯示部9001的一個面上。另外,可以將以虛線的矩形示出的資訊9051顯示在顯示部9001的其他面上。此外,作為資訊9051的一個例子,有提醒收到電子郵件、SNS(Social Networking Services:社交網路服務)、電話等的顯示;電子郵件或SNS等的標題;電子郵件或SNS等的發送者名字;日期;時間;電池電量;天線接收強度等。或者,也可以在顯示資訊9051的位置顯示操作按鈕9050等來代替資訊9051。
圖22C是示出可攜式資訊終端9102的透視圖。可攜式資訊終端9102具有在顯示部9001的三個以上的面顯示資訊的功能。在此,示出將資訊9052、資訊9053、資訊9054分別顯示在不同的面上的例子。例如,可攜式 資訊終端9102的使用者能夠在將可攜式資訊終端9102放在上衣口袋裡的狀態下確認其顯示(這裡是資訊9053)。明確而言,將打來電話的人的電話號碼或姓名等顯示在能夠從可攜式資訊終端9102的上方觀看到這些資訊的位置。使用者可以確認到該顯示,由此判斷是否接電話,而無需從口袋裡拿出可攜式資訊終端9102。
圖22D是示出手錶型的可攜式資訊終端9200的透視圖。可攜式資訊終端9200可以執行行動電話、電子郵件、文章的閱讀及編輯、音樂播放、網路通信、電腦遊戲等各種應用程式。另外,顯示部9001的顯示面彎曲,可沿著其彎曲的顯示面進行顯示。另外,可攜式資訊終端9200可以進行基於通信標準的近距離無線通訊。例如,藉由與可進行無線通訊的耳麥相互通信,可以進行免提通話。另外,可攜式資訊終端9200包括連接端子9006,可以藉由連接器直接與其他資訊終端進行資料的交換。另外,也可以藉由連接端子9006進行充電。另外,充電動作也可以利用無線供電進行,而不藉由連接端子9006。
圖22E、圖22F、圖22G是示出能夠折疊的可攜式資訊終端9201的透視圖。另外,圖22E是將可攜式資訊終端9201展開的狀態的透視圖,圖22F是將可攜式資訊終端9201從展開的狀態和折疊的狀態中的一方轉換成另一方時的中途的狀態的透視圖,圖22G是將可攜式資訊終端9201折疊的狀態的透視圖。可攜式資訊終端9201在折疊狀態下可攜性好,而在展開狀態下因為具有無縫拼接較大的顯示區域所以顯示的一覽性強。可攜式資訊終端 9201所包括的顯示部9001被由鉸鏈9055連結的三個外殼9000支撐。藉由鉸鏈9055使兩個外殼9000之間彎曲,可以使可攜式資訊終端9201從展開的狀態可逆性地變為折疊的狀態。例如,可攜式資訊終端9201能夠以1mm以上且150mm以下的曲率半徑彎曲。
本實施方式所述的電子裝置的特徵在於具有用來顯示某些資訊的顯示部。注意,本發明的一個方式的半導體裝置也能夠應用於不包括顯示部的電子裝置。另外,本實施方式所述的電子裝置的顯示部具有撓性以能夠沿著彎曲的顯示面進行顯示或能夠折疊顯示部。但是並不侷限於此,也可以採用不具有撓性而在平面部進行顯示的結構。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。
實施例
在本實施例中,製造相當於圖2A至圖2C所示的電晶體100的電晶體,對該電晶體的光照射下的ID-VG特性的變動進行評價。在本實施例中,製造下面所示的樣本A1至樣本A3及樣本B1並對它們進行評價。此外,樣本A1至樣本A3及樣本B1的尺寸都是通道長度L=6μm、通道寬度W=50μm。
下面,對在本實施例中製造的樣本進行說明。注意,在下面的說明中, 使用在圖2A至圖2C所示的電晶體100中使用的符號來進行說明。
〈樣本A1至樣本A3的製造方法〉
首先,在基板102上形成導電膜104。作為基板102使用玻璃基板。此外,作為導電膜104利用濺射裝置形成厚度為100nm的鎢膜。
接著,在基板102及導電膜104上形成絕緣膜106、107。作為絕緣膜106使用PECVD設備形成厚度為400nm的氮化矽膜。此外,作為絕緣膜107使用PECVD設備形成厚度為50nm的氧氮化矽膜。
接著,在絕緣膜107上形成氧化物半導體膜108。作為氧化物半導體膜108使用濺射裝置形成IGZO膜。氧化物半導體膜108的成膜條件為如下:基板溫度為170℃;將流量為100sccm的氬氣體及流量為100sccm的氧氣體引入到處理室內;壓力為0.6Pa;以及對多晶金屬氧化物濺射靶材(In:Ga:Zn=3:1:2[原子個數比])供應2500W的AC功率。
樣本A1、樣本A2及樣本A3的氧化物半導體膜108的厚度彼此不同。明確而言,樣本A1、樣本A2及樣本A3的氧化物半導體膜108的厚度分別為20nm、35nm、50nm。
接著,在氮氛圍下以450℃進行一個小時的加熱處理,然後在氮及氧的混合氣體氛圍下以450℃進行一個小時的加熱處理來進行第一熱處理。
接著,在絕緣膜107及氧化物半導體膜108上形成導電膜112a、112b。作為導電膜112a、112b,藉由使用濺射裝置在真空中連續形成厚度為50nm的鎢膜、厚度為400nm的鋁膜以及厚度為100nm的鈦膜。
接著,在絕緣膜107、氧化物半導體膜108以及導電膜112a、112b上形成絕緣膜114及絕緣膜116。作為絕緣膜114藉由使用PECVD設備形成厚度為30nm的氧氮化矽膜。作為絕緣膜116藉由使用PECVD設備形成厚度為400nm的氧氮化矽膜。注意,絕緣膜114及絕緣膜116是藉由使用PECVD設備在真空中連續形成的。
絕緣膜114的成膜條件為如下:基板溫度為220℃;將流量為50sccm的矽烷氣體、流量為2000sccm的一氧化二氮氣體引入到處理室內;壓力為20Pa;以及對設置在PECVD設備內的平行板電極之間供應100W的RF功率。絕緣膜116的成膜條件為如下:基板溫度為220℃;將流量為160sccm的矽烷氣體、流量為4000sccm的一氧化二氮氣體引入到處理室內;壓力為200Pa;以及對設置在PECVD設備內的平行板電極之間供應1500W的RF功率。
接著,在氮氣體氛圍下以350℃進行一個小時的第二熱處理。
接著,在絕緣膜116上形成保護膜117。作為保護膜117使用濺射裝置 形成厚度為5nm的ITSO膜。該ITSO膜的成膜條件為如下:基板溫度為室溫;將流量為72sccm的氬氣體、流量為5sccm的氧氣體引入到處理室內;壓力為0.15Pa;以及對設置在濺射裝置內的金屬氧化物靶材(In2O3:SnO2:SiO2=85:10:5[wt.%])供應1000W的DC功率。
接著,經過保護膜117對氧化物半導體膜108、絕緣膜114、116進行氧添加處理。該氧添加處理的條件為如下:使用灰化裝置;基板溫度為40℃;將流量為250sccm的氧氣體引入到處理室內;壓力為15Pa;以及對設置在灰化裝置內的平行板電極之間供應4500W的RF功率600秒鐘以對基板一側施加偏壓。
接著,在保護膜117上形成絕緣膜118。作為絕緣膜118使用PECVD設備形成厚度為100nm的氮化矽膜。
接著,在氮氣體氛圍下以250℃進行一個小時的第三熱處理。
〈樣本B1的製造方法〉
樣本B1與上述樣本A1的不同之處是下面所示的製程,除了下面所示的製程以外的製程與樣本A1相同地進行。
在樣本B1的製程中,在第二熱處理結束之後,不進行保護膜117的形成及氧添加處理,在絕緣膜116上形成絕緣膜118。
藉由上述製程製造本實施例的樣本A1至樣本A3及樣本B1。
接著,圖23至圖26示出上述製造的樣本A1至樣本A3及樣本B1的光照射下的ID-VG特性結果。此外,圖23示出樣本A1的ID-VG特性結果,圖24示出樣本A2的ID-VG特性結果,圖25示出樣本A3的ID-VG特性結果,圖26示出樣本B1的ID-VG特性結果。此外,在圖23至圖26中,縱軸示出ID(A),橫軸示出VG(V)。
在以50μW/cm2的強度且400nm以上且495nm以下的波長,即2.5eV以上且3.1eV以下的照射能量照射光的狀態下測量ID-VG特性。明確而言,依次照射如下波長的光:且測量點為495nm(2.51eV)、475nm(2.61eV)、460nm(2.70eV)、455nm(2.73eV)、450nm(2.76eV)、445nm(2.79eV)、440nm(2.82eV)、430nm(2.88eV)、420nm(2.95eV)、415nm(2.99eV)、400nm(3.10eV)。因此,樣本A1至樣本A3及樣本B1的ID-VG特性由上述11點的測量資料及暗態下的測量資料的一共12點的資料來表示。此外,在圖23至圖26所示的ID-VG特性結果中,重疊上述12點的資料而表示。
施加到用作電晶體100的第一閘極電極的導電膜104的電壓(VG)以及施加到用作電晶體100的第二閘極電極的導電膜120b的電壓(VBG)從-15V每隔0.25V變化到+20V。此外,將對用作源極電極的導電膜112a施加的電壓(VS)設定為0V(common),將對用作汲極電極的導電膜112b施加 的電壓(VD)設定為10V。
圖27A示出上述樣本A1至樣本A3的△Shift的測量結果。此外,圖27B示出上述樣本A1及樣本B1的△Shift的測量結果。此外,在圖27A及圖27B中,縱軸表示△Shift(V),橫軸表示照射能量(eV)。
從圖23至圖27B所示的結果可確認到使氧化物半導體膜108的厚度變薄的樣本A1的△Shift的變動量少。此外,可確認到在對樣本A1及樣本B1進行比較時,進行氧添加處理的樣本A1的△Shift的變動量比樣本B1少。此外,可確認到在本實施例中製造的樣本A1至樣本A3及樣本B1具有高場效移動率。
由上述結果可確認到本發明的一個方式的電晶體是光照射所引起的特性變動少且場效移動率高的半導體裝置。
本實施例所示的結構可以與其他實施方式所示的結構適當地組合而使用。

Claims (20)

  1. 一種半導體裝置,包括:在通道區域中包括氧化物半導體膜的電晶體,其中,在該電晶體的汲極電流-閘極電壓特性中漂移值為1×10-12A的軸與汲極電流的對數的最大傾斜切線的交點上的該電晶體的閘極電壓的情況下,且在對該氧化物半導體膜照射具有該氧化物半導體膜的能帶間隙以上的能量的光的情況下,從該光照射之前的該漂移值至該光照射之後的該漂移值的變化量為-1V以上且0.5V以下。
  2. 根據申請專利範圍第1項之半導體裝置,其中該氧化物半導體膜包含In、Zn和M,M為選自Ti、Ga、Sn、Y、Zr、La、Ce、Nd和Hf。
  3. 根據申請專利範圍第1項之半導體裝置,其中該氧化物半導體膜包含In、Zn和Ga。
  4. 根據申請專利範圍第1項之半導體裝置,其中該氧化物半導體膜包括具有c軸配向性的結晶部。
  5. 根據申請專利範圍第1項之半導體裝置,其中該氧化物半導體膜具有同源結構,並且在該氧化物半導體膜中In的含量比Ga的含量多。
  6. 根據申請專利範圍第1項之半導體裝置,其中該氧化物半導體膜的厚度為5nm以上且50nm以下。
  7. 一種包括申請專利範圍第1項之半導體裝置的顯示裝置。
  8. 一種顯示模組,包括: 申請專利範圍第7項之顯示裝置;以及觸控感測器。
  9. 一種電子裝置,包括:申請專利範圍第1項之半導體裝置;以及電池。
  10. 一種半導體裝置,包括:在通道區域中包括氧化物半導體膜的電晶體,其中,在該電晶體的汲極電流-閘極電壓特性中漂移值為1×10-12A的軸與汲極電流的對數的最大傾斜切線的交點上的該電晶體的閘極電壓的情況下,且在對該氧化物半導體膜照射具有2.8eV以上且3.0eV以下的能量的光的情況下,從該光照射之前的該漂移值至該光照射之後的該漂移值的變化量為-1V以上且0.5V以下。
  11. 根據申請專利範圍第10項之半導體裝置,其中該氧化物半導體膜包含In、Zn和M,M為選自Ti、Ga、Sn、Y、Zr、La、Ce、Nd和Hf。
  12. 根據申請專利範圍第10項之半導體裝置,其中該氧化物半導體膜包含In、Zn和Ga。
  13. 根據申請專利範圍第10項之半導體裝置,其中該氧化物半導體膜包括具有c軸配向性的結晶部。
  14. 根據申請專利範圍第10項之半導體裝置,其中該氧化物半導體膜具有同源結構,並且在該氧化物半導體膜中In的含量比Ga的含量多。
  15. 根據申請專利範圍第10項之半導體裝置,其中該氧化物半導體膜的厚度為5nm以上且50nm以下。
  16. 一種包括申請專利範圍第10項之半導體裝置的顯示裝置。
  17. 一種顯示模組,包括:申請專利範圍第16項之顯示裝置;以及觸控感測器。
  18. 一種電子裝置,包括:申請專利範圍第10項之半導體裝置;以及電池。
  19. 一種半導體裝置的製造方法,該方法包括:形成第一閘極電極;在該第一閘極電極上形成第一閘極絕緣膜;在該第一閘極絕緣膜上形成氧化物半導體膜,該氧化物半導體膜的厚度為5nm以上且20nm以下;在該氧化物半導體膜上形成源極電極及汲極電極;在該源極電極及該汲極電極上形成第二閘極絕緣膜;在該第二閘極絕緣膜上形成保護膜,該保護膜包含選自銦、鋅、鈦、鋁、鎢、鉭和鉬中的金屬的氧化物;將氧經過該保護膜添加到該第二閘極絕緣膜;在該第二閘極絕緣膜上形成絕緣膜;以及在該絕緣膜上形成第二閘極電極。
  20. 根據申請專利範圍第19項之方法,還包括: 在添加該氧之後且在形成該絕緣膜之前去除該保護膜。
TW104115118A 2014-05-30 2015-05-12 半導體裝置、包括該半導體裝置的顯示裝置 TWI669761B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-112466 2014-05-30
JP2014112466 2014-05-30

Publications (2)

Publication Number Publication Date
TW201608644A true TW201608644A (zh) 2016-03-01
TWI669761B TWI669761B (zh) 2019-08-21

Family

ID=54702709

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104115118A TWI669761B (zh) 2014-05-30 2015-05-12 半導體裝置、包括該半導體裝置的顯示裝置

Country Status (4)

Country Link
US (1) US10290656B2 (zh)
JP (1) JP2016006867A (zh)
KR (1) KR20150138070A (zh)
TW (1) TWI669761B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9882014B2 (en) 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI666776B (zh) 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
US9722090B2 (en) 2014-06-23 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including first gate oxide semiconductor film, and second gate
WO2017064590A1 (en) 2015-10-12 2017-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10700212B2 (en) * 2016-01-28 2020-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module, electronic device, and manufacturing method thereof
US20170301699A1 (en) * 2016-04-13 2017-10-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
KR20180134919A (ko) * 2016-04-22 2018-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
DE102016209949A1 (de) * 2016-06-07 2017-12-07 Robert Bosch Gmbh Vorrichtung und Verfahren zum Projizieren eines Lichtmusters
KR102384624B1 (ko) * 2016-10-21 2022-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6562896B2 (ja) * 2016-12-22 2019-08-21 三菱電機株式会社 半導体装置の評価装置およびそれを用いた半導体装置の評価方法
US11069796B2 (en) 2018-08-09 2021-07-20 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2399989C2 (ru) 2004-11-10 2010-09-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
JP2010153802A (ja) * 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP5606680B2 (ja) 2009-01-19 2014-10-15 富士フイルム株式会社 薄膜トランジスタの製造方法及び電気光学装置の製造方法
US8278657B2 (en) * 2009-02-13 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
JP2011071476A (ja) * 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
EP2507822B1 (en) * 2009-12-04 2016-08-31 Semiconductor Energy Laboratory Co. Ltd. Manufacturing method of semiconductor device
WO2011102203A1 (en) 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device using the same
KR101969291B1 (ko) 2010-02-26 2019-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101332374B1 (ko) 2010-04-23 2013-11-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011145484A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011145467A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI541782B (zh) 2010-07-02 2016-07-11 半導體能源研究所股份有限公司 液晶顯示裝置
KR20120020073A (ko) * 2010-08-27 2012-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 설계 방법
JP5723262B2 (ja) * 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット
JP2013153118A (ja) * 2011-03-09 2013-08-08 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物、上記酸化物を備えた薄膜トランジスタの半導体層および薄膜トランジスタ
JP5947099B2 (ja) * 2011-05-20 2016-07-06 株式会社半導体エネルギー研究所 半導体装置
JP6005401B2 (ja) 2011-06-10 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5869265B2 (ja) * 2011-09-05 2016-02-24 リコー電子デバイス株式会社 Dc−dcコンバータ回路の制御回路及びdc−dcコンバータ回路
WO2013042562A1 (en) * 2011-09-22 2013-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8716708B2 (en) * 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20130137232A1 (en) 2011-11-30 2013-05-30 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
JP6204036B2 (ja) * 2012-03-16 2017-09-27 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法
JP5901420B2 (ja) 2012-05-14 2016-04-13 富士フイルム株式会社 薄膜トランジスタの製造方法
CN107026089B (zh) * 2012-06-29 2021-12-03 株式会社半导体能源研究所 用于制造半导体装置的方法
JP2014089444A (ja) * 2012-10-05 2014-05-15 Semiconductor Energy Lab Co Ltd 表示装置及び電子機器
JP2014082388A (ja) 2012-10-17 2014-05-08 Semiconductor Energy Lab Co Ltd 半導体装置
JP5722293B2 (ja) 2012-10-19 2015-05-20 株式会社神戸製鋼所 薄膜トランジスタ
JP2015195327A (ja) 2013-06-05 2015-11-05 株式会社半導体エネルギー研究所 半導体装置
TWI624936B (zh) 2013-06-05 2018-05-21 半導體能源研究所股份有限公司 顯示裝置
US9564535B2 (en) 2014-02-28 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
DE112015001024T5 (de) 2014-02-28 2016-12-22 Semiconductor Energy Laboratory Co., Ltd. Eine Halbleitervorrichtung, eine Anzeigevorrichtung, die die Halbleitervorrichtung umfasst, ein Anzeigemodul, das die Anzeigevorrichtung umfasst und ein elektronisches Gerät, das die Halbleitervorrichtung, die Anzeigevorrichtung oder das Anzeigemodul umfasst
US9887291B2 (en) 2014-03-19 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, or the display module
US9768315B2 (en) 2014-04-18 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device having the same

Also Published As

Publication number Publication date
KR20150138070A (ko) 2015-12-09
US20150348998A1 (en) 2015-12-03
JP2016006867A (ja) 2016-01-14
TWI669761B (zh) 2019-08-21
US10290656B2 (en) 2019-05-14

Similar Documents

Publication Publication Date Title
TWI669761B (zh) 半導體裝置、包括該半導體裝置的顯示裝置
US11282865B2 (en) Semiconductor device including indium at insulating film interface
KR102399893B1 (ko) 반도체 장치와 그 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
JP7209774B2 (ja) 半導体装置の作製方法
KR102596645B1 (ko) 반도체 장치, 이 반도체 장치를 포함하는 표시 장치
TWI649880B (zh) 半導體裝置及具有其之顯示裝置
JP2019024105A (ja) 半導体装置の作製方法
TWI657488B (zh) 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置
TW201807817A (zh) 半導體裝置及包括該半導體裝置的顯示裝置
TW201622146A (zh) 半導體裝置、該半導體裝置的製造方法以及包括該半導體裝置的顯示裝置
TWI832145B (zh) 半導體裝置及包括該半導體裝置的顯示裝置