TW201606885A - 封裝基板、封裝、及電子裝置 - Google Patents

封裝基板、封裝、及電子裝置 Download PDF

Info

Publication number
TW201606885A
TW201606885A TW104120833A TW104120833A TW201606885A TW 201606885 A TW201606885 A TW 201606885A TW 104120833 A TW104120833 A TW 104120833A TW 104120833 A TW104120833 A TW 104120833A TW 201606885 A TW201606885 A TW 201606885A
Authority
TW
Taiwan
Prior art keywords
package
glass
package substrate
bonding
layer
Prior art date
Application number
TW104120833A
Other languages
English (en)
Inventor
満居暢子
竹田諭司
Original Assignee
旭硝子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旭硝子股份有限公司 filed Critical 旭硝子股份有限公司
Publication of TW201606885A publication Critical patent/TW201606885A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/88—Mounts; Supports; Enclosures; Casings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/164—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H01L2924/16786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/16788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本發明係關於一種封裝基板，其具有凹部、及配置於其周圍之階部，經由包含玻璃與電磁波吸收材之接合層，以覆蓋上述凹部之方式於上述階部接合蓋體。封裝基板之階部之寬度(w1)與高度(h1)之比(w1/h1)為1.0以上。

Description

封裝基板、封裝、及電子裝置 【關聯申請】
本案係主張2014年6月27日所申請之日本專利申請2014-132671號及2015年3月19日所申請之日本專利申請2015-056128號之優先權之利益，該等之全部內容係以參照之方式併入本文。
本發明之實施形態係關於一種封裝基板、封裝、及電子裝置。
於收容半導體發光元件或壓電振子等電子元件之電子裝置中，使用有封裝，該封裝係由具有凹部之封裝基板、及以覆蓋該凹部之方式配置之板狀蓋體於形成凹部之階部之部分接合而成。
作為封裝基板與蓋體之接合方法已知有使用金屬接著劑之方法。作為金屬接著劑，係使用例如AuSn合金、高熔點焊料、Ag焊料。於使用金屬接著劑之情形時，經由金屬接著劑將封裝基板與蓋體積層之後，對該等全體施以熱處理而進行接合(例如，WO2011/013581)。
又，作為其他接合方法已知有使用低熔點玻璃之方法。於使用低熔點玻璃之情形時，亦係經由低熔點玻璃將封裝基板與蓋體積層之後，對該等全體施以熱處理而進行接合(例如，JP2003-060470)。
進而，作為其他接合方法，已知有代替對包含接合部分之封裝 基板及蓋體之全體施以熱處理，而僅向接合部分照射雷射光之方法。藉由此種接合方法，除接合部分以外溫度上升得到抑制，故而易抑制封裝所收容之電子元件之特性降低(例如，JP2013-038727)。
然而，於照射雷射光之方法之情形時，具有凹部之封裝基板與蓋體之接合部分易產生破裂或剝離，難以製造對電子元件等收容物之保護優異之封裝。尤其是，蓋體中供封裝基板之形成凹部之階部接合之部分易產生破裂，且此種階部與蓋體之間易產生剝離。若接合部分產生破裂或剝離，蓋體容易因來自外部之接觸或衝擊而脫落，對收容於凹部之電子元件等之保護不充分。
本發明係為解決上述問題研究而成者，其目的在於提供一種封裝基板，其係藉由於形成凹部之階部之部分照射雷射光以接合蓋體而成者，可抑制接合部分之破裂或剝離之產生。又，本發明之目的在於提供一種於此種封裝基板接合蓋體而成之封裝。
本發明之封裝基板係關於如下者：具有凹部、及配置於其周圍之階部，且經由包含玻璃與電磁波吸收材之接合層，以覆蓋上述凹部之方式於上述階部接合蓋體。本發明之封裝基板之特徵在於，階部之寬度(w1)與高度(h1)之比(w1/h1)為1.0以上。
本發明之封裝具有封裝基板、蓋體、及接合層。封裝基板具有凹部、及配置於其周圍之階部，且階部之寬度(w1)與高度(h1)之比(w1/h1)為1.0以上。蓋體係以覆蓋封裝基板之凹部之方式，與封裝基板對向配置。接合層包含玻璃與電磁波吸收材，於封裝基板之階部接合封裝基板與蓋體。
根據本發明，藉由將封裝基板之階部之寬度(w1)與高度(h1)之比(w1/h1)設為1.0以上，於藉由雷射光之照射而接合蓋體時，可抑制接合部分之破裂或剝離之產生，從而可獲得收容物之保護良好之封裝。
10‧‧‧電子裝置
20‧‧‧封裝
21‧‧‧封裝基板
22‧‧‧蓋體
23‧‧‧接合層
24‧‧‧玻璃層
25‧‧‧接合材料層
30‧‧‧電子元件
40‧‧‧雷射光
211‧‧‧階部
212‧‧‧凹部
w1‧‧‧寬度
w2‧‧‧寬度
w3‧‧‧寬度
h1‧‧‧高度
h2‧‧‧高度
h3‧‧‧高度
圖1係表示電子裝置之一實施形態之剖視圖。
圖2係表示具有玻璃層之電子裝置之一實施形態之剖視圖。
圖3係表示收容有電子元件之封裝基板、與形成有接合材料層之蓋體之積層前之狀態之剖視圖。
圖4係表示收容有電子元件之封裝基板、與形成有接合材料層之蓋體之積層後之狀態之剖視圖。
圖5係表示雷射光之照射方法之圖。
圖1係表示電子裝置10之一實施形態之剖視圖。電子裝置10具有封裝20、及收容於該封裝20之內部之電子元件30。又，封裝20具有封裝基板21、蓋體22、及接合層23。
封裝基板21係具有例如四角形狀之平面形狀者，沿外緣部呈環狀設置有階部211，於該階部211之內側形成有收容電子元件30之凹部212。階部211係於封裝基板21一體地設置，由與其他部分相同之材料構成。蓋體22係具有例如與封裝基板21之平面形狀同樣之四角形狀之平面形狀，且不具有凹部或階部之平板狀者，以覆蓋封裝基板21之階部211及凹部212之方式與封裝基板21對向配置。
接合層23係配置於封裝基板21之階部211、與蓋體22中與階部211對向之部分之間，接合該等封裝基板21於蓋體22。接合層23至少包含玻璃與電磁波吸收材。
封裝20係藉由至少包含玻璃與電磁波吸收材之接合層23接合封裝基板21與蓋體22而成者，封裝基板21與蓋體22之接合係藉由雷射光之照射而進行。
於封裝20中，如以下所說明般，封裝基板21之階部211之形狀具有特定之形狀，進而較佳為接合層23之形狀具有特定之形狀，藉此抑 制接合部分之破裂或剝離之產生。藉此，接合部分之強度提高，抑制其內部所收容之電子元件30之破損或特性之降低。又，藉由將階部211之形狀設為完整環狀而可提高氣密性。
此處，作為接合部分之破裂可列舉接合層23、封裝基板21、蓋體22之破裂。作為封裝基板21之破裂可列舉例如接合有接合層23之階部211之破裂。作為蓋體22之破裂可列舉例如接合有接合層23之表面側之部分之破裂。又，作為接合部分之剝離可列舉封裝基板21或蓋體22與接合層23之間之剝離。
階部211之寬度(w1)與高度(h1)之比(w1/h1)為1.0以上。此處，階部211之高度(h1)係自凹部212之底面之位置至階部211之頂端面之位置之高度方向的長度。又，階部211之寬度(w1)係垂直於高度方向之方向之階部211之長度。
於比(w1/h1)未達1.0之情形時，相對於階部211之高度(h1)而寬度(w1)相對較窄，故接合時接合層23產生之熱難以通過階部211散逸至其他部分，而易散逸至蓋體22。其結果，蓋體22之溫度、尤其是接合有接合層23之附近之溫度上升，易產生破裂或剝離。
於比(w1/h1)為1.0以上之情形時，相對於階部211之高度(h1)而寬度(w1)相對較寬，故接合時接合層23所產生之熱易通過階部211散逸至其他部分，而抑制蓋體22之溫度之上升。因此，抑制破裂或剝離之產生。
自接合時接合層23所產生之熱易通過階部211散逸至其他部分之觀點而言，比(w1/h1)較佳為1.5以上，更佳為2.0以上，進而較佳為3.0以上。另一方面，若比(w1/h1)過高，則隨著階部211之寬度(w1)增加而凹部212之面積減小，由此難以收容電子元件30，故較佳為15.0以下，更佳為7.0以下，進而較佳為4.0以下。
再者，階部211之寬度(w1)未必需要於階部211之周向上固定。例 如，考慮於周向上角隅較其他部分寬度大之情形。於此種情形時，較佳為周向上寬度(w1)最窄之部分滿足上述比(w1/h1)。通常，若周向上寬度(w1)最窄之部分滿足上述比(w1/h1)，由於高度(h1)於周向上固定，故周向之其他部分亦滿足上述比(w1/h1)。
又，作為封裝基板21，階部211並非必須設為完整之環狀，亦可不連續地設置階部211。作為此種封裝基板21，例如可列舉僅於具有四角形狀之平面形狀之封裝基板21之對向之一對外緣部具有階部211者。關於此種封裝基板21較佳為設置有階部211之部分且寬度(w1)最窄之部分滿足上述比(w1/h1)。
又，階部211之寬度(w1)未必需要於階部211之高度方向上固定，例如，亦可自階部211之根部之部分向頂端之部分寬度(w1)逐漸減小。於此種情形時，較佳為寬度(w1)最窄之部分即階部211之頂端之部分滿足上述比(w1/h1)。
較佳為階部211之寬度(w1)與高度(h1)之比(w1/h1)、和接合層23之寬度(w2)與高度(h2)之積(w2．h2)之比((w1/h1)/(w2．h2))為100[mm-2]以上。此處，接合層23之高度(h2)為接合層23之厚度方向上之長度。接合層23之寬度(w2)為垂直於接合層23之厚度方向之方向上之長度。
於比((w1/h1)/(w2．h2))未達100[mm-2]之情形時，接合層23之剖面積相對較大，故接合時接合層23所產生之熱難以通過階部211散逸至其他部分，而易散逸至蓋體22。於比((w1/h1)/(w2．h2))為100[mm-2]以上之情形時，接合層23之剖面積相對較小，接合時接合層23所產生之熱易通過階部211散逸至其他部分，故而較佳。
自接合時接合層23所產生之熱易通過階部211散逸至其他部分之觀點而言，比((w1/h1)/(w2．h2))較佳為200[mm-2]以上，更佳為300[mm-2]以上，進而較佳為500[mm-2]以上。
另一方面，於比((w1/h1)/(w2．h2))過高之情形時，隨著階部211之 寬度(w1)之增加而凹部212之面積減小，因此，難以收容電子元件30，且隨著接合層之剖面積(w2．h2)之減小，存在接合強度不充分之虞，故較佳為5000[mm-2]以下，更佳為2500[mm-2]以下，進而較佳為1000[mm-2]以下。
自接合時接合層23所產生之熱易通過階部211散逸至其他部分之觀點而言，階部211之寬度(w1)較佳為0.5mm以上，更佳為1.0mm以上，進而較佳為1.5mm以上。又，自確保收容電子元件30之面積之觀點而言，階部211之寬度(w1)較佳為5.0mm以下，更佳為4.0mm以下，進而較佳為3.0mm以下。
又，階部211之寬度(w1)較佳為封裝基板尺寸之20%以下，更佳為15%以下，進而較佳為10%以下。具體而言於7mm見方之尺寸之封裝之情形時，階部211之寬度(w1)較佳為1.4mm以下，於20mm見方之尺寸之封裝之情形時，階部211之寬度(w1)較佳為4mm以下。
自確保收容電子元件30之高度之觀點而言，階部211之高度(h1)較佳為0.2mm以上，更佳為0.4mm以上，進而較佳為0.6mm以上。又，自接合時接合層23所產生之熱易通過階部211散逸至其他部分之觀點而言，階部211之高度(h1)較佳為1.5mm以下，更佳為1.0mm以下，進而較佳為0.8mm以下。
自形成該接合層23之接合材料層之印刷性之觀點及確保接合強度之觀點而言，接合層23之寬度(w2)較佳為0.1mm以上，更佳為0.15mm以上，進而較佳為0.2mm以上。又，自減少接合時自接合層23向其他部分移動之熱量之觀點而言，接合層23之寬度(w2)較佳為1.0mm以下，更佳為0.8mm以下，進而較佳為0.5mm以下。
自確保接合強度之觀點而言，接合層23之高度(h2)較佳為1μm以上，更佳為3μm以上，進而較佳為5μm以上。又，自減少接合時自接合層23向其他部分移動之熱量之觀點而言，接合層23之高度(h2)較佳 為50μm以下，更佳為25μm以下，進而較佳為15μm以下。
此種封裝20適於收容較小型之電子元件30，適於收容半導體發光元件、壓電振子等。又，因接合層23由無機材料構成故紫外線之照射所導致之劣化較少，故本發明之封裝20尤其適於收容產生紫外線之半導體發光元件等。
封裝20較佳為具有一邊之長度為50mm以下之四角形狀之平面形狀，更佳為具有一邊之長度為30mm以下之四角形狀之平面形狀。於此種小型封裝20之情形時，因接合層23無需較大的接合強度，故可縮小接合層23之寬度(w2)、或降低接合層23之高度(h2)，藉此易減少接合時自接合層23向其他部分移動之熱量而抑制破裂或剝離之產生。
如圖2所示，為提高平坦性或為隔熱，較佳為封裝20中視需要於階部211與接合層23之間設置玻璃層24。
例如，於階部211之表面之平坦性較低之情形時，易產生照射雷射光時局部發熱等溫度分佈。於此種情形時，較佳為藉由設置玻璃層24提高平坦性而抑制溫度分佈之產生。
又，例如，於構成階部211之材料之熱導率較高之情形時，因雷射光之照射所產生之熱易於通過階部211而散逸至其他部分，故接合層23之溫度難以上升。於此種情形時，較佳為藉由設置玻璃層24而抑制向階部211之熱移動，而使接合層23之溫度易於上升。
進而，例如於構成階部211之材料為陶瓷之情形時，與玻璃之情形相比，與玻璃層之反應性較低且接合強度較弱。於此種情形時，較佳為藉由設置玻璃層24而造成玻璃-玻璃反應，以提高接合強度。尤其是於階部之寬度(w1)與高度(h1)之比(w1/h1)較小之情形時，易引起破裂或剝離，但藉由設置玻璃層24，能以低雷射輸出實現高強度接合，而可抑制接合部分之破裂或剝離，故而較佳。
作為玻璃層形成用之玻璃材料，可列舉例如SiO2-B2O3- REO(RE：鹼土金屬、REO：鹼土金屬氧化物)系、SiO2-B2O3-PbO系、B2O3-ZnO-PbO系、SiO2-ZnO-REO系、SiO2-REO系、SiO2-PbO系、SiO2-B2O3-R2O(R：鹼金屬)系、SiO2-B2O3-Bi2O3系、SiO2-B2O3-ZnO系、B2O3-ZnO-Bi2O3系、SiO2-ZnO-R2O系、B2O3-Bi2O3系等。
又，由於為玻璃-玻璃反應，故玻璃層24可包含1%以下之陶瓷填料，但較佳為不包含陶瓷填料。即，玻璃層形成用之玻璃漿料亦可僅由玻璃材料與有機成分構成。
玻璃層24之厚度較佳為1μm以上。於玻璃層24之厚度為1μm以上之情形時，平坦性、隔熱性、接合性顯著提高。自提高平坦性、隔熱性、接合性之觀點而言，更佳為3μm以上，進而較佳為5μm以上。另外，玻璃層24之厚度較佳為20μm以下。於玻璃層24之厚度為20μm以下之情形時，玻璃層24所產生之應力或龜裂減少。玻璃層24之厚度更佳為15μm以下，進而較佳為10μm以下。
玻璃層24之蓋體22側之主面之表面粗糙度以算術平均粗糙度Ra計較佳為0.2μm以下。於算術平均粗糙度Ra為0.2μm以下之情形時，平坦性良好，故照射雷射光時之局部發熱得到抑制而接合強度得到提高。
又，玻璃層24與封裝基板21之自50℃至350℃之平均熱膨脹係數之差[(玻璃層之平均熱膨脹係數)-(封裝基板之平均熱膨脹係數)]較佳為-20×10-7/℃~20×10-7/℃。於平均熱膨脹係數之差為-20×10-7/℃~20×10-7/℃之情形時，可抑制翹起或龜裂之產生。
玻璃層24之形成以例如以下之方式進行。首先，視需要將煅燒之封裝基板21研磨使之平坦化之後，於階部211之整個表面或密封區域塗佈玻璃漿料之後，將其加以乾燥去除有機溶劑。塗佈係藉由網版印刷、凹版印刷等印刷法或藉由分注器等進行。繼而，將該玻璃漿料之塗佈層加熱至玻璃料之玻璃轉移點以上之溫度，去除塗佈層內之黏 合劑成分之後，加熱至玻璃料之軟化點以上之溫度使玻璃料熔融燒接於封裝基板上。如此，可於封裝基板21上形成玻璃層24。
封裝基板21、蓋體22皆由無機材料構成。作為無機材料可列舉玻璃、陶瓷。通常，自散熱性之觀點而言封裝基板21之材料較佳為陶瓷，自透明性等之觀點而言蓋體22之材料較佳為玻璃。
作為構成封裝基板21及蓋體22之玻璃可列舉鈉鈣玻璃、硼酸鹽玻璃、無鹼玻璃、化學強化玻璃、物理強化玻璃等。作為構成封裝基板21及蓋體22之陶瓷可列舉氧化鋁、氮化矽、氮化鋁、碳化矽、玻璃陶瓷等。於封裝基板21及蓋體22之任一方使用陶瓷之情形時，較佳為另一方之構件使用玻璃以使雷射光透過。
玻璃陶瓷係包含玻璃與陶瓷者，通常，係包含玻璃粉末與陶瓷粉末之玻璃陶瓷組合物之燒結體。與其他陶瓷相比，玻璃陶瓷之煅燒溫度較低而容易煅燒，且亦可與銀同時煅燒，故而較佳。又，與其他陶瓷相比，玻璃陶瓷之加工性良好，故而較佳。
作為構成玻璃陶瓷之玻璃並無特別限制，可使用製造玻璃陶瓷所使用之眾所周知之玻璃。作為玻璃可列舉例如如下者：以氧化物換算之莫耳比率計，含有57~65%之SiO2、13~18%之B2O3、9~23%之CaO、3~8%之Al2O3、合計0.5~6%之選自K2O及Na2O中至少一者。
構成玻璃陶瓷之陶瓷亦無特別限制，可使用玻璃陶瓷所使用之眾所周知之陶瓷。作為陶瓷，可適宜地使用氧化鋁、氧化鋯、或氧化鋁與氧化鋯之混合物等。陶瓷中玻璃與陶瓷之合計含量較佳為50~70質量%。
接合層23係包含玻璃與電磁波吸收材作為必須成分，通常，係包含玻璃粉末與電磁波吸收材作為必須成分之接合材料之煅燒物。較佳為接合層23視需要包含低熱膨脹材。
電磁波吸收材係將雷射光等電磁波能量轉換為熱能者，為使接 合時玻璃粉末熔融而添加。為抑制封裝基板21及蓋體22與接合層23之熱膨脹之差異所導致之破裂或剝離而視需要添加低熱膨脹材。通常，電磁波吸收材、低熱膨脹材以粒子狀態包含於接合層23中。
作為構成接合層23之玻璃，可使用各種玻璃，較佳為低熔點玻璃。作為低熔點玻璃可列舉鉍系玻璃、錫-磷酸系玻璃、釩系玻璃、硼酸鋅系玻璃等。因該等玻璃之熔點較低且可確保充分之流動性，故可獲得較高接著強度。考慮到接合性、可靠性、對環境及人體之影響，該等之中較佳為鉍系玻璃、錫-磷酸系玻璃，更佳為鉍系玻璃。
以氧化物換算之質量比率計，鉍系玻璃較佳為含有2~12%之70~90%之Bi2O3、1~20%之ZnO、B2O3。藉由具有此種玻璃組成而接合性良好。
作為使玻璃穩定之成分，鉍系玻璃較佳為含有選自Al2O3、SiO2、CaO、SrO、及BaO之1種以上之成分。該等之合計含量較佳為於鉍系玻璃之全體中為5%以下。
作為調整軟化溫度、黏性等之成分，鉍系玻璃進而可含有選自Cs2O、CeO2、Ag2O、WO3、MoO3、Nb2O3、Ta2O5、Ga2O3、Sb2O3、P2O5、及SnOx之一種以上之成分。該等之合計含量較佳為於鉍系玻璃之全體中為10%以下。
作為構成接合層23之電磁波吸收材，可將電磁波能量轉換為熱能即可，較佳為導電性金屬氧化物。導電性金屬氧化物單獨成膜時，膜之比電阻較佳為1×10-4~9×10-3Ω．cm。若為具有此種比電阻之導電性氧化物材料，便可效率良好地將電磁波能量轉換為熱能。
再者，作為電磁波吸收材亦可為迄今為止使用之黑色系之顏料或過渡金屬氧化物等。但，因導電性金屬氧化物較該等可吸收電磁波之波長之範圍較廣，且可吸收電磁波之量較多，故作為電磁波吸收材而較佳。
作為導電性金屬氧化物可列舉單質金屬氧化物、複合金屬氧化物、包含摻雜劑之金屬氧化物等。單質金屬氧化物、複合金屬氧化物、包含摻雜劑之金屬氧化物可使用1種，亦可組合2種以上使用。例如，作為導電性金屬氧化物可單獨使用ITO(摻錫氧化銦)，亦可組合ITO與FTO(摻氟氧化錫)使用。
作為導電性金屬氧化物尤其較佳為透明導電性金屬氧化物。作為透明導電性金屬氧化物可列舉銦系氧化物、錫系氧化物、鋅系氧化物等。
作為銦系氧化物可列舉ITO(摻錫氧化銦)等。
作為錫系氧化物可列舉包含摻雜劑之錫系氧化物等。作為錫系氧化物之摻雜劑可列舉Sb、Nb、Ta、F等。作為包含摻雜劑之錫系氧化物可列舉FTO(摻氟氧化錫)、ATO(摻銻氧化錫)等。
作為鋅系氧化物可列舉包含摻雜劑之鋅系氧化物等。作為鋅系氧化物之摻雜劑可列舉B、Al、Ga、In、Si、Ge、Ti、Zr、Hf等。
作為構成接合層23之低熱膨脹材可列舉較包含於接合層23之玻璃線膨脹係數低者。通常，使用陶瓷作為低熱膨脹材。作為陶瓷可列舉氧化鎂、氧化鈣、氧化矽、氧化鋁、氧化鋯、鋯英石、堇青石、磷鎢酸鋯、鎢酸鋯、磷酸鋯、矽酸鋯、鈦酸鋁、莫來石、鋰霞石、鋰輝石等。
無論有無低熱膨脹材，接合層23較佳為於玻璃、低熱膨脹材、及電磁波吸收材之合計中包含1~60體積%之導電性金屬氧化物。於導電性金屬氧化物之含量為1體積%以上之情形時，電磁波之吸收量變多，藉此所產生之熱量亦變多。導電性金屬氧化物之含量更佳為3體積%以上，進而較佳為5體積%以上。另一方面，於導電性金屬氧化物之含量為60體積%以下之情形時，因接合時之流動性變高故接合強度變高。導電性金屬氧化物之含量更佳為45體積%以下，進而較佳為 25體積%以下。
又，於接合層23包含低熱膨脹材之情形時，低熱膨脹材之含量較佳為於玻璃、低熱膨脹材、及電磁波吸收材之合計中為1~70體積%。於低熱膨脹材之含量為1體積%以上之情形時，可有效地改善接合層23之熱膨脹。低熱膨脹材之含量更佳為10體積%以上。另外，於低熱膨脹材之含量為70體積%以下之情形時，因接合時之流動性變高故接著強度變高。低熱膨脹材之含量更佳為50體積%以下。
其次，對封裝20之製造方法進行說明。以下，舉例說明封裝基板21使用作為陶瓷之玻璃陶瓷，蓋體22使用作為玻璃之無鉛玻璃之情形。
封裝基板21可按照例如成形步驟、積層步驟、煅燒步驟之順序製造。以下，對各步驟進行具體說明。
成形步驟中，首先，使玻璃粉末與陶瓷粉末混合，製造玻璃陶瓷組合物。較佳為以於玻璃粉末與陶瓷粉末之合計量中陶瓷粉末為50~70質量%之方式調配玻璃粉末與陶瓷粉末。
其後，視需要於玻璃陶瓷組合物中添加黏合劑、塑化劑、分散劑、溶劑等製造漿料。進而，藉由刮刀法等使該漿料成形為片狀，加以乾燥，成形為胚片。
作為黏合劑可列舉聚乙烯丁醛、丙烯酸系樹脂等。作為塑化劑可列舉鄰苯二甲酸二丁酯、鄰苯二甲酸二辛酯、鄰苯二甲酸丁苄酯等。又，作為溶劑可列舉甲苯、二甲苯、2-丙醇、2-丁醇等有機溶劑。
胚片由例如用於形成封裝基板21之底部之底部用胚片、用於形成封裝基板21之階部211及凹部212之階部用胚片製造而成。針對該等胚片中之階部用胚片，沖裁成為凹部212之部分而殘留成為階部211之部分。
封裝基板21之階部211之寬度(w1)、高度(h1)、比(w1/h1)之調整可於製造或加工階部用胚片時進行。例如，藉由自階部用胚片沖裁成為凹部212之部分時，調整作為階部211而殘留之部分之寬度，可調整階部211之寬度(w1)。又，藉由調整階部用胚片之使用枚數、各自之厚度，可調整階部211之高度(h1)。再者，階部211之寬度(w1)、高度(h1)、比(w1/h1)之調整亦可藉由該等以外之方法進行。
於底部用胚片、階部用胚片上，亦可視需要藉由網版印刷法等塗佈導體漿料以形成配線等。作為導體漿料，可列舉於例如以銅、銀、金等為主成分之金屬粉末中，添加有乙基纖維素等載體、且視需要添加有溶劑等而成之漿料狀者。
積層步驟中，於底部用胚片上積層沖裁成為凹部212之部分而殘留成為階部211之部分之階部用胚片，藉由煅燒製造成為封裝基板21之未煅燒之積層體。
煅燒步驟中，煅燒未煅燒之積層體而製造封裝基板21。煅燒條件考慮到玻璃陶瓷之緻密化、生產性等，煅燒溫度較佳為800~930℃，煅燒時間較佳為10~60分鐘。再者，較佳為於煅燒前進行用於去除黏合劑等之脫脂。脫脂條件考慮到黏合劑等之去除效果、生產性等，脫脂溫度較佳為500~600℃，脫脂時間較佳為1~10小時。
另外地，混合玻璃粉末、電磁波吸收材、且視需要混合低熱膨脹材，而製造用於形成接合層23之接合材料。進而，於接合材料中混合含有樹脂黏合劑及有機溶劑之載體，製造用於形成接合層23之接合漿料。亦可於接合漿料中添加界面活性劑、增黏劑等。
作為樹脂黏合劑可使用甲基纖維素、羧甲基纖維素、氧基乙基纖維素、苄基纖維素、丙基纖維素、異丁烯酸酯、(甲基)丙烯酸甲酯、(甲基)丙烯酸乙酯、(甲基)丙烯酸正丁酯、2-羥乙基甲基丙烯酸酯等丙烯酸系樹脂、乙基纖維素、聚乙二醇衍生物、硝化纖維素、聚 甲基苯乙烯、及聚乙烯碳酸酯等。
作為有機溶劑可使用N、N'-二甲基甲醯胺(DMF)、α-松油醇、高級醇、γ-丁內酯(γ-BL)、萘滿、乙基卡必醇乙酸酯、丁基卡必醇乙酸酯、甲基乙基酮、乙酸乙酯、乙酸異戊烷、二乙二醇單乙醚、二乙二醇單乙醚乙酸、苄醇、甲苯、3-甲氧基-3-甲基丁醇、三乙二醇單甲醚、三乙二醇二甲醚、二丙二醇單甲醚、二丙二醇單丁醚、三丙二醇單甲醚、三丙二醇單丁醚、碳酸丙二酯、二甲基亞碸(DMSO)及N-甲基-2-吡咯啶酮等。尤其是α-松油醇，其具有高黏性，與樹脂黏合劑等之溶解性亦良好故較佳。
其次，於蓋體22之表面中由接合層23接合之部分塗佈接合漿料之後，將其加以乾燥而去除有機溶劑。藉由網版印刷、凹版印刷等印刷法、或藉由分注器等進行塗佈。又，乾燥因有機溶劑之種類而異，較佳為以120℃以上之乾燥溫度、5分鐘以上之乾燥時間進行。藉由乾燥充分去除有機溶劑，藉此煅燒時易去除樹脂黏合劑。
其後，使設置於蓋體22上之接合漿料熔融(煅燒)及固化，於蓋體22上形成成為接合層23之接合材料層。熔融條件較佳為450℃以上之溫度，較佳為10分鐘以上之時間。又，熔融條件較佳為自接合材料層無結晶相析出之條件。
其後，如圖3、圖4所示，將凹部212收容有電子元件30之封裝基板21、與形成有接合材料層25之蓋體22，以具有凹部212及階部211之表面側、與具有接合材料層25之表面側對向之方式積層。藉此，使封裝基板21之階部211、與蓋體22之接合材料層25接觸。此處，圖3表示積層前之狀態，圖4表示積層後之狀態。
再者，階部211之寬度(w1)與高度(h1)之比(w1/h1)、和接合材料層25之寬度(w3)與高度(h3)之積(w3．h3)之比((w1/h1)/(w3．h3))較佳為100[mm-2]以上。此處，接合材料層25之高度(h3)為接合材料層25之厚 度方向上之長度。接合材料層25之寬度(w3)為垂直於接合材料層25之厚度方向之方向上之長度。
於比((w1/h1)/(w3．h3))未達100[mm-2]之情形時，接合層23之剖面積相對較大，故接合時接合材料層25所產生之熱難以通過階部211散逸至其他部分，而易散逸至蓋體22。於比((w1/h1)/(w3．h3))為100[mm-2]以上之情形時，接合層23之剖面積相對較小，接合時接合材料層25所產生之熱易通過階部211散逸至其他部分故較佳。
自接合時接合材料層25所產生之熱易通過階部211散逸至其他部分之觀點而言，比((w1/h1)/(w3．h3))較佳為200[mm-2]以上，更佳為300[mm-2]以上，進而較佳為500[mm-2]以上。另外，於比((w1/h1)/(w3．h3))過高之情形時，存在接合強度不充分之虞，故較佳為5000[mm-2]以下，更佳為2500[mm-2]以下，進而較佳為1000[mm-2]以下。
自確保該接合材料層25之印刷性或接合層23之接合強度之觀點而言，接合材料層25之寬度(w3)較佳為0.1mm以上，更佳為0.15mm以上，進而較佳為0.2mm以上。又，自減少接合時自接合材料層25向其他部分移動之熱量之觀點而言，接合材料層25之寬度(w3)較佳為1.0mm以下，更佳為0.8mm以下，進而較佳為0.5mm以下。
自確保接合強度之觀點而言，接合材料層25之高度(h3)較佳為1μm以上，更佳為3μm以上，進而較佳為5μm以上。又，自減少接合時自接合材料層25向其他部分移動之熱量之觀點而言，接合材料層25之高度(h3)較佳為50μm以下，更佳為25μm以下，進而較佳為15μm以下。
繼而，如圖5所示，藉由通過蓋體22照射雷射光40，使接合材料層25熔融及固化並煅燒。例如，於沿蓋體22之外緣部呈環狀設置接合材料層25之情形時，雷射光40沿接合材料層25掃描一周而進行煅燒。藉此，藉由接合材料層25之煅燒而形成之接合層23使封裝基板21與蓋 體22接合。
此時，階部211之形狀具有特定之形狀，較佳為接合層23之形狀具有特定之形狀，藉此抑制接合部分之破裂或剝離之產生。藉此，可製造出氣密性良好之封裝20。
作為雷射光40係使用半導體雷射、二氧化碳氣體雷射、準分子雷射、YAG(Yttrium Aluminum Garnet，釔鋁石榴石)雷射、HeNe(Helium Neon，氦氖)雷射等。相對於玻璃粉末之軟化溫度T(℃)，接合材料層25之加熱溫度較佳為溫度T1(=T+80℃)以上、溫度T2(=T+550℃)以下。此處，玻璃粉末之軟化溫度T為軟化流動但未結晶化之溫度。又，接合材料層25之加熱溫度藉由放射溫度計測定。
於接合材料層25未達溫度T1之情形時，存在僅接合材料層25之表面部分熔融，封裝基板21與接合層23未充分接合之虞。另一方面，於接合材料層25超過溫度T2之情形時，封裝基板21、蓋體22、接合層23易產生破裂。
雷射光40之掃描速度較佳為1~20mm/秒。於雷射光40之掃描速度為1mm/秒以上之情形時，封裝20之生產性良好。另一方面，於雷射光40之掃描速度超過20mm/秒之情形時，因雷射輸出變高故易產生殘留應力，封裝基板21、蓋體22、接合層23易產生破裂。
雷射光40之輸出較佳為10~100W之範圍。於雷射光40之輸出未達10W之情形時，存在接合材料層25加熱不均之虞。另一方面，於雷射光40之輸出超過100W之情形時，封裝基板21、蓋體22、接合層23因過度加熱而易產生破裂。
雷射光40之射束形狀(即，照射光點之形狀)一般為圓形，亦可為接合材料層25之長度方向成為長軸方向之橢圓形等。藉由橢圓形之射束形狀，易確保雷射光40之照射面積，可提高雷射光40之掃描速度， 縮短煅燒時間。
以下，基於實施例對本發明進行詳細說明。再者，本發明並不限定於以下實施例。
[實施例1]
作為接合材料之各成分準備以下者。作為玻璃粉末，以質量比率計，準備具有83%之Bi2O3、11%之ZnO、5%之B2O3、1%之Al2O3之組成之鉍系玻璃粉末(軟化溫度：410℃)。作為電磁波吸收材，準備ATO(摻銻氧化錫)粉末。作為低熱膨脹材，準備堇青石粉末。玻璃粉末之D50(中徑)為1.2μm，電磁波吸收材之D50為1.0μm，低熱膨脹材之D50為4.3μm。
玻璃粉末、電磁波吸收材、及低熱膨脹材之D50均使用粒度分析儀(日機裝公司製造、Microtrac HRA)進行測定。測定條件為測定模式：HRA-FRA模式，顆粒透明片：是，球面顆粒：否，顆粒折射率：1.75，流體折射率：1.33。藉由超音波使分散有各粉末之水及六偏磷酸之漿料分散之後，測定D50。
其次，混合各成分而製造接合材料。各成分之比率為玻璃粉末60.7體積%、電磁波吸收材13.2體積%、低熱膨脹材26.1體積%。接合材料之線膨脹係數(50~450℃)為66×10-7/℃。
以如下之方式測定接合材料之線膨脹係數(50~450℃)。首先，於玻璃粉末之軟化溫度+30℃至結晶化溫度-30℃之溫度範圍內對接合材料加熱煅燒10分鐘，製造燒結體。研磨該燒結體，製造長度為20mm、直徑為5mm之圓桿形狀之試樣。其後，藉由Rigaku公司製造之TMA8310測定該試樣之線膨脹係數。線膨脹係數(50~450℃)為以該方式所測定之50~450℃之溫度範圍之平均線膨脹係數。
進而，使85質量%之接合材料與15質量%之載體混合之後，經由3台輥磨機製造接合漿料。載體使用作為有機黏合劑之5質量%之乙基 纖維素與作為溶劑之95質量%之二乙二醇單-2-乙基己基醚之混合物。
另外地，作為蓋體，準備包含硼矽酸玻璃(線膨脹係數(25~400℃)：64×10-7/℃)之玻璃基板(尺寸：7mm×7mm×0.2mmt)。於該蓋體之表面，藉由網版印刷以成為環狀之方式於外緣部塗佈接合漿料。網版印刷使用網眼尺寸為180(網眼91μm)，乳劑厚度為10μm之篩網版。
網版印刷後，於120℃且10分鐘之條件下將接合漿料加以乾燥，進而於480℃且10分鐘之條件下煅燒，於蓋體之表面上形成接合材料層。
其後，自未形成接合材料層之蓋體之背面側使用光學顯微鏡測定接合材料層之寬度(w3)。作為接合材料層之寬度(w3)，測定任意4點之去除印刷之髒污或花斑之最短距離而求取平均值。使用SURFCOM((股)東京精密製造、1400D)測定接合材料層之厚度(h3)。作為接合材料層之厚度(h3)，取任意4點測定接合材料層之厚度而求取平均值。
再者，接合材料層之寬度(w3)於其後所進行煅燒之前後(封裝基板與蓋體之接合之前後)幾乎無變化。因此，可將接合材料層之寬度(w3)看作接合層之寬度(w2)。同樣地，接合材料層之高度(h3)於其後所進行煅燒之前後(封裝基板與蓋體之接合之前後)幾乎無變化。因此，可將接合材料層之高度(h3)看作接合層之高度(h2)。
又，另外地，作為封裝基板，準備具有於包含硼矽酸玻璃(線膨脹係數(25~400℃)：64×10-7/℃)之玻璃基板(尺寸：7mm×7mm×1.3mmt)之內側形成5mm×5mm×1mm之凹部，寬度(w1)為1mm且高度(h1)為1mm之框狀之階部。
其後，使具有凹部之封裝基板與形成接合材料層之蓋體積層。進而，通過蓋體對接合材料層以4mm/秒之掃描速度照射波長為808 nm、光點徑為1.6mm、輸出為23W之雷射光(半導體雷射)使之成為接合層。再者，使用雷射光之強度分佈非固定地整形，而是具有突形狀強度分佈之雷射光。光點徑使用雷射強度為1/e2之等高線之半徑。藉此，可製造藉由接合層接合封裝基板與蓋體之封裝。
[實施例2~10]
如表1所示，除變更封裝基板之階部之寬度(w1)及高度(h1)以及接合材料層之寬度(w3)及高度(h3)以外，與實施例1同樣地藉由接合層接合封裝基板與蓋體而製造實施例2~4之封裝。
又，除將封裝基板之材料變更為陶瓷，且變更階部之寬度(w1)及高度(h1)以及接合材料層之寬度(w3)及高度(h3)以外，與實施例1同樣地藉由接合層接合封裝基板與蓋體而製造實施例5~10之封裝。
再者，構成封裝基板之陶瓷為包含玻璃粉末與陶瓷粉末之玻璃陶瓷組合物之燒結體之玻璃陶瓷。
[實施例11~12]
除於封裝基板之階部與接合層之間設置玻璃層，且變更階部之寬度(w1)及高度(h1)以及接合材料層之寬度(w3)及高度(h3)以外，與實施例5同樣地藉由接合層接合封裝基板與蓋體而製造實施例5~10之封裝。
再者，玻璃層包含SiO2-B2O3-ZnO系玻璃料，厚度為13μm，算術平均粗糙度Ra為0.2μm。又，玻璃層與封裝基板之自50℃至350℃之平均熱膨脹係數之差[(玻璃層之平均熱膨脹係數)-(封裝基板之平均熱膨脹係數)]為7×10-7/℃。此處，藉由SURFCOM((股)東京精密製造、1400D)測定厚度及算術平均粗糙度Ra，藉由Rigaku公司製造之TMA8310測定平均熱膨脹係數。
[比較例1]
如表1所示，除將封裝基板之材料變更為陶瓷，且變更階部之寬 度(w1)及高度(h1)以及接合材料層之寬度(w3)及高度(h3)以外，與實施例1同樣地藉由接合層接合封裝基板與蓋體而製造比較例1之封裝。
其次，關於實施例及比較例之封裝，使用光學顯微鏡觀察封裝基板與接合層之間及蓋體與接合層之間有無剝離，封裝基板、蓋體、及接合層有無破裂。表1中，可製造任一部分皆無剝離及破裂之封裝者記載為「無」，僅能製造有剝離或破裂之封裝者中記載其缺陷內容。
又，表1中，關於實施例及比較例之封裝，分別以相同條件製造20個封裝時，以密封良率表示看不出剝離及破裂者之比率。此處，封裝基板之材料為玻璃時，密封良率皆為80%以上。另外，於封裝基板之材料為陶瓷之情形，未設置玻璃層時，多發生剝離及破裂而密封良率易降低。但，藉由設置玻璃層，可抑制剝離及破裂，密封良率為80%以上。
又，關於實施例7及8之封裝，進行溫度週期實驗(1週期：-40~150℃、200週期)。於溫度週期實驗之前後，觀察封裝基板與接合層之間及蓋體與接合層之間有無剝離，封裝基板、蓋體、及接合層有無破裂。其結果，任一部分均看不出剝離及破裂。
10‧‧‧電子裝置
20‧‧‧封裝
21‧‧‧封裝基板
22‧‧‧蓋體
23‧‧‧接合層
30‧‧‧電子元件
211‧‧‧階部
212‧‧‧凹部
w1‧‧‧寬度
w2‧‧‧寬度
h1‧‧‧高度
h2‧‧‧高度

Claims (12)

  1. 一種封裝基板，其特徵在於：具有凹部、及配置於其周圍之階部，經由包含玻璃與電磁波吸收材之接合層，以覆蓋上述凹部之方式於上述階部接合蓋體，上述階部之寬度(w1)與高度(h1)之比(w1/h1)為1.0以上。
  2. 一種封裝，其特徵在於具有：封裝基板，其具有凹部、及配置於其周圍之階部，上述階部之寬度(w1)與高度(h1)之比(w1/h1)為1.0以上；蓋體，其以覆蓋上述凹部之方式與上述封裝基板對向配置；及接合層，其包含玻璃與電磁波吸收材，於上述階部接合上述封裝基板及上述蓋體。
  3. 如請求項2之封裝，其中上述比(w1/h1)、和上述接合層之寬度(w2)與高度(h2)之積(w2．h2)之比((w1/h1)/(w2．h2))為100[mm-2]以上。
  4. 如請求項2之封裝，其中上述階部沿上述封裝基板之外緣部呈環狀設置。
  5. 如請求項2之封裝，其中上述封裝基板與上述蓋體包含不同材料。
  6. 如請求項5之封裝，其中上述封裝基板包含陶瓷，上述蓋體包含玻璃。
  7. 如請求項6之封裝，其中上述陶瓷為玻璃陶瓷。
  8. 如請求項2之封裝，其中上述階部於表面具備玻璃層。
  9. 如請求項8之封裝，其中上述玻璃層之厚度為1μm~20μm。
  10. 如請求項8之封裝，其中上述玻璃層之表面粗糙度以算術平均粗 糙度Ra計為0.2μm以下。
  11. 如請求項8之封裝，其中上述玻璃層與上述封裝基板之自50℃至350℃之平均熱膨脹係數之差[(玻璃層之平均熱膨脹係數)-(封裝基板之平均熱膨脹係數)]為-20~20×10-7/℃。
  12. 一種電子裝置，其特徵在於具有：如請求項2之封裝；及電子元件，其收容於上述封裝。
TW104120833A 2014-06-27 2015-06-26 封裝基板、封裝、及電子裝置 TW201606885A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014132671 2014-06-27
JP2015056128A JP2016027610A (ja) 2014-06-27 2015-03-19 パッケージ基板、パッケージ、および電子デバイス

Publications (1)

Publication Number Publication Date
TW201606885A true TW201606885A (zh) 2016-02-16

Family

ID=54931337

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104120833A TW201606885A (zh) 2014-06-27 2015-06-26 封裝基板、封裝、及電子裝置

Country Status (3)

Country Link
US (1) US20150380330A1 (zh)
JP (1) JP2016027610A (zh)
TW (1) TW201606885A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI660927B (zh) * 2016-06-29 2019-06-01 日商日本電氣硝子股份有限公司 氣密封裝及其製造方法
CN110475755A (zh) * 2017-04-17 2019-11-19 日本电气硝子株式会社 玻璃盖及使用了该玻璃盖的气密封装体
TWI743301B (zh) * 2017-01-31 2021-10-21 日商信越化學工業股份有限公司 合成石英玻璃被覆蓋用基材及合成石英玻璃被覆蓋以及該等之製造方法
TWI769209B (zh) * 2017-01-26 2022-07-01 日商日本電氣硝子股份有限公司 氣密封裝體

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017191805A (ja) * 2016-04-11 2017-10-19 日本電気硝子株式会社 気密パッケージの製造方法及び気密パッケージ
JP6862681B2 (ja) * 2016-05-23 2021-04-21 日本電気硝子株式会社 気密パッケージの製造方法及び気密パッケージ
WO2017203795A1 (ja) * 2016-05-25 2017-11-30 日本電気硝子株式会社 気密パッケージ及び気密パッケージの製造方法
US20190296194A1 (en) * 2016-06-10 2019-09-26 Nippon Electric Glass Co., Ltd. Method for producing hermetic package, and hermetic package
WO2018131471A1 (ja) * 2017-01-11 2018-07-19 日本電気硝子株式会社 気密パッケージ及びガラス蓋
JP6922253B2 (ja) * 2017-01-11 2021-08-18 日本電気硝子株式会社 ガラス蓋
TW201839918A (zh) * 2017-02-07 2018-11-01 日商日本電氣硝子股份有限公司 氣密封裝
JP6913279B2 (ja) * 2017-02-27 2021-08-04 日本電気硝子株式会社 気密パッケージ
JP6987376B2 (ja) * 2017-03-09 2021-12-22 株式会社昭和真空 封止機構
JP7082309B2 (ja) * 2017-03-24 2022-06-08 日本電気硝子株式会社 カバーガラス及び気密パッケージ
JP2018181880A (ja) * 2017-04-03 2018-11-15 日本電気硝子株式会社 半導体パッケージ及び半導体デバイス
JPWO2018216587A1 (ja) * 2017-05-23 2020-03-26 日本電気硝子株式会社 気密パッケージの製造方法及び気密パッケージ
JP7047270B2 (ja) * 2017-07-14 2022-04-05 日本電気硝子株式会社 封着材料層付きパッケージ基体の製造方法及び気密パッケージの製造方法
KR20210031467A (ko) * 2018-07-27 2021-03-19 에이지씨 가부시키가이샤 광학 패키지
JP7168903B2 (ja) * 2018-09-06 2022-11-10 日本電気硝子株式会社 気密パッケージ
CN109698135B (zh) * 2018-12-21 2020-06-02 中国电子科技集团公司第四十七研究所 带金锡合金焊料环的集成电路密封结构的密封方法
CN111403578B (zh) * 2020-03-17 2021-04-06 深圳深旨科技有限公司 一种用磁控溅射封装深紫外led芯片的方法
KR20240031317A (ko) 2021-07-05 2024-03-07 니폰 덴키 가라스 가부시키가이샤 시일링 재료층 부착 유리 기판 및 기밀 패키지의 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI660927B (zh) * 2016-06-29 2019-06-01 日商日本電氣硝子股份有限公司 氣密封裝及其製造方法
TWI769209B (zh) * 2017-01-26 2022-07-01 日商日本電氣硝子股份有限公司 氣密封裝體
TWI743301B (zh) * 2017-01-31 2021-10-21 日商信越化學工業股份有限公司 合成石英玻璃被覆蓋用基材及合成石英玻璃被覆蓋以及該等之製造方法
CN110475755A (zh) * 2017-04-17 2019-11-19 日本电气硝子株式会社 玻璃盖及使用了该玻璃盖的气密封装体

Also Published As

Publication number Publication date
JP2016027610A (ja) 2016-02-18
US20150380330A1 (en) 2015-12-31

Similar Documents

Publication Publication Date Title
TW201606885A (zh) 封裝基板、封裝、及電子裝置
JP5692218B2 (ja) 電子デバイスとその製造方法
JP5716743B2 (ja) 封着材料ペーストとそれを用いた電子デバイスの製造方法
TWI641574B (zh) Cover glass for light-emitting diode package, sealing structure and light-emitting device
WO2012117978A1 (ja) 気密部材とその製造方法
WO2010055888A1 (ja) 封着材料層付きガラス部材の製造方法と電子デバイスの製造方法
WO2011158873A1 (ja) 電子デバイス
JP2010228998A (ja) 封着材料層付きガラス部材とそれを用いた電子デバイスおよびその製造方法
JP2012041196A (ja) 封着材料層付きガラス部材とそれを用いた電子デバイスおよびその製造方法
JP2013239609A (ja) 気密部材とその製造方法
JPWO2014092013A1 (ja) 封着材料、封着材料層付き基板、積層体および電子デバイス
TWI754633B (zh) 玻璃粉末及使用其的密封材料
TWI769209B (zh) 氣密封裝體
JPWO2010137667A1 (ja) 封着材料層付きガラス部材とそれを用いた電子デバイスおよびその製造方法
JP5516194B2 (ja) 光加熱封着用ガラス、封着材料層付きガラス部材、及び電子デバイスとその製造方法
WO2018216587A1 (ja) 気密パッケージの製造方法及び気密パッケージ
JP2014240344A (ja) 封着材料層付き部材、電子デバイス、および電子デバイスの製造方法
TW201842594A (zh) 封裝基體及使用其的氣密封裝體
JP2014149941A (ja) 気密封止パッケージおよびその製造方法
JP2014005177A (ja) 気密部材とその製造方法
TW201830588A (zh) 氣密封裝體與玻璃蓋
JP2014229375A (ja) 電子デバイスとその製造方法、および電子デバイス製造装置
JP2014221695A (ja) 封着パッケージ
TW201842655A (zh) 覆蓋玻璃及使用此之氣密封裝