TW201604924A - 奈米線直徑的多重尺寸改善驅動電流之半導體結構及方法 - Google Patents

奈米線直徑的多重尺寸改善驅動電流之半導體結構及方法 Download PDF

Info

Publication number
TW201604924A
TW201604924A TW103146204A TW103146204A TW201604924A TW 201604924 A TW201604924 A TW 201604924A TW 103146204 A TW103146204 A TW 103146204A TW 103146204 A TW103146204 A TW 103146204A TW 201604924 A TW201604924 A TW 201604924A
Authority
TW
Taiwan
Prior art keywords
diameter
diameter section
segment
semiconductor device
section
Prior art date
Application number
TW103146204A
Other languages
English (en)
Other versions
TWI579891B (zh
Inventor
余宗興
劉佳雯
徐燁
尙 皮耶 柯林基
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201604924A publication Critical patent/TW201604924A/zh
Application granted granted Critical
Publication of TWI579891B publication Critical patent/TWI579891B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)

Abstract

一半導體裝置，其具有一通道形成自具有一多重尺寸直徑的奈米線被提供。半導體裝置包括一汲極區域形成於一半導體基底上。半導體裝置更包括一奈米線結構形成於一源極區域與汲極區域之間。奈米線結構具有一第一直徑區段其與一第二直徑區段連接。第一直徑區段耦接至汲極區域且具有大於第二直徑區段之直徑的一直徑。第二直徑區段耦接至源極區域。半導體裝置更包括一閘極區域形成並圍繞第一直徑區段與第二直徑區段連接的接面。

Description

奈米線直徑的多重尺寸改善驅動電流之半導體結構及方法
敘述於本專利文件之技術係大抵關於一種半導體裝置，特別有關於奈米線半導體裝置。
半導體裝置(例如金屬-氧化物半導體場效電晶體(metal-oxide semiconductor field-effect transistor，MOSFET))的微縮，過去數十年間在速度、效能、密度以及每積體電路單元功能的成本中已有持續的改善。奈米線裝置的發展可更加微縮積體電路。
根據以下的詳細說明並配合所附圖式做完整揭露。應注意的是，根據本產業的一般作業，圖示並未必按照比例繪製。事實上，可能任意的放大或縮小元件的尺寸，以做清楚的說明。
第1A圖係根據一些實施例之使用奈米線技術形成的例示半導體裝置的示意圖。
第1B圖係繪示根據一些實施例在第1A圖的半導體裝置中所使用的例示奈米線結構。
第2A圖繪示根據一些實施例的另一例示的奈米線 結構。
第2B圖繪示根據一些實施例，在第2A圖中之兩個奈米線區段A及B的導帶Ec及價帶Ev的相對位準。
第3圖繪示根據一些實施例的金屬氧化物半導體場效電晶體半導體裝置的剖面示意圖，金屬氧化物半導體場效電晶體之半導體裝置包括具有多重尺寸直徑的一奈米線作為通道材料。
第4圖係繪示根據一些實施例中形成半導體裝置結構的例示方法之製程流程示意圖，其包括具有多重尺寸直徑的奈米線於通道區域中。
第5-12圖係繪示根據一些實施例中在半導體裝置結構的製造過程中的一半導體裝置的狀態之圖式，半導體裝置結構具有多重尺寸直徑的奈米線於通道區域中。
第13圖繪示根據一些實施例中具有漸減的直徑的奈米線結構的例示半導體裝置結構。
以下的揭露內容提供許多不同的實施例或範例以實施本案的不同特徵。以下的揭露內容敘述各個構件及其排列方式的特定範例，以簡化說明。當然，這些特定的範例並非用以限定。例如，若是本揭露書敘述了一第一特徵形成於一第二特徵之上或上方，即表示其可能包含上述第一特徵與上述第二特徵是直接接觸的實施例，亦可能包含了有附加特徵形成於上述第一特徵與上述第二特徵之間，而使上述第一特徵與第二特徵可能未直接接觸的實施例。另外，以下揭露書不同範例可能 重複使用相同的參考符號及/或標記。這些重複係為了簡化與清晰的目的，並非用以限定所討論的不同實施例及/或結構之間有特定的關係。
此外，其與空間相關用詞。例如“在...下方”、“下方”、“較低的”、“上方”、“較高的”及類似的用詞，係為了便於描述圖示中一個元件或特徵與另一個(些)元件或特徵之間的關係。除了在圖式中繪示的方位外，這些空間相關用詞意欲包含使用中或操作中的裝置之不同方位。裝置可能被轉向不同方位(旋轉90度或其他方位)，則在此使用的空間相關詞也可依此相同解釋。
第1A圖係根據一些實施例中使用奈米線技術形成的例示的半導體裝置10的示意圖。此裝置係製造於一基底12上。在此例子中，基底包括塊狀基底(bulk substrate)，雖然也可使用其他基底結構如絕緣層上覆矽(silicon-on-insulator，SOI)。在一些實施例中塊狀基底可包括一元素半導體其包括結晶狀態的矽或鍺、多晶矽(polycrystalline)或一非晶結構；一化合物半導體包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及銻化銦；一合金半導體包括矽鍺(SiGe)、矽鍺錫(SiGeSn)、鎵砷磷(GaAsP)、鋁銦砷(AlInAs)、鋁鎵砷(AlGaAs)、鎵銦砷(GaInAs)、鎵銦磷(GaInP)以及鎵銦砷磷(GaInAsP)；任何適合的材料或其組合。在一些實施例中，塊狀基底可包括P型材料並且在一些實施例中塊狀基底可包括N型材料。基底12可包括隔離區域、摻雜區域和/或其他特徵部件。
例示的半導體裝置10更包括一源極區域14於基底 12中，一或多個奈米線結構16，以及閘極材料18於基底上且圍繞奈米線結構16的一中間部分。在此例子中的奈米線結構16定向於一垂直方向並自源極區域14向上延伸。在其他實施例中，奈米線結構可延伸於不同方向例如一水平方向。並且，如此例子所示，雖然奈米線具有圓形的一橫截面形狀，在其他例子中橫截面形狀可包括圓形、方形、矩形、三角形、梯形或其他形狀。
第1B圖繪示根據一些實施例中半導體裝置10中所使用的例示的奈米結構16。例示的奈米結構16包括半導體材料例如矽，其用來形成源極區域14與一汲極區域22之間的一通道區域。汲極區域22在此例子中係位於奈米結構16相對於源極區域14的遠末端區段且包括鉑金屬矽化物(platinum silicidc)。閘極金屬24亦如圖所示圍繞奈米結構16。
回來參照第1A圖，例示的半導體裝置10更包括絕緣材料26位於基底12上並圍繞奈米結構16及閘極材料18。金屬接觸亦包括於半導體裝置10中。在此例子中，顯示一源極接觸28、一閘極接觸30以及一汲極接觸32。
設計中所需的奈米線數量可為半導體裝置所需的驅動電流的函數。藉由增加每奈米線的驅動電流，可減少產生所需驅動電流所要求的奈米線數量。
已確立驅動電流(I)等於總通道電荷(nq)乘以平均載子速度(v)且可以藉由如下的方程式表示：I=nqv。要增加例示奈米結構的驅動電流，可應用能帶結構工程藉由調變通道電場以增加平均載子速度。
第2A圖繪示根據一些實施例，可在一半導體裝置中實施的一例示的奈米線結構40。奈米線結構40具有一總長度Lg且包括具有一直徑a的一第一奈米線區段A。奈米線結構40更包括具有一直徑b的一第二奈米線區段B。
第2B圖繪示在第2A圖中之兩個奈米線區段A及B的導帶Ec及價帶Ev的相對位準的一圖式。如圖所示，第一奈米線區段A的導帶Ec低於第二奈米線區段B的導帶Ec。同樣的，如圖所示，第一奈米線區段A的價帶Ev低於第二奈米線區段B的價帶Ev。自第二奈米線區段B至第一奈米線區段A具有大於直徑b的之直徑a，其直徑差造成對應於區段B的一能帶隙能量Eb以及對應於區段A的一能帶隙能量Ea，其中能帶隙能量Eb大於能帶隙能量Ea。能帶隙能量的差異可造成加速自第二奈米線區段B至第一奈米線區段A的電子流。載子速度可藉由兩直徑界面的能帶隙所感應的電場而增強。
第3圖係繪示一例示的金屬氧化物半導體場效電晶體半導體裝置50的剖面示意圖，其包括具有多重尺寸直徑的一奈米線52作為通道材料。可使用適合的製程製造一例示的金屬氧化物半導體場效電晶體之半導體裝置50，包括光微影製程、蝕刻製程、清洗製程、化學機械拋光/平坦化製程(chemical mechanical polishing/planarization，CMP)、薄膜沉積製程、熱製程(thermal process)(例如，摻雜(doping)、活化/表面(activation/surface)、鈍化/材料固化(passivation/material consolidation))、磊晶製程及材料填充，以及其他製程。舉例來說，光微影製程可包括形成一光阻層(保護層)，使保護層曝 光而形成一圖案，使用曝光後烘烤(post-exposure bake)製程，以及使保護層形成一遮罩單元。遮罩單元可將用於一蝕刻製程。可藉由使用反應性離子蝕刻(reactive ion etch，RIE)及/或其他適合的製程進行蝕刻製程。
例示的金屬氧化物半導體場效電晶體半導體裝置50包括一矽基底54，其具有一摻雜區域56可作為一汲極區域之用。奈米線52形成於汲極區域56上且具有一較寬直徑部分52-1其鄰接汲極區域56一較小直徑部分52-2於奈米線52的相對末端上。雖然如此例子所示的奈米線52具有二個不同的直徑部分，在其他例子中奈米線52可具有三個或更多不同的直徑部分，各個部分於源極到汲極之方向其直徑逐漸變細。
例示的金屬氧化物半導體場效電晶體半導體裝置50更包括閘極材料58，其包括一高介電常數介電質60圍繞奈米線52於較寬直徑部分52-1與較小直徑部分52-2之間接面的一區段。例示的金屬氧化物半導體場效電晶體之半導體裝置50更包括閘極材料58也包括一源極區域62，其可包括金屬矽化物位於奈米線52相對於汲極區域56的一末端。金屬氧化物半導體場效電晶體之半導體裝置50也包括絕緣材料66以及金屬接觸。金屬接觸包括一汲極接觸68、一閘極接觸72以及一源極接觸70。
第4圖繪示形成半導體裝置結構其包括具有多尺寸直徑的奈米線於通道區域中的一例示方法之流程示意圖。提供一半導體基底(步驟102)。基底可以是一塊狀基底，例如一塊狀N型或塊狀P型基底。也可使用其他基底，例如一絕緣層上覆半導體(semiconductor-on-insulator)基底。
形成半導體裝置的汲極及通道區域(步驟104)。汲極的形成可包括複數步驟，例如井及接面擴散(步驟106)以及N型重佈植與P型重佈植以形成一汲極區域在半導體基底中。通道區域可自一或多個奈米線製造(步驟108)。在此例子中，每個奈米線具有二個直徑區段，一較寬直徑區段與一較小直徑區段。例如藉由沉積步驟，先形成第一(較寬)直徑區段(步驟110)。或者，奈米線的較細部分可蝕刻至一些深度。接著間隔物圍繞被蝕刻的奈米線而形成，然後接著完成基底的蝕刻以形成奈米線的較寬部分。第5圖繪示形成汲極202於基底204中且形成奈米線的第一直徑區段206後的一半導體裝置的一部分的剖面示意圖。第一直徑區段206可由一半導體材料例如矽或其他適合的半導體材料形成。
接著回來參照第4圖，例如藉著使用磊晶沉積步驟，形成奈米線的第二直徑區段(步驟112)。第6圖繪示形成奈米線的第二直徑區段208後的一半導體裝置的一部分的剖面示意圖。第二直徑區段208可由一半導體材料例如矽或其他適合的半導體材料形成。
回來參照第4圖，在奈米線的第二直徑區段形成後後，實施屏蔽氧化物沉積(screen oxide deposition)以及回蝕刻(etch back)(步驟114)。第7圖繪示沉積及回蝕刻屏蔽氧化物210後的一半導體裝置的一部份的剖面示意圖。
回來參照第4圖，在形成汲極及通道後，可進行閘極的形成(步驟116)。閘極的形成可包含高介電常數介電質的沉積以及圖案化(步驟118)。此步驟可造成一高介電常數間隔物形 成並圍繞第一直徑區段與第二直徑區段的接面(步驟120)。第8圖繪示高介電常數間隔物212形成並圍繞第一直徑區段206與第二直徑區段208的接面後的一半導體裝置的一部份的剖面示意圖。
回來參照第4圖，在高介電常數介電質的沉積以及圖案化後，進行閘極材料沉積、閘極堆疊回蝕刻以及閘極堆疊圖案化(步驟122)。此步驟造成一電晶體閘極形成並圍繞第一直徑區段與第二直徑區段的接面(步驟124)。第9圖繪示形成閘極214後的一半導體裝置的一部份的剖面示意圖。
回來參照第4圖，在閘極堆疊圖案化後，進行氧化物沉積及回蝕刻步驟(步驟126)。第10圖繪示氧化物沉積及回蝕刻所示的沉積氧化物216後的一半導體裝置的一部份的剖面示意圖。
回來參照第4圖，在閘極形成以及氧化物沉積後，可形成汲極(步驟128)。汲極的形成包含形成氮化物間隔物(步驟130)。此步驟可包含氮化物沉積以及圖案化步驟。第11圖繪示氮化物圖案化後的一半導體裝置的一部份的剖面示意圖並且繪示沉積的氮化物間隔物218。
回來參照第4圖，在氮化物圖案化後，可進行自對準矽化金屬沉積(salicidation)步驟(步驟132)其中金屬矽化物形成於奈米線區段相對於基底的末端。最後，金屬化步驟(步驟134)顯示其金屬接觸加入電晶體裝置的源極、汲極以及閘極區域。第12圖繪示自對準矽化金屬沉積以及金屬化後的一半導體裝置的一部份的剖面示意圖。此圖式繪示金屬矽化物220形 成於奈米線區段208相對於基底204的末端以及金屬接觸形成於電晶體裝置的源極、汲極以及閘極區域。所示為汲極接觸222、閘極接觸224以及源極接觸226。
例示電晶體由第4圖的方法形成且繪示於第12圖，自第一直徑區段206至第二直徑區段208的直徑差異造成對應於第二直徑區段208的一能帶隙能量大於對應於第一直徑區段206的能帶隙能量。此能帶隙能量的差異可造成從第一直徑區段206到第二直徑區段208的電子流的加速。載子速度可藉由兩直徑於接面的能帶隙所感應的電場而增強。因此，應可在沒有增加電源消耗或提供電壓增壓的情形增加半導體裝置的驅動電流。
在例示的電晶體中，可藉由能帶結構工程經由奈米線直徑的變化而調控通道電場。奈米線直徑可由汲極至源極逐漸增加。對於例示的電晶體中的兩階段的直徑，第二直徑區段208對第一直徑區段206的直徑比少於或等於二分之一。也就是說，第一直徑區段206的直徑係第二直徑區段208的直徑的至少兩倍。此外，第一直徑區段206的通道長度少於或等於總通道長度的一半。
第13圖所繪示係另一例示的半導體裝置，其可藉由在此所述的教示形成。此裝置包括一汲極區域302形成於基底304中。裝置更包括形成具有漸細的直徑的一奈米線通道區域308。漸細的直徑從連接汲極區域302的一較寬直徑區段至位於相對於汲極區域302的末端的較小直徑區段逐漸地改變。奈米線通道區域308可由一半導體材料形成，例如矽或其他適合 的半導體材料。裝置更包括屏蔽氧化物310，其藉由沉積以及回蝕刻步驟而形成。所示亦有高介電常數間隔物312圍繞奈米線通道區域308的一部份。高介電常數間隔物312可使用介電質沉積以及圖案化步驟而形成。裝置亦包括一電晶體閘極314圍繞奈米線通道區域308的一部份以及高介電常數間隔物。電晶體閘極314可使用閘極堆疊回蝕刻以及閘極堆疊圖案化步驟而形成。所示亦有沉積氧化物314，其可藉由氧化物沉積以及回蝕刻步驟而形成。可使用氮化物沉積以及圖案化步驟以形成氮化物間隔物318。以及，金屬矽化物320可使用自對準矽化金屬沉積步驟形成於奈米線區段308相對於基底304的末端。此外，可提供金屬接觸於電晶體裝置的源極、汲極以及閘極區域。所示為汲極接觸322、閘極接觸324以及源極接觸326。
在例示的電晶體中，可藉由能帶結構工程經由奈米線直徑的變化而調控通道電場。由汲極至源極的直徑差異可導致於汲極至源極方向的一能帶隙能量的增加。能帶隙能量的差異可造成電子流的加速。載子速度可藉由此結構而增強。因此，應可在沒有增加電源消耗或提供電壓增壓的情形增加半導體裝置的驅動電流。
根據在此所述的教示，提供半導體裝置具有一通道，其由具有由一多重尺寸直徑的奈米線形成的通道以及製造半導體裝置的方法。在一實施例中，半導體裝置包括一汲極區域形成於一半導體基底上。半導體裝置更包括一奈米線結構形成於源極區域與一汲極區域之間。奈米線結構具有一第一直徑區段其與一第二直徑區段連接。第一直徑區段耦接至汲極區域 且具有大於第二直徑區段之直徑的一直徑。第二直徑區段耦接至源極區域。半導體裝置更包括一閘極區域形成並圍繞第一直徑區段與第二直徑區段連接的接面。
這些型態以及其他實施例更包括一或更多個以下的特徵部件。閘極區域可包括高介電常數介電材料以及金屬閘極材料，其中高介電常數介電材料係形成並圍繞第一直徑區段與第二直徑區段連接的接面，使得圍繞第二直徑區段的高介電常數材料的周長並不延伸出至圍繞第一直徑區段的高介電常數材料的周長。圍繞第二直徑區段的高介電常數介電質並不延伸出至第一直徑區段的周長。奈米線結構更包括一第三直徑區段，其具有小於第二直徑區段之直徑的一直徑且耦接於第二直徑區段與源極區域之間。第一直徑區段的能帶隙能量可少於第二直徑區段的能帶隙能量。第一直徑區段的直徑可較第二直徑區段的直徑至少大兩倍。第一直徑區段的長度可小於或等於半導體裝置的通道長度的一半。
在其他實施例中，提供製造一半導體裝置的方法。方法包括形成一汲極區域於一半導體基板上並且形成一奈米線結構於源極區域與汲極區域之間。奈米線結構具有與一第一直徑區段其與一第二直徑區段連接。第一直徑區段耦接至汲極區域且具有大於第二直徑區段之直徑的一直徑。第二直徑區段耦接至源極區域。方法更包括形成一閘極區域，其圍繞第一直徑區段與第二直徑區段連接的接面。
這些型態以及其他實施例更包括一或更多個以下的特徵部件。閘極區域可包括高介電常數介電材料以及金屬閘 極材料，其中高介電常數介電材料係形成並圍繞第一直徑區段與第二直徑區段連接的接面，使得圍繞第二直徑區段的高介電常數材料的周長並不延伸出至圍繞第一直徑區段的高介電常數材料的周長。圍繞第二直徑區段的高介電常數介電質並不延伸出至第一直徑區段的周長。奈米線結構更包括一第三直徑區段，其具有小於第二直徑區段之直徑的一直徑且耦接於第二直徑區段與源極區域之間。第一直徑區段的能帶隙能量可少於第二直徑區段的能帶隙能量。第一直徑區段的直徑可較第二直徑區段的直徑至少大兩倍。第一直徑區段的長度可小於或等於半導體裝置的通道長度的一半。
在一額外的實施例中，提供一種作為一半導體裝置中的一通道的奈米線結構。奈米線結構包括一第一直徑區段其與一第二直徑區段連接。第一直徑區段耦接至半導體裝置中的一汲極區域並且具有大於第二直徑區段之直徑的一直徑。第二直徑區段耦接至半導體裝置中的一源極區域。半導體裝置中的一閘極區域形成並圍繞第一直徑區段與第二直徑區段連接的接面。
這些型態以及其他實施例更包括一或更多個以下的特徵部件。閘極區域可包括高介電常數介電材料以及金屬閘極材料，其中高介電常數介電材料係形成並圍繞第一直徑區段與第二直徑區段連接的接面，使得圍繞第二直徑區段的高介電常數材料的周長並不延伸出至圍繞第一直徑區段的高介電常數材料的周長。圍繞第二直徑區段的高介電常數介電質並不延伸出至第一直徑區段的周長。奈米線結構更包括一第三直徑區 段，其具有小於第二直徑區段之直徑的一直徑且耦接於第二直徑區段與源極區域之間。第一直徑區段的能帶隙能量可少於第二直徑區段的能帶隙能量。第一直徑區段的直徑可較第二直徑區段的直徑至少大兩倍。第一直徑區段的長度可小於或等於半導體裝置的通道長度的一半。
在另一實施例中，一種半導體裝置包括一汲極區域形成於一半導體基底上。半導體裝置更包括一奈米線結構形成於一源極區域與汲極區域之間。奈米線結構具有一漸細的直徑區段，其具有一較寬直徑區段鄰近一末端以及一較細直徑區段鄰近另一末端。較寬直徑區段耦接至汲極區域且較細的直徑區段耦接至源極區域。半導體裝置更包括一閘極區域形成並圍繞漸細的直徑區段的一中心部分。
在又另一實施例中，提供一種半導體裝置之製造方法。方法包括形成一汲極區域於一半導體基板上並且形成一奈米線結構於一源極區域與汲極區域之間。奈米線結構具有一漸細的直徑區段，其具有一較寬直徑區段鄰近一末端以及一較細直徑區段鄰近另一末端。較寬的直徑區段耦接至汲極區域且較細直徑區段耦接至源極區域。方法更包括形成一閘極區域，其圍繞漸細的直徑區段的一中心部分。
以上概略說明了本揭露數個實施例的特徵，使所屬技術領域中具有通常知識者對於後續本揭露的詳細說明可更為容易理解。任何所屬技術領域中具有通常知識者應瞭解到本說明書可輕易作為其它結構或製程的變更或設計基礎，以進行相同於本揭露實施例的目的及/或獲得相同的優點。任何所 屬技術領域中具有通常知識者也可理解與上述等同的結構或製程並未脫離本揭露之精神和保護範圍內，且可在不脫離本揭露之精神和範圍內，當可作更動、替代與潤飾。

Claims (22)

  1. 一種半導體裝置，包括：一汲極區域形成於一半導體基板上；一奈米線結構形成於一源極區域與該汲極區域之間，該奈米線結構具有一第一直徑區段與一第二直徑區段連接，該第一直徑區段耦接至該汲極區域且具有大於該第二直徑區段之直徑的一直徑，該第二直徑區段耦接至該源極區域；以及一閘極區域形成並圍繞該第一直徑區段與該第二直徑區段連接的該接面。
  2. 如申請專利範圍第1項所述之半導體裝置，其中該閘極區域包括高介電常數介電材料以及金屬閘極材料且其中該高介電常數介電材料形成並圍繞該第一直徑區段與該第二直徑區段連接的該接面，使得圍繞該第二直徑區段的該高介電常數材料的該周長並不延伸出至圍繞該第一直徑區段的該高介電常數材料的該周長。
  3. 如申請專利範圍第2項所述之半導體裝置，其中圍繞該第二直徑區段的該高介電常數介電質並不延伸出至該第一直徑區段的該周長。
  4. 如申請專利範圍第1項所述之半導體裝置，其中該奈米線結構更包括一第三直徑區段，其具有小於該第二直徑區段的該直徑的一直徑且耦接於該第二直徑區段與該源極區域之間。
  5. 如申請專利範圍第1項所述之半導體裝置，其中該第一直徑 區段的該能帶隙能量小於該第二直徑區段的該能帶隙能量。
  6. 如申請專利範圍第1項所述之半導體裝置，其中該第一直徑區段的該直徑較該第二直徑區段的該直徑至少大兩倍。
  7. 如申請專利範圍第1項所述之半導體裝置，其中該第一直徑區段的該長度小於或等於該半導體裝置的該通道長度的一半。
  8. 一種半導體裝置之製造方法，包括：形成一汲極區域於一半導體基板上；形成一奈米線結構於該汲極區域與一源極區域之間，該奈米線結構具有與一第一直徑區段與一第二直徑區段連接，該第一直徑區段耦接至該汲極區域且具有大於該第二直徑區段的該直徑的一直徑，該第二直徑區段耦接至該源極區域；以及形成一閘極區域，其圍繞該第一直徑區段與該第二直徑區段連接的該接面。
  9. 如申請專利範圍第8項所述之方法，其中該奈米線結構更包括一第三直徑區段，其具有小於該第二直徑區段的該直徑的一直徑且耦接於該第二直徑區段與該源極區域之間。
  10. 如申請專利範圍第8項所述之方法，其中該閘極區域包括高介電常數介電材料以及金屬閘極材料以及其中該高介電常數介電材料係形成並圍繞該第一直徑區段與該第二直徑區段連接的該接面，使得圍繞該第二直徑區段的該高介電常數材料的該周長並不延伸出至圍繞該第一直徑區段的該高 介電常數材料的該周長。
  11. 如申請專利範圍第10項所述之方法，其中圍繞該第二直徑區段的該高介電常數介電質並不延伸出至與該第一直徑區段的該周長。
  12. 如申請專利範圍第8項所述之方法，其中該第一直徑區段的該能帶隙能量小於該第二直徑區段的該能帶隙能量。
  13. 如申請專利範圍第8項所述之方法，其中該第一直徑區段的該直徑較該第二直徑區段的該直徑至少大兩倍。
  14. 如申請專利範圍第8項所述之方法，其中該第一直徑區段的該長度小於或等於該半導體裝置的該通道長度的一半。
  15. 一種作為半導體裝置之通道的奈米線結構，該奈米線結構包括：一第一直徑區段與一第二直徑區段連接，該第一直徑區段耦接至該半導體裝置中的一汲極區域並且具有大於該第二直徑區段之直徑的一直徑；以及該第二直徑區段耦接至該半導體裝置中的一源極區域；其中該半導體裝置中的一閘極區域形成並圍繞該第一直徑區段與該第二直徑區段連接的該接面。
  16. 如申請專利範圍第15項所述之方法，其中該奈米線結構更包括一第三直徑區段，其具有小於該第二直徑區段的該直徑的一直徑。
  17. 如申請專利範圍第15項所述之奈米線結構，其中該閘極區域包括高介電常數介電材料以及金屬閘極材料以及其中該高介電常數介電材料係形成並圍繞該第一直徑區段與該第 二直徑區段連接的該接面，使得圍繞該第二直徑區段的該高介電常數材料的該周長並不延伸出至圍繞該第一直徑區段的該高介電常數材料的該周長。
  18. 如申請專利範圍第15項所述之奈米線結構，其中該第一直徑區段的該能帶隙能量小於該第二直徑區段的該能帶隙能量。
  19. 如申請專利範圍第15項所述之奈米線結構，其中該第一直徑區段的該直徑較該第二直徑區段的該直徑至少大兩倍。
  20. 如申請專利範圍第15項所述之奈米線結構，其中該第一直徑區段的該長度小於或等於該半導體裝置的該通道長度的一半。
  21. 一種半導體裝置，包括：一汲極區域形成於一半導體基底上；一奈米線結構形成於該源極區域與一汲極區域之間，該奈米線結構具有一漸細的直徑區段，其具有一較寬直徑區段鄰近一末端以及一較細直徑區段鄰近另一末端，該較寬直徑區段耦接至該汲極區域，該較細直徑區段耦接至該源極區域；以及一閘極區域形成並圍繞該漸細的直徑區段的一中心部分。
  22. 一種半導體裝置之製造方法，包括：形成一汲極區域於一半導體基板上；形成一奈米線結構於該汲極區域與一源極區域之間，該奈米線結構具有一漸細的直徑區段，其具有一較寬直徑區段鄰近一末端以及一較細直徑區段鄰近另一末端，該較寬直 徑區段耦接至該汲極區域，該較細直徑區段耦接至該源極區域；以及形成一閘極區域，其圍繞該漸細的直徑區段的一中心部分。
TW103146204A 2014-02-10 2014-12-30 半導體裝置及其製造方法以及作為半導體裝置之通道的奈米線結構 TWI579891B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/176,389 US10276664B2 (en) 2014-02-10 2014-02-10 Semiconductor structures and methods for multi-dimension of nanowire diameter to improve drive current

Publications (2)

Publication Number Publication Date
TW201604924A true TW201604924A (zh) 2016-02-01
TWI579891B TWI579891B (zh) 2017-04-21

Family

ID=53775677

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103146204A TWI579891B (zh) 2014-02-10 2014-12-30 半導體裝置及其製造方法以及作為半導體裝置之通道的奈米線結構

Country Status (2)

Country Link
US (1) US10276664B2 (zh)
TW (1) TWI579891B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113659012A (zh) * 2016-09-30 2021-11-16 中国科学院微电子研究所 半导体器件及其制造方法及包括该器件的电子设备

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9620607B2 (en) * 2014-12-04 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Gate all around device structure and Fin field effect transistor (FinFET) device structure
KR20180098446A (ko) * 2017-02-24 2018-09-04 삼성전자주식회사 반도체 장치 및 이의 제조 방법
FR3069952B1 (fr) 2017-08-07 2019-08-30 Commissariat A L'energie Atomique Et Aux Energies Alternatives Realisation d'un transistor a structure de canal et regions de source et de drain en semi-metal
US10325993B2 (en) 2017-09-28 2019-06-18 Taiwan Semiconductor Manufacturing Co., Ltd. Gate all around device and fabrication thereof
CN112204717A (zh) * 2018-05-28 2021-01-08 新加坡优尼山帝斯电子私人有限公司 柱状半导体装置及其制造方法
US11239359B2 (en) 2018-09-29 2022-02-01 International Business Machines Corporation Fabricating a gate-all-around (GAA) field effect transistor having threshold voltage asymmetry by thinning source side lateral end portion of the nanosheet layer
CN116230765B (zh) * 2022-03-30 2024-03-15 北京超弦存储器研究院 Mos管、存储器及其制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4108537B2 (ja) * 2003-05-28 2008-06-25 富士雄 舛岡 半導体装置
US7332386B2 (en) * 2004-03-23 2008-02-19 Samsung Electronics Co., Ltd. Methods of fabricating fin field transistors
KR20080025147A (ko) * 2005-06-16 2008-03-19 큐나노 에이비 반도체 나노와이어 트랜지스터
US8643087B2 (en) * 2006-09-20 2014-02-04 Micron Technology, Inc. Reduced leakage memory cells
US7939861B2 (en) * 2007-02-02 2011-05-10 Synopsys, Inc. Non-volatile memory devices having floating-gates FETs with different source-gate and drain-gate border lengths
KR100861236B1 (ko) * 2007-04-10 2008-10-02 경북대학교 산학협력단 낮은 누설전류를 갖는 기둥형 전계효과트랜지스터
US7482652B1 (en) * 2008-01-02 2009-01-27 International Business Machines Corporation Multiwalled carbon nanotube memory device
US7759729B2 (en) * 2008-02-07 2010-07-20 International Business Machines Corporation Metal-oxide-semiconductor device including an energy filter
KR101417764B1 (ko) * 2008-09-26 2014-07-09 삼성전자주식회사 수직형 반도체 소자 및 이의 제조 방법
JP4530098B1 (ja) * 2009-05-29 2010-08-25 日本ユニサンティスエレクトロニクス株式会社 半導体装置
US8901659B2 (en) * 2012-02-09 2014-12-02 International Business Machines Corporation Tapered nanowire structure with reduced off current
KR101271787B1 (ko) 2012-03-13 2013-06-07 포항공과대학교 산학협력단 나노선 전계효과 트랜지스터 및 이의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113659012A (zh) * 2016-09-30 2021-11-16 中国科学院微电子研究所 半导体器件及其制造方法及包括该器件的电子设备
CN113659012B (zh) * 2016-09-30 2023-10-31 中国科学院微电子研究所 半导体器件及其制造方法及包括该器件的电子设备

Also Published As

Publication number Publication date
US20150228775A1 (en) 2015-08-13
TWI579891B (zh) 2017-04-21
US10276664B2 (en) 2019-04-30

Similar Documents

Publication Publication Date Title
TWI579891B (zh) 半導體裝置及其製造方法以及作為半導體裝置之通道的奈米線結構
US9196730B1 (en) Variable channel strain of nanowire transistors to improve drive current
US9929245B2 (en) Semiconductor structures and methods for multi-level work function
CN103311296B (zh) 具有高迁移率和高能带隙材料的半导体结构及方法
US9620591B2 (en) Semiconductor structures and methods for multi-level work function and multi-valued channel doping of nanowire transistors to improve drive current
TWI613830B (zh) 穿隧式場效電晶體及製造此種電晶體之方法
US9209271B1 (en) Vertical III-V nanowire field-effect transistor using nanosphere lithography
TWI624932B (zh) ３ｄ鰭式穿隧場效電晶體
US20200035789A1 (en) FinFET Semiconductor Device with Germanium Diffusion Over Silicon Fins
US10103268B2 (en) Vertical junctionless transistor devices
US9209284B2 (en) Tunneling field effect transistor with new structure and preparation method thereof
TWI630719B (zh) 磊晶再成長之異質結構奈米線側向穿隧場效電晶體
CN107039514A (zh) Iii‑v族纳米线隧穿fet的方法及结构
TW201628193A (zh) 半導體元件及其製作方法
TWI615964B (zh) 奈米線結構與半導體裝置及其製作方法
CN109473398B (zh) 半导体元件及其制造方法
TW201810365A (zh) 具有降低通道至基底漏電之摻雜亞鰭結構的鰭式場效電晶體
WO2016029711A1 (zh) 一种隧穿场效应晶体管及其制作方法
CN103928342B (zh) 一种硅纳米线隧穿场效应晶体管及其制作方法
CN104347704A (zh) 遂穿场效应晶体管及其制造方法
WO2017079979A1 (zh) 一种隧穿场效应晶体管及其制作方法
KR101289666B1 (ko) 벌크형 나노구조 트랜지스터 및 이의 제조방법
WO2018152836A1 (zh) 一种隧穿场效应晶体管及其制作方法
WO2018148909A1 (zh) 制作隧穿场效应晶体管的方法
WO2016168995A1 (zh) 隧穿晶体管及隧穿晶体管的制造方法