KR101271787B1 - 나노선 전계효과 트랜지스터 및 이의 제조방법 - Google Patents
나노선 전계효과 트랜지스터 및 이의 제조방법 Download PDFInfo
- Publication number
- KR101271787B1 KR101271787B1 KR20120077624A KR20120077624A KR101271787B1 KR 101271787 B1 KR101271787 B1 KR 101271787B1 KR 20120077624 A KR20120077624 A KR 20120077624A KR 20120077624 A KR20120077624 A KR 20120077624A KR 101271787 B1 KR101271787 B1 KR 101271787B1
- Authority
- KR
- South Korea
- Prior art keywords
- nanowire
- region
- field effect
- effect transistor
- source region
- Prior art date
Links
- 239000002070 nanowire Substances 0.000 title claims abstract description 150
- 230000005669 field effect Effects 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000012535 impurity Substances 0.000 claims abstract description 84
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims description 31
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 229910052787 antimony Inorganic materials 0.000 claims description 5
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 230000007423 decrease Effects 0.000 claims description 5
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 230000005684 electric field Effects 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000005381 potential energy Methods 0.000 description 6
- 238000005094 computer simulation Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 229920006395 saturated elastomer Polymers 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229920003023 plastic Polymers 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052720 vanadium Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910021193 La 2 O 3 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- GEIAQOFPUVMAGM-UHFFFAOYSA-N ZrO Inorganic materials [Zr]=O GEIAQOFPUVMAGM-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000002848 electrochemical method Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001127 nanoimprint lithography Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000001338 self-assembly Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
- H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
- H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y15/00—Nanotechnology for interacting, sensing or actuating, e.g. quantum dots as markers in protein assays or molecular motors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/84—Manufacture, treatment, or detection of nanostructure
- Y10S977/89—Deposition of materials, e.g. coating, cvd, or ald
- Y10S977/891—Vapor phase deposition
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/902—Specified use of nanostructure
- Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
- Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
- Y10S977/938—Field effect transistors, FETS, with nanowire- or nanotube-channel region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Nanotechnology (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
나노선 전계효과 트랜지스터 및 이의 제조방법을 제공한다. 나노선 전계효과 트랜지스터는 비대칭 나노선 채널을 기준으로 나노선 채널의 직경이 큰 영역에 인접하도록 소스 영역을 위치시키고, 나노선 채널의 직경이 작은 영역에 인접하도록 드레인 영역을 위치시켜, 문턱 전압 수준을 동일하게 유지한 상태로 온 전류를 증가시키고, 게이트 전극의 전류 구동 능력을 향상시킬 수 있다.
또한, 나노선 전계효과 트랜지스터의 제조방법은 양단의 직경이 서로 다른 비대칭 나노선을 형성하고, 나노선의 일단에 불순물을 주입하여 소스 영역 및 드레인 영역 중에서 어느 하나를 정의한 후, 나노선의 일부를 둘러싸도록 게이트 절연막과 게이트 전극을 형성하고, 나노선의 타단에 불순물을 주입하여 소스 영역 및 드레인 영역 중에서 나머지 하나를 정의하되, 소스 영역과 드레인 영역에 동일한 종류의 불순물을 주입하고, 주입되는 불순물의 농도를 조절하여 응용되는 분야에 따라 최적화된 소자를 설계할 수 있다.
또한, 나노선 전계효과 트랜지스터의 제조방법은 양단의 직경이 서로 다른 비대칭 나노선을 형성하고, 나노선의 일단에 불순물을 주입하여 소스 영역 및 드레인 영역 중에서 어느 하나를 정의한 후, 나노선의 일부를 둘러싸도록 게이트 절연막과 게이트 전극을 형성하고, 나노선의 타단에 불순물을 주입하여 소스 영역 및 드레인 영역 중에서 나머지 하나를 정의하되, 소스 영역과 드레인 영역에 동일한 종류의 불순물을 주입하고, 주입되는 불순물의 농도를 조절하여 응용되는 분야에 따라 최적화된 소자를 설계할 수 있다.
Description
본 발명은 나노선 전계효과 트랜지스터 및 이의 제조방법에 관한 것으로, 보다 상세하게는 게이트 올 어라운드(Gate-all-around) 구조를 채용하는 나노선 전계효과 트랜지스터 및 이의 제조방법에 관한 것이다.
전계효과 트랜지스터(field effect transistor)는 현재 상용화된 메모리 등 전자부품에 필수적인 소자이다. 이러한 전계효과 트랜지스터는 고성능화, 고집적화를 위해 채널의 크기를 줄이는 방향으로 발전되어 왔다. 그러나, 소자의 크기가 나노미터 스케일로 진입함에 따라, 게이트 전극의 채널 제어 능력의 한계로 인해, 단채널 효과(short channel effect)와 같은 소자의 성능 저하 문제가 대두되었다.
한편, 나노선은 나노미터 단위의 크기를 가지는 선형 구조체로서, 일반적으로 수 나노미터 ∼ 수백 나노미터의 직경을 가진다. 이러한 나노선을 초미세/고효율 전자부품에 활용하기 위해 세계 각국의 여러 기관에서 연구 개발이 진행중이다.
이러한 나노선을 이용하여 전계효과 트랜지스터를 제조할 경우, 소자의 크기가 작아질 뿐 아니라, 양자효과에 의하여 소자의 게이트 전극 제어 능력이 향상될 수 있다. 따라서, 소자의 성능이 향상되고, 소비 전력이 감소하는 등의 효과를 얻을 수 있다.
종래 나노선 전계효과 트랜지스터는 기존 반도체 공정에 사용되던 탑-다운(top-down) 방식을 그대로 이용하여 수평 배열된 나노선을 제조하는 것이 일반적이었다. 그러나, 수평 배열된 나노선을 이용하는 경우, 소자가 차지하는 면적을 줄이는 것이 어려운 문제점이 있다.
또한, 새로운 반도체 공정 기술인 바텀-업(bottom-up) 방식으로 제조된 나노선을 이용하여 소자를 제조하는 경우, 나노선의 정렬이 어려워 고집적화가 불가능한 문제점이 있다.
이러한 문제점을 해결하기 위하여 기판으로부터 수직으로 배열된 나노선을 이용하여 고집적을 달성하기 위한 연구가 활발히 이루어지고 있다. 그러나, 탑-다운 방식 또는 바텀-업 방식을 이용하여 수직 배열된 나노선을 제조하는 경우, 나노선의 직경을 균일하게 형성하는 데 어려움이 있다.
본 발명이 해결하고자 하는 과제는 직경이 일정하지 아니한 나노선을 채용하여 구동 전류를 증가시킬 수 있는 나노선 전계효과 트랜지스터 및 이의 제조방법을 제공함에 있다.
상기 과제를 이루기 위하여 본 발명의 일 측면은 나노선 전계효과 트랜지스터를 제공한다. 상기 트랜지스터는 양단의 직경이 다른 비대칭 나노선 채널, 상기 나노선 채널의 직경이 큰 영역에 인접하는 소스 영역, 상기 나노선 채널의 직경이 작은 영역에 인접하는 드레인 영역, 상기 나노선 채널을 둘러싸는 게이트 전극 및상기 나노선 채널과 상기 게이트 전극 사이에 위치하는 게이트 절연막을 포함한다.
상기 비대칭 나노선 채널의 직경은 소스 영역으로부터 드레인 영역으로 갈수록 감소할 수 있다.
상기 소스 영역에 인접하도록 배치되는 기판을 더 포함할 수 있다. 상기 나노선 채널은 상기 기판의 수직 방향으로 형성될 수 있다.
상기 비대칭 나노선 채널은 실리콘으로 이루어질 수 있다. 상기 비대칭 나노선 채널의 직경은 5nm ∼ 1μm일 수 있다.
상기 소스 영역과 상기 드레인 영역에 동일한 불순물이 주입되되, 상기 주입되는 불순물의 농도가 서로 다를 수 있다. 상기 드레인 영역에 주입되는 불순물 농도가 상기 소스 영역에 주입되는 불순물 농도에 비해 높을 수 있다.
상기 불순물은 붕소(B), 이불화붕소(BF2), 인(P), 비소(As) 또는 안티몬(Sb)일 수 있다.
상기 과제를 이루기 위하여 본 발명의 다른 측면은 나노선 전계효과 트랜지스터의 제조방법을 제공한다. 상기 트랜지스터의 제조방법은 양단의 직경이 서로 다른 비대칭 나노선을 형성하는 단계, 상기 나노선의 일단에 불순물을 주입하여, 소스 영역 및 드레인 영역 중에서 어느 하나를 정의하는 단계, 상기 나노선의 일부를 둘러싸도록 게이트 절연막을 형성하는 단계, 상기 게이트 절연막을 둘러싸도록 게이트 전극을 형성하는 단계 및 상기 나노선의 타단에 불순물을 주입하여 소스 영역 및 드레인 영역 중에서 나머지 하나를 정의하는 단계를 포함한다.
상기 비대칭 나노선은 탑-다운 방식 또는 바텀-업 방식으로 형성될 수 있다.
상기 나노선의 일단에 주입되는 불순물의 농도와, 상기 나노선의 타단에 주입되는 불순물의 농도를 서로 다르게 할 수 있다. 상기 주입되는 불순물의 농도는 1017cm-3 ∼ 1021cm-3일 수 있다.
본 발명에 따르면, 비대칭 나노선 채널을 기준으로 나노선 채널의 직경이 큰 영역에 인접하도록 소스 영역을 위치시키고, 나노선 채널의 직경이 작은 영역에 인접하도록 드레인 영역을 위치시켜, 문턱 전압 수준을 동일하게 유지한 상태로 온 전류를 증가시키고, 게이트 전극의 전류 구동 능력을 향상시킬 수 있다.
또한, 소스 영역과 드레인 영역에 동일한 종류의 불순물을 주입하되, 주입되는 불순물의 농도를 조절하여, 응용되는 분야에 따라 최적화된 소자를 설계할 수 있다.
본 발명의 기술적 효과들은 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 나노선 전계효과 트랜지스터의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 나노선 전계효과 트랜지스터의 단면도이다.
도 3은 본 발명의 일 실시예에 따른 나노선 전계효과 트랜지스터의 제조방법을 나타내는 공정 흐름도이다.
도 4는 본 발명의 일 실시예에 따른 나노선 전계효과 트랜지스터의 소스 및 드레인 영역의 단면적에 따른 I-V 특성을 나타내는 그래프들이다.
도 5는 본 발명의 일 실시예에 따른 나노선 전계효과 트랜지스터의 온 전류 및 문턱 전압을 나타내는 그래프이다.
도 6은 본 발명의 일 실시예에 따른 나노선 전계효과 트랜지스터의 소스 및 드레인 영역의 불순물 농도에 따른 I-V 특성을 나타내는 그래프들이다.
도 7은 본 발명의 일 실시예에 따른 나노선 전계효과 트랜지스터의 퍼텐셜 에너지(potential energy)를 나타내는 그래프들이다.
도 8은 본 발명의 일 실시예에 따른 나노선 전계효과 트랜지스터의 전자 밀도(electron density)를 나타내는 그래프들이다.
도 9는 본 발명의 일 실시예에 따른 나노선 전계효과 트랜지스터의 드레인 영역 불순물 농도에 따른 I-V 특성을 나타내는 그래프들이다.
도 2는 본 발명의 일 실시예에 따른 나노선 전계효과 트랜지스터의 단면도이다.
도 3은 본 발명의 일 실시예에 따른 나노선 전계효과 트랜지스터의 제조방법을 나타내는 공정 흐름도이다.
도 4는 본 발명의 일 실시예에 따른 나노선 전계효과 트랜지스터의 소스 및 드레인 영역의 단면적에 따른 I-V 특성을 나타내는 그래프들이다.
도 5는 본 발명의 일 실시예에 따른 나노선 전계효과 트랜지스터의 온 전류 및 문턱 전압을 나타내는 그래프이다.
도 6은 본 발명의 일 실시예에 따른 나노선 전계효과 트랜지스터의 소스 및 드레인 영역의 불순물 농도에 따른 I-V 특성을 나타내는 그래프들이다.
도 7은 본 발명의 일 실시예에 따른 나노선 전계효과 트랜지스터의 퍼텐셜 에너지(potential energy)를 나타내는 그래프들이다.
도 8은 본 발명의 일 실시예에 따른 나노선 전계효과 트랜지스터의 전자 밀도(electron density)를 나타내는 그래프들이다.
도 9는 본 발명의 일 실시예에 따른 나노선 전계효과 트랜지스터의 드레인 영역 불순물 농도에 따른 I-V 특성을 나타내는 그래프들이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수 있으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 명세서에서 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 그들 사이에 제3의 층이 개재될 수도 있다. 또한, 본 명세서에서 위쪽, 상(부), 상면 등의 방향적인 표현은 그 기준에 따라 아래쪽, 하(부), 하면 등의 의미로 이해될 수 있다. 즉, 공간적인 방향의 표현은 상대적인 방향으로 이해되어야 하며 절대적인 방향을 의미하는 것으로 한정 해석되어서는 안 된다.
도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장 또는 생략된 것일 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
이중에서도 게이트 올 어라운드 구조의 나노선 전계효과 트랜지스터는 고집적이 가능하며, 단채널 효과를 방지할 수 있고, 탄도성 전달(ballistic transport) 특성을 나타내는 등 다양한 이점을 가져, 주목받고 있다.
도 1은 본 발명의 일 실시예에 따른 나노선 전계효과 트랜지스터의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 나노선 전계효과 트랜지스터의 단면도이다.
도 1 및 도 2를 참조하면, 기판(10)이 배치될 수 있다. 상기 기판(10)은 실리콘 기판, 유리 기판 또는 플라스틱 기판일 수 있다. 특히, 상기 기판(10)이 유리 기판 또는 투명 플라스틱 기판인 경우, 투명 디스플레이 장치에 사용될 수 있다. 상기 기판(10)은 추후, 제거될 수 있다.
상기 기판(10) 상에 나노선(20)이 배치된다. 상기 나노선(20)은 하나 배치될 수 있다. 상기 나노선(20)은 상기 기판(10)으로부터 수직 배치될 수 있다. 상기 나노선(20)은 양단의 직경이 서로 다른 비대칭 나노선일 수 있다. 일 예로, 상기 나노선(20)의 직경은 기판(10)에 인접한 하부로부터 상부로 갈수록 감소할 수 있다.
상기 나노선(20)의 직경은 5nm ∼ 1μm 내에서 기판(10)의 상부로 갈수록 순차적으로 증가하거나, 감소할 수 있다.
상기 나노선(20)은 나노선 채널(22)과, 상기 나노선 채널(22)의 양측에 위치하는 소스 영역(24) 및 드레인 영역(26)을 포함할 수 있다. 즉, 나노선 채널(22)을 중심으로 양단에 소스 영역(24)과 드레인 영역(26)이 위치할 수 있다.
상기 나노선 채널(22)의 길이는 5nm ∼ 1μm일 수 있다. 상기 소스 영역(24)은 상기 나노선 채널(22)의 직경이 큰 영역에 인접할 수 있다. 반면, 상기 드레인 영역(26)은 상기 나노선 채널(22)의 직경이 작은 영역에 인접할 수 있다.
상기 나노선(20)은 제조 공정상의 요인 등에 의해 양단의 직경이 서로 다른 비대칭으로 형성되기 쉽다. 이 때, 상기 나노선(20)의 직경이 작은 영역을 소스 영역(24)으로, 상기 나노선(20)의 직경이 큰 영역을 드레인 영역(26)으로 사용할 수 있다. 상기 드레인 영역은 드레인 전송선로(50)와 연결될 수 있다.
상기 나노선(20)은 일 예로, 실리콘으로 이루어질 수 있다. 상기 나노선 채널(22)은 고유의 반도체 특성을 가지며, 상기 소스 영역(24)과 드레인 영역(26)은 상기 나노선 채널(22)에 비해 불순물 농도가 높은 도핑 영역일 수 있다.
상기 도핑은 소스 영역(24)과 드레인 영역(26)에 불순물을 주입하여 이루어질 수 있다. 상기 불순물은 붕소(B), 이불화붕소(BF2), 인(P), 비소(As) 또는 안티몬(Sb) 등일 수 있다. 그러나, 이에 한정되는 것은 아니다.
상기 소스 영역(24)과 드레인 영역(26)에 동일한 종류의 불순물을 주입할 수 있다. 그러나, 상기 주입되는 불순물의 농도를 서로 다르게 설정할 수 있다. 즉, 상기 소스 영역(24)과 드레인 영역(26)은 서로 다른 불순물 농도를 가질 수 있다. 이 때, 주입되는 불순물의 농도는 1017cm-3 ∼ 1021cm-3에서 선택될 수 있다.
상기 나노선 채널(22)을 둘러싸도록 게이트 전극(40)을 배치할 수 있다. 따라서, 상기 게이트 전극(40)은 게이트-올-어라운드(gate-all-around, GAA) 구조를 가질 수 있다.
상기 게이트 전극(40)은 도전성 물질로 이루어질 수 있다. 일 예로, 상기 게이트 전극(40)은 고농도의 불순물이 주입된 반도체로 이루어질 수 있다. 예컨대, 상기 게이트 전극(40)은 실리콘으로 이루어질 수 있다. 또한, 상기 게이트 전극(40)은 금속으로 이루어질 수 있다. 예컨대, 상기 게이트 전극(40)은 알루미늄(Al), 티타늄(Ti), 니오브(Nb), 니켈(Ni), 크롬(Cr), 금(Au), 백금(Pt), 팔라듐(Pd), 구리(Cu), 텅스텐(W) 또는 이들의 합금으로 이루어질 수 있다.
상기 나노선 채널(22)과 상기 게이트 전극(40) 사이에 게이트 절연막(30)이 위치할 수 있다. 상기 게이트 절연막(30)은 실리콘 산화막 또는 실리콘 질화막일 수 있다. 또한, 상기 게이트 절연막(30)은 고유전율(high-k)막일 수 있다. 예컨대, 상기 게이트 절연막(30)은 Al2O3, TiO2, ZrO2, HfO2, La2O3, Nb2O5, CeO2, Bi4Si2O12, Y2O3, LaAlO3 또는 Ta2O5 등일 수 있다.
도 3은 본 발명의 일 실시예에 따른 나노선 전계효과 트랜지스터의 제조방법을 나타내는 공정 흐름도이다.
도 3을 참조하면, 기판(10) 상에 나노선(20)을 형성한다(S100). 상기 나노선(20)은 상기 기판(10)에 수직으로 형성될 수 있다.
상기 기판(10)은 실리콘 기판, 유리 기판 또는 플라스틱 기판일 수 있다. 상기 나노선(20)은 실리콘으로 이루어질 수 있다.
상기 나노선(20)은 그 양단이 서로 다른 직경을 가지도록 형성할 수 있다. 일 예로, 상기 나노선(20)은 기판(10)에 인접하는 하부로부터 상부로 갈수록 그 직경이 감소하도록 형성할 수 있다.
상기 나노선(20)은 탑-다운 방식 또는 바텀-업 방식으로 형성할 수 있다. 상기 탑-다운 방식은 리소그래피와 식각을 포함할 수 있다. 상기 리소그래피는 포토리소그래피, 전자빔 리소그래피 또는 나노 임프린트 리소그래피일 수 있으나, 이에 한정되는 것은 아니다. 또한, 상기 식각은 플라즈마를 이용한 건식 식각, 식각 용액을 이용한 습식 식각일 수 있으나, 이에 한정되는 것은 아니다.
한편, 상기 바텀-업 방식은 VLS법(vapor liquid solid method) 또는 전기화학기법을 이용한 방식과, 기 형성된 요철 구조의 템플릿에 화학 기상 증착법으로 실리콘 채널층을 형성하는 방법을 포함한다. 이 때, 나노선의 정렬은 단분자의 자기조립(self-assembly) 또는 분자 조정(molecular manipulation) 방식 등을 통해 이루어질 수 있다. 그러나, 이에 한정되는 것은 아니다.
이후, 나노선(20)의 일단에 불순물을 주입한다(S200). 상기 불순물의 주입으로 소스 영역 및 드레인 영역 중에서 어느 하나가 정의될 수 있다. 일 예로, 상기 나노선(20)의 일단은 기판(10)에 인접한 나노선(20)의 하부(24)일 수 있다.
상기 불순물의 주입은 열 확산, 이온 주입 또는 플라즈마 도핑 등을 통해 이루어질 수 있다. 그러나, 이에 한정되는 것은 아니며, 통상적으로 사용되는 다양한 방법으로 불순물을 주입할 수 있다.
상기 불순물로는 붕소(B), 이불화붕소(BF2), 인(P), 비소(As) 또는 안티몬(Sb)등이 사용될 수 있다. 상기 불순물은 약 1017cm-3 ∼ 1021cm-3의 농도로 주입될 수 있다.
이후, 나노선(20)의 일부를 둘러싸도록 게이트 절연막(30)을 형성한다(S300). 일 예로, 상기 게이트 절연막(30)은 나노선(20)에서 불순물이 기 주입되거나, 주입될 양단의 일정 영역을 제외하고 형성될 수 있다.
상기 게이트 절연막(30)은 실리콘 산화막, 실리콘 질화막 또는 고유전율(high-k)막일 수 있다. 상기 게이트 절연막(30)은 화학 기상 증착법(CVD), 플라즈마 강화 화학기상 증착법(PECVD) 또는 원자층 증착법(ALD) 등을 이용하여 형성할 수 있다.
이후, 게이트 절연막(30)을 둘러싸도록 게이트 전극(40)을 형성한다(S400). 상기 게이트 전극(40)은 도전성 물질로 이루어질 수 있다. 상기 게이트 전극(40)은 스퍼터링법, 전자빔 증발법 또는 열 증착법 등을 이용하여 형성할 수 있다.
이후, 나노선(20)의 타단에 불순물을 주입한다(S500). 상기 불순물의 주입으로 소스 영역 및 드레인 영역 중에서 어느 하나가 정의될 수 있다. 일 예로, 상기 나노선(20)의 타단은 기판(10)으로부터 수직 방향으로 연장되는 나노선(20)의 상부(26)일 수 있다.
상기 불순물의 주입은 열 확산, 이온 주입 또는 플라즈마 도핑 등을 통해 이루어질 수 있다. 그러나, 이에 한정되는 것은 아니며, 통상적으로 사용되는 다양한 방법으로 불순물을 주입할 수 있다.
상기 불순물로는 붕소(B), 이불화붕소(BF2), 인(P), 비소(As) 또는 안티몬(Sb)등이 사용될 수 있다. 상기 불순물은 약 1017cm-3 ∼ 1021cm-3의 농도로 주입될 수 있다.
상기 나노선(20)의 하부(24)와 상부(26)에는 동일한 불순물이 주입될 수 있다. 그러나, 상기 주입되는 불순물의 농도는 서로 다르게 할 수 있다.
도 4는 본 발명의 일 실시예에 따른 나노선 전계효과 트랜지스터의 소스 및 드레인 영역의 단면적에 따른 I-V 특성을 나타내는 그래프들이다. 도 4(a)는 선형영역(VD=0.05V), 도 4(b)는 포화영역(VD=1V)이다.
소스 영역에 인접하는 나노선 채널의 직경과, 드레인 영역에 인접하는 나노선 채널의 직경이 9nm로서 동일한 경우(SG 1, DNW=9nm), 12nm로서 동일한 경우(SG 2, DNW=12nm), 소스 영역에 인접하는 나노선 채널의 직경이 12nm이고, 드레인 영역에 인접하는 나노선 채널의 직경이 9nm로서 상이한 경우(WSND), 소스 영역에 인접하는 나노선 채널의 직경이 9nm이고, 드레인 영역에 인접하는 나노선 채널의 직경이 12nm로서 상이한 경우(NSWD)의 전류-전압을 전산모사한 결과이다.
도 4를 참조하면, WSND과 NSWD의 전류 레벨은 SG 1과 SG 2의 사이에 위치한다. 또한, WSND과 NSWD의 경우 SG 1에 비해 온 전류(on current)가 증가함을 확인할 수 있다.
선형영역(도 4(a))에서 WSND과 NSWD의 전류는 거의 유사한 특성을 나타낸다. 그러나, 포화영역(도 4(b))에서 WSND과 NSWD의 전류는 차이가 있음을 확인할 수 있다.
포화영역(도 4(b))의 경우, 약 2V의 고전압에서는 유사한 전류 레벨을 나타내나, 1V ∼ 2V의 전압에서의 전류 구동력은 WSND의 경우가 NSWD의 경우보다 높음을 확인할 수 있다. 일 예로, 포화영역(도 4(b))에서 게이트 전압(Vg)이 1V인 경우, WSND의 전류는 NSWD의 전류에 비해 50% 이상 높음을 확인할 수 있다. 따라서, 포화영역(도 4(b))에서는 문턱 전압(약 0.5V) 이후 게이트 전극의 구동 능력이 향상됨을 확인할 수 있다.
도 5는 본 발명의 일 실시예에 따른 나노선 전계효과 트랜지스터의 온 전류(Ion) 및 문턱 전압(Vth)을 나타내는 그래프이다. 소스 영역 또는 드레인 영역에 인접하는 나노선 채널의 직경 중 어느 하나를 12nm로 고정하고, 나머지를 7nm로부터 12nm까지 변화시키며 전산모사를 수행하여 온 전류와 문턱 전압을 추출한 결과이다. 소스 영역에 인접하는 나노선 채널의 직경이 큰 경우를 WSND로, 그 반대의 경우를 NSWD로 표기하였다. 이 때, 문턱 전압은 정전류법(constant current method)을 통해 추출하였으며, 온 전류는 문턱 전압 이상의 게이트 전압에서의 드레인 전류로서, 포화 영역(Vg=1.5V, VD=1V)에서 측정하였다.
도 5를 참조하면, WSND와 NSWD의 문턱 전압의 변화 추이는 거의 동일함을 확인할 수 있다. 이는, 문턱 전압이 반전 전하의 양에 따라 결정되며, 상기 반전 전하는 게이트 전극만으로 제어되기 때문인 것으로 풀이된다.
반면, 온 전류에는 WSND와 NSWD 간에 큰 차이가 있음을 확인할 수 있다. NSWD의 온 전류는 WSND에 비해 급격하게 감소한다.
따라서, 제조 공정상의 요인 등으로 나노선의 직경이 일정하지 아니한 비대칭 나노선이 형성되는 경우, 비대칭 나노선의 직경이 큰 영역에 소스 영역을 위치시키고, 비대칭 나노선의 직경이 작은 영역에 드레인 영역을 위치시키는 것이 보다 효율적임을 알 수 있다. 이 경우, 소자는 문턱 전압 수준을 동일하게 유지한 상태로 온 전류가 증가되고, 게이트 전극의 전류 구동 능력이 향상될 수 있다.
도 6은 본 발명의 일 실시예에 따른 나노선 전계효과 트랜지스터의 소스 및 드레인 영역의 불순물 농도에 따른 I-V 특성을 나타내는 그래프들이다. 도 6(a)는 선형영역(VD=0.05V), 도 6(b)는 포화영역(VD=1V)이다.
소스 영역에 인접한 나노선 채널의 직경이 12nm, 드레인 영역에 인접한 나노선 채널의 직경이 9nm인 소자(WSND)에 소스 영역과 드레인 영역의 불순물 농도를 변화시키면서 전산모사한 결과이다.
이 때, 상기 소자에서 소스 영역과 드레인 영역의 불순물 농도가 1019cm-3으로 동일한 경우를 SD, 소스 영역의 불순물 농도가 1019cm-3으로 드레인 영역의 불순물 농도 1020cm-3보다 작은 경우를 LSHD, 소스 영역의 불순물 농도가 1020cm-3으로 드레인 영역의 불순물 농도 1019cm-3 보다 큰 경우를 HSLD로 표기하였다.
도 6a 및 도 6b를 참조하면, 선형영역(도 6(a))과 포화영역(도 6(b))에서 LSHD과 HSLD의 경우가 SD에 비해 높은 전류 레벨을 가짐을 확인할 수 있다. 즉, 소스 영역과 드레인 영역에 주입되는 불순물 농도가 다른 경우가 동일한 경우에 비해 높은 전류 레벨을 나타낸다. 이는 높은 도핑 농도가 직렬 저항의 감소를 유도하기 때문인 것으로 풀이된다.
HSLD의 경우, 그래프의 기울기 등 전반적인 전류 특성이 SD와 유사한 것을 확인할 수 있다. 다만, 온 전류는 SD에 비해 크게 향상된다.
LSHD의 경우, 온 전류는 HSLD에 비해 다소 작으나, SD보다는 큰 것을 확인할 수 있다. 또한, LSHD의 경우, 게이트 전압(Vg)의 증가에 따라 전류값은 매우 가파르게 증가함을 확인할 수 있다. 이 경우, 소자의 동작 속도는 스위칭 동작에 매우 적합하다.
도 7은 본 발명의 일 실시예에 따른 나노선 전계효과 트랜지스터의 퍼텐셜 에너지(potential energy)를 나타내는 그래프들이다. 도 7(a)는 선형영역(VD=0.05V), 도 7(b)는 포화영역(VD=1V)이다.
도 8은 본 발명의 일 실시예에 따른 나노선 전계효과 트랜지스터의 전자 밀도(electron density)를 나타내는 그래프들이다. 도 8(a)는 선형영역(VD=0.05V), 도 8(b)는 포화영역(VD=1V)이다.
도 7 및 도 8은 도 6의 현상을 설명하기 위해 소스 영역에 인접한 나노선 채널의 직경이 12nm, 드레인 영역에 인접한 나노선 채널의 직경이 9nm인 소자에 소스 영역과 드레인 영역의 불순물 농도를 변화시키면서 전산모사한 결과이다.
이 때, 상기 소자에서 소스 영역과 드레인 영역의 불순물 농도가 1019cm-3으로 동일한 경우를 SD, 소스 영역의 불순물 농도가 1019cm-3으로 드레인 영역의 불순물 농도 1020cm-3보다 작은 경우를 LSHD, 소스 영역의 불순물 농도가 1020cm-3으로 드레인 영역의 불순물 농도 1019cm-3 보다 큰 경우를 HSLD로 표기하였다.
도 6(a), 도 7(a) 도 8(a)를 참조하면, 선형영역에서 퍼텐셜 에너지(도 7(a))의 크기에는 다소 차이가 있으나, 퍼텐셜 에너지의 분포는 소스 영역과 드레인 영역의 불순물 농도와 무관하게 유사한 경향을 보인다.
한편, 소스 영역과 드레인 영역의 불순물 농도와 무관하게 전자 밀도(도 8(a))의 프로파일은 매우 유사하게 나타난다. 다만, 0nm 이하의 위치에서 소스로부터 채널로 주입되는 전자의 양이 소스 영역의 불순물 농도가 높을수록 많아짐을 확인할 수 있다.
선형영역에서는 전체 전류가 드리프트 전류에 따라 결정될 수 있다. 상기 드리프트 전류는 소스로부터 채널 내로 주입되는 전자의 밀도와 채널에 걸리는 전계에 비례한다. 따라서, 도 6(a)에서 보는 바와 같이 전류 레벨의 차이를 보인다. 즉, HSLD의 경우가 SD 및 LSHD의 경우에 비해 큰 전류 레벨을 가진다.
한편, 도 6(b), 도 7(b) 및 도 8(b)를 참조하면, 포화영역에서 퍼텐셜 에너지의 분포(도 7(b))는 SD, LSHD 및 HSLD의 경우에 서로 큰 차이가 있음을 확인할 수 있다.
LSHD의 경우, 드레인 영역의 낮은 저항으로 인해 채널 내에서 SD 또는 HSLD의 경우보다 급격한 전압 강하를 보임을 확인할 수 있다. 이는 큰 전계를 유도하므로, LSHD의 경우 전계에 의한 드리프트 전류(drift current)가 증가함을 알 수 있다.
포화영역에서는 상기 드리프트 전류 이외에, 확산 전류가 영향을 미칠 수 있다. 도 8(b)에서 보는 바와 같이, 전자 밀도 프로파일은 전체 전류의 역방향으로 흐르는 확산 전류를 나타낸다.
LSHD의 경우, 그래프의 기울기로 보아, 확산 전류가 가장 영향을 덜 미치는 것을 확인할 수 있다. 따라서, LSHD의 경우에는 큰 내부 전계와 작은 확산 전류로 인해 게이트 전극을 컨트롤하는 데 높은 민감도를 가질 수 있다. 그러나, 소스 영역에 주입되는 불순물 농도가 작으므로, 상기 소스 영역으로부터 주입되는 전자의 양이 제한되어, 온 전류의 레벨은 일정 수준에서 유지된다.
HSLD의 경우, SD와 동일한 드레인 농도를 가짐에도 불구하고, 채널 내에서의 전압 강하는 가장 낮음을 확인할 수 있다. 따라서, 채널 내의 내부 전계도 가장 낮다. 그러나, 소스로부터 채널 내로 주입되는 전자의 양이 다른 경우들에 비해 50% 이상 크므로, 드리프트 전류는 매우 크게 나타난다.
또한, 전자 밀도의 분포(도 8(b))에서는 0nm 이하 위치에서 주입되는 전자의 양이 많음에도 불구하고, 전자 밀도의 급격한 변화로, 전계의 방향이 역으로 흐르게 되므로, 확산 전류(diffuse current)가 LSHD의 경우보다 커짐을 알 수 있다.
따라서, HSLD의 경우에는 드리프트 전류와 확산 전류가 모두 영향을 미쳐, 도 6(b)에서 보는 바와 같이, 다른 경우들보다 큰 온 전류 레벨을 나타낸다.
즉, 나노선 채널에 인접한 소스 영역과 드레인 영역의 불순물 농도 차이로 인해 포화영역에서는 퍼텐셜 에너지 분포에 의한 내부 전계, 소스로부터의 주입되는 전자의 양에 의한 드리프트 전류 및 전자 밀도 구배에 의한 외부 전계의 역방향으로 흐르는 확산 전류가 동시에 영향을 미치게 된다.
따라서, 드레인 영역의 불순물 농도가 소스 영역의 불순물 농도에 비하여 높은 경우(LSHD), 채널 내부 전계의 증가로 인한 드리프트 전류의 증가가 지배적으로 작용하게 된다. 상기 채널 내부 전계의 변화는 소자의 스위칭 특성을 결정할 수 있으므로, 포화영역에서 다른 경우에 비해 소자의 문턱 전압 이후 게이트 전극의 전류 구동 능력이 개선될 수 있다.
반면, 소스 영역의 불순물 농도가 드레인 영역의 불순물 농도보다 높은 경우(HSLD), 소스로부터의 주입되는 전자의 양에 의한 드리프트 전류 및 전자 밀도 구배에 의한 외부 전계의 역방향으로 흐르는 확산 전류가 동시에 작용하여 온 전류가 증가할 수 있다.
도 9는 본 발명의 일 실시예에 따른 나노선 전계효과 트랜지스터의 I-V 특성을 나타내는 그래프들이다.
소스 영역에 인접한 나노선 채널의 직경이 12nm, 드레인 영역에 인접한 나노선 채널의 직경이 9nm인 소자에서, 소스 영역의 불순물 농도(NSRC)를 1019cm-3으로 고정하고 드레인 영역의 불순물 농도(NDRN)를 각각 1×1019cm-3(SD), 2×1019cm-3(LSHD 1), 5×1019cm-3(LSHD 2), 1×1020cm-3(LSHD 3)로 변화시키며 포화영역에서의 전류전압 전달특성곡선을 전산모사한 결과이다.
도 9를 참조하면, 도 6b에서 나타나는 포화영역에서의 온 전류의 증가 현상(HSLD)이 소스 영역과 드레인 영역의 불순물 농도 차가 작은 경우(LSHD 1), (LSHD 2)에도 발생함을 확인할 수 있다.
따라서, 보다 큰 온 전류를 원하는 경우, 드레인 영역의 불순물 농도를 소스 영역의 불순물 농도보다 낮게 주입하거나, 소스 영역의 불순물 농도가 드레인 영역의 불순물 농도보다 큰 경우에도 불순물 농도 차이를 작게 설계할 수 있다.
또한, 보다 개선된 문턱 전압 이후의 게이트 전극의 전류 구동 능력을 원하는 경우, 드레인 영역의 불순물 농도를 소스 영역의 불순물 농도보다 크게 설계할 수 있다.
즉, 소스 영역과 드레인 영역의 불순물 농도를 조절하여, 응용되는 분야에 따라 적합한 특성을 가지는 소자를 설계할 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
10: 기판 20: 나노선
22: 나노선 채널 24: 소스 영역
26: 드레인 영역 30: 게이트 절연막
40: 게이트 전극
22: 나노선 채널 24: 소스 영역
26: 드레인 영역 30: 게이트 절연막
40: 게이트 전극
Claims (13)
- 양단의 직경이 다른 비대칭 나노선 채널;
상기 나노선 채널의 직경이 큰 영역에 인접하는 소스 영역;
상기 나노선 채널의 직경이 작은 영역에 인접하는 드레인 영역;
상기 나노선 채널을 둘러싸는 게이트 전극; 및
상기 나노선 채널과 상기 게이트 전극 사이에 위치하는 게이트 절연막을 포함하는 나노선 전계효과 트랜지스터. - 제1항에 있어서,
상기 비대칭 나노선 채널의 직경은 소스 영역으로부터 드레인 영역으로 갈수록 감소하는 트랜지스터. - 제1항에 있어서,
상기 소스 영역에 인접하도록 배치되는 기판을 더 포함하는 나노선 전계효과 트랜지스터. - 제3항에 있어서,
상기 나노선 채널은 상기 기판의 수직 방향으로 형성되는 나노선 전계효과 트랜지스터. - 제1항에 있어서,
상기 비대칭 나노선 채널은 실리콘으로 이루어진 나노선 전계효과 트랜지스터. - 제1항에 있어서,
상기 비대칭 나노선 채널의 직경은 5nm ∼ 1μm인 나노선 전계효과 트랜지스터. - 제1항에 있어서,
상기 소스 영역과 상기 드레인 영역에 동일한 불순물이 주입되되, 상기 주입되는 불순물의 농도가 서로 다른 나노선 전계효과 트랜지스터. - 제7항에 있어서,
상기 드레인 영역에 주입되는 불순물 농도가 상기 소스 영역에 주입되는 불순물 농도에 비해 높은 나노선 전계효과 트랜지스터. - 제7항에 있어서,
상기 불순물은 붕소(B), 이불화붕소(BF2), 인(P), 비소(As) 또는 안티몬(Sb)인 나노선 전계효과 트랜지스터. - 양단의 직경이 서로 다른 비대칭 나노선을 형성하는 단계;
상기 나노선의 일단에 불순물을 주입하여, 소스 영역 및 드레인 영역 중에서 어느 하나를 정의하는 단계;
상기 나노선의 일부를 둘러싸도록 게이트 절연막을 형성하는 단계;
상기 게이트 절연막을 둘러싸도록 게이트 전극을 형성하는 단계 및
상기 나노선의 타단에 불순물을 주입하여 소스 영역 및 드레인 영역 중에서 나머지 하나를 정의하는 단계를 포함하는 나노선 전계효과 트랜지스터의 제조방법. - 제10항에 있어서,
상기 비대칭 나노선은 탑-다운 방식 또는 바텀-업 방식으로 형성되는 나노선 전계효과 트랜지스터의 제조방법. - 제10항에 있어서,
상기 나노선의 일단에 주입되는 불순물의 농도와, 상기 나노선의 타단에 주입되는 불순물의 농도를 서로 다르게 하는 나노선 전계효과 트랜지스터의 제조방법. - 제10항에 있어서,
상기 주입되는 불순물의 농도는 1017cm-3 ∼ 1021cm-3인 나노선 전계효과 트랜지스터의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/385,450 US9123695B2 (en) | 2012-03-13 | 2013-03-11 | Nanowire field-effect transistor and method for manufacturing same |
| PCT/KR2013/001939 WO2013137605A1 (ko) | 2012-03-13 | 2013-03-11 | 나노선 전계효과 트랜지스터 및 이의 제조방법 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120025726 | 2012-03-13 | ||
| KR20120025726 | 2012-03-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101271787B1 true KR101271787B1 (ko) | 2013-06-07 |
Family
ID=48866346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR20120077624A KR101271787B1 (ko) | 2012-03-13 | 2012-07-17 | 나노선 전계효과 트랜지스터 및 이의 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9123695B2 (ko) |
| KR (1) | KR101271787B1 (ko) |
| WO (1) | WO2013137605A1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9976913B2 (en) * | 2013-11-26 | 2018-05-22 | King Abdullah University Of Science And Technology | Thermal history devices, systems for thermal history detection, and methods for thermal history detection |
| US10276664B2 (en) * | 2014-02-10 | 2019-04-30 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor structures and methods for multi-dimension of nanowire diameter to improve drive current |
| US9620607B2 (en) * | 2014-12-04 | 2017-04-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Gate all around device structure and Fin field effect transistor (FinFET) device structure |
| CN108701618B (zh) * | 2016-03-30 | 2023-02-28 | 英特尔公司 | 用于晶体管集成的纳米线 |
| US11158715B2 (en) * | 2019-06-20 | 2021-10-26 | International Business Machines Corporation | Vertical FET with asymmetric threshold voltage and channel thicknesses |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100666187B1 (ko) | 2004-08-04 | 2007-01-09 | 학교법인 한양학원 | 나노선을 이용한 수직형 반도체 소자 및 이의 제조 방법 |
| US20110133166A1 (en) | 2009-12-04 | 2011-06-09 | International Business Machines Corporation | Nanowire fet having induced radial strain |
| KR101133386B1 (ko) | 2007-07-17 | 2012-04-09 | 나노시스, 인크. | 코어?쉘?쉘 나노와이어 트랜지스터 및 그 제조 방법 |
| KR101143760B1 (ko) | 2009-04-03 | 2012-05-11 | 인터내셔널 비지네스 머신즈 코포레이션 | 이동도가 최적화된 배향을 갖는 반도체 나노와이어 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100851215B1 (ko) * | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
| WO2011101463A1 (en) * | 2010-02-19 | 2011-08-25 | University College Cork - National University Of Ireland, Cork | A transistor device |
| US20120168711A1 (en) * | 2011-01-05 | 2012-07-05 | Mark Albert Crowder | Narrow-Waist Nanowire Transistor with Wide Aspect Ratio Ends |
-
2012
- 2012-07-17 KR KR20120077624A patent/KR101271787B1/ko active IP Right Grant
-
2013
- 2013-03-11 US US14/385,450 patent/US9123695B2/en active Active
- 2013-03-11 WO PCT/KR2013/001939 patent/WO2013137605A1/ko active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100666187B1 (ko) | 2004-08-04 | 2007-01-09 | 학교법인 한양학원 | 나노선을 이용한 수직형 반도체 소자 및 이의 제조 방법 |
| KR101133386B1 (ko) | 2007-07-17 | 2012-04-09 | 나노시스, 인크. | 코어?쉘?쉘 나노와이어 트랜지스터 및 그 제조 방법 |
| KR101143760B1 (ko) | 2009-04-03 | 2012-05-11 | 인터내셔널 비지네스 머신즈 코포레이션 | 이동도가 최적화된 배향을 갖는 반도체 나노와이어 |
| US20110133166A1 (en) | 2009-12-04 | 2011-06-09 | International Business Machines Corporation | Nanowire fet having induced radial strain |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2013137605A1 (ko) | 2013-09-19 |
| US9123695B2 (en) | 2015-09-01 |
| US20150069330A1 (en) | 2015-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2528099B1 (en) | Line- tunneling Tunnel Field-Effect Transistor (TFET) and manufacturing method | |
| US9293536B2 (en) | Bilayer graphene tunneling field effect transistor | |
| US10872972B2 (en) | Vertical tunnel field effect transistor (FET) | |
| KR101271787B1 (ko) | 나노선 전계효과 트랜지스터 및 이의 제조방법 | |
| US9842921B2 (en) | Direct tunnel barrier control gates in a two-dimensional electronic system | |
| Appenzeller et al. | Toward nanowire electronics | |
| EP1341184B1 (en) | Memory device utilizing carbon nanotubes and method of fabricating the memory device | |
| US9224813B2 (en) | Cylindrical-shaped nanotube field effect transistor | |
| US8120115B2 (en) | Tunnel field-effect transistor with gated tunnel barrier | |
| US7709827B2 (en) | Vertically integrated field-effect transistor having a nanostructure therein | |
| US20100276662A1 (en) | Junctionless metal-oxide-semiconductor transistor | |
| US20120305893A1 (en) | Transistor device | |
| US9306021B2 (en) | Graphene devices and methods of fabricating the same | |
| US8058703B2 (en) | Semiconductor transistor device and method of manufacturing the same | |
| EP3311413B1 (en) | Method for a vertical gate-last process in the manufacturing of a vertical nanowire mosfet | |
| KR20110097444A (ko) | 반도체 소자 및 그 제조 방법 | |
| JP6023206B2 (ja) | １つのトランジスタを有するｒａｍメモリセル | |
| KR20030068029A (ko) | 탄소나노튜브를 이용하는 메모리 소자 및 그 제조방법 | |
| Hu et al. | A dual-gate-controlled single-electron transistor using self-aligned polysilicon sidewall spacer gates on silicon-on-insulator nanowire | |
| KR101101387B1 (ko) | 그래핀과 전도체 선을 이용한 나노 트랜지스터 | |
| Jupalli et al. | A Study of Single-Electron Tunneling Functionalities in Highly-Doped Silicon-on-Insulator Junctionless Transistors | |
| CN115036372A (zh) | 一种具有三重多晶硅栅联合圆柱形jlt器件 | |
| CN115411102A (zh) | 冷源晶体管器件及其制备方法 | |
| CN113764586A (zh) | 一种窄带隙半导体晶体管及其制备方法 | |
| KR20110111067A (ko) | 그래핀과 풍교 게이트를 이용한 나노 트랜지스터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180406 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190319 Year of fee payment: 7 |