TW201603326A - 半導體封裝件及其製法 - Google Patents

Abstract

一種半導體封裝件及其製法，該半導體封裝件係包括：具有相對之第一表面與第二表面及連接該第一表面與第二表面之側面的封裝基板，且該第一表面上具有複數電性連接墊；設於該封裝基板之第一表面上並電性連接該電性連接墊的半導體元件；包覆該封裝基板及半導體元件並具有外露該第二表面的第三表面之封裝膠體，且該封裝膠體於該第三表面側具有凹部；以及形成於該封裝膠體的該凹部中並圍繞該封裝基板的阻擋件。本發明之製法可藉該阻擋件防止封裝膠體流至封裝基板之第二表面，從而能節省成本與提升良率。

Description

半導體封裝件及其製法

本發明提供一種半導體封裝件及其製法，尤指一種防止封裝基板下表面溢膠之半導體封裝件及其製法。

傳統上，以基板(Substrate)為承載半導體元件之載體的半導體裝置(如薄型微間距球柵陣列(Thin Fine-Pitch Ball Grid Array，TFBGA)半導體裝置)往往以封裝膠體包覆該半導體元件於該基板供半導體元件黏置之表面上，而該封裝膠體一般則係以上模具與下模具模壓成型者，如第1A圖所示，在模壓(Molding)製程中，上模具12與下模具11間容置有設有半導體元件102之封裝基板101，且下模具11與封裝基板101間設有黏著層13，上模具12具有一模穴122以供用以固化形成封裝膠體105之封裝樹脂自注模口121流注其中。

然而，由於薄型微間距球柵陣列(Thin Fine-Pitch Ball Grid Array，TFBGA)半導體裝置往往會因模壓製程前的電漿清洗(plasma cleaning)或黏著層13本身的黏著力不均而使封裝基板101的下表面101b與黏著層13之間形成間 隙，使得封裝樹脂模流於模壓製程中滲入該間隙中，導致封裝基板101之下表面101b上發生溢膠(Flash)。

如第1B圖所示，於移除上模具12、下模具11及黏著層13以形成先前技術的半導體封裝件10後，雖可去除溢膠，惟此步驟會增加製造成本與製程時間，且易因處理不慎而損及封裝基板101或封裝膠體105本身，導致製成品之良率降低。

故而，如何有效解決薄型微間距球柵陣列(Thin Fine-Pitch Ball Grid Array，TFBGA)半導體裝置於模壓製程中因黏著層13與封裝基板101間之黏著力不均而造成之溢膠問題，乃成業界亟須因應之一大課題。

有鑒於上述習知技術之缺失，本發明提供一種半導體封裝件，係包括：具有相對之第一表面與第二表面及連接該第一表面與第二表面之側面的封裝基板，且該第一表面上具有複數電性連接墊；設於該封裝基板之第一表面上並電性連接該電性連接墊的半導體元件；包覆該封裝基板及半導體元件並具有外露該第二表面的第三表面之封裝膠體，且該封裝膠體於該第三表面側具有凹部；以及形成於該封裝膠體的該凹部中並圍繞該封裝基板的阻擋件，且該封裝基板的第二表面與該阻擋件共平面。

本發明提供另一種態樣的半導體封裝件，係包括：具有相對之第一表面與第二表面及連接該第一表面與第二表面之側面的封裝基板，且該第一表面上具有複數電性連接 墊；設於該封裝基板之第一表面上並電性連接該電性連接墊的半導體元件；包覆該封裝基板及半導體元件並具有外露該第二表面的第三表面之封裝膠體；以及形成於該封裝膠體的第三表面上並圍繞該封裝基板的阻擋件，且該封裝基板的第二表面與該阻擋件共平面，該阻擋件係接觸該封裝基板之側面，該阻擋件之側面係外露於該封裝膠體。

本發明亦提供一種半導體封裝件之製法，係包括：提供下模具，該下模具係具有頂表面，該頂表面上形成有黏著層；接置封裝基板於該黏著層上，該封裝基板具有相對之第一表面與第二表面及連接該第一表面與第二表面之側面，該第一表面上設有該半導體元件及具有複數與該半導體元件電性連接的電性連接墊，且該第二表面連接該黏著層；在該黏著層上形成圍繞該封裝基板之阻擋件；於該下模具的頂表面上設置上模具，使該封裝基板容置於該上模具與下模具之間；於該上模具與下模具之間充填封裝膠體，以使該封裝膠體包覆該封裝基板、半導體元件及阻擋件；以及移除該上模具、下模具及該黏著層，以外露出該封裝基板之第二表面與阻擋件。

本發明的半導體封裝件及其製法係藉由使用圍繞封裝基板之阻擋件而避免封裝膠體於充填時流入至第二表面處，以省下去除第二表面之封裝膠體的製程，進而節省成本及提升良率。

10、20‧‧‧半導體封裝件

101、201‧‧‧封裝基板

101b‧‧‧下表面

102、202‧‧‧半導體元件

105、205‧‧‧封裝膠體

11、21‧‧‧下模具

12、22‧‧‧上模具

121、221‧‧‧注模口

122‧‧‧模穴

13、23‧‧‧黏著層

2011‧‧‧電性連接墊

201a‧‧‧第一表面

201b‧‧‧第二表面

201c‧‧‧側面

2021‧‧‧電極墊

203‧‧‧銲線

204‧‧‧阻擋件

2041‧‧‧缺口

204a‧‧‧阻擋件之上表面

204b‧‧‧阻擋件之下表面

205a‧‧‧第三表面

2051‧‧‧凹部

21a‧‧‧頂表面

P‧‧‧間隙

第1A及1B圖係先前技術之半導體封裝件的製法的剖 視圖；第2A至2E圖係本發明之半導體封裝件的製法之一態樣的剖視圖，而第2E-1至2E-3圖係第2E圖之仰視圖的不同態樣，且第2E-4至2E-6圖係分別為第2E-1至2E-3圖的不同態樣；以及第2C’至2E’圖係第2C至2E圖之另一態樣，且第2E”圖係第2E’圖之另一態樣。

以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。本發明亦可藉由其它不同的具體實施例加以施行或應用，本說明書中的各項細節亦可基於不同觀點與應用，在不悖離本發明之精神下進行各種修飾與變更。

請參照第2A至2E圖，其係本發明之半導體封裝件的製法之一態樣的剖視圖，而第2E-1至2E-3圖係第2E圖之仰視圖的不同態樣，且第2E-4至2E-6圖係分別為第2E-1至2E-3圖的不同態樣。

如第2A圖所示，本發明之半導體封裝件的製法係首先提供具有頂表面21a的下模具21，而頂表面21a上形成有黏著層23。

接著如第2B圖所示，接置單一或複數之連接有半導體元件202的封裝基板201於黏著層23上，半導體元件202可為晶片或其他待封裝之元件。而封裝基板201具有 相對之第一表面201a與第二表面201b及連接第一表面201a與第二表面201b之側面201c，第一表面201a上設有半導體元件202及具有複數與半導體元件202電性連接的電性連接墊2011，且第二表面201b連接黏著層23。

詳而言之但非限定而言，封裝基板201一般是正方形或長方形，此時連接第一表面201a與第二表面201b之側面201c的數目可為複數，而若封裝基板201為圓形或橢圓形，則側面201c的數目可為一，並且黏著層23之面積大於第一表面201a或第二表面201b之面積，另外，封裝基板201可為兩表面皆具有電性連接墊及其內部具有連接該些電性連接墊之導電通孔的封裝基板類型(未圖示此情況)，半導體元件202連接至封裝基板201之方式可為打線接合(wirebonding)方式或覆晶接合(flipchip bonding)方式等等，並無特別限定，以打線接合方式而言，封裝基板201之第一表面201a上可具有複數電性連接墊2011，且第一表面201a上可設有其一表面具有電極墊2021的半導體元件202，而電極墊2021與電性連接墊2011之間係以銲線203電性連接，以使半導體元件202與電性連接墊2011電性連接。

之後如第2C圖所示，在黏著層23上形成圍繞封裝基板201的阻擋件204，其中，阻擋件204係固化液態樹脂或固化黏著材，且阻擋件204在頂表面21a之平面投影形狀係為具有封閉路徑的形狀，具體而言，阻擋件204之平面投影形狀可為圍繞封裝基板201且不具有缺口的矩形 (即正方形及長方形)、圓形或三角形等等，而阻擋件204之垂直剖面形狀可為矩形、圓形或三角形等等，然而該平面投影及垂直剖面形狀亦可視設計需求變化，不以上述為限，另阻擋件204與封裝基板201之側面201c之間可具有間隙P。

再者，如第2D圖所示，於下模具21的頂表面21a上設置上模具22，並隨後充填封裝膠體205，以使封裝膠體205包覆封裝基板201、半導體元件202及阻擋件204，而在充填封裝膠體205之前可進行電漿清洗(plasma cleaning)，其中，阻擋件204旁邊的上模具22中設有用以充填封裝膠體205的注模口221，且在封裝膠體205固化後，封裝膠體205具有外露第二表面201b與阻擋件204的第三表面205a。

詳而言之但非限定而言，上模具22、下模具21或其兩者可具有注模口221，其位置係位於阻擋件204旁，具體而言，注模口221可於上模具22設置在下模具21的頂表面21a上時位於比頂表面21a為高的位置，而在阻擋件204與封裝基板201之側面201c之間具有間隙P的條件下，較佳之注模口221的位置係為阻擋件204旁邊或較阻擋件204旁邊之高度略高之處。另一方面，根據下模具21之構造，注模口221亦可設於阻擋件204旁之下模具21，或者，注模口221可由上模具22或下模具21所具有的一部分注模口221所構成，從而於設置上模具22後，上模具22和下模具21可組構以得到位於阻擋件204旁之注模口 221。因此，於充填封裝膠體205時，流入之封裝膠體205的流速可因阻擋件204的存在而大為減緩，從而使具有一定黏性之封裝膠體205受阻於阻擋件204，並在越過阻擋件204後以較注模口221處流入之初速大為減緩的速度流入間隙P中，從而在間隙P處不易沖入第二表面201b與黏著層23之間，而間隙P的寬度可依半導體封裝件20的尺寸、阻擋件204的厚度、封裝膠體205的注入速度、封裝膠體205的黏性或其組合之各種參數而變化，在此不多作限制。

因此，由於封裝膠體205以較注模口221處流入之初速大為減緩的速度流入間隙P中，故於先前技術中之黏著層23的黏著力不均等缺陷將不會導致封裝膠體205流入封裝基板201的第二表面201b與黏著層23之間，從而不造成對封裝基板201之第二表面201b的污染，並大為降低去除第二表面201b之封裝膠體205的製程浪費問題及由去除封裝膠體205所導致之良率下降問題。

最後如第2E圖所示，移除上模具22、下模具21及黏著層23，以外露出封裝基板201之第二表面201b與阻擋件204。此時，復可使用切割或清理製程，以移除阻擋件204外側的封裝膠體205，進而形成如第2E圖所示的半導體封裝件20，而在封裝基板201為複數時亦可切單成為複數半導體封裝件20，且無論使用切割或清理製程與否，第三表面205a側皆具有凹部2051，以使阻擋件204形成於凹部2051中。

請再參照第2E圖，其係本發明之半導體封裝件20的一態樣的剖視圖。

本發明之半導體封裝件20係包括封裝基板201、半導體元件202、封裝膠體205及阻擋件204。如上所述的封裝基板201具有相對之第一表面201a與第二表面201b及連接第一表面201a與第二表面201b之側面201c，且第一表面201a上具有複數電性連接墊2011，而一表面具有電極墊2021之半導體元件202則係設於封裝基板201之第一表面201a上，並以例如為打線方式而使電極墊2021藉由銲線203而與電性連接墊2011電性連接，或者，半導體元件202亦可藉由例如為覆晶方式電性連接於電性連接墊2011，從而設置於第一表面201a上，而覆晶方式已廣為人知，故不再贅述。

如上所述的封裝膠體205係包覆封裝基板201及半導體元件202，並具有外露第二表面201b的第三表面205a，且封裝膠體205於第三表面205a側具有凹部2051，而阻擋件204係形成於封裝膠體205的凹部2051中(即阻擋件之上表面204a連接凹部2051的底面)，且封裝基板201的第二表面201b與阻擋件204共平面(即阻擋件之下表面204b與第二表面201b齊平)，或阻擋件204齊平於封裝基板201的第二表面201b，並圍繞封裝基板201。

如上所述的阻擋件204係固化液態樹脂或固化黏著材，且阻擋件204之平面投影形狀係為具有封閉路徑的形狀，具體而言，阻擋件204之平面投影形狀可圍繞封裝基 板201且不具有缺口，如第2E-1圖所示的矩形(即正方形及長方形)、如第2E-2圖所示的圓形或如第2E-3圖所示的三角形等等，而阻擋件204之垂直剖面形狀可為矩形、圓形或三角形等等，另阻擋件204與封裝基板201的側面201c之間可具有間隙P，封裝膠體205的第三表面205a側具有使阻擋件204形成其中的凹部2051。

請參照第2E-4至2E-6圖，其係分別為第2E-1至2E-3圖的不同態樣，該等態樣與第2E-1至2E-3圖之差異在於阻擋件204之平面投影形狀可圍繞封裝基板201且可具有缺口2041，然須注意的是，缺口2041不可對應於注模口221的位置。

請參照第2C’至2E’圖，其係第2C至2E圖之另一態樣。其差異在於本態樣之阻擋件204係接觸封裝基板201之側面201c，意即阻擋件204與封裝基板201的側面201c之間不具有間隙P，而在使用切割或清理製程以移除阻擋件204外側的封裝膠體205，進而形成如第2E’圖所示的半導體封裝件20的情況下，阻擋件204係形成於封裝膠體205之第三表面205a上，該阻擋件204係接觸該封裝基板201之側面201c，該阻擋件204之側面係外露於該封裝膠體205；若不使用切割或清理製程以移除阻擋件204外側的封裝膠體205，進而形成如第2E”圖所示的半導體封裝件20的情況下，阻擋件204係形成於封裝膠體205之第三表面205a側的凹部2051中。由於封裝膠體205完全無法流入第二表面201b與黏著層203之間，所以上模具22之注 模口221的位置並不限於阻擋件204旁邊或較阻擋件204旁邊之高度略高之處。

綜上所述，相較於先前技術，由於本發明係使用圍繞封裝基板之阻擋件，故於充填封裝膠體時，阻擋件能阻擋或減緩封裝膠體到達封裝基板的第二表面處，以避免先前技術中因封裝基板與黏著層之間出現黏著力不均而使封裝基板與黏著層之間受封裝膠體充填，從而避免造成對封裝基板之第二表面的污染，且無須去除第二表面之封裝膠體，進而解決製程浪費問題及去除封裝膠體所導致之良率下降問題。

上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。

20‧‧‧半導體封裝件

201‧‧‧封裝基板

202‧‧‧半導體元件

205‧‧‧封裝膠體

2011‧‧‧電性連接墊

201a‧‧‧第一表面

201b‧‧‧第二表面

201c‧‧‧側面

2021‧‧‧電極墊

203‧‧‧銲線

204‧‧‧阻擋件

204a‧‧‧阻擋件之上表面

204b‧‧‧阻擋件之下表面

205a‧‧‧第三表面

2051‧‧‧凹部

P‧‧‧間隙

Claims (17)

1. 一種半導體封裝件，係包括：封裝基板，係具有相對之第一表面與第二表面及連接該第一表面與第二表面之側面，且該第一表面上具有複數電性連接墊；半導體元件，係設於該封裝基板之第一表面上，並電性連接該電性連接墊；封裝膠體，係包覆該封裝基板及半導體元件，並具有外露該第二表面的第三表面，且該封裝膠體於該第三表面側具有凹部；以及阻擋件，係形成於該封裝膠體的該凹部中，並圍繞該封裝基板，且該封裝基板的第二表面與該阻擋件共平面。
2. 一種半導體封裝件，係包括：封裝基板，係具有相對之第一表面與第二表面及連接該第一表面與第二表面之側面，且該第一表面上具有複數電性連接墊；半導體元件，係設於該封裝基板之第一表面上，並電性連接該電性連接墊；封裝膠體，係包覆該封裝基板及半導體元件，並具有外露該第二表面的第三表面；以及阻擋件，係形成於該封裝膠體的第三表面上，並圍繞該封裝基板，且該封裝基板的第二表面與該阻擋件共平面，該阻擋件係接觸該封裝基板之側面，該阻 擋件之側面係外露於該封裝膠體。
3. 如申請專利範圍第1或2項所述之半導體封裝件，其中，該阻擋件係固化液態樹脂或固化黏著材。
4. 如申請專利範圍第1項所述之半導體封裝件，其中，該阻擋件與該封裝基板之側面之間具有間隙。
5. 如申請專利範圍第1項所述之半導體封裝件，其中，該阻擋件係接觸該封裝基板之側面。
6. 如申請專利範圍第1或2項所述之半導體封裝件，其中，該阻擋件之平面投影形狀係為具有封閉路徑的形狀。
7. 如申請專利範圍第1或2項所述之半導體封裝件，其中，該阻擋件之平面投影形狀具有缺口。
8. 如申請專利範圍第6項所述之半導體封裝件，其中，該阻擋件之平面投影形狀係為矩形、圓形或三角形。
9. 一種半導體封裝件之製法，係包括：提供下模具，該下模具係具有頂表面，且該頂表面上形成有黏著層；接置封裝基板於該黏著層上，該封裝基板具有相對之第一表面與第二表面及連接該第一表面與第二表面之側面，該第一表面上設有該半導體元件及具有複數與該半導體元件電性連接的電性連接墊，且該第二表面連接該黏著層；在該黏著層上形成圍繞該封裝基板之阻擋件；於該下模具的頂表面上設置上模具，使該封裝基 板容置於該上模具與下模具之間；於該上模具與下模具之間充填封裝膠體，以使該封裝膠體包覆該封裝基板、半導體元件及阻擋件；以及移除該上模具、下模具及該黏著層，以外露出該封裝基板之第二表面與阻擋件。
10. 如申請專利範圍第9項所述之半導體封裝件之製法，其中，該阻擋件係固化液態樹脂或固化黏著材。
11. 如申請專利範圍第9項所述之半導體封裝件之製法，其中，該阻擋件與該封裝基板之側面之間具有間隙。
12. 如申請專利範圍第9項所述之半導體封裝件之製法，其中，該阻擋件係接觸該封裝基板之側面。
13. 如申請專利範圍第9項所述之半導體封裝件之製法，其中，該封裝膠體具有外露該第二表面與阻擋件的第三表面，且該封裝膠體於該第三表面側具有凹部，該阻擋件形成於該凹部中。
14. 如申請專利範圍第12項所述之半導體封裝件之製法，其中，該阻擋件係形成於該第三表面上，且該阻擋件之側面係外露於該封裝膠體。
15. 如申請專利範圍第9項所述之半導體封裝件之製法，其中，該阻擋件之平面投影形狀係為具有封閉路徑的形狀。
16. 如申請專利範圍第9項所述之半導體封裝件之製法，其中，該阻擋件之平面投影形狀具有缺口。
17. 如申請專利範圍第15項所述之半導體封裝件之製法，其中，該阻擋件之平面投影形狀係為矩形、圓形或三角形。