TW201543557A - 半導體裝置之製造方法，基板處理裝置及記憶媒體 - Google Patents

半導體裝置之製造方法，基板處理裝置及記憶媒體 Download PDF

Info

Publication number
TW201543557A
TW201543557A TW104106190A TW104106190A TW201543557A TW 201543557 A TW201543557 A TW 201543557A TW 104106190 A TW104106190 A TW 104106190A TW 104106190 A TW104106190 A TW 104106190A TW 201543557 A TW201543557 A TW 201543557A
Authority
TW
Taiwan
Prior art keywords
substrate
metal element
metal
gas
film
Prior art date
Application number
TW104106190A
Other languages
English (en)
Other versions
TWI612566B (zh
Inventor
Kazuhiro Harada
Arito Ogawa
Original Assignee
Hitachi Int Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Int Electric Inc filed Critical Hitachi Int Electric Inc
Publication of TW201543557A publication Critical patent/TW201543557A/zh
Application granted granted Critical
Publication of TWI612566B publication Critical patent/TWI612566B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Composite Materials (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

本發明提供一種可調整金屬膜之工作函數之技術。 該技術係對處理室內之基板交替地供給包含第1金屬元素之第1原料、及包含與第1金屬元素不同之第2金屬元素及乙基配位基之第2原料，而於基板上形成第2金屬元素與氮元素之結合為具有結晶性之複合金屬氮化膜。

Description

半導體裝置之製造方法，基板處理裝置及記憶媒體
本發明係關於一種半導體裝置之製造方法，基板處理裝置及記憶媒體。
於金屬氧化物半導體場效應電晶體(MOSFET，Metal-Oxide-Semiconductor Field Effect Transistor)等電晶體之閘極電極或動態隨機存取記憶體(DRAM，Dynamic Random Access Memory)之電容器電極中，使用各種金屬膜。
作為電晶體之構造，已知於矽上形成高介電係數膜，進而於該高介電係數膜上形成閘極電極之閘極堆疊構造。作為閘極電極，廣泛採用金屬氮化膜(例如氮化鈦(TiN))(例如參照專利文獻1)。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2011-6783號公報
根據所追求之裝置(device)性能，所要求之工作函數之值不同。例如，於N型金氧半導體(NMOS，N-channel Metal Oxide Semiconductor)類型之電晶體中，為了省電，要求工作函數為低於TiN之值之金屬膜。如此，所要求之工作函數根據所追求之裝置性能而不同，而期待可調整金屬膜之工作函數。
本發明之主要目的在於提供一種可調整金屬膜之工作函數之技術。
根據本發明之一態樣，提供一種技術，其包括：(a)對被收納於處理室之基板，供給包含第1金屬元素之第1金屬原料，並進行排氣之步驟；(b)對上述基板，供給包含與第1金屬元素不同之第2金屬元素及乙基配位基之第2金屬原料，並進行排氣之步驟；及(c)對上述基板，供給包含氮之反應氣體，並進行排氣之步驟；且藉由進行複數次(a)~(c)，而在上述基板上形成包含上述第1金屬元素、上述第2金屬元素及氮之金屬氮化膜。
根據本發明，可調整金屬膜之工作函數。
100‧‧‧晶圓
101‧‧‧處理室
101a‧‧‧段差部
102‧‧‧處理容器
103‧‧‧支撐台
103a‧‧‧波紋管
104‧‧‧導流板
104a‧‧‧排出口
105‧‧‧下板
105a‧‧‧凸緣部
105b‧‧‧凹部
105c‧‧‧板排氣口
106‧‧‧加熱器(加熱單元)
107b‧‧‧升降機構
108a‧‧‧貫通孔
108b‧‧‧頂起銷
110‧‧‧氣體導入口
117‧‧‧基座
140‧‧‧簇射頭
140a‧‧‧分散板
140b‧‧‧簇射板
140c‧‧‧第1緩衝空間
140d‧‧‧第2緩衝空間
150‧‧‧晶圓搬送口
151‧‧‧閘閥
159‧‧‧排氣管
160‧‧‧排氣口
160a‧‧‧排氣腔室
161‧‧‧排氣管
162‧‧‧壓力調整器(APC閥)
163‧‧‧原料回收截留器
164‧‧‧真空泵
171‧‧‧搬送室
172‧‧‧搬送容器
173‧‧‧搬送機器人
173a‧‧‧搬送臂
232a、232g‧‧‧(惰性)氣體供給管
232b、232d、232e、271d、271e‧‧‧氣體供給管
233a、233b、233d、233e、233g、272d、272e、293d、293e‧‧‧閥
235a、235b、235g、273d、273e‧‧‧質量流量控制器(MFC)
270d、270e‧‧‧氣化器
281d、281e‧‧‧氣體過濾器
291d、291e‧‧‧液體原料槽(原料供給槽)
295d、295e‧‧‧液體質量流量控制器(LMFC)
300‧‧‧控制器(控制部)
372‧‧‧顯示裝置(顯示器)
380a‧‧‧CPU
380b‧‧‧RAM
380c‧‧‧記錄媒體(記憶裝置)
380d‧‧‧I/O埠口
380e‧‧‧內部匯流排
382‧‧‧輸入裝置
383‧‧‧外部記憶裝置
圖1係本發明之第1實施形態中較佳地使用之基板處理裝置之概略構成圖。
圖2係圖1所示之基板處理裝置之氣體供給系統之概略構成 圖。
圖3係圖1所示之基板處理裝置之控制器之概略構成圖。
圖4係表示使用圖1所示之基板處理裝置而形成之電晶體之閘極之構成例之說明圖。
圖5係表示圖4所示之電晶體之閘極之製造步驟例之處理流程圖。
圖6係表示圖5所示之處理流程中之複合金屬氮化膜之成膜步驟與金屬氮化膜之成膜步驟之例之處理流程圖。
圖7係表示圖6所示之成膜步驟中之氣體供給之時間點之圖。
圖8係表示使用TDEAHf形成TiHfN膜時之處理溫度與結晶性之關係之圖。
圖9係表示藉由圖5所示之處理流程而形成之閘極之工作函數與處理溫度之關係之圖。
圖10係表示使用TDMAHf使TiHfN膜成膜時之處理溫度與結晶性之關係之圖。
圖11係表示使用TEMAHf使TiHfN膜成膜時之處理溫度與結晶性之關係之圖。
圖12係表示使用TDEAHf、TDMAHf及TEMAHf形成TiHfN膜時之組成比之圖。
圖13係表示圖6所示之成膜步驟中之TiCl4之供給時間與成膜速率之關係之圖。
圖14係表示圖6所示之成膜步驟中之TDEAHf之供給時間與成膜速率之關係之圖。
(第1實施形態)
以下，參照圖式對本發明之第1實施形態進行說明。
首先，對本實施形態中使用之基板處理裝置進行說明。具體而言，該基板處理裝置為半導體裝置之製造裝置，於半導體裝置之製造步驟之一個步驟中使用。
下述說明中，作為基板處理裝置之一例，對使用每次對1片基板進行成膜處理等之單片式之基板處理裝置之情形進行說明。
(1)基板處理裝置之構成
首先，圖1係本實施形態中較佳地使用之基板處理裝置之概略構成圖。
<處理室>
如圖1所示，本實施形態之基板處理裝置具備處理容器102。處理容器102例如構成為俯視呈圓形之扁平之密閉容器。又，處理容器102例如包含鋁(Al)或不鏽鋼(SUS)等金屬材料、或者石英(SiO2)等。於處理容器102內形成有處理室101。於處理室101中，對作為基板之矽晶圓等晶圓100進行處理。
<支撐台>
於處理容器102內設置有支撐晶圓100之支撐台103。支撐台103例如包含石英(SiO2)、碳、陶瓷、碳化矽(SiC)、氧化鋁(Al2O3)、 或氮化鋁(AlN)。於支撐台103之上表面設置有例如包含石英(SiO2)、碳、陶瓷、碳化矽(SiC)、氧化鋁(Al2O3)、或氮化鋁(AlN)之作為支撐板之基座117，於該基座117上載置晶圓100。於支撐台103內藏有對晶圓100進行加熱之作為加熱手段(加熱源)之加熱器106。又，支撐台103之下端部(支柱)貫通處理容器102之底部。
<升降機構>
於處理容器102之外部設置有與支撐台103之下端部連接之升降機構107b。藉由使該升降機構107b作動，而使支撐台103升降，從而使被支撐於基座117上之晶圓100升降。支撐台103(基座117)於晶圓100之搬送時下降至下述之晶圓搬送口150之高度，於晶圓100之處理時上升至晶圓處理位置(圖示之位置)。再者，支撐台103之下端部之周圍由波紋管103a覆蓋，而使處理容器102內保持為氣密。
<頂起銷>
又，於處理容器102之底面(地面)設置有複數根、例如3根頂起銷108b。又，於支撐台103(亦包括基座117)，在對應於頂起銷108b之位置分別設置有使該頂起銷108b貫通之貫通孔108a。並且，於使支撐台103下降至晶圓搬送位置時，頂起銷108b之上端經由貫通孔108a自基座117之上表面突出，頂起銷108b自下方支撐晶圓100。又，於使支撐台103上升至晶圓處理位置時，頂起銷108b自基座117之上表面埋入，基座117自下方支撐晶圓100。再者，頂起銷108b由於與晶圓100直接接觸，因此較理想為例如由 石英或氧化鋁等材質形成。
<晶圓搬送口>
於處理容器102之內壁側面設置有用以於處理容器102之內外搬送晶圓100之晶圓搬送口150。於晶圓搬送口150設置有閘閥151，藉由打開該閘閥151，而使處理容器102內與搬送室(預備室)171內連通。搬送室171形成於搬送容器(密閉容器)172內，於搬送室171內設置有搬送晶圓100之搬送機器人173。於搬送機器人173具備於搬送晶圓100時支撐晶圓100之搬送臂173a。於使支撐台103下降至晶圓搬送位置之狀態下打開閘閥151，藉此可利用搬送機器人173於處理室101內與搬送室171內之間搬送晶圓100。被搬送至處理室101內之晶圓100如上所述般被暫時載置於頂起銷108b上。再者，於搬送容器172中之與設置有晶圓搬送口150之側相反之相反側設置有未圖示之裝載室，而可藉由搬送機器人173於裝載室內與搬送室171內之間搬送晶圓100。再者，裝載室係作為暫時收納未處理或者處理完畢之晶圓100之預備室而發揮功能。
<排氣系統>
於處理容器102之內壁側面且晶圓搬送口150之相反側設置有排出處理容器102內之環境氣體之排氣口160。於排氣口160經由排氣腔室160a連接有排氣管161，於排氣管161依序串聯地連接有將處理室101內控制為既定之壓力之作為壓力控制裝置之自動壓力控制器(APC，Auto Pressure Controller)等壓力調整器162、原料回 收截留器163、及真空泵164。排氣系統(排氣線)主要由排氣口160、排氣管161、壓力調整器162構成。再者，原料回收截留器163、真空泵164設置於設置有基板處理裝置之半導體製造工場側，但亦可設置於基板處理裝置。
<氣體導入口>
於處理容器102之上部(下述簇射頭140之上表面(頂壁))設置有對處理容器102內供給各種氣體之氣體導入口110。於氣體導入口110連接有氣體供給系統(下述)。
<簇射頭>
於處理容器102中，在氣體導入口110與處理室101之間設置有作為氣體分散機構之簇射頭140。簇射頭140具備使自氣體導入口110導入之氣體分散之分散板140a、及使通過分散板140a之氣體更加均勻地分散而供給至支撐台103上之晶圓100之表面之簇射板140b。於分散板140a及簇射板140b設置有複數個通氣孔。分散板140a以與簇射頭140之上表面及簇射板140b對向之方式配置，簇射板140b以與支撐台103上之晶圓100對向之方式配置。再者，於簇射頭140之上表面與分散板140a之間、及分散板140a與簇射板140b之間分別設置有空間，該空間分別作為使自氣體導入口110供給之氣體擴散之第1緩衝空間140c、及使通過分散板140a之氣體擴散之第2緩衝空間140d而發揮功能。
<排氣管>
於處理室101之內壁側面設置有段差部101a。該段差部101a保持導流板104。導流板104構成為於內周部設置有收納晶圓100之孔之環狀之板材。於導流板104之外周部設置有以既定間隔沿圓周方向排列之複數個排出口104a。
於處理容器102中，在支撐台103之外周部卡止有下板(lower plate)105。下板105具備環狀之凹部105b、及一體地設置於凹部105b之內周側上部之凸緣部105a。凹部105b以堵塞支撐台103之外周部與處理室101之內壁側面之間隙之方式設置。於凹部105b之底部中之靠排氣口160附近之一部分設置有使氣體自凹部105b內向排氣口160側排出(流通)之板排氣口105c。凸緣部105a係作為卡止於支撐台103之上部外周緣上之卡止部而發揮功能。藉由凸緣部105a卡止於支撐台103之上部外周緣上，而使下板105伴隨支撐台103之升降而與支撐台103一併升降。
若支撐台103上升至晶圓處理位置，則導流板104堵塞下板105之凹部105b之上部開口面，形成以凹部105b之內部作為氣體流路區域之排氣管159。再者，考慮到對堆積於排氣管159之內壁之反應產物進行蝕刻之情形(進行自淨之情形)，導流板104及下板105較佳為包含可保持高溫之材料、例如耐高溫高負載用石英。
此處，對晶圓處理時之處理室101內之氣體之流動進行說明。首先，自氣體導入口110供給至簇射頭140之氣體經由第1緩衝空間140c自分散板140a之孔進入第2緩衝空間140d，進而通過簇射板140b之孔而被供給至處理室101內，從而被均勻地供給至晶圓100上。繼而，被供給至晶圓100上之氣體朝晶圓100之 徑向外側呈放射狀地流動。並且，與晶圓100接觸後之剩餘氣體於位於晶圓100外周部之排氣管159上、即導流板104上，朝晶圓100之徑向外側呈放射狀地流動，自設置於導流板104之排出口104a被排出至排氣管159內之氣體流路區域內(凹部105b內)。其後，氣體於排氣管159內流動，經由板排氣口105c被排出至排氣口160。藉由使氣體如此流動，而抑制氣體向處理室下部、即支撐台103之背面或處理室101之底面側流入。
<氣體供給系統>
繼而，一面參照圖2，一面對連接於上述氣體導入口110之氣體供給系統之構成進行說明。圖2係本發明之實施形態之基板處理裝置之氣體供給系統之構成圖。
(惰性氣體供給系統)
於氣體供給管232a，自上游側起依序分別設置有作為流量控制器之MFC(質量流量控制器)235a及閥233a，例如，作為惰性氣體之氮(N2)氣體通過氣體供給管232a被供給至氣體導入口110。第1惰性氣體供給系統主要由氣體供給管232a、MFC 235a、閥233a構成。
於氣體供給管232g，自上游側起依序分別設置有MFC 235g及閥233g，例如，作為惰性氣體之N2氣體通過氣體供給管232g而被供給至氣體導入口110。第2惰性氣體供給系統主要由氣體供給管232g、MFC 235g、閥233g構成。
惰性氣體供給系統由第1惰性氣體供給系統與第2惰 性氣體供給系統中之任一者或兩者構成。再者，亦可根據對晶圓100之處理而區分使用2個惰性氣體供給系統。
(原料供給系統)
於氣體供給管232d設置有氣化器270d。於較該氣化器270d更上游，自上游側起依序設置有原料槽291d、作為液體流量控制器之LMFC(液體質量流量控制器)295d、閥293d。向氣化器270d內之液體原料之供給量(即，於氣化器270d內被氣化而被供給至處理室101內之氣化氣體之供給流量)由LMFC 295d控制。第1原料供給系統主要由氣體供給管232d、LMFC 295d、閥293d構成。又，亦可將液體原料槽291d包含於第1原料供給系統中。再者，如下所述，第1原料供給系統亦作為第3原料供給系統而發揮功能。
於氣體供給管232e設置有氣化器270e。較該氣化器270e更上游，自上游側起依序設置有原料槽291e、LMFC 295e、閥293e。向氣化器270e內之液體原料之供給量(即，於氣化器270e內被氣化而被供給至處理室101內之氣化氣體之供給流量)由LMFC 295e控制。第2原料供給系統主要由氣體供給管232e、LMFC295e、閥293e構成。又，亦可將液體原料槽291e包含於第2原料供給系統中。
作為載體氣體之惰性氣體自氣體供給管271d被供給至氣化器270d。於氣體供給管271d設置有MFC 273d及閥272d。藉由利用載體氣體將藉由氣化器270d生成之氣化氣體稀釋，可調整載置於基座117之晶圓100面內之膜厚均勻性等晶圓100中之晶圓100之處理之均勻性。第1載體氣體供給系統主要由氣體供給管 271d、MFC 273d、閥272d構成。作為惰性氣體，例如使用氮氣(N2)。再者，惰性氣體亦可為氬氣(Ar)、氦氣(He)、氖氣(Ne)、氙氣(Xe)等稀有氣體。
作為載體氣體之惰性氣體(N2氣體)自氣體供給管271e被供給至氣化器270e。於氣體供給管271e設置有MFC 273e及閥272e。藉由利用載體氣體將藉由氣化器270e生成之氣化氣體稀釋，可調整載置於基座117之晶圓100面內之膜厚均勻性等晶圓100中之晶圓100之處理之均勻性。第2載體氣體供給系統主要由氣體供給管271e、MFC 273e、閥272e構成。
包含金屬元素(第1金屬元素)及鹵素元素之第1原料自氣體供給管232d經由LMFC 295d、氣化器270d、氣體過濾器281d等被供給至處理室101內。於本實施形態中，選擇過渡金屬元素之鈦(Ti)作為金屬元素，選擇氯(Cl)作為鹵素元素。此處，作為包含Ti及Cl之原料，使用四氯化鈦(TiCl4)。TiCl4於常溫常壓下為液體。液體之TiCl4貯存於原料供給槽291d內。
再者，此處，作為金屬元素，例示了過渡金屬元素之Ti，但不限定於此，亦可自包含過渡金屬之鎢(W)、鉭(Ta)、鋯(Zr)、鉿(Hf)、釕(Ru)、鈷(Co)、鎳(Ni)之群組中選擇。作為包含該等過渡金屬元素與鹵素元素之原料，例如可使用氟化鎢(WF6)、氯化鉭(TaCl5)、氯化鋯(ZrCl4)、氯化鉿(HfCl4)、氯化鎢(WCl6)等。又，亦可使用過渡金屬以外之金屬元素。
再者，如下所述，第1原料亦被作為第3原料使用。
包含金屬元素(第2金屬元素)及乙基配位基之原料自氣體供給管232e經由MFC 295e、氣化器270e、氣體過濾器281e 等被供給至處理室101內。第2金屬元素選擇與第1金屬元素不同之元素。於本實施形態中，作為第2金屬元素，選擇過渡金屬元素之鉿(Hf)。此處，作為包含Hf與乙基配位基之原料，使用TDEAHf(四(二乙胺基)鉿，Hf[N(C2H5)2]4)。TDEAHf於常溫常壓下為液體。液體之TDEAHf貯存於原料供給槽291e內。
又，作為第2金屬元素，例示了過渡金屬元素之Hf，但不限定於此，亦可自包含過渡金屬之鎢(W)、鉭(Ta)、鋯(Zr)、鉿(Hf)、釕(Ru)、鈷(Co)、鎳(Ni)之群組中選擇。又，亦可使用過渡金屬以外之金屬元素。但是，選擇與第1金屬元素不同之金屬元素作為具有乙基配位基之原料。作為具有金屬元素與乙基配位基之原料，例如可使用四(二乙胺基)鋯(Zr[N(C2H5)2]4)、三(二乙胺基)(第三丁基亞胺基)鉭(TBTDET)等。
於氣體供給管232b，自上游方向依序分別設置有MFC 235b及閥233b。反應氣體供給系統主要由氣體供給管232b、MFC 235b、閥233b構成。包含氮之第4原料自氣體供給管232b經由MFC 235b及閥233b被供給至處理室101內。此處，作為包含氮之原料，使用氨(NH3)。再者，不限定於NH3，亦可使用N2、一氧化氮(NO)、一氧化二氮(N2O)等。
(控制部)
如圖1所示，基板處理裝置具備作為控制部之控制器300。圖3中，表示本實施形態之控制部與各構成之連接例。控制部(控制手段)之控制器300構成為具備中央處理器(CPU，Central Processing Unit)380a、隨機存取記憶體(RAM，Random Access Memory)380b、 記憶裝置380c、I/O埠口380d之電腦。RAM 380b、記憶裝置380c、I/O埠口380d構成為可經由內部匯流排380e與CPU 380a交換資料。於控制器300例如連接有構成為觸控面板等之輸入裝置382或顯示裝置(顯示器)372作為人機介面。
記憶裝置380c例如包括快閃記憶體、硬式磁碟機(HDD，Hard Disk Drive)等。於記憶裝置380c內可讀出地儲存有控制基板處理裝置之動作之控制程式、或記載有下述基板處理之程序或條件等之製程配方(process recipe)等。再者，製程配方係以可使控制器300執行下述基板處理步驟中之各程序而獲得既定之結果之方式組合而成者，作為程式而發揮功能。以下，亦總稱該製程配方或控制程式等，而簡稱為程式。再者，於本說明書中，於使用程式這一詞語之情形時，存在僅包括製程配方一者之情形、僅包括控制程式一者之情形、或包括其兩者之情形。又，RAM 380b構成為暫時保持藉由CPU 380a讀出之程式或資料等之記憶體區域(工作區)。
I/O埠口380d與加熱器106、升降機構107b、閘閥151、搬送機器人173、壓力調整器162、真空泵164、原料回收截留器163、MFC 235a、235b、235g、273d、273e、閥233a、233d、233e、233g、293d、293e、272d、272e、氣化器270d、270e、LMFC 295d、295e、液體原料槽291d、291e等連接。
CPU 380a自記憶裝置380c讀出控制程式並執行，並且根據自輸入裝置382之操作指令之輸入等而自記憶裝置380c讀出製程配方。並且，CPU 380a以按照所讀出之控制程式及製程配方之內容之方式，控制利用MFC 235a、235b、235g、273d、273e進行之各種氣體之流量調整動作、利用LMFC 295d、295e進行之 液體原料之流量控制、閥233a、233d、233e、233g、293d、293e、272d、272e之開閉動作、壓力調整器162之壓力調整動作、加熱器106之溫度調整動作、真空泵164之啟動及停止、及利用升降機構107b進行之支撐台103之升降動作等。
再者，控制器300不限定於構成為專用之電腦之情形，亦可構成為通用之電腦。可藉由如下等方式而構成本實施形態之控制器300：例如，準備儲存有上述程式之外部記憶裝置(例如，磁帶、軟碟或硬碟等磁碟、光碟(CD，Compact Disc)或數位多功能光碟(DVD，Digital Versatile Disc)等光碟、磁光碟(MO，Magnetic Optical)等磁光碟、USB記憶體(USB Flash Drive)或記憶卡等半導體記憶體)383，使用外部記憶裝置383將程式安裝於通用之電腦等。再者，用以對電腦供給程式之手段不限定於經由外部記憶裝置383供給之情形。例如，亦可使用網際網路或專用線路等通信手段，而不經由外部記憶裝置383地供給程式。再者，記憶裝置380c或外部記憶裝置383構成為電腦可讀取之記錄媒體。以下，亦總稱該等，而簡稱為記錄媒體。再者，於本說明書中，於使用記錄媒體這一詞語之情形時，存在僅包括記憶裝置380c一者之情形、僅包括外部記憶裝置383一者之情形、或包括其兩者之情形。
<半導體裝置之構成>
繼而，對使用上述基板處理裝置而形成之電晶體(半導體裝置)之閘極之構成例進行說明。此處，列舉NMOS類型之電晶體為例。
圖4係表示使用上述基板處理裝置而形成之電晶體之閘極構成例之圖，具體而言，係表示NMOS類型之電晶體之閘極 之構成例之圖。如圖所示，閘極係設為將形成於矽基板(Si sub.)上之包含氧化矽(SiO2)之矽系絕緣膜、形成於該SiO2上之包含氧化鉿(HfO2)之高介電係數膜(High-k膜)、及形成於該HfO2上之包含複合金屬氮化膜(TiHfN)之閘極電極積層而成之堆疊構造。又，於TiHfN上形成有包含金屬氮化膜(TiN)之cap膜。又，於矽基板之背面形成有鋁(Al)膜。
<半導體裝置之閘極製造步驟>
繼而，對圖4所示之電晶體之閘極之製造步驟例進行說明。圖5係表示圖4所示之電晶體之閘極製造步驟例之處理流程圖。
首先，例如以1%氫氟酸(HF，hydrofluoric acid)水溶液對矽基板進行處理，將矽基板之犧牲氧化膜去除(「HF treatment」步驟)。繼而，藉由熱氧化而於矽基板之表面成膜氧化矽(SiO2)(「SiO2 formation」步驟)。SiO2形成為處於矽基板與其後形成之HfO2之界面之界面層。
繼而，於SiO2上成膜氧化鉿(HfO2)作為高介電係數膜(「High-k formation」步驟)。由SiO2與HfO2構成閘極絕緣膜。繼而，於HfO2上成膜複合金屬氮化膜作為閘極電極(「N-side WFM deposition」步驟)。於本實施形態中，成膜氮化鈦鉿膜(TiHfN)作為複合金屬氮化膜。如圖所示，於該步驟中，將上述第1原料(TiCl4)及第2原料(TDEAHf)交替地供給X個循環。
繼而，於TiHfN上，於原位置成膜氮化鈦(TiN)作為cap層(「in-situ cap TiN deposition」步驟)，進而，例如藉由物理氣相沉積(PVD，Physical Vapor Deposition)成膜氮化鈦(TiN)(「TiN deposition」步驟)。繼而，於該TiN上將抗蝕劑作為遮罩，進行利用光微影技術之圖案化(「Gate patterning」步驟)，並且進行利用乾式蝕刻技術之圖案蝕刻(「Gate etching」步驟)。其後，將該抗蝕劑去除(「Resist remove」步驟)。繼而，進行氫氣退火等之FGA(Forming gas annealing)處理(「FGA」步驟)。其後，於矽基板之背面形成鋁層(「Back side Al deposition」步驟)。
<TiHfN膜及TiN膜之成膜步驟>
繼而，對構成上述閘極電極之複合金屬氮化膜(TiHfN)之成膜步驟、及構成cap膜之金屬氮化膜(TiN膜)之成膜步驟進行說明。各成膜步驟係於上述基板處理裝置之處理室101中執行。
圖6係表示圖5所示之處理流程中之複合金屬氮化膜(TiHfN)之成膜步驟與金屬氮化膜(TiN膜)之成膜步驟之例之處理流程圖。圖7係表示圖6所示之成膜步驟中之氣體供給之時間點之圖。再者，以下說明中，構成基板處理裝置之各部分之動作係藉由控制器300控制。
再者，於本說明書中，於使用「晶圓」這一詞語之情形時，存在意指「晶圓本身」之情形、或意指「晶圓與形成於其表面之既定之層或膜等之積層體(集合體)」之情形(即，將形成於表面之既定之層或膜等包含在內而稱為晶圓之情形)。又，於本說明書中，於使用「晶圓之表面」這一詞語之情形時，存在意指「晶圓本身之表面(露出面)」之情形、或意指「形成於晶圓上之既定之層或膜等之表面、即作為積層體之晶圓之最表面」之情形。
因此，於本說明書中，於記載為「對晶圓供給既定之 氣體」之情形時，存在意指「對晶圓本身之表面(露出面)直接供給既定之氣體」之情形、或意指「對形成於晶圓上之層或膜等、即對作為積層體之晶圓之最表面供給既定之氣體」之情形。又，於本說明書中，於記載為「於晶圓上形成既定之層(或膜)」之情形時，存在意指「於晶圓本身之表面(露出面)上直接形成既定之層(或膜)」之情形、或意指「於形成於晶圓上之層或膜等上、即於作為積層體之晶圓之最表面上形成既定之層(或膜)」之情形。
再者，於本說明書中，於使用「基板」這一詞語之情形時，亦與使用「晶圓」這一詞語之情形相同，於此情形時，只要於上述說明中將「晶圓」置換為「基板」即可。
(基板搬入步驟S101)
首先，打開設置於晶圓搬送口150之閘閥151，藉由搬送機器人173將晶圓100自搬送室171搬送至處理容器102內。於晶圓100形成有上述高介電係數膜(HfO2)。再者，作為高介電係數膜，除HfO2以外，亦可使用氧化鋁(AlO)、氧化鋯(ZrO)、氧化鑭(LaO)、氧化釔(YO)、氧化鉭(TaO)、氧化鈰(CeO)、氧化鈦(TiO)、鈦酸鍶(STO)、鈦酸鋇(BTO)中之任一者或組合該等中之2種以上而成之膜。又，亦可為於該等膜中包含氧化矽(SiO)或氮化矽(SiN)之膜。
(基板載置步驟S102)
被搬送至處理容器102內之晶圓100被載置於頂起銷108b。繼而，藉由使支撐台103上升至晶圓處理位置，而使晶圓100載置於基座117。
(壓力調整步驟S103)
若使晶圓100載置於基座117，則關閉閘閥151，以處理室101內成為所需之壓力(真空度)之方式藉由真空泵164進行真空排氣。此時，處理室101內之壓力係藉由壓力感測器(未圖示)進行測定，而藉由APC閥162進行反饋控制。
(溫度調整步驟S104)
又，載置於基座117之晶圓100藉由內藏於支撐台103之加熱器106被加熱至既定之溫度。此時，以晶圓100成為既定之溫度分佈之方式，基於溫度感測器(未圖示)檢測出之溫度資訊來反饋控制對加熱器106之通電量。
再者，上述壓力調整及溫度調整於下述第1成膜步驟及第2成膜步驟結束之前之期間始終執行。
繼而，進行第1成膜步驟，藉由對晶圓100交替地供給TiCl4與TDEAHf，而使作為複合金屬氮化膜之TiHfN膜成膜。第1成膜步驟中，依序執行以下4個步驟。
<第1成膜步驟(TiHfN成膜步驟)>
(步驟S105)
於步驟S105中，對處理室101供給TiCl4(第1原料)。具體而言，打開氣體供給管232d之閥293d，對氣化器270d供給TiCl4。此時，供給至氣化器270d之TiCl4藉由質量流量控制器295d進行流量調整。同時，打開氣體供給管271d之閥272d，對氣化器270d 供給N2氣體。供給至氣化器270d之N2氣體藉由質量流量控制器273d進行流量調整。藉由氣化器270d被氣化之TiCl4氣體與被供給至氣化器270d之作為載體氣體之N2氣體一併經由氣體過濾器281d及氣體導入口110而被供給至處理室101。再者，於該步驟中，亦可打開閥233a，使N2氣體自氣體供給管232a(第1惰性氣體供給系統)流入。又，亦可打開閥233g，使N2氣體自氣體供給管232g(第2惰性氣體供給系統)流入。
又，於該步驟中，精確地調整APC閥162而將處理室101內之壓力設為例如20~1330Pa之範圍內之壓力。藉由質量流量控制器295d控制之TiCl4氣體之供給流量例如設為10ccm~100ccm之範圍內之流量。又，與TiCl4氣體同時供給之N2氣體之流量例如設為0ccm~200ccm之範圍內之流量。將晶圓100暴露於TiCl4氣體之時間、即氣體供給時間(照射時間)設為例如0.01秒~300秒間之範圍內之時間。此時，加熱器106之溫度係以晶圓100之溫度(處理溫度)成為例如300~350℃、更佳為330~350℃之範圍內之方式進行設定。藉由TiCl4氣體之供給，於晶圓100上形成例如未滿1原子層~數原子層程度之厚度之含Ti層。
(步驟S106)
於步驟S106中，關閉閥233d，停止向處理室101內之TiCl4氣體之供給。此時，使APC閥162處於打開狀態，藉由真空泵164對處理室101內進行真空排氣，將殘留於處理室101內之未反應或作用於含Ti層形成後之TiCl4氣體自處理室101內排除。再者，此時，打開閥233a或閥233g(或者使其等處於打開狀態)，對處理室 101內供給N2氣體。N2氣體作為沖洗氣體發揮作用，可進一步提高將殘留於處理室101內之未反應或作用於含Ti層形成後之TiCl4氣體自處理室101內排除之效果。沖洗係藉由以例如200ccm之流量供給例如1秒~60秒N2氣體而進行。
又，此時，亦可不完全地排除殘留於處理室101內之氣體，且亦可不完全地沖洗處理室101內。若殘留於處理室101內之氣體為微量，則不會於其後進行之步驟S107中產生不良影響。此時，供給至處理室101內之N2氣體之流量亦無需設為大流量，例如，可藉由供給與處理室101之容積相同程度之量，而進行不會於步驟S107中產生不良影響之程度之沖洗。如此，藉由不完全地沖洗處理室101內，可縮短沖洗時間，提高產能。又，亦可將N2氣體之消耗抑制為所需最小限度。
(步驟S107)
於步驟S107中，對處理室101供給TDEAHf(第2原料)。具體而言，打開氣體供給管232e之閥293e，對氣化器270e供給TDEAHf。此時，供給至氣化器270e之TDEAHf藉由質量流量控制器295e進行流量調整。同時，打開氣體供給管271e之閥272e，對氣化器270e供給N2氣體。供給至氣化器270e之N2氣體藉由質量流量控制器273e進行流量調整。藉由氣化器270e被氣化之TDEAHf氣體與被供給至氣化器270e之作為載體氣體之N2氣體一併經由氣體過濾器281e及氣體導入口110被供給至處理室101。再者，於該步驟中，亦可與上述S105同樣地，打開閥233a，使N2氣體自氣體供給管232a流入。又，亦可打開閥233g，使N2氣體自氣體供給管 232g流入。
此時，精確地調整APC閥162而將處理室101內之壓力設為例如20~1330Pa之範圍內之壓力。藉由質量流量控制器295e控制之TDEAHf氣體之供給流量例如設為10ccm~100ccm之範圍內之流量。又，與TDEAHf氣體同時供給之N2氣體之流量例如設為0ccm~200ccm之範圍內之流量。將晶圓100暴露於TDEAHf氣體之時間、即氣體供給時間(照射時間)設為例如0.01秒~300秒間之範圍內之時間。此時，加熱器106之溫度係設定為晶圓100之溫度成為例如300℃~400℃、較佳為330~400℃、更佳為330~350℃之範圍內之溫度般之溫度。再者，若晶圓100之溫度超過400℃以上，則會由於TDEAHf氣體之熱分解而使成膜速率上升，控制性降低，因此晶圓100之上限溫度較佳為上述範圍。
被供給至處理室101之TDEAHf氣體與藉由步驟S105而形成於晶圓100上之含Ti層之至少一部分發生反應。藉此，形成包含Ti、Hf及N之TiHfN層。具體而言，含Ti層之Cl(鹵素元素)與TDEAHf氣體中所含之作為胺之配位基之乙基發生反應而被去除，並且TDEAHf氣體中所含之Hf及N結合於已去除Cl之Ti，藉此形成TiHfN層。
(步驟S108)
於步驟S108中，關閉閥233e，停止向處理室101內之TDEAHf氣體之供給。此時，使APC閥162處於打開狀態，藉由真空泵164對處理室101內進行真空排氣，將殘留於處理室101內之未反應或作用於含HfN層形成後之TDEAHf氣體自處理室101內排除。再 者，此時，打開閥233a或閥233g(或者使該等處於打開狀態)，維持對處理室101內之N2氣體之供給。N2氣體作為沖洗氣體發揮作用，藉此可進一步提高將殘留於處理室101內之未反應或作用於含HfN層形成後之TDEAHf氣體自處理室101內排除之效果。沖洗係藉由以例如200ccm之流量供給例如1秒~60秒N2氣體而進行。
又，此時亦與上述S106同樣地，亦可不完全地排除殘留於處理室101內之氣體，且亦可不完全地沖洗處理室101內。
(步驟S109)
將上述步驟S105~S108作為1個循環，進行至少1次以上該循環(步驟S109)。藉此，形成包含鈦、鉿及氮之複合金屬氮化膜、即TiHfN膜。再者，上述循環較佳為重複進行複數次。藉此，於晶圓100之高介電係數膜上形成既定膜厚之TiHfN膜。又，上文中，雖設為較TDEAHf氣體先供給TiCl4氣體，但亦可設為較TiCl4氣體先供給TDEAHf氣體。
形成TiHfN膜之後，打開惰性氣體供給管232a之閥233a或惰性氣體供給管232g之閥233g(或者使該等處於打開狀態)，使N2氣體流向處理室101內。N2氣體作為沖洗氣體發揮作用，藉此，對處理室101內進行沖洗，使殘留於處理室101內之氣體自處理室101內去除。其後，進行第2成膜步驟，其於TiHfN膜上形成TiN膜作為cap膜。第2成膜步驟係繼第1成膜步驟後於處理室101中執行。
<第2成膜步驟(TiN成膜步驟)>
(步驟S205)
於步驟S205中，對處理室101供給TiCl4(第3原料)。閥之開閉等具體之處理程序由於與上述S105相同，故而省略說明。
此時，精確地調整APC閥162而將處理室101內之壓力設為例如20~1330Pa之範圍內之壓力。藉由液體質量流量控制器295d控制之TiCl4氣體之供給流量例如設為10ccm~100ccm之範圍內之流量。又，與TiCl4氣體同時供給之N2氣體等惰性氣體之流量例如設為0ccm~200ccm之範圍內之流量。將晶圓100暴露於TiCl4之時間、即氣體供給時間(照射時間)設為例如0.01秒~300秒間之範圍內之時間。此時，加熱器106之溫度係設定為晶圓100之溫度成為例如100~400℃、較佳為200~400℃、更佳為240~350℃之範圍內之溫度般之溫度。藉由TiCl4氣體之供給，而於藉由第1成膜步驟形成之TiHfN膜上形成例如未滿1原子層~數原子層程度之厚度之含Ti層。
(步驟S206)
繼而，於步驟S206中進行TiCl4氣體之沖洗步驟。閥之開閉等具體之處理程序由於與上述S106相同，故而省略說明。再者，該沖洗步驟亦藉由以例如200ccm之流量供給例如1秒~60秒N2氣體而進行。
(步驟S207)
於步驟S207中，對處理室101供給NH3(第4原料)。具體而言，打開氣體供給管232b之閥233b，使NH3氣體流向氣體供給管 232b。於氣體供給管232b中流動之NH3氣體藉由質量流量控制器235b進行流量調整。經流量調整之NH3氣體經由氣體導入口110被供給至處理室101。再者，於該步驟中，亦可打開閥233a，使N2氣體自氣體供給管232a流入。又，亦可打開閥233g，使N2氣體自氣體供給管232g流入。
此時，精確地調整APC閥162而將處理室101內之壓力設為例如20~1330Pa之範圍內之壓力。藉由質量流量控制器235b控制之NH3氣體之供給流量例如設為10ccm~200ccm、較佳為100ccm~200ccm之範圍內之流量。將晶圓100暴露於NH3之時間、即氣體供給時間(照射時間)例如設為0.01秒~300秒間之範圍內之時間。此時，加熱器106之溫度係設定為晶圓100之溫度成為例如100~400℃、較佳為200~400℃、更佳為240~350℃之範圍內之溫度般之溫度。被供給至處理室101之NH3氣體與藉由步驟S205而形成於晶圓100上之含Ti層之至少一部分發生反應。藉此含Ti層被氮化，而形成氮化鈦層(TiN層)。
(步驟S208)
於步驟S208中，關閉閥233b，停止向處理室101內之NH3氣體之供給。此時，使APC閥162處於打開狀態，藉由真空泵164對處理室101內進行真空排氣，將殘留於處理室101內之未反應或作用於含氮層形成後之NH3氣體自處理室101內排除。再者，此時打開閥233a或閥233g(或者使該等處於打開狀態)，維持向處理室101內之N2氣體之供給。N2氣體作為沖洗氣體發揮作用，藉此可進一步提高將殘留於處理室101內之未反應或作用於含氮層形成後 之NH3氣體自處理室101內排除之效果。沖洗係藉由以例如200ccm之流量供給例如1秒~60秒N2氣體而進行。
又，此時，與其他沖洗步驟同樣地，亦可不完全地排除殘留於處理室101內之氣體，且亦可不完全地沖洗處理室101內。
(步驟S209)
將上述步驟S205~S208作為1個循環，進行至少1次以上該循環(步驟S209)，藉此可使包含鈦及氮之金屬氮化膜、即TiN膜成膜。再者，上述循環較佳為反覆進行複數次。藉此，於形成於晶圓100之TiHfN膜上形成既定膜厚(例如4nm)之TiN膜。又，於上文中，雖設為較NH3氣體先供給TiCl4氣體，但亦可設為較TiCl4氣體先供給NH3氣體。
形成TiN膜之後，打開惰性氣體供給管232a之閥233a或惰性氣體供給管232g之閥233g(或者使該等處於打開狀態)，使N2氣體流向處理室101內。N2氣體作為沖洗氣體發揮作用，藉此利用惰性氣體對處理室101內進行沖洗，將殘留於處理室101內之氣體自處理室101內去除。其後，處理室101內之環境氣體被置換為惰性氣體，處理室101內之壓力被調整為搬送室171之壓力。
(步驟S210)
其後，使支撐台103下降，打開閘閥151，並且藉由搬送機器人173將處理完畢之晶圓100搬出至處理容器102之外部。
圖8係表示使用TDEAHf形成TiHfN膜時之處理溫度與結晶性之關係之圖，表示將處理溫度設為300℃、330℃、350 ℃時之TiHfN膜之X射線繞射(XRD，X-ray diffraction)分析結果。如圖所示，於處理溫度(成膜溫度)為300℃時，來自HfN之結晶波峰開始出現，於處理溫度為330℃以上時，進而該結晶波峰進一步增強。如此，確認到：藉由在處理溫度300℃~350℃下，使用TDEAHf形成TiHfN膜，可獲得具有HfN之結晶性之膜。此處，所謂「具有HfN之結晶性之膜」，意指具有規則地排列之結晶構造之Hf-N結合之膜，即，意指Hf與N之結合具有結晶性之膜。
圖9係表示藉由上述閘極製造步驟而形成之閘極之工作函數與處理溫度之關係之圖。於該圖中，「Ethyl ligand」所表示之特性係使用TDEAHf形成TiHfN膜之情形時之工作函數與處理溫度之關係。如圖所示，於在成膜時使用包含乙基配位基之TDEAHf之情形時，若超過開始確認來自HfN之結晶性(結晶構造)之300℃，則工作函數大幅降低，而在確認到尖銳之結晶波峰之330℃以上，則獲得極低之工作函數。其原因在於具有結晶性之HfN(氮化鉿)之工作函數低於TiN之工作函數，而表示可藉由控制HfN之結晶性而將工作函數調變為廣範圍之值。再者，具體而言，圖示之工作函數為有效工作函數(Effective Work Function)，為包括使用HfO2作為高介電係數膜時之HfO2/SiO2界面之偶極在內之值。又，獲得圖示之工作函數時之每1個循環之TiCl4之供給時間為2[秒]，TDEAHf之供給時間為10[秒]。
TiN膜之工作函數(執行工作函數)於使用HfO2作為高介電係數膜之情形時為4.8[eV]~4.9[eV]左右。相對於此，本實施形態之TiHfN膜於確認到HfN之結晶性之處理溫度帶中獲得充分地低於TiN膜之工作函數。即便於該處理溫度帶中之300℃~330 ℃之溫度帶，工作函數大幅變化，而適於在低於TiN膜之工作函數之數值之範圍內將工作函數調變為任意之值。又，330℃~350℃之溫度帶適於相對於TiN膜大幅調變工作函數而獲得極低之工作函數。
又，於NMOS類型之電晶體中，通常要求低於4.5[eV]之工作函數。如圖所示，本實施形態之TiHfN膜於確認到HfN之結晶性之處理溫度帶、尤其是330℃~350℃之溫度帶中，獲得充分地滿足上述要求之工作函數。再者，於使用HfO2以外之膜作為高介電係數膜之情形時，本實施形態之TiHfN膜之工作函數亦顯示充分地低於TiN膜之工作函數之值，作為NMOS類型之電晶體之金屬閘極電極較佳。
此處，對使用不含乙基配位基之原料而形成之TiHfN膜之結晶性與工作函數進行說明。
圖10係表示使用具有甲基配位基之TDMAHf(四(二甲胺基)鉿、Hf[N(CH3)2]4)使TiHfN膜成膜時之處理溫度與結晶性之關係之圖。再者，氣體流量或壓力等處理條件與使用TDEAHf獲得圖8所示之特性時之條件相同。如圖10所示，於使用具有甲基配位基之TDMAHf形成TiHfN膜之情形時，未出現來自HfN之明確之結晶波峰。
圖11係表示使用具有乙基甲基配位基之TEMAHf(四乙基甲基胺基鉿、Hf[N(C2H5)CH3]4)使TiHfN膜成膜時之處理溫度與結晶性之關係之圖。再者，氣體流量或壓力等處理條件與使用TDEAHf獲得圖8所示之特性時之條件相同。如圖11所示，於使用具有乙基甲基配位基之TEMAHf形成TiHfN膜之情形時，未出 現來自HfN之明確之結晶波峰。
根據配位基而於HfN之結晶性之出現產生差異之原因可認為如下。乙基配位基(C2H5)與甲基配位基(CH3)或乙基甲基配位基((C2H5)CH3)相比，與N之結合能較小。因此，認為：於TDEAHf中，於上述300℃~350℃左右之溫度區域中，乙基配位基之脫離受到促進，從而顯現來自HfN之結晶性。又，關於若使處理溫度上升則結晶波峰之尖銳度增加之原因，除了認為是乙基配位基之脫離受到進一步促進以外，亦認為成膜時被賦予之能量變大而促進Hf-N結合之結晶成長為另一原因。
使用TDMAHf或TEMAHf形成TiHfN膜之情形時之工作函數與處理溫度之關係如圖9所示。於該圖中，「Methyl ligand」所表示之特性係使用TDMAHf之情形時之特性，「Ethyl Methyl ligand」所表示之特性係使用TEMAHf之情形時之特性。雖然於使用TDMAHf或TEMAHf之情形時，亦於300℃~330℃之範圍內確認到工作函數之相對較大之調變，但與使用TDEAHf之情形相比，工作函數之值較高，調變範圍亦較小。又，無論為哪種情形，均係即便使處理溫度上升至330℃以上，亦未見到如TDEAHf般之工作函數之降低。由以上可知，於使工作函數向降低方向大幅地調變之方面，較佳為使用TDEAHf。
圖12係表示使用上述各含有Hf之原料形成TiHfN膜時之組成比之圖。於該圖中，「Ethyl」所表示之組成比係使用TDEAHf形成TiHfN膜之情形時之組成比，「Ethyl Methyl」所表示之組成比係使用TEMAHf使TiHfN膜成膜時之組成比，「Methyl」所表示之組成比係使用TDMAHf使TiHfN膜成膜時之組成比。再 者，圖示之組成比均為晶圓100之處理溫度為330℃時之例，氣體流量或壓力等處理條件與獲得圖8、圖10及圖11所示之特性時之處理條件相同。如圖12所示，於降低工作函數之方向上發揮作用之Hf或C之含量係使用TDEAHf之情形時最低。然而，如圖12所示，可知，工作函數於使用TDEAHf之情形時最低，HfN之結晶性大幅地有助於工作函數之降低。再者，認為：於該圖中使用TDMAHf或TEMAHf時之Hf含有比例較高之原因在於該等之熱分解溫度較低。
繼而，對形成上述TiHfN膜之處理(第1成膜步驟)中之各處理氣體之反應形態進行說明。圖13係表示上述第1成膜步驟中之TiCl4之供給時間與成膜速率之關係之曲線圖。圖14係表示上述第1成膜步驟中之TDEAHf之供給時間與成膜速率之關係之曲線圖。
如圖13所示，於在上述晶圓100之處理溫度範圍內(圖示之例中為330℃)供給TiCl4氣體時，即便延長TiCl4氣體之供給時間，成膜速率亦不會達到頂點。即，於上述晶圓100之溫度範圍內確認到TiCl4氣體之反應之飽和特性。相對於此，如圖14所示，TDEAHf氣體於上述晶圓100之處理溫度範圍內，隨著延長供給時間而成膜速率亦增大。即，於上述晶圓100之溫度範圍內未確認到TDEAHf氣體之反應之飽和特性。由此可知，於形成上述TiHfN膜之處理中，TiCl4顯示化學吸附反應之行為，相對於此，TDEAHf顯示化學氣相沉積反應之行為。因此，亦可藉由調整TDEAHf氣體之供給時間，而調整TiHfN膜中之HfN含量(膜厚)，從而更有效地調變工作函數。
如此，根據本實施形態，一面加熱晶圓100，一面對晶圓100交替地供給包含第1金屬元素之第1原料、及包含與第1金屬元素不同之第2金屬元素及乙基配位基之第2原料，而於晶圓100形成第2金屬元素與氮元素之結合具有結晶性之複合金屬氮化膜，藉此可形成工作函數之調變幅度較大之金屬膜。
又，於在既有之生產線上採用新型之材料時，會產生整合之問題(加工、熱穩定性、擴散穩定性)，但由於本實施形態之成膜步驟係以既有之作為金屬氮化膜之TiN膜之成膜步驟為基礎，故而亦可避免整合之問題。
又，由於在TiHfN膜上於原位置形成TiN膜作為cap膜，故而可提高TiHfN膜之耐氧化性，亦可防止因氧化而導致之工作函數上升。
再者，本發明亦可藉由例如改造半導體裝置之製造工場中存在之既有之基板處理裝置之氣體供給系統，變更製程配方而實現。於變更製程配方之情形時，亦可將本發明之製程配方經由電通信線路或記錄有該製程配方之記錄媒體安裝於既有之基板處理裝置，又或操作既有之基板處理裝置之輸入輸出裝置，將其製程配方本身變更為本發明之製程配方。
又，上文例示了將工作函數向較TiN膜之工作函數降低之方向調變之例，但亦可使用具有乙基配位基之其他原料，使工作函數相對於TiN膜向上升方向調變。總而言之，亦可利用乙基配位基容易脫離這一點，對膜中之其他元素間之結合賦予結晶性，藉由其結晶構造具有之特性使工作函數上升。
以上，以本發明之各種典型之實施形態對成膜技術進 行了說明，但本發明不限定於該等實施形態。例如，於本實施形態中，作為基板處理裝置之例記載了單片裝置，但亦可同樣地應用於每次處理複數片基板之立式處理裝置等。
(本發明之較佳之態樣)
以下，對本發明之較佳之態樣進行附記。
[附記1]
一種基板處理裝置，其包括：處理室，其收納基板；第1原料供給系統，其對上述處理室供給包含第1金屬元素之第1原料；第2原料供給系統，其對上述處理室供給包含與上述第1金屬元素不同之第2金屬元素及乙基配位基之第2原料；及控制部，其構成為：控制上述第1原料供給系統及上述第2原料供給系統，使該等執行對上述處理室交替地供給上述第1原料及上述第2原料而於上述基板形成複合金屬氮化膜之處理；且形成於上述基板之複合金屬氮化膜中，上述第2金屬元素與氮元素之結合具有結晶性。
[附記2]
如附記1之基板處理裝置，其中，上述第1金屬元素為過渡金屬元素。
[附記3]
如附記1或2之基板處理裝置，其中，上述第2金屬元素為過渡金屬元素。
[附記4]
如附記1至3中任一項之基板處理裝置，其中，上述第1金屬元素為Ti，上述第2金屬元素為Hf。
[附記5]
如附記1至4中任一項之基板處理裝置，其中，上述第1原料為包含Ti作為上述第1金屬元素之TiCl4，上述第2原料為包含Hf作為上述第2金屬元素之TDEAHf。
[附記6]
如附記1至5中任一項之基板處理裝置，其中，上述控制部以形成上述複合金屬氮化膜之處理之處理溫度成為330℃~350℃之方式控制上述加熱部。
[附記7]
如附記1至6中任一項之基板處理裝置，其中，於形成上述複合金屬氮化膜之處理中，上述第1原料顯示化學吸附反應，上述第2原料顯示化學氣相沉積反應。
[附記8]
一種半導體裝置之製造方法，其包括如下步驟：對處理室內之基板交替地供給包含第1金屬元素之第1原料、及包含與上述第1金屬元素不同之第2金屬元素及乙基配位基之第2原料，而於上述基板形成上述第2金屬元素與氮元素之結合具有結晶性之複合金屬氮化膜。
[附記9]
如附記8之半導體裝置之製造方法，其中，上述第1原料為包含Ti作為上述第1金屬元素之TiCl4，上述第2原料為包含Hf作為上述第2金屬元素之TDEAHf。
[附記10]
如附記8或9之半導體裝置之製造方法，其中，於形成上述複合金屬氮化膜之步驟中，處理溫度為330℃~350℃。
[附記11]
如附記8至10中任一項之半導體裝置之製造方法，其中，於形成上述複合金屬氮化膜之步驟中，上述第1原料顯示化學吸附反應，上述第2原料顯示化學氣相沉積反應。
[附記12]
一種程式，其使電腦執行如下程序：對處理室內之基板交替地供給包含第1金屬元素之第1原料、及包含與上述第1金屬元素不同之第2金屬元素及乙基配位基之第 2原料，而於上述基板形成上述第2金屬元素與氮元素之結合具有結晶性之複合金屬氮化膜。
[附記13]
一種電腦可讀取之記錄媒體，其記錄有使電腦執行如下程序之程式：對處理室內之基板交替地供給包含第1金屬元素之第1原料、及包含與上述第1金屬元素不同之第2金屬元素及乙基配位基之第2原料，而於上述基板形成上述第2金屬元素與氮元素之結合具有結晶性之複合金屬氮化膜。

Claims (8)

  1. 一種半導體裝置之製造方法，其包括：(a)對被收納於處理室之基板，供給包含第1金屬元素之第1金屬原料，並進行排氣之步驟；(b)對上述基板，供給包含與第1金屬元素不同之第2金屬元素及乙基配位基之第2金屬原料，並進行排氣之步驟；及(c)對上述基板，供給包含氮之反應氣體，並進行排氣之步驟；且藉由進行複數次(a)~(c)，而在上述基板上形成包含上述第1金屬元素、上述第2金屬元素及氮之金屬氮化膜。
  2. 如申請專利範圍第1項之半導體裝置之製造方法，其中，上述第1金屬原料係包含鹵素元素。
  3. 如申請專利範圍第1項之半導體裝置之製造方法，其中，上述第1元素及上述第2元素係分別選自包含作為過渡金屬之鈦、鎢、鉭、鋯、鉿、釕、鈷、鎳的群組。
  4. 如申請專利範圍第1項之半導體裝置之製造方法，其中，(a)~(c)係將上述基板之溫度設為300℃~400℃之範圍內的溫度而進行。
  5. 如申請專利範圍第4項之半導體裝置之製造方法，其中，藉由控制上述基板之溫度，而使包含上述第1金屬元素、上述第2金屬元素及氮的金屬氮化膜之工作函數值產生調變。
  6. 如申請專利範圍第1項之半導體裝置之製造方法，其中，於上述基板上形成包含上述第1金屬元素、上述第2金屬元素及氮之金屬氮化膜之後，藉由複數次依序地進行以下之步驟，而於包含上述第1金屬元素、上述第2金屬元素及氮之金屬氮化膜之上，直接形 成包含上述第1金屬元素及氮之金屬氮化膜，該等步驟係為：(d)對上述基板，供給上述第1金屬原料，並進行排氣之步驟；及(e)對上述基板，供給上述反應氣體，並進行排氣之步驟。
  7. 一種基板處理裝置，其包括：處理室，其收納基板；供給系統，其對上述處理室，供給包含第1金屬元素之第1金屬原料、包含與第1金屬元素不同之第2金屬元素及乙基配位基之第2金屬原料、及包含氮之反應氣體；排氣系統，其對上述處理室進行排氣；及控制部，其構成為：控制上述供給系統及上述排氣系統，進行複數次(a)對收納有基板之上述處理室，供給上述第1金屬原料，並進行排氣之處理、(b)對上述處理室，供給上述第2金屬原料，並進行排氣之處理、及(c)供給上述反應氣體，並進行排氣之處理，藉此在上述基板上形成包含上述第1金屬元素、上述第2金屬元素及氮之金屬氮化膜。
  8. 一種電腦可讀取之記憶媒體，其記錄有使電腦執行如下程序之程式，其具有：(a)對被收納於處理室之基板，供給包含第1金屬元素之第1金屬原料，並進行排氣之程序；(b)對上述基板，供給包含與第1金屬元素不同之第2金屬元素及乙基配位基之第2金屬原料，並進行排氣之程序；及(c)對上述基板，供給包含氮之反應氣體，並進行排氣之程序；且藉由進行複數次(a)~(c)，而在上述基板上形成包含上述第1金屬元素、上述第2金屬元素及氮之金屬氮化膜之程序。
TW104106190A 2014-03-26 2015-02-26 半導體裝置之製造方法及記憶媒體 TWI612566B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014064064A JP6202681B2 (ja) 2014-03-26 2014-03-26 基板処理装置、半導体装置の製造方法およびプログラム

Publications (2)

Publication Number Publication Date
TW201543557A true TW201543557A (zh) 2015-11-16
TWI612566B TWI612566B (zh) 2018-01-21

Family

ID=54191390

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104106190A TWI612566B (zh) 2014-03-26 2015-02-26 半導體裝置之製造方法及記憶媒體

Country Status (4)

Country Link
US (1) US9425039B2 (zh)
JP (1) JP6202681B2 (zh)
KR (1) KR101652458B1 (zh)
TW (1) TWI612566B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI616934B (zh) * 2016-02-19 2018-03-01 斯庫林集團股份有限公司 基板處理裝置及基板處理方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018095916A (ja) * 2016-12-13 2018-06-21 株式会社日立国際電気 基板処理装置、リソグラフィ用テンプレートの製造方法、プログラム
JP6586433B2 (ja) * 2017-03-30 2019-10-02 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理方法、基板処理装置、プログラム
US11056593B2 (en) 2017-09-12 2021-07-06 Intel Corporation Semiconductor devices with metal contacts including crystalline alloys
US20190220411A1 (en) * 2018-01-17 2019-07-18 Qualcomm Incorporated Efficient partitioning for binning layouts
KR102597980B1 (ko) * 2018-07-26 2023-11-02 도쿄엘렉트론가부시키가이샤 반도체 소자를 위한 강유전체 하프늄 지르코늄계 막을 형성하는 방법
CN113140483A (zh) * 2021-03-03 2021-07-20 上海璞芯科技有限公司 一种晶圆的传片方法和传片平台
US11908893B2 (en) * 2021-08-30 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273350A (ja) * 2002-03-15 2003-09-26 Nec Corp 半導体装置及びその製造方法
DE102004022602A1 (de) 2004-05-07 2005-12-15 Infineon Technologies Ag Verfahren zur Herstellung eines Grabenkondensators, Verfahren zur Herstellung einer Speicherzelle, Grabenkondensator und Speicherzelle
US7598545B2 (en) * 2005-04-21 2009-10-06 International Business Machines Corporation Using metal/metal nitride bilayers as gate electrodes in self-aligned aggressively scaled CMOS devices
JP5384291B2 (ja) * 2008-11-26 2014-01-08 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP5774822B2 (ja) 2009-05-25 2015-09-09 株式会社日立国際電気 半導体デバイスの製造方法及び基板処理装置
JP5410174B2 (ja) * 2009-07-01 2014-02-05 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理システム
US9472637B2 (en) * 2010-01-07 2016-10-18 Hitachi Kokusai Electric Inc. Semiconductor device having electrode made of high work function material and method of manufacturing the same
JP5721952B2 (ja) 2010-01-07 2015-05-20 株式会社日立国際電気 半導体装置、半導体装置の製造方法および基板処理装置
JP5702584B2 (ja) * 2010-11-30 2015-04-15 株式会社日立国際電気 半導体デバイスの製造方法および基板処理装置
JP6022228B2 (ja) * 2011-09-14 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
US9082702B2 (en) * 2012-02-27 2015-07-14 Applied Materials, Inc. Atomic layer deposition methods for metal gate electrodes
JP6147480B2 (ja) * 2012-09-26 2017-06-14 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US9059089B2 (en) * 2013-02-28 2015-06-16 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI616934B (zh) * 2016-02-19 2018-03-01 斯庫林集團股份有限公司 基板處理裝置及基板處理方法

Also Published As

Publication number Publication date
JP2015185825A (ja) 2015-10-22
JP6202681B2 (ja) 2017-09-27
KR101652458B1 (ko) 2016-08-30
US9425039B2 (en) 2016-08-23
US20150279663A1 (en) 2015-10-01
TWI612566B (zh) 2018-01-21
KR20150111840A (ko) 2015-10-06

Similar Documents

Publication Publication Date Title
TWI612566B (zh) 半導體裝置之製造方法及記憶媒體
TWI593822B (zh) Substrate processing apparatus, method of manufacturing semiconductor device, and recording medium
TWI534288B (zh) The method of manufacturing a semiconductor device, a substrate processing apparatus and a recording medium
JP6022638B2 (ja) 半導体装置の製造方法、基板処理装置及びプログラム
KR100838436B1 (ko) 반도체 장치의 제조방법
TWI701084B (zh) 基板處理裝置，半導體裝置的製造方法及記錄媒體
JP5882075B2 (ja) キャパシタの製造方法、キャパシタ、およびそれに用いられる誘電体膜の形成方法
KR101537946B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기억 매체 및 기판 처리 장치
US20140256152A1 (en) Substrate processing apparatus, substrate processing method, method of manufacturing semiconductor device and recording medium
US10927453B2 (en) TiN-based film and TiN-based film forming method
TW201801288A (zh) Ｄｒａｍ電容器之下部電極及其製造方法
JP6306386B2 (ja) 基板処理方法、基板処理装置およびプログラム
JP6084070B2 (ja) 半導体装置の製造方法、プログラムおよび基板処理装置
US20220396874A1 (en) Film-forming method and film-forming apparatus
JP6108530B2 (ja) 半導体装置の製造方法、プログラムおよび基板処理装置
TW202217048A (zh) 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式
JP2020063470A (ja) パターニングスペーサ用酸化チタン膜を成膜する方法およびパターン形成方法