TW201537891A - 電路保護裝置 - Google Patents

電路保護裝置 Download PDF

Info

Publication number
TW201537891A
TW201537891A TW104109870A TW104109870A TW201537891A TW 201537891 A TW201537891 A TW 201537891A TW 104109870 A TW104109870 A TW 104109870A TW 104109870 A TW104109870 A TW 104109870A TW 201537891 A TW201537891 A TW 201537891A
Authority
TW
Taiwan
Prior art keywords
sheet
common mode
protection device
mode noise
circuit protection
Prior art date
Application number
TW104109870A
Other languages
English (en)
Inventor
In-Kil Park
Tae-Hyung Noh
Myung-Ho Lee
Jung-Hun Lee
Byong-Moon Nam
Hyun-Mo Kang
Song-Yeon Lee
Jin-Hwan Kim
Original Assignee
Innochips Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innochips Technology Co Ltd filed Critical Innochips Technology Co Ltd
Publication of TW201537891A publication Critical patent/TW201537891A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/24—Magnetic cores
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2823—Wires
    • H01F27/2828—Construction of conductive connections, of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05F—STATIC ELECTRICITY; NATURALLY-OCCURRING ELECTRICITY
    • H05F3/00—Carrying-off electrostatic charges
    • H05F3/04—Carrying-off electrostatic charges by means of spark gaps or other discharge devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Filters And Equalizers (AREA)

Abstract

本發明提供一種電路保護裝置包含：在垂直方向上堆疊的多個薄片，每一薄片可包含在水平方向上彼此分離地形成的至少兩個導電圖案；以及在所述水平方向上安置的至少兩個共模雜訊濾波器，每一共模雜訊濾波器包含在所述垂直方向上連接的至少兩個導電圖案。

Description

電路保護裝置
本發明是關於一種本發明涉及一種電路保護裝置，且更確切地說，涉及一種能夠抑制多個頻帶的雜訊及減小安裝面積的電路保護裝置，且更特定而言，是關於一種可易於製造的探針裝置，甚至在長時間地使用該探針裝置時，該探針裝置亦防止外部雜質滲入至其中。
隨著媒體及文化內容的多樣化及圖像及聲音的品質的連續改進，電子裝置需要發射的資料量快速增加。對於資料發射規範，例如通用序列匯流排(univeral serial bus，USB)2.0規範直到近些日子才被廣泛使用。儘管在高品質視頻內容是主要消費之前480Mbps的USB 2.0速度足夠快速，但如今其慢到用戶感到不便。
相反，5.0Gbps的USB 3.0速度比USB 2.0的速度快十倍，且為合適於發射當前消費的高品質內容的規範。USB 3.0首先被應用於PC及外部存儲媒體(例如，外部硬碟、USB記憶棒等)，且近來其功能被安裝於智慧型電話中。因為智慧型電話包含高品 質LCD及能夠俘獲高品質圖像的相機的功能，所以USB 3.0安裝是一自然流程。USB 3.0功能安裝於昂貴智慧型電話中，且預期逐漸安裝於中等-低價格智慧型電話中。
在將USB 3.0安裝於電子裝置中時，其並不會替換現有USB 2.0，而是另外在裝置內部裝設USB 3.0相關晶片組(其中USB 2.0在裝置內部)，且增加連接到外部的連接器的插腳的數目，從而允許USB 2.0及USB 3.0同時可用。在資料線的數目方面，現有USB 2.0具有兩個線，而USB 3.0具有四個線，且因此具有安裝於其中的USB 3.0功能的裝置需要在電子裝置內部裝設總共六個USB資料線。通常在執行USB通信時，因為輻射USB信號以充當對其它電子裝置或電子裝置內部的其它電路的電磁干擾(electromagnetic interference，EMI)的噪音源，所以通常將EMI濾波器裝設於USB線中。在添加USB 3.0時，對於資料線需要總共三個EMI濾波器，且對於每一對，在三對中裝設總共六個線，即，濾波器。換句話說，對於每兩個線需要三個濾波器，即，總共六個線。可使用具有將兩個扼流線圈集成為一個的結構的共模雜訊濾波器(common mode noise filter)作為濾波器。在第10-0876206號韓國專利中揭示共模雜訊濾波器的實例。
然而，不同於典型裝置，因為智慧型電話具有窄印刷電路板面積，所以在另外裝設三個濾波器時，安裝面積變大。另外，因為USB 2.0及USB 3.0具有十倍或十倍以上的發射速度差異，所以濾波器的截止頻率特性變得不同。
本發明提供能夠減小安裝面積的電路保護裝置。
本發明還在減小安裝面積的同時提供具有至少兩個截止頻率(cutoff frequencies)的電路保護裝置。
本發明還提供能夠安裝於USB 2.0線及USB 3.0線中以分別抑制其雜訊的電路保護裝置。
根據示範性實施例，一種電路保護裝置包含：在垂直方向上堆疊的多個薄片(sheet)，其中的每一薄片可包含在水平方向上彼此分離地形成的至少兩個導電圖案(conductive pattern)；以及在水平方向上安置的至少兩個共模雜訊濾波器，其中的每一者包含在垂直方向上連接的至少兩個導電圖案。
導電圖案可包含線圈圖案(coil pattern)、直線圖案及曲線圖案。
在水平方向上形成的至少兩個線圈圖案可包含至少兩個匝。
多個薄片可進一步包含導電材料埋入於其中的至少兩個孔及分別連接到至少兩個導電圖案的至少兩個第一提取電極(first withdrawal electrodes)。
導電圖案可在垂直方向上經由導電材料埋入於其中的孔連接。
多個薄片可包含第一到第四薄片，其中的每一者包含導電材料埋入於其中的至少兩個孔、至少兩個導電圖案及至少兩個第一提取電極，其中第一薄片上的導電圖案可分別經由形成於第一薄片及第二薄片中的孔連接到第三薄片的導電圖案，第二薄片上的導電圖案可分別經由形成於第二薄片及第三薄片中的孔連接到第四薄片上的導電圖案，且垂直地連接的導電圖案中的任一者 可為線圈圖案。
線圈圖案中的至少任一者可包含比其它線圈圖案大的匝數。
多個薄片可包含第一到第四薄片，其中的每一者可包含第一到第三線圈圖案，所述線圈圖案包含至少兩個匝，其中第一薄片上的第一到第三線圈圖案可分別經由形成於第一薄片及第二薄片中的孔連接到第三薄片上的第一到第三線圈圖案，且第二薄片上的第一到第三線圈圖案可分別經由形成於第二及第三薄片中的孔連接到第四薄片上的第一到第三線圈圖案。
第一線圈圖案及第三線圈圖案可包含相同的匝數，且第二線圈圖案可包含比第一線圈圖案及第三線圈圖案大的匝數。
第一到第三線圈圖案可垂直地連接以分別形成第一到第三共模雜訊濾波器，且第一共模雜訊濾波器及第三共模雜訊濾波器可連接到USB 3.0線，所述USB 3.0線連接到USB 3.0晶片組，且第二共模雜訊濾波器可連接到USB 2.0線，所述USB 2.0線連接到USB 2.0晶片組。
第一共模雜訊濾波器及第三共模雜訊濾波器可包含差模中的大約7GHz到9GHz的截止頻率，且第二共模雜訊濾波器可包含差模中的大約4GHz到5GHz的截止頻率。
第一共模雜訊濾波器及第三共模雜訊濾波器可包含共模中的大約2GHz的截止頻率，且第二共模雜訊濾波器可包含共模中的大約1GHz的截止頻率。
電路保護裝置可進一步包含安置於其中可堆疊多個薄片的堆疊本體的兩個相反側表面上且連接到至少兩個第一提取電極 的至少兩個第一外部電極。
電路保護裝置可進一步包含形成於共模雜訊濾波器的至少一個線圈圖案的中心的磁芯(magnetic core)。
電路保護裝置可進一步包含安置於至少一個共模雜訊濾波器的底面處且被設置以防護靜電放電(electrostatic discharge,ESD)的ESD保護裝置。
ESD保護裝置可包含ESD保護材料埋入於其中的多個孔及在與來自孔的至少兩個第一提取電極的方向相同的方向上形成的至少兩個第二提取電極。
ESD保護裝置可進一步包含在與第二提取電極的方向垂直的方向上形成的第三提取電極。
電路保護裝置可進一步包含安置於堆疊本體的兩個相反側表面上且連接到第三提取電極的第二外部電極。
10‧‧‧US 2.0晶片組
11a‧‧‧USB 2.0線
11b‧‧‧USB 2.0線
20‧‧‧US 3.0晶片組
21a‧‧‧USB 3.0線
21b‧‧‧USB 3.0線
22a‧‧‧USB 3.0線
22b‧‧‧USB 3.0線
30‧‧‧USB連接器
100‧‧‧堆疊本體
110‧‧‧第一薄片
111‧‧‧孔
112‧‧‧孔
113‧‧‧孔
120‧‧‧第二薄片
121‧‧‧孔
122‧‧‧孔
123‧‧‧孔
124‧‧‧孔
125‧‧‧孔
126‧‧‧孔
130‧‧‧第三薄片
131‧‧‧孔
132‧‧‧孔
133‧‧‧孔
140‧‧‧第四薄片
150‧‧‧薄片
151‧‧‧孔
155‧‧‧提取電極
160‧‧‧薄片
165‧‧‧提取電極
210‧‧‧線圈圖案
211‧‧‧線圈圖案
212‧‧‧線圈圖案
213‧‧‧線圈圖案
214‧‧‧線圈圖案
220‧‧‧線圈圖案
221‧‧‧線圈圖案
222‧‧‧線圈圖案
223‧‧‧線圈圖案
224‧‧‧線圈圖案
230‧‧‧線圈圖案
231‧‧‧線圈圖案
232‧‧‧線圈圖案
233‧‧‧線圈圖案
234‧‧‧線圈圖案
311‧‧‧垂直互連件
312‧‧‧垂直互連件
321‧‧‧垂直互連件
322‧‧‧垂直互連件
331‧‧‧垂直互連件
332‧‧‧垂直互連件
411‧‧‧線圈圖案/提取電極
412‧‧‧提取電極
413‧‧‧線圈圖案/提取電極
414‧‧‧線圈圖案/提取電極
421‧‧‧線圈圖案/提取電極
422‧‧‧線圈圖案/提取電極
423‧‧‧線圈圖案/提取電極
424‧‧‧線圈圖案/提取電極
431‧‧‧線圈圖案/提取電極
432‧‧‧提取電極
433‧‧‧線圈圖案/提取電極
434‧‧‧線圈圖案/提取電極
511‧‧‧水平互連件
512‧‧‧水平互連件
513‧‧‧水平互連件
521‧‧‧水平互連件
522‧‧‧水平互連件
523‧‧‧水平互連件
1000‧‧‧頂蓋層
2000‧‧‧共模雜訊濾波器
2100‧‧‧共模雜訊濾波器
2200‧‧‧共模雜訊濾波器
2300‧‧‧共模雜訊濾波器
3000‧‧‧底蓋層
4000‧‧‧外部電極
4100‧‧‧外部電極
4110‧‧‧第一外部電極
4120‧‧‧第一外部電極
4130‧‧‧第一外部電極
4140‧‧‧第一外部電極
4200‧‧‧外部電極
4210‧‧‧第二外部電極
4220‧‧‧第二外部電極
4230‧‧‧第二外部電極
4240‧‧‧第二外部電極
4300‧‧‧外部電極
4310‧‧‧第三外部電極
4320‧‧‧第三外部電極
4330‧‧‧第三外部電極
4340‧‧‧第三外部電極
5000‧‧‧中間層
6000‧‧‧ESD保護裝置
7000‧‧‧第二外部電極
7100‧‧‧第二外部電極
7200‧‧‧第二外部電極
B11‧‧‧共模
A11‧‧‧差模
B12‧‧‧共模
A12‧‧‧差模
圖1為根據示範性實施例的電路保護裝置的組合示意圖。
圖2為根據示範性實施例的電路保護裝置的組合截面圖。
圖3為根據示範性實施例的電路保護裝置的分解示意圖。
圖4為說明根據示範性實施例的電路保護裝置的裝設位置的示意圖。
圖5及6為根據示範性實施例的截止頻率特性。
圖7為根據另一示範性實施例的電路保護裝置的組合示意圖。
圖8為根據又一示範性實施例的電路保護裝置的組合截面圖。
圖9為根據又一示範性實施例的電路保護裝置的組合示意圖。
在下文中，將參考附圖詳細地描述具體實施例。但是，本發明可以用不同形式實施，並且不應被解釋為限於本文所闡述的實施例。更準確地說，提供這些實施例是為了使得本發明將是透徹並且完整的，並且這些實施例將把本發明的範圍完整地傳達給所屬領域的技術人員。在圖中，出於說明的清楚起見而放大層及區的厚度及尺寸。相同參考標號在全文中指代相同元件。
圖1為根據示範性實施例的電路保護裝置的組合示意圖，圖2為截面圖，且圖3為分解示意圖。
如圖1中所說明，根據示範性實施例的電路保護電路被設置有其中堆疊多個絕緣薄片的堆疊本體100，且如圖2及3中所說明，從頂部開始包含頂蓋層1000、至少兩個共模雜訊濾波器2000及底蓋層3000。另外，電路保護電路可進一步包含形成在兩個相反側表面且連接到至少兩個共模雜訊濾波器2000的外部電極4000。
頂蓋層1000及底蓋層3000可分別以堆疊多個矩形磁性材料薄片的方式安置。此時，磁性材料薄片可具有例如1：3的短邊與長邊的長度比率。另外，頂蓋層1000及底蓋層3000可經安置以具有相同厚度，且可比安置於其間的共模雜訊濾波器2000薄。然而，頂蓋層1000、共模雜訊濾波器2000及底蓋層3000還可經安置以具有相同厚度或不同厚度。
共模雜訊濾波器2000安置於頂蓋層1000與底蓋層2000之間。共模雜訊濾波器2000可具有堆疊的多個薄片110到140，且包含多個線圈圖案、導電材料埋入於其中的孔及形成於多個薄片110到140上的提取電極。換句話說，至少兩個線圈圖案形成於多個薄片110到140的頂部部分上，在薄片的堆疊方向上(即，在垂直方向上)的至少兩個線圈圖案經由具有埋入於其導電材料的孔連接，即，垂直互連。因此，在垂直方向上連接的多個線圈圖案形成一個共模雜訊濾波器2000，且因此在水平方向上形成共模雜訊濾波器2100、2200及2300中的至少兩個。換句話說，至少兩個共模雜訊濾波器2000安置於一個電路保護裝置中，且在本實施例中，示範性地描述其中形成三個共模雜訊濾波器2100、2200及2300的狀況。此處，至少兩個線圈圖案211、221及231以及導電材料埋入於其中的多個孔111、112及113形成於第一薄片110上，且至少兩個線圈圖案212、222及232以及導電材料埋入於其中的多個孔121、122、123、124、125及126形成於第二薄片120上，至少兩個線圈圖案213、223及233以及導電材料埋入於其中的多個孔131、132及133形成於第三薄片130上，且至少兩個線圈圖案214、224及234形成於第四薄片140上。
另外，形成於第一薄片110上的至少兩個線圈圖案211、221及231分別經由形成於第一薄片110上的具有導電材料埋入於其中的多個孔111、112及113及形成於第二薄片120上的具有導電材料埋入於其中的的多個孔122、124及126連接到形成於第三薄片130上的至少兩個線圈圖案213、223及233，且形成於第二薄片120上的至少兩個線圈圖案212、222及232分別經由形成於 第二薄片120上的具有導電材料埋入於其中的多個孔121、123及125及形成於第三薄片130上的具有導電材料埋入於其中的多個孔131、132及133連接到形成於第四薄片140上的至少兩個線圈圖案214、224及234。換句話說，第一薄片110的線圈圖案211經由垂直互連件311連接到第三薄片130的線圈圖案213，且第二薄片120的線圈圖案212經由垂直互連件312連接到第四薄片140的線圈圖案214，以形成第一共模雜訊濾波器2100。另外，第一薄片110的線圈圖案221經由垂直互連件321連接到第三薄片130的線圈圖案223，且第二薄片120的線圈圖案222經由垂直互連件322連接到第四薄片140的線圈圖案224，以形成第二共模雜訊濾波器2200。另外，第一薄片110的線圈圖案231經由垂直互連件331連接到第三薄片130的線圈圖案233，且第二薄片120的線圈圖案232經由垂直互連件332連接到第四薄片140的線圈圖案234，以形成第二共模雜訊濾波器2300。此處，通過接觸導電材料埋入於其中的多個孔而形成垂直互連件311、312、321、322、331及332。換句話說，共模雜訊濾波器2000(2100、2200及2300)可具有線圈圖案的至少兩個匝，且因此具有兩個阻抗特性。換句話說，第一共模雜訊濾波器2100及第三共模雜訊濾波器2300可連接到USB 2.0線，且第二共模雜訊濾波器2200可連接到USB 2.0線。第一共模雜訊濾波器2100及第三共模雜訊濾波器2300可具有線圈圖案的相同匝數，且可具有與第二共模雜訊濾波器2200不同的線圈圖案的匝數。舉例來說，第一共模雜訊濾波器2100及第三共模雜訊濾波器2300的線圈圖案的匝數可等於或小於第二共模雜訊濾波器2200的匝數，且線圈圖案的匝數的比率可例如為1：1 到1：10。
外部電極4000可安置於堆疊本體100的第一側表面及與其相反的第二側表面上。換句話說，在薄片的堆疊方向是指垂直方向時，外部電極4000可在堆疊本體1000的水平方向上形成兩個相反長邊表面。另外，外部電極4000可安置於至少兩個共模雜訊濾波器2000中的每一者的第一側表面及第二側表面上。因此，六個外部電極4000可形成於三個共模雜訊濾波器2100、2200及2300的第一側表面及第二側表面上。換句話說，可包含連接到第一共模雜訊濾波器2100的第一外部電極4110、4120、4130及4140、連接到第二共模雜訊濾波器2200的第二外部電極4210、4220、4230及4240以及連接到第三共模雜訊濾波器2300的第三外部電極4310、4320、4330及4340。這些外部電極4000可分別連接於輸入端子與輸出端子之間。換句話說，形成於電路保護裝置的一個側表面上的外部電極4000可連接到信號輸入端子，且形成於與其對應的另一側上的外部電極400可連接到輸出端子，例如系統。
此外，在前述實施例中，呈螺旋形式的兩個上部及下部線圈圖案經連接以形成一個電感器，但實施電感器的一個導電圖案經形成為呈螺旋形式的線圈圖案，且在垂直方向上連接到一個導電圖案的另一導電圖案可具有各種形式，例如直線型及曲線型。換句話說，在實施例的共模雜訊濾波器中，兩個導電圖案垂直地連接以形成電感器，兩個導電圖案中的至少一者可具有螺旋形式，且此時，另一導電圖案可具有不為螺旋形式的另一形式。
將參考圖3的分解示意圖詳細地描述根據實施例的電路 保護裝置的共模雜訊濾波器。
如圖3中所說明，共模雜訊濾波器20可包含多個薄片110到140、具有導電材料埋入於其中的選擇性地形成於多個薄片110到140上的多個孔111、112、113、121、122、123、124、125、126、131、132及133、形成於薄片110、120、130及140上的多個線圈圖案211、221、231、212、222、232、231、232、233、241、242及243、多個提取電極411、421、431、412、422、432、413、423、433、414、424及434，其形成於薄片110、120、130及140上且連接到形成於薄片110、120、130及140上並連接到將在外部提取的多個提取電極411、421、431、412、422、432、413、423、433、414、424及434的多個線圈圖案211、221、231、212、222、232、231、232、233、241、242及243。如下將提供關於共模雜訊濾波器2000的配置的詳細描述。
多個孔111、112及113、多個線圈圖案211、221及231以及提取電極411、421及431形成於第一薄片110上。薄片110可經安置成具有預定厚度的實質上矩形板形式，且可經安置以短邊及長邊具有長度比率，例如1：3。換句話說，薄片110可具有長邊例如比短邊長三倍的矩形形式。可在薄片110的預定區域處(例如在穿過第一薄片110的短邊的中心區域處)在長邊方向上以分離方式形成多個孔111、112及113。此時，可相同地形成孔111、112及113之間的間隔。通過使用金屬材料膏狀物將導電材料埋入於孔111、112及113中。埋入有導電材料的孔111、112及113變為垂直互連件312、322及332的一部分。另外，多個線圈圖案211、221及231可通過例如印刷導電材料而形成為螺旋形式，且 可通過在一個方向上從多個孔111、112及113中的每一者旋轉而經形成有預定匝數。此時，多個線圈圖案211、221及231可使多個孔111、112及113中的每一者例如在順時針方向上旋轉以便彼此分離預定間隔。因此，多個線圈圖案211、221及231在一個方向上(例如，在長邊方向上)從孔111、112及113延伸，且通過沿著孔111、112及113的邊緣及其中形成第二薄片120的孔121、123及125的區域旋轉多個匝數而形成。此時，多個線圈圖案211、221及231可經形成以具有相同線寬及間隔，且至少任一者可能不同。另外，多個線圈圖案211、221及231可具有相同匝數或至少任一者可能不同。舉例來說，第二線圈圖案221可具有比第一線圈圖案211及第三線圈圖案231的匝數大的匝數，且例如可具有1：1到10：1的匝數的比率。另外，多個線圈圖案211、221及231的一端連接到提取電極411、421及431。提取電極411、421及431經形成有預定寬度以暴露於第一薄片110的一個長邊。舉例來說，提取電極411、421及431經形成以暴露於第一薄片110的一個長邊，所述長邊是在與線圈圖案211、221及231從第一薄片110的多個孔111、112及113延伸的方向相反的方向上。
多個孔121、122、123、124、125及126、多個線圈圖案212、222及232以及提取電極412、422及432形成於第二薄片110上。第二薄片120可經安置成具有與第一薄片110相同的厚度及形式的矩形板形式。可在薄片124的預定區域處(例如在穿過第二薄片120的短邊的中心區域處)在長邊方向上以分離方式形成多個孔121、122、123、124、125及126。此時，可在與第一薄片110的孔111、112及113相同的位置處形成孔122、124及126。 另外，孔121、123及125可經形成為與孔122、124及126分離一預定間隔。可通過例如金屬材料膏狀物埋入孔121、122、123、124、125及126。另外，孔122、124及126可通過導電材料與埋入於第一薄片110的孔111、112及113中的傳導材料連接。因此，孔122、124及126可變為垂直互連件312、322及323的一部分。另外，埋入有導電材料的孔121、123及125變為垂直互連件311、321及331的一部分。多個線圈圖案212、222及232中的每一者可在一個方向上從孔121、123及125旋轉以形成預定匝數。此時，多個線圈圖案212、222及232可經形成為不通過孔122、124及126。因此，多個線圈圖案212、222及232可例如在一個長邊方向上從孔121、123及125延伸，且通過沿著其中從此處形成孔121、122、123、124、125及126的區域的邊緣旋轉多個匝數而形成。此時，多個線圈圖案212、222及232可經形成以具有相同線寬及間隔，且至少任一者可能不同。另外，多個線圈圖案212、222及232可經形成以具有相同匝數，且至少任一者可能不同。舉例來說，第二線圈圖案222可具有比第一線圈圖案212及第三線圈圖案232的匝數大的匝數，且可具有例如1：1到10：1的匝的比率。另外，形成於第二薄片120上的線圈圖案212、222及232中的每一者可在與同其對應的形成於第一薄片110上的線圈圖案211、221及231的方向相同的方向上旋轉，且可具有相同匝數。此外，多個線圈圖案212、222及232的一端連接到提取電極412、422及432。提取電極412、422及432經形成為預定寬度以暴露於第二薄片120的一側。此時，提取電極412、422及432可與形成於第一薄片110上且經形成以暴露於相同方向的提取電極411、421及 431分離一預定間隔。
多個孔131、132及133、多個線圈圖案213、223及233以及多個水平互連件511、512及513形成於第三薄片130上。第三薄片130可經安置成具有與第一薄片110及第二薄片120相同的厚度及形式的矩形板形式。多個孔131、132及133可通過穿過第三薄片130而形成，且可形成於與第二薄片120的孔121、124及125相同的位置處。另外，可通過使用金屬材料膏狀物而埋入多個孔131、132及133。因此，孔131、132及133連接到第二薄片120的孔121、123及125，從而變為垂直互連件311、321及331的一部分。水平互連件511、512及513可經形成為與孔131、132及133分離一預定距離，且在與第二薄片120的孔122、125及126相同的位置處。另外，多個線圈圖案413、423及433可在一個方向上從多個互連件511、512及513旋轉，且可經形成為預定匝數。此時，多個線圈圖案413、423及433可經形成為不通過形成於第三薄片130上的孔131、132及133及互連件511、512及513。因此，多個線圈圖案213、223及233可例如在一個長邊方向上從水平互連件511、512及513延伸，且通過沿著其中從此處形成孔131、132、133及水平互連件511、512及513的區域的邊緣旋轉多個匝數而形成。此時，多個線圈圖案213、223及233可經形成以具有相同線寬及間隔，且至少任一者可能不同。另外，多個線圈圖案213、223及233可經形成以具有相同匝數，且至少任一者可能不同。舉例來說，第二線圈圖案223可具有比第一線圈圖案213及第三線圈圖案233的匝數大的匝數，且可具有例如1：1到10：1的匝的比率。另外，形成於第三薄片130上的線圈圖 案213、223及233在相同方向上旋轉與形成於第一薄片110上的線圈圖案211、221及231以及分別與其對應的形成於第二薄片120上的線圈圖案212、222及232相同的匝數。此外，多個線圈圖案213、223及233的一端連接到提取電極413、423及433。提取電極413、423及433經形成以具有預定寬度以暴露於第三薄片130的一側。此時，提取電極413、423及433可經形成以在與形成於第一薄片110上的提取電極411、421及431相同的位置處及在與形成於第一薄片110上的提取電極411、421及431不同的方向上具有相同寬度。
多個線圈圖案214、224及234、多個水平互連件521、522及523以及多個提取電極414、424及434形成於第四薄片140上。第五薄片140可經安置成具有預定厚度的實質上矩形板形式，且經安置成與薄片110、120及130的形式相同的形式。水平互連件521、522及523可在一個方向上分離以形成於第四薄片140的預定區域上。舉例來說，多個水平互連件521、522及523可形成於與第三薄片130的多個孔131、132及133的區域相同的區域上。另外，多個線圈圖案214、224及234可在一個方向上從多個互連件521、522及523旋轉，且可經形成為預定匝數。此時，多個線圈圖案214、224及234可經形成為不通過第四薄片140上的互連件521、522及523及其邊緣。舉例來說，多個線圈圖案214、224及234在一個方向(例如，一個長邊方向)上從互連件521、522及523延伸，且可經形成以具有與形成於第三薄片130上的多個線圈圖案213、223及233相同的形式。此時，多個線圈圖案214、224及235可經形成以具有相同寬度及間隔，且至少任一者可能不 同。另外，多個線圈圖案214、224及234可具有相同匝數，且至少任一者可能不同。舉例來說，第二線圈圖案224可具有比第一線圈圖案214及第三線圈圖案234的匝數大的匝數，且可具有例如1：1到10：1的匝數的比率。此外，多個線圈圖案214、224及234的一端連接到提取電極414、424及434。提取電極414、424及434經形成以具有預定寬度以暴露於第四薄片140的一側。此時，形成於第二薄片120上的提取電極412、422及432可在與形成於第二薄片120上及在相同位置處的提取電極412、422及432相反的方向上形成。
如上文所描述，在根據實施例的電路保護裝置中，形成於第一薄片110上的多個線圈圖案211、221及231分別經由形成於第一薄片110上的導電材料埋入於其中的多個孔111、112及113及形成於第二薄片120上的導電材料埋入於其中的多個孔122、124及126連接到形成於第三薄片130上的多個線圈圖案213、223及233，且形成於第二薄片120上的多個線圈圖案212、222及232分別經由形成於第二薄片120上的導電材料埋入於其中的多個孔121、123及125及形成於第三薄片130上的導電材料埋入於其中的多個孔131、132及133連接到形成於第四薄片140上的多個線圈圖案414、424及434。因此，在根據實施例的電路保護裝置中，形成於第一薄片110上的多個線圈圖案411、421及431及形成於第三薄片130上的多個線圈圖案413、423及433分別經連接以形成多個第一電感器，且形成於第二薄片120上的多個線圈圖案421、422及423以及形成於第四薄片140上的多個線圈圖案414、424及434分別經連接以形成多個第二電感器。可由在垂直方向上 形成的第一電感器及第二電感器實施多個共模雜訊濾波器2000(2100、2200及2300)。換句話說，第一共模雜訊濾波器2100包含其中連接兩個線圈圖案211及213的第一電感器及其中連接兩個線圈圖案212及214的第二電感器，第二共模雜訊濾波器2200包含其中連接兩個線圈圖案221及223的第一電感器及其中連接兩個線圈圖案222及224的第二電感器，且第三共模雜訊濾波器2300包含其中連接兩個線圈圖案231及233的第一電感器及其中連接兩個線圈圖案232及234的第二電感器。
根據實施例的電路保護裝置可通過調整線圈圖案210、220及230的匝數來調整電感或阻抗，且因此可調整能夠被抑制的頻率雜訊。舉例來說，允許第二共模雜訊濾波器2200的線圈圖案220的匝數大於第一共模雜訊濾波器2100及第三共模雜訊濾波器2300的線圈圖案210及230的匝數，如圖4中所說明，第二共模雜訊濾波器2200可連接到USB 2.0線，且第一共模雜訊濾波器2100及第三共模雜訊濾波器2300可連接到USB 3.0線。換句話說，第二共模雜訊濾波器2200連接到US 2.0晶片組10與USB連接器30之間的USB 2.0線11a及11b，且第一共模雜訊濾波器2100及第三共模雜訊濾波器2300連接到US 3.0晶片組20與USB連接器30之間的USB 3.0線21a、21b、22a及22b。因此，如圖5中所說明，第二共模雜訊濾波器2200具有在差模A11處的大約45GHz到5GHz的截止頻率特性及在共模B11處的大約1GHz的截止頻率特性。另外，如圖6中所說明，第一共模雜訊濾波器2100及第三共模雜訊濾波器2300具有在差模A12處的大約75GHz到9GHz的截止頻率特性及在共模B12處的大約2GHz的截止頻率 特性。換句話說，根據實施例的共模雜訊濾波器2000連接到USB晶片組與USB連接器之間的USB線以用於通信，且在此狀況下，第二共模雜訊濾波器2200抑制大約45GHz到5GHz頻率的雜訊，且第一共模雜訊濾波器2100及第三共模雜訊濾波器2300抑制在大約3dB差模處的大約75GHz到9GHz頻率的雜訊。最後，根據實施例的電路保護裝置，可抑制兩個或兩個以上頻帶雜訊，且因此將其用於例如智慧型電話等移動電子裝置來改進電子裝置的品質。
此外，示範性描述關於分別經形成有兩個指示器的多個共模雜訊濾波器的電路保護裝置。然而，根據實施例的電路保護裝置可安置於其中組合多個共模雜訊濾波器及ESD保護裝置的結構中。換句話說，組合至少兩個共模雜訊濾波器及ESD保護裝置以實現電路保護裝置。將參考圖7、8及9描述根據另一實施例的電路保護裝置。
圖7為根據另一實施例的電路保護裝置的組合示意圖，圖8為組合截面圖，且圖9為分解示意圖。
參看圖7，根據另一實施例的電路保護裝置經形成有堆疊本體100，其中多個絕緣薄片(且如圖8及9中所說明)包含頂蓋層1000、至少兩個共模雜訊濾波器2000、中間層5000、ESD保護裝置6000及底蓋層3000。換句話說，共模雜訊濾波器2000及ESD保護裝置6000堆疊於頂蓋層1000與底蓋層3000之間且被安置。另外，可進一步包含形成於堆疊本體100的兩個相反側表面上且連接到至少兩個共模雜訊濾波器2000及ESD保護裝置6000的第一外部電極4000(4100、4200及4300)及形成於其上並未形成第 一外部電極4000的堆疊本體100的兩個相反側表面上且連接到ESD保護裝置6000的第二外部電極7000(7100及7200)。換句話說，第一外部電極4000形成於堆疊本體100的兩個相反長邊表面上，且第二外部電極7000可形成於堆疊本體100的兩個相反短邊表面上。
形成於第一薄片110上的至少兩個線圈圖案211、221及231分別經由形成於第一薄片110上的導電材料埋入於其中的多個孔111、112及113以及形成於第二薄片120上的導電材料埋入於其中的多個孔122、124及126連接到形成於第三薄片130上的至少兩個線圈圖案213、223及233，且形成於第二薄片120上的至少兩個線圈圖案212、222及232分別經由形成於第二薄片120上的導電材料埋入於其中的多個孔121、123及125及形成於第三薄片130上的導電材料埋入於其中的多個孔131、132及133連接到形成於第四薄片140上的至少兩個線圈圖案214、224及234。換句話說，第一薄片110的線圈圖案211經由垂直互連件311連接到第三薄片130的線圈圖案213，且第二薄片120的線圈圖案212經由垂直互連件312連接到第四薄片140的線圈圖案214，以形成第一共模雜訊濾波器2100。另外，第一薄片110的線圈圖案221經由垂直互連件321連接到第三薄片130的線圈圖案223，且第二薄片120的線圈圖案222經由垂直互連件322連接到第四薄片140的線圈圖案224，以形成第二共模雜訊濾波器2200。另外，第一薄片110的線圈圖案231經由垂直互連件331連接到第三薄片130的線圈圖案233，且第二薄片120的線圈圖案232經由垂直互連件332連接到第四薄片140的線圈圖案234，以形成第二共模雜訊濾 波器2300。換句話說，共模雜訊濾波器2000(2100、2200及2300)可具有線圈圖案的至少兩個匝，且因此具有兩個阻抗特性。換句話說，第一共模雜訊濾波器2100及第三共模雜訊濾波器2300可連接到USB 3.0線，且第二共模雜訊濾波器2200可連接到USB 2.0線。第一共模雜訊濾波器2100及第三共模雜訊濾波器2300可具有相同的線圈圖案的匝數，且可具有與第二共模雜訊濾波器2200不同的線圈圖案的匝數。舉例來說，第一共模雜訊濾波器2100及第三共模雜訊濾波器2300的線圈圖案的匝數可等於或小於第二共模雜訊濾波器2200的匝數，且線圈圖案的匝數的比率可例如為1：1到1：10。共模雜訊濾波器的配置等同於相對於圖2及圖3所描述的實施例，且將省略關於其的詳細描述。
通過堆疊其中選擇性地形成提取電極及孔的多個薄片150及160來配置ESD保護裝置6000。
多個提取電極155形成於薄片150的頂部表面上。多個提取電極155可形成於與多個共模雜訊濾波器2000的提取電極400相同的位置處。換句話說，ESD保護裝置6000的多個提取電極155可經形成以對應於多個共模雜訊濾波器2000的多個提取電極400。因此，提取電極155與多個共模雜訊濾波器2000的提取電極400一起連接到第一外部電極4000。另外，分別地，多個孔151形成於薄片150上，且多個孔151可形成於多個提取電極155的端部分上。另外，多個孔151埋入有ESD保護材料。ESD保護材料可以由選自其中至少一個導電材料RuO2、Pt、Pd、Ag、Au、Ni、Cr及W到例如聚乙烯醇(Polyvinyl Alcohol，PVA)或聚乙烯醇縮丁醛(Polyvinyl Butyral，PVB)等有機材料當中的材料形 成。另外，可通過進一步將阻隔材料ZnO或例如Al2O3等絕緣陶瓷材料與前述混合材料混合而形成ESD保護材料。
在薄片160的短邊方向上暴露的提取電極165形成於薄片160的頂部表面上。提取電極165可由薄片160的一個短邊沿著長邊到與其相反的另一側形成。換句話說，提取電極165沿著長邊延伸及形成暴露於一個短邊及另一短邊。提取電極165連接到形成於兩個相反短邊表面上的第二外部電極7000。另外，提取電極160的預定區域連接到孔161，且為此目的，連接到孔161的區域可經形成以具有比其它區域寬的寬度。
ESD保護裝置6000處於埋入於孔151中的ESD保護材料以預定比率與導電材料及絕熱材料混合的狀態。換句話說，在絕緣材料之間存在導電粒子。在將小於預定電壓的電壓施加到提取電極155時，維持絕緣狀態。在將預定電壓或更大的電壓施加到提取電極155時，在導電粒子之間發生放電，從而減小對應提取電極155之間的電壓差。
其中組合經形成有兩個電感器的多個共模雜訊濾波器與ESD保護裝置的根據另一實施例的電路保護裝置連接到用於電子裝置的信號輸入端子與系統之間的第一外部電極4000，第二外部電極7000連接到接地端子以移除共模雜訊，且還使流動到輸入/輸出端子中的靜電流到接地端子。換句話說，如圖4中所說明，共模雜訊濾波器200安置於USB連接器30與USB晶片組10及20之間以有效地抑制共模雜訊。另外，在ESD保護裝置連接到USB連接器30與USB晶片組10及20之間的接地端子以將大於不合需要的預定電壓的電壓施加到電路保護裝置的兩端時，在 ESD保護材料與導電粒子之間發生放電，以使電流流到接地端子，且減小對應電路保護裝置的兩端之間的電壓差。此時，因為電路保護裝置的兩端不導電，所以將輸入信號遞送到輸入/輸出端子而在其處無失真。換句話說，在電路保護裝置中，因為對應靜電經由對應電路保護裝置流出到接地，所以保護了電路，且同時在無改變的情況下維持系統所交換的信號。
此外，在根據實施例的電路保護裝置中描述了多個共模雜訊濾波器2000連接到形成其上部及下部側的線圈圖案以配置電感器。然而，共模雜訊濾波器2000可被設置以允許線圈圖案環繞磁芯。換句話說，孔形成於薄片110到140的中心區域處，且將磁性材料埋入於孔中，以在垂直方向上安置磁芯，且電感器可經實施以在垂直方向上環繞磁芯。
根據實施例的電路保護裝置通過允許在一個封裝中實施至少兩個共模雜訊濾波器而具有至少兩個截止頻率特性。根據實施例的電路保護裝置安裝於例如USB 2.0晶片組及USB 3.0晶片組與USB連接器之間的USB線中，從而能夠抑制USB線中的雜訊。
因此，與將其中封裝一個共模雜訊濾波器的電路保護裝置裝設於每一通信線中的現有技術相比較，電路保護裝置的數目可能減少，且因此電路保護裝置的安裝面積可能減小。另外，可抑制至少兩個頻帶中的雜訊，且因此將根據實施例的電路保護裝置用於移動式電子裝置(例如使用各種頻率功能的智慧型電話)，以改進移動電子裝置的品質。
儘管已參考特定實施例描述電路保護裝置，但其並不限 於此。因此，所屬領域的技術人員將容易理解，在不脫離通過所附權利要求書界定的本發明的精神和範圍的情況下，可以對其進行各種修改和改變。
根據本發明的探針裝置不限於上述實施例，且可在不脫離本發明的申請專利範圍的範疇的情況下加以擴展。
210‧‧‧線圈圖案
220‧‧‧線圈圖案
230‧‧‧線圈圖案
211‧‧‧線圈圖案
212‧‧‧線圈圖案
213‧‧‧線圈圖案
214‧‧‧線圈圖案
221‧‧‧線圈圖案
222‧‧‧線圈圖案
223‧‧‧線圈圖案
224‧‧‧線圈圖案
231‧‧‧線圈圖案
232‧‧‧線圈圖案
233‧‧‧線圈圖案
234‧‧‧線圈圖案
311‧‧‧垂直互連件
312‧‧‧垂直互連件
321‧‧‧垂直互連件
322‧‧‧垂直互連件
331‧‧‧垂直互連件
332‧‧‧垂直互連件
1000‧‧‧頂蓋層
2000‧‧‧共模雜訊濾波器
3000‧‧‧底蓋層

Claims (18)

  1. 一種電路保護裝置，包括：在垂直方向上堆疊的多個薄片，每一所述薄片包括在水平方向上彼此分離地形成的至少兩個導電圖案；以及在所述水平方向上安置的至少兩個共模雜訊濾波器，每一所述共模雜訊濾波器包括在所述垂直方向上連接的至少兩個導電圖案。
  2. 如申請專利範圍第1項所述的電路保護裝置，其中所述導電圖案包括線圈圖案、直線圖案及曲線圖案。
  3. 如申請專利範圍第2項所述的電路保護裝置，其中在所述水平方向上形成的至少兩個線圈圖案包括至少兩個匝。
  4. 如申請專利範圍第3項所述的電路保護裝置，其中所述薄片進一步包括導電材料埋入於其中的至少兩個孔及分別連接到所述至少兩個導電圖案的至少兩個第一提取電極。
  5. 如申請專利範圍第4項所述的電路保護裝置，其中在所述垂直方向上經由所述導電材料埋入於其中的所述孔連接所述導電圖案。
  6. 如申請專利範圍第5項所述的電路保護裝置，其中所述多個薄片包括第一到第四薄片，其中的每一者包括所述導電材料埋入於其中的所述至少兩個孔、所述至少兩個導電圖案及所述至少兩個第一提取電極，其中所述第一薄片上的所述導電圖案分別經由形成於所述第一薄片及所述第二薄片中的所述孔連接到所述第三薄片上的所述導電圖案， 所述第二薄片上的所述導電圖案分別經由形成於所述第二薄片及所述第三薄片中的所述孔連接到所述第四薄片上的所述導電圖案，且垂直地連接的所述導電圖案中的任一者為線圈圖案。
  7. 如申請專利範圍第6項所述的電路保護裝置，其中所述線圈圖案中的至少任一者包括比其它線圈圖案大的匝數。
  8. 如申請專利範圍第5項所述的電路保護裝置，其中所述多個薄片包括第一到第四薄片，其中的每一者包括第一到第三線圈圖案，所述第一到第三線圈圖案包括至少兩個匝，其中所述第一薄片上的所述第一線圈圖案到所述第三線圈圖案分別經由形成於所述第一薄片及所述第二薄片中的所述孔連接到所述第三薄片上的所述第一線圈圖案到所述第三線圈圖案，且所述第二薄片上的所述第一線圈圖案到所述第三線圈圖案分別經由形成於所述第二薄片及所述第三薄片中的所述孔連接到所述第四薄片上的所述第一線圈圖案到所述第三線圈圖案。
  9. 如申請專利範圍第8項所述的電路保護裝置，其中所述第一線圈圖案及所述第三線圈圖案包括相同的匝數，且所述第二線圈圖案包括比所述第一線圈圖案及所述第三線圈圖案大的匝數。
  10. 如申請專利範圍第9項所述的電路保護裝置，其中所述第一到第三線圈圖案垂直地連接以分別形成第一共模雜訊濾波器到第三共模雜訊濾波器，且所述第一共模雜訊濾波器及第三共模雜訊濾波器連接到USB 3.0線，所述USB 3.0線連接到USB 3.0晶片組，且所述第二共模 雜訊濾波器連接到USB 2.0線，所述USB 2.0線連接到USB 2.0晶片組。
  11. 如申請專利範圍第10項所述的電路保護裝置，其中所述第一共模雜訊濾波器及所述第三共模雜訊濾波器包括差模中的7GHz到9GHz的截止頻率，且所述第二共模雜訊濾波器包括差模中的4GHz到5GHz的截止頻率。
  12. 如申請專利範圍第10或11項所述的電路保護裝置，其中所述第一共模雜訊濾波器及所述第三共模雜訊濾波器包括共模中的2GHz的截止頻率，且所述第二共模雜訊濾波器包括共模中的1GHz的截止頻率。
  13. 如申請專利範圍第4項所述的電路保護裝置，更包括至少兩個第一外部電極，安置於其中堆疊所述多個薄片的堆疊本體的兩個相反側表面上且連接到所述至少兩個第一提取電極。
  14. 如申請專利範圍第3項所述的電路保護裝置，更包括形成於所述共模雜訊濾波器的至少一個線圈圖案的中心的磁芯。
  15. 如申請專利範圍第13項所述的電路保護裝置，更包括安置於所述至少一個共模雜訊濾波器的底面處且被設置以防護靜電放電的靜電放電保護裝置。
  16. 如申請專利範圍第15項所述的電路保護裝置，其中所述靜電放電保護裝置包括靜電放電保護材料埋入於其中的多個孔及在與來自所述孔的所述至少兩個第一提取電極的方向相同的方向上形成的至少兩個第二提取電極。
  17. 如申請專利範圍第16項所述的電路保護裝置，其中所述靜電放電保護裝置進一步包括在與所述第二提取電極的方向垂直 的方向上形成的第三提取電極。
  18. 如申請專利範圍第17項所述的電路保護裝置，更包括安置於所述堆疊本體的兩個相反側表面上且連接到所述第三提取電極的第二外部電極。
TW104109870A 2014-03-28 2015-03-27 電路保護裝置 TW201537891A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140036831A KR101554333B1 (ko) 2014-03-28 2014-03-28 회로 보호 소자

Publications (1)

Publication Number Publication Date
TW201537891A true TW201537891A (zh) 2015-10-01

Family

ID=54168373

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104109870A TW201537891A (zh) 2014-03-28 2015-03-27 電路保護裝置

Country Status (5)

Country Link
US (1) US20150280682A1 (zh)
JP (1) JP2015192149A (zh)
KR (1) KR101554333B1 (zh)
CN (1) CN104953972A (zh)
TW (1) TW201537891A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI684324B (zh) * 2016-05-16 2020-02-01 南韓商摩達伊諾琴股份有限公司 電路保護裝置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101588969B1 (ko) * 2014-08-25 2016-01-26 삼성전기주식회사 공통 모드 필터 및 그 제조 방법
JP6252425B2 (ja) * 2014-10-03 2017-12-27 株式会社村田製作所 電子部品
KR101735599B1 (ko) * 2015-11-11 2017-05-16 주식회사 모다이노칩 회로 보호 소자
KR20170104366A (ko) * 2016-03-07 2017-09-15 주식회사 모다이노칩 회로 보호 소자
WO2017155250A1 (ko) * 2016-03-07 2017-09-14 주식회사 모다이노칩 회로 보호 소자
KR101857265B1 (ko) * 2016-06-10 2018-05-11 주식회사 모다이노칩 복합 전자 부품
US10374572B2 (en) * 2016-10-14 2019-08-06 John Gordon Ramsey Radiofrequency filter with improved attenuation of common mode signals
KR102122026B1 (ko) * 2017-11-30 2020-06-11 주식회사 모다이노칩 적층형 필터
WO2019107984A1 (ko) * 2017-11-30 2019-06-06 주식회사 모다이노칩 적층형 필터
JP7081294B2 (ja) * 2018-05-11 2022-06-07 トヨタ自動車株式会社 電子ユニット
KR102084066B1 (ko) * 2018-06-12 2020-03-04 주식회사 모다이노칩 적층형 소자

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1220328C (zh) * 2001-06-21 2005-09-21 株式会社村田制作所 噪声滤波器
JP2004072006A (ja) * 2002-08-09 2004-03-04 Matsushita Electric Ind Co Ltd 積層コモンモードノイズフィルタ
US20090295526A1 (en) * 2006-03-29 2009-12-03 Hideto Mikami Coil Component and Its Manufacturing Method
WO2008127023A1 (en) * 2007-04-11 2008-10-23 Innochips Technology Co., Ltd. Circuit protection device and method of manufacturing the same
JP2012029017A (ja) * 2010-07-23 2012-02-09 Onkyo Corp 信号伝送装置
JP5360130B2 (ja) * 2011-05-13 2013-12-04 Ｔｄｋ株式会社 コモンモードノイズフィルタ
JP5617829B2 (ja) * 2011-05-31 2014-11-05 株式会社村田製作所 コモンモードチョークコイルおよび高周波部品
WO2013031873A1 (ja) * 2011-08-31 2013-03-07 株式会社村田製作所 積層型コモンモードチョークコイルおよび高周波部品

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI684324B (zh) * 2016-05-16 2020-02-01 南韓商摩達伊諾琴股份有限公司 電路保護裝置
US11081271B2 (en) 2016-05-16 2021-08-03 Moda-Innochips Co., Ltd. Element for protecting circuit

Also Published As

Publication number Publication date
KR101554333B1 (ko) 2015-09-21
JP2015192149A (ja) 2015-11-02
US20150280682A1 (en) 2015-10-01
CN104953972A (zh) 2015-09-30

Similar Documents

Publication Publication Date Title
TW201537891A (zh) 電路保護裝置
US10176927B2 (en) Composite electronic component
US9966181B2 (en) Thin film-type coil component and method of fabricating the same
JP4749482B2 (ja) 複合電子部品
US9633773B2 (en) Thin film common mode filter and method of manufacturing the same
JP5176989B2 (ja) コモンモードフィルタ及びその実装構造
US10020105B2 (en) Circuit protection device having noise filters
JP5961813B2 (ja) コモンモードノイズフィルタ
KR100813195B1 (ko) 정전기 보호 소자
US20130293338A1 (en) Circuit protection device
JP5994108B2 (ja) コモンモードノイズフィルタ
US9590288B2 (en) Multilayer circuit substrate
JP2010034464A (ja) 積層型電子部品
JP2015141959A (ja) 高周波モジュール
JP2008258464A (ja) 回路基板および差動伝送機器
US9972431B2 (en) Laminated coil component
JP2017188656A (ja) コモンモードフィルター
TWI484693B (zh) 數位電子元件
JP2012074460A (ja) Ｅｓｄ保護デバイス
KR101207667B1 (ko) Ｈｄｍｉ용 공통 모드 필터
JP2019106413A (ja) コモンモードノイズフィルタ
KR101558132B1 (ko) 박막형 코일 부품 및 그 제조 방법
KR20120059681A (ko) Ｈｄｍｉ용 공통 모드 필터 제조 방법