TW201532269A - 異質層裝置 - Google Patents

異質層裝置 Download PDF

Info

Publication number
TW201532269A
TW201532269A TW103139370A TW103139370A TW201532269A TW 201532269 A TW201532269 A TW 201532269A TW 103139370 A TW103139370 A TW 103139370A TW 103139370 A TW103139370 A TW 103139370A TW 201532269 A TW201532269 A TW 201532269A
Authority
TW
Taiwan
Prior art keywords
layer
type
type layer
contact
substrate
Prior art date
Application number
TW103139370A
Other languages
English (en)
Other versions
TWI552338B (zh
Inventor
Ki-Min Jun
Patrick Morrow
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201532269A publication Critical patent/TW201532269A/zh
Application granted granted Critical
Publication of TWI552338B publication Critical patent/TWI552338B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823885—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/413—Nanosized electrodes, e.g. nanowire electrodes comprising one or a plurality of nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一實施例包括一設備，該設備包含：一N型層包含具有均與一第一橫軸相交之一N型通道、一源極及一汲極之一NMOS裝置，該第一橫軸與一基材平行；一P型層包含具有均與一第二橫軸相交之一P型通道、一源極及一汲極之一PMOS裝置，該第二橫軸與該基材平行；一第一閘極，對應該N型通道，其與該第二橫軸相交；以及一第二閘極，對應該P型通道，其與該第一橫軸相交。其它實施例將在文中描述。

Description

異質層裝置
一實施例係有關於晶格不匹配之半導體裝置的處理。
各種電子和光電裝置可透過開發，例如，高品質III-V族半導體於矽(Si)元素基材上或IV族半導體於矽基材上而實現。能實現III-V族或IV族材料效能優點的表面層能夠主管各種高性能電子裝置，比如互補式金氧半導體(CMOS)和量子井(quantum well,QW)電晶體，此等裝置係以極高移動率之材料製成，上述材料如(但不限制於下列幾種)，銻化銦(indium antimonide,InSb)、砷化銦(indium arsenide,InAs)、鍺(germanium,Ge)及矽化鍺(silicon germanium,SiGe)。光學裝置如雷射(lasers)、檢測器(detectors)和光伏元件(photovoltaic)，以及電子裝置也可以從其他各種直接能隙材料製成，上述直接能隙材料如(但不限制於下列幾種)，砷化鎵(gallium arsenide,GaAs)及砷化銦鎵(indium gallium arsenide,InGaAs)。
然而，於矽基材上成長III-V族及IV族材料遭遇許多挑戰。晶格不匹配、極性-非極性不匹配及III-V族半導體磊晶(EPI)層與矽半導體基材間或IV族半導體磊晶(EPI)層與矽半導體基材間的熱錯配(thermal mismatch)。當磊晶層與基材間的晶格不匹配超過幾個百分比，晶格不匹配所造成之應力(strain)會變過大且會在磊晶層裡產生缺陷(defect)。當薄膜厚度大於臨界厚度(critical thickness)(也就是薄膜在小於此厚度時可承受完全應力，當薄膜大於此厚度時局部應力將被釋放)，則藉由在薄膜與基材的介面以及磊晶薄膜內產生錯合差排(misfit dislocation)來釋放應力。磊晶的晶體缺陷可能為螺紋狀差排(threading dislocations)、疊層缺陷(stacking faults)和雙晶(twins)之形態。許多的缺陷，特別是螺紋狀差排和雙晶，易蔓延進入半導體裝置製造所在的“裝置層”。一般而言，缺陷產生的嚴重程度與III-V族半導體與矽基材間的晶格不匹配程度或IV族半導體與矽基材間的晶格不匹配程度有關。
101、201、501、901、1601‧‧‧基材
102、202、502、1602、104、204、504、1604、506、904、906、941、942、943、944、945、946‧‧‧層間介電質
103、203、503、903、1605‧‧‧P型層
105、205、505、905、1603‧‧‧N型層
210、211、212、213、214、215、510、511、512、513、514、910、911、912、913、917、918、1610、1613、1614‧‧‧接觸
507、508‧‧‧絕緣層部分
511、513、915、916、1611、1612‧‧‧閘極
560、962、965、1662、1665‧‧‧源極
561、961、980、1664‧‧‧P型通道
562、563、565、960、963、1602、1660、1663、1665‧‧‧汲極
564、964、981、1661‧‧‧N型通道
570、571、970、971、1670、1671‧‧‧橫軸
572、573、972、973、1672、1673‧‧‧垂直軸
915、916‧‧‧埋藏的連接
521、522、921、922、923、924、1621、1622、1623‧‧‧孔洞
931、932、933‧‧‧阻障層
970、971、981‧‧‧導線
950‧‧‧遮罩
984、985‧‧‧第一子層
983、986‧‧‧第二子層
982、981‧‧‧第三子層
1607‧‧‧接地平面
本發明之實施例的特徵和優點根據所附之申請專利範圍、以下詳細描述的一個或多個示範實施例及其所相應的圖而顯而易見，其中：第1圖至第4圖係繪示習用層轉移程序； 第5圖至第8圖係繪示本發明之一實施例以一次微影和一次圖形化步驟來製造一異質通道裝置之步驟；第9圖至第15圖係繪示本發明一實施例之垂直式異質通道裝置之製程程序；且第16圖至第22圖係繪示本發明一實施例之共閘極裝置之製程程序。
【發明內容及實施方式】
現在參考圖示，其中相似的裝置結構搭配相似的編號。為了使各實施例的結構能清楚呈現，本文所含的圖示為概略表示的半導體/電路結構。所以，所製備出的積體電路結構的真實外觀如在顯微照片中也許會顯得不同，但仍整併有例示實施例申請專利範圍的結構。此外，圖示可能僅示出有助於理解所描述的實施例之結構。其他為本領域習用之結構在為了使圖示能清楚表達的前提下可能不包含在圖內。例如，半導體裝置內每一層不一定需要示出。『一實施例』、『不同實施例』或此類類似表述之實施例可能包含特定特徵、結構或特性，但不是每一實施例必需包含該等特定特徵、結構或特性。一些實施例裡可能具有其他實施例所述之部分、全部的特徵，或不具有其他實施例所述的特徵。『第一』、『第二』、『第三』等描述了一個共同物件，並表示正指涉類似物件的不同實例。這樣的形容詞並不暗示此描述的物件一定在給定的順序，無論是在時間上、空間上、排序上或以任何其他方 式。『連接』可能表示元件彼此直接物理接觸或電性接觸，而『耦合』可表示元件彼此合作或互動，但不代表元件必需直接物理接觸或電性接觸。另外，相似或相同的號碼被使用來指定不同圖示中相同或相似部分，這樣做並不意味包括相似或相同的數字的所有圖示代表構成了單一的或相同的實施例。
用以處理晶格不匹配的習用技術包括深寬比捕捉(Aspect Ratio Trapping，ART)，ART係基於於一特定角度向上蔓延的螺紋狀差排。ART中，是將具有足夠大之深寬比之凹溝形成在第一半導體層(S1)內，進而使位於凹溝中的第二半導體層(S2)內之缺陷分布終止於凹溝的側壁，而終止部分上方的其他部分是沒有缺陷的。上述的凹溝可以包含或不包含一阻障層。
另一習用之技術用以解決晶格不匹配問題之結構係利用沉積一厚緩衝層(比如：0.5微米或比0.5微米稍厚)來橋接，介於S1基材及感興趣層(比如：裝置層包含III-V族材料之S2及其他均等材料)之間之晶格常數差。但此一習用之技術需經過複雜退火及組成物分級(compositional grading)步驟使缺陷透過厚緩衝層相互「拗折」已達到消除缺陷。但許多厚緩衝層技術是耗時、昂貴、產生不良粗糙表面及最低缺陷密度仍高等缺點。
進一步，由於尺度微縮及裝置微小化，能容置凹溝或凹井的空間變小。由於，微縮緩衝層並不容易。因此，緩衝層須與ART結構耦合。雖然ART能夠減低轉 換層(transition layer)/緩衝層的所需厚度，但ART本身仍需要很高的深寬比之圖案化(patterning)製程。且由於尺度微縮，製造很高的深寬比之結構的製程也因裝置微小化之可用結構(比如：凹溝)之空間減少而變困難。然一些群組具有相似的晶格常數(lattice parameter)之材料(比如：鍺與砷化鎵)，於相互整合於一異質結構方式在未使用緩衝層(或使用較薄緩衝層)下取得有限的成功。
除了上述ART及緩衝層技術外，亦有透過層轉移來異質整合不同晶格常數之材料。然而，層轉移也是有缺點。
例如，設計一裝置需要有可以自由進入被轉移的施體層(donor layer)和/或用以接收施體層之接收層。第1圖幫忙說明此種主題。第1圖中一N型層(具有一主要電子載子)105在一層間界介質(interlayer dielectric,ILD)104上(比如：ILD厚度如10奈米厚或更薄)，其在一P型層(具有一主要電洞載子)103上，其在ILD 102上，其在另外層上，比如是基材101(或其他類型層)。因此，圖1中有一層專用於P型裝置(層103)和另一層專用於N型裝置(層105)。
然而，P型層103上現在直接披覆ILD 104及轉移層105，使得層103之步驟是很困難的(比如：形成切換裝置，如二極體和電晶體，在層103內是相當困難的)。例如電晶體之需要分開的源極、汲極和閘極控制。所以，如果一個電晶體位於埋藏層103以及層105內，至 少三個連接或接觸必需從金屬互連(未圖示)到被轉移層105用於N型裝置，並通過轉移層105以及到埋藏層或接收層103用於P型裝置的。然而，除非轉移層被鈍化在層105中，所述接觸橫移層105其可能會導致短路或傳遞途中提供功率給層103內的P型裝置的其它電力問題。
如第2圖所示，一選項來完成該裝置層(裝置製程包括局部互連(local interconnect))在該上層被層轉移發生之前。例如，在形成P型層203和層間介電質層202、204被形成在基材201上後，接觸210可以被形成為連接P型層203的汲極/源極節點其中一者，接觸211可以被形成為P型層203的一通道之閘極，以及接觸212可以被形成為連接P型層203的汲極/源極節點另一者。
接著，如第3圖所示，較上面的N型層205可以被轉移。第4圖中，形成N型裝置始於接觸213可以被形成為連接N型層205的汲極/源極節點其中一者，接觸214可以被形成為N型層205的一通道之閘極，以及接觸215可以被形成為連接N型層205的汲極/源極節點另一者。然而，加倍的微影及圖形化步驟(例如：一系列步驟用於圖形化N型裝置以及另一系列步驟用於圖形化P型裝置)，其成本效益極低。
相反的，一實施例可以以類似於習知平面製程的方式選擇性連接埋藏層和/或轉移層。一實施例的裝置(例如：P型金屬-氧化物-半導體(PMOS)裝置和N型金屬-氧化物-半導體(NMOS)裝置)被“同時地”製造在基底/ 接收層(如：層103)以及轉移層(如：層105)透過單次微影製程及圖形化製程。藉由“同時地”的步驟可以使閘極211、214被製造於同一時間或部分時間重疊(例如：沒必要在相同時間開始和結束閘極形成，允許閘極形成的過程中部分時間重疊)。一實施例中，將在後面描述，在閘極製程中(或一些其他接觸製程)非必要通道可被選擇性地蝕刻或以電氣短路(“短路”)來鈍化非必要通道。
在一實施例中，終端產品沒有額外的互連層(比如：層204中的互接210、211、212)。因此，儘管整合了異質通道，但沒有(或最小)增加遮罩數。
第5圖至第8圖係繪示本發明之一實施例只需一次微影和一次圖形化來步驟製造一異質通道裝置之製程。該製程可使異質通道裝置的製程只需一次微影步驟和一次圖形化步驟。
第5圖包括ILD 506、N型層505、ILD 504、P型層503、ILD 502以及基材(或其他層)501。還包括一包含層503、505之通道層堆疊，其會被用於形成裝置如切換裝置(比如：二極體、電晶體，和其他類似裝置)。此堆疊可位於介於絕緣層部分507、508之間(例如：淺層凹溝間隔層(shallow trench isolation,STI)、氧化物和其他類似物)，其被形成在在一大型裝置堆疊部分內以形成第5圖所示之部分。
第6圖描述閘極圖形化藉此孔洞521、522被形成(通過對ILD特定蝕刻)。第7圖說明選擇式去除通 道部分。特別是N型層505的部分被去除及P型層503的部分被去除。這有利於第8圖的閘極的形成，使得閘極511被形成在層505內之N型通道564之頂表面及底表面，及閘極513被形成在層503內之P型通道561之頂表面及底表面。接觸510(用於層505之N型裝置之源極或汲極563)、512(用於各層505、503分別之N型裝置及P型裝置之源極或汲極，如各裝置的汲極565、562)及514(用於層503之P型裝置之源極或汲極560)被形成。如第8圖所示，該接觸/閘極510、511，512、513、514環繞該源極/汲極(S/D)節點以及可被形成在頂部分及底部分(例如：類似於多閘或三閘的配置)及，於一些實施例中，可被形成在側邊(例如：“全部環繞閘極”)。
通道561、564可被圖形化於同一時間/同時因此各通道層不需額外的微影步驟(相較於具有N型裝置及P型裝置於一水平單層的習知平面裝置)。取而代之，於閘極製程時非必要的通道(第7圖所示)及ILD部分將選擇性被鈍化。因此，只有必要的通道被保留。
然而，第8圖係繪示一範例之一裝置包含：一N型層包含具有與一橫軸570相交之一N型通道564、一源極563及一汲極565之一NMOS裝置，該橫軸與一基材501平行；一P型層包含具有與一橫軸571相交之一P型通道561、一源極560及一汲極562之一PMOS裝置，該橫軸與該基材501平行。一閘極511對應該N型通道563，與該橫軸571相交儘管對應於N型通道。還有，一 閘極513對應該P型通道561及與該橫軸570相交。
一實施例的N型層及P型層503、505可各包含係選自於IV族、III-V族及II-VI族所組成之族群中的一種之一第一材料及一第二材料。一實施例中該N型層及該P型層彼此間晶格不匹配。
一實施例的閘極可以是操作/控制通道的正上方和正下方。又，第8圖為簡略的以及不包含可能是一操控裝置之每一必需層或部分。例如，一閘極氧化物(未圖示)可能被使用在介於一閘極及一通道之間以得到較佳的操作通道。這些層未被說明是為了較佳專注於如用於本發明不同實施例中異質通道(例如：N型通道及P型通道)同時去除非必需通道以及同時形成需要的閘極之能力的概念。
一實施例中至少一N型層及P型層包含一有規則的單晶晶格，該單晶晶格具有一底表面直接與一氧化物(或其他絕緣層)之一頂表面接觸，以及該氧化物介於該基材及至少一N型層及P型層之間。所以，儘管N型層及P型層上形成非晶(amorphous)ILD層502、504係由於層轉移的N型和/或P型層可能各為單晶晶格結構(single crystal lattice structure)。例如，一單晶結構可能包括矽，其整層的晶體晶格是連續及沒有破裂(沒有或一些晶界)在其邊緣上。其可被本質地製備(例如：由純矽製備)、摻雜、或包含非常少量的其他元素添加物以改變其半導體特性。單晶層係相對於非晶矽，其原子順序只 限於短範圍順序。
換句話說，其中一N型層和P型層係利用層轉移而被轉移至裝置上，而不是直接成長於裝置上。一實施例中複合裝置層(如層503、505)被轉移，在另一實施例可能只有一層被轉移(即，505)而其他層可能是利用磊晶成長(例如：ILD 502可能被去除以及層503可能成長於緩衝層、基材501或其他類似層上)。
如第8圖所示，垂直軸572，與基材501正交，與閘極511和N型通道564相交；以及垂直軸573，與基材501正交，與閘極513和P型通道561相交。
第9圖至第15圖係繪示本發明一實施例之垂直式異質通道裝置(例如：一垂直式堆疊導線裝置)之製程步驟。
第9圖包括ILD 906、N型層905、ILD 904、P型層903以及基材(或其他類似層)901。另一實施例中ILD層可能介於層901、903之間。埋藏的互連915、916可能被包括在基材901內(或一些層介於裝置層及基材之間)。
同樣地，於一些實施例中N型層可能被設置在P型層之上，但在另一些實施例中P型層可能在N型層之上。很多實施例中僅呈現兩裝置層而在其他實施例中可能不被限制而可能包含1、3、4、5、6或更多裝置層。第9-15圖之全域式圖形化及選擇性鈍化製程可被延伸至其它結構，像垂直式整合裝置如第16-22圖所示將在以下 討論。
第10圖接續基於阻障層931、932、933被形成以及接著孔洞921、922、923、924被形成的具有阻障層製造之通道層堆疊(第9圖)。結果，“導線”970、971被形成(其至後被用來形成垂直式裝置)。阻障層及孔洞可能被用來如第11圖形成接觸910、911、912、913。構成了金屬填充的埋藏式互連部分915、916導線連接裝置汲極963。第12圖中ILD部分941、943被形成，其次是閘極914、915，以及ILD部分942、944以完成N型閘極構造。
第13圖中P型通道金屬填充910、911之金屬閘極執行圖形化及凹陷蝕刻(使用遮罩圖形化950)。其後，在第14圖中P型閘極形成發生藉此ILD部份945被形成，其次是閘極916，以及ILD部分946以完成P型閘極構造。第15圖為後續金屬填充從P型導線裝置源極962向上以形成接觸917、918。
所以，第15圖之裝置包含一N型層包含具有與一垂直軸973相交之一N型通道964、一源極965及一汲極963之一NMOS裝置，該垂直軸與一基材901正交。第15圖更包含一P型層包含具有與一垂直軸972相交之一P型通道961、一源極962及一汲極960之一PMOS裝置，該垂直軸與基材901平行。一閘極915環繞N型通道964(例如：“全部環繞閘極”或多閘極)且與絕緣層943直接接觸以及閘極916環繞P型通道961且與絕緣層946 直接接觸。一接觸912直接與絕緣層943和一P型層部分980接觸以及一第二接觸917直接和絕緣層946和N型層部分981接觸。
一實施例中源極和汲極的節點963、965中一或兩者延伸在絕緣層944之上/絕緣層943之下以及/或源極和汲極的節點962、960中一或兩者延伸在絕緣層946之上/絕緣層945之下藉此幫助形成垂直方向的導線裝置。
一實施例的N型層包括第一、第二及第三子層985、986、987，該第二子層直接與該第一子層及該第三子層接觸，以及該第二子層(做為通道)相較於第一子層(比如：其包括汲極或源極)和第三子層(比如：其包括汲極或源極)為重摻雜(heavily doped)。例如，層986可能被摻雜以及層985、987可能為不摻雜(比如：摻雜底層986少)。一實施例的P型層包括第一、第二及第三子層984、983、982，該第二子層直接與該第一子層及該第三子層接觸，以及該第二子層(做為通道)相較於第一子層(比如：其包括汲極或源極)和第三子層(比如：其包括汲極或源極)為重摻雜。例如，層983可能被摻雜以及層982、984可能為不摻雜(比如：摻雜比層983少)。摻雜層905(如果有的話)可能發生在層905被轉移(或成長在一些實施例中)之前或之後。摻雜層903(如果只有)可能發生在層903被轉移(或成長於一些實施例中)之前或之後。
關於摻雜，取決於裝置相較於汲極/源極，通道可能重摻雜或不重摻雜。在一些實施例中的通道具有相較於汲極/源極較低的摻雜。
一實施例中橫軸970，平行於基材，與N型通道964和接觸918和/或917相交。一實施例中的橫軸971，平行於基材，與P型通道961和接觸912相交。
一實施例的N型層及P型層905、903包含第一材料及第二材料其各包含係選自於IV族、III-V族及II-VI族所組成之族群中的一種。一實施例中的N型層及P型層彼此間晶格不匹配。一實施例中至少一N型層及P型層包含一有規則的單晶晶格(例如：層905)，其具有一底表面直接與一氧化物(例如：層904)之一上表面接觸，以及該氧化物介於該基材901及至少一該N型層及該P型層之間。一實施例中至少一N型層及P型層(例如：層905)被轉移至該設備，而不是直接成長在該設備上。
第15圖的實施例中上及下通道導線裝置(比如：裝置包含通道964、961)被製造於單一步驟。之後的雙金屬閘極製程，任何非必要通道藉由短路來鈍化。例如，導線部分981(第15圖最左邊導線的上部)具有原始電容已形成裝置。然而，其沒有絕緣層(例如：沒有類似於層943、944)以及任何源極或汲極節點(可能被形成N型裝置)被短路至任何可能為N型通道部分981。因而，所述“非必要通道”可能來自於一N型部分981“藉由短路來鈍化”。
第16圖至第22圖係繪示本發明一實施例之多通道共軛閘極裝置之製程步驟。此裝置可能包括一反向邏輯閘極其具有共用一汲極之N型裝置及P型裝置。進一步，取代蝕刻互補式切換裝製的通道任一者，兩通道為有效的且由共閘極所控制。一實施例中的一金屬層可被埋藏在通道下且該通道使接觸分開於頂端和底端。
此種反向電路輸出一電壓代表相對於輸入的反向邏輯位準以及使用兩互補式電晶體被組構於一CMOS組態中(儘管其他反向器實施例並不如此限制)。此組態大大地減少功率耗損當其中一電晶體於兩邏輯狀態中一直處於截止狀態。由於相比於只有NMOS或只有PMOS裝置較低的電阻處理速度可以被增進。反向器也可以以任一電阻-電晶體邏輯(resistor-transistor logic,RTL)或電晶體-電晶體邏輯(transistor-transistor logic,TTL)之組態利用於雙極性接面電晶體(bipolar junction transistor,BJT)來構造。
第16圖始於一具有ILD 1606之通道層，P型層1605，ILD 1604，N型層1603，ILD 1602以及基材(或其他層)1601。一閘極之一孔洞1621被形成如第16圖所示。第17圖中，執行金屬閘極填充以形成一閘極1611環繞水平N型通道1661。第18圖中，執行雙金屬閘極填充以形成一雙閘極1612環繞水平P型通道1664。一些實施例中閘極1611、1612彼此可有不同功函數但不需要限制於所有實施例。
第19圖中接觸圖形化形成孔洞1622、1623以及第20圖中的孔洞1622被延伸穿過蝕刻終止層1608以及至接地平面1607。其後，第20圖之較深接觸蝕刻1622至一底部接觸填充1610(第21圖)及頂部接觸填充1613(第22圖)。
然而，第22圖繪示一設備包含一N型層1603包含具有與一橫軸1671相交之一N型通道1661、一源極1662及一汲極1660之一NMOS裝置，該橫軸與基材1601平行；一P型層1605包含具有與一橫軸1670相交之一P型通道1664、一源極1665及一汲極1663之一PMOS裝置，該橫軸與基材1601平行；一閘極1612，其對應該P型通道，與一垂直軸1672相交，該垂直軸1672與一閘極1611相交，該閘極1611對應該N型通道；以及接觸1614直接與汲極1660、1663接觸。接觸1610直接與源極1662碰觸以及接觸1613直接與源極1665接觸。
一實施例中，垂直軸1673，與基材1601正交，與接觸1610和1613接觸。
一實施例中N型層1603及P型層1605彼此間晶格不匹配。一實施例中至少一N型層及P型層包含一有規則的單晶晶格(例如：層1605)，其具有一底表面直接與一氧化物(例如：層1604)之一上表面接觸，以及該氧化物介於該基材及N型層及該P型層至少一者之間。因此，N型層及P型層至少一者(例如：層1605)被轉移至該設備，而不是直接成長在該設備。
因此，提供一數位高值(VIN，或“輸入”，藉由互連方式提供，第22圖未示出)至閘極1611、1612以啟動P型裝置(不是該N型裝置)從而將於共同汲極接觸1614上的輸出(VOUT)耦合至N型裝置之源極，其被耦合(利用接觸1610)至接地平面1607(例如：Vss)。提供一數位低值VIN至閘極1611、1612以啟動P型裝置(不是該N型裝置)從而將於從共同汲極接觸1614上的輸出(VOUT)耦合至P型裝置之源極，其被耦合(利用接觸1613及互連，第22圖未示出)至一高值(例如：Vdd)。因而當一高值輸入，則一低值輸出以及當一低值輸入則一高值輸出(例如：使用反向器該輸入被“反向”)。
一反向器如第22圖所示為許多數位電子的一種構造模塊。例如，一記憶體(1-位元暫存器)藉由饋送兩反向器的輸出給彼此的輸入端可被建構為閂鎖器。乘法器、解碼器、狀態器和其他精密數位裝置可能全部使用如第22圖之反向器。第22圖之反向器由於其緊密垂直方向提供一儲存節省。
當一層被轉移在一實施例中，各種層轉移技術可能被使用。例如，一施體晶元(S2)及ILD被轉移至接收晶元(S1)。例如，裝置及ILD層被轉移利用適當的層轉移/鍵合(bonding)技術，如絕緣層上矽鍺(SiGe On Insulator,SGOI)產生基材製程，其中一釋放的矽鍺基材(relaxed SiGe substrate)係藉由合適的製程先將矽鍺成長於 一大塊基材(bulk substrate)上，接著轉移矽鍺之一釋放上層至另一基材(比如：至S1基材的基底，該基底可能為一氧化矽晶元(silicon oxide wafer))。
另一層轉移例子包括一ILD製程，如一氧化物，先熱生長在S2晶元上，形成一氧化物-矽的界面。接著高劑量的氫氣(比如：5×1016ions/cm2)被注入(implanted)至S2晶元內以形成一剝離界面(release interface)。其後，S2晶元上之氧化物利用化學鍵合至S1晶元的表面上以形成埋藏氧化物(buried oxide)嵌入於S1及S2晶元之間。氫經過攝氏500度熱活化後在剝離界面形成孔洞，使部分在剝離層下面之晶種晶元(seed wafer)被去除、或被分離，而留下與埋藏氧化物連接的S2本體。然後，所形成的鍵合結構須經過適當溫度大約攝氏1100度的熱退火處理。最後，執行化學機械研磨(chemical-mechanical polish,CMP)製程以平滑該分離層。
其他實施例可能利用其他層轉移製程，例如，利用電漿浸沒離子注入(plasma immersion ion implantation,PIII)製程以形成剝離界面，一種低功率電漿製程於室溫下用來使在接收晶元上之氧化物化學鍵合在受體晶元上，接著加壓空氣(pressurized air burst)，例如在室溫下，被施加於剝離界面以產生裂縫，其後執行化學氣體蝕刻以形成完成剝離界面。
如上所述之N型層及P型層(即，第8、15、22圖)，在各種實施例中，可能各包括不同IV族、III-V 族及II-VI族的材料如鍺(Ge)、矽鍺(SiGe)、砷化鎵(GaAs)、砷化鋁鎵(AlGaAs)、砷化銦鎵(InGaAs)、砷化銦(InAs)及銻化銦(InSb)。兩層間的晶格不匹配可能低於1%或2、3、4、5、6、7、8、9、10、11、12%或更多。
範例1包括一設備包含：一N型層包含具有與一第一橫軸相交之一N型通道、一源極及一汲極之一NMOS裝置，該第一橫軸與一基材平行；一P型層包含具有與一第二橫軸相交之一P型通道、一源極及一汲極之一PMOS裝置，該第二橫軸與該基材平行；一第一閘極對應該N型通道，其與該第二橫軸相交；以及一第二閘極對應該P型通道，其與該第一橫軸相交。
範例2為範例1可選擇性的包括其中該N型層及該P型層其各包含係選自於IV族、III-V族及II-VI族所組成之族群中的一種之一第一材料及一第二材料。
範例3為範例1-2可選擇性的包括其中該N型層及該P型層彼此間晶格不匹配。
範例4為範例1-3可選擇性的包括其中該第一閘極直接位於該N型通道之上及之下且該第二閘極直接位於該P型通道之上及之下。
範例5為範例1-4可選擇性的包括其中至少一該N型層及該P型層包含一有規則的單晶晶格，該單晶晶格具有一底表面直接與一氧化物之一上表面接觸，以及該氧化物介於該基材及至少一該N型層及該P型層之 間。
範例6為範例1-5可選擇性的包括其中至少一該N型層及該P型層被轉移至該設備，而不是成長在該設備。
範例7為範例1-6可選擇性的包括其中包含一第一垂直軸與該基材正交，其與該第一閘極和該N型通道相交，以及一第二垂直軸與該基材正交，其與該第二閘極和該P型通道相交。
範例8為範例1-7可選擇性的包括其中一絕緣部分直接與該N型層及該P型層接觸。
範例9包括一設備包含：一N型層包含具有與一第一垂直軸相交之一N型通道、一第一源極及一第一汲極之一NMOS裝置，該第一垂直軸與一基材正交；一P型層包含具有與一第二垂直軸相交之一P型通道、一第二源極及一第二汲極之一PMOS裝置，該第二垂直軸與該基材正交；一第一閘極環繞該N型通道，其直接與一第一絕緣層接觸；一第二閘極環繞該P型通道，其與一第二絕緣層接觸；一第一接觸，其與該第一絕緣層和該P型層直接接觸；以及一第二接觸，其與該第二絕緣層和該N型層直接接觸。
範例10為範例9可選擇性的包含其中一該第一源極及該第一汲極延伸在該第一絕緣層之上，另一該第一源極及該第一汲極延伸在該第一絕緣層之下。
範例11為範例9-10可選擇性的包括其中一 該第二源極及該第二汲極延伸在該第二絕緣層之上，另一該第二源極及該第二汲極延伸在該第二絕緣層之下。
範例12為範例9-11可選擇性的包括其中(a)其中一該N型層及該P型層包含第一子層、第二子層及第三子層，該第二子層直接與該第一子層及該第三子層接觸；(b)該第二子層之摻雜不與至少一該第一子層及該第三子層之摻雜相同。
範例13為範例9-12可選擇性的包括其中至少一該N型通道及該P型通道包括該第二子層之一部分，至少一該第一源極及該第二源極包括該第一子層之一部分，以及至少一該第一汲極及該第二汲極包括該第三子層之一部分。
範例14為範例9-13可選擇性的包含一第一橫軸與該基材平行，與該N型通道及該第二接觸相交。
範例15為範例9-14可選擇性的包含一第二橫軸與該基材平行，與該P型通道及該第一接觸相交。
範例16為範例9-15可選擇性的包括其中該N型層及該P型層各包含係選自於IV族、III-V族及II-VI族所組成之族群中的一種之第一材料及第二材料。
範例17為範例9-16可選擇性的包括其中該N型層及該P型層彼此間晶格不匹配。
範例18為範例9-17可選擇性的包括其中至少一該N型層及該P型層包含一有規則的單晶晶格，該單晶晶格具有一底表面直接與一氧化物之一上表面接觸， 以及該氧化物介於該基材及至少一該N型層及該P型層之間。
範例19為範例9-18可選擇性的包括其中至少一該N型層及該P型層被轉移至該設備，而不是直接成長在該設備。
範例20一種設備包含：一N型層包含具有與一第一橫軸相交之一N型通道、一第一源極及一第一汲極之一NMOS裝置，該第一橫軸與一基材平行；一P型層包含具有與一第二橫軸相交之一P型通道、一第二源極及一第二汲極之一PMOS裝置，該第二橫軸與該基材平行；一第一閘極，其對應該N型通道，與一垂直軸相交，該垂直軸與一第二閘極相交，該第二閘極對應該P型通道；以及一第一接觸直接與該第一汲極及該第二汲極接觸。
範例21為範例20可選擇性的包括一第二接觸，其直接接觸該第一源極及一第三接觸，該第三接觸直接接觸該第二源極。
範例22為範例20-21可選擇性的包括一垂直軸，與該基材正交，與該第二接觸及該第三接觸相交。
範例23為範例20-22可選擇性的包括其中該第二接觸及該第三接觸包括具有不相等功函數的材料。
範例24為範例20-23可選擇性的包括其中該N型層及該P型層彼此間晶格不匹配。
範例25為範例20-24可選擇性的包括其中該設備為一反向器。
前述有關本發明的實施例已揭露在發明內容及實施方式內。所揭露不是來用窮盡或限制本發明所公開的精確形式。申請專利範圍及實施方式內有關一些字彙，比如：左、右、上、下、越過、之下、較高、較低、第一、第二等，係僅用來當作敘述而不是用來限制。例如：當術語所指定的相對垂直位置之情況如基板的裝置側(或主動面)或集成電路為基板的“頂”表面，基板可能朝向不同的方位因此在一不同參考面時“頂”表面可能低於“底”表面，但於解讀上仍會落入術語“頂”的意義上。文中所述之“上”(包含申請專利範圍內)如第一層在第二層“上”不表示第一層與第二層直接接觸，除非有明確說明；因為可能有第三層或其他結構介於第一層與第二層之間。本文中所述實施方式的裝置和物件可能被製造、使用或組裝於一些位置或方位。因此所屬領域具通常知識者可藉由以上所教示之內容在不脫離本發明之精神和範圍內，當可作各種均等組合或置換如圖中所示之元件。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
501‧‧‧基材
502、504、506‧‧‧層間介電質
503‧‧‧P型層
505‧‧‧N型層
510、511、512、513、514‧‧‧接觸
507、508‧‧‧絕緣層部分
560‧‧‧源極
561‧‧‧P型通道
562、563、565‧‧‧汲極
564‧‧‧N型通道
570、571‧‧‧橫軸
572、573‧‧‧垂直軸

Claims (25)

  1. 一種設備包含：一N型層，包含具有均與一第一橫軸相交之一N型通道、一源極及一汲極之一NMOS裝置，該第一橫軸與一基材平行；一P型層，包含具有均與一第二橫軸相交之一P型通道、一源極及一汲極之一PMOS裝置，該第二橫軸與該基材平行；一第一閘極，其對應該N型通道，並與該第二橫軸相交；以及一第二閘極，其對應該P型通道，並與該第一橫軸相交。
  2. 如申請專利範圍第1項所述之設備，其中該N型層及該P型層包含各選自由IV族、III-V族及II-VI族所組成之族群之一第一材料及一第二材料。
  3. 如申請專利範圍第1項所述之設備，其中該N型層及該P型層彼此間晶格不匹配。
  4. 如申請專利範圍第1項所述之設備，其中該第一閘極直接位於該N型通道之上及之下且該第二閘極直接位於該P型通道之上及之下。
  5. 如申請專利範圍第1項所述之設備，其中該N型層及該P型層的至少一者包含一有規則的單晶晶格，該單晶晶格具有直接與一氧化物之一上表面接觸的一底表面，且該氧化物介於該基材與該N型層及該P型層的至少一者 之間。
  6. 如申請專利範圍第1項所述之設備，其中該N型層及該P型層的至少一者被轉移至該設備，而不是在該設備上成長。
  7. 如申請專利範圍第1項所述之設備，包含一第一垂直軸，其與該基材正交，並與該第一閘極和該N型通道相交，以及包含一第二垂直軸，其與該基材正交，並與該第二閘極和該P型通道相交。
  8. 如申請專利範圍第1項所述之設備，其中一絕緣部分直接與該N型層及該P型層接觸。
  9. 一種設備包含：一N型層，包含具有均與一第一垂直軸相交之一N型通道、一第一源極及一第一汲極之一NMOS裝置，該第一垂直軸與一基材正交；一P型層，包含具有與一第二垂直軸相交之一P型通道、一第二源極及一第二汲極之一PMOS裝置，該第二垂直軸與該基材正交；一第一閘極，其環繞該N型通道，直接與一第一絕緣層接觸；一第二閘極，其環繞該P型通道，直接與一第二絕緣層接觸；一第一接觸，其與該第一絕緣層和該P型層直接接觸；以及一第二接觸，其與該第二絕緣層和該N型層直接接 觸。
  10. 如申請專利範圍第9項所述之設備，其中該第一源極及該第一汲極中之一者延伸在該第一絕緣層之上，而該第一源極及該第一汲極中之另一者延伸在該第一絕緣層之下。
  11. 如申請專利範圍第10項所述之設備，其中一該第二源極及該第二汲極中之一者延伸在該第二絕緣層之上，另一該第二源極及該第二汲極中之另一者延伸在該第二絕緣層之下。
  12. 如申請專利範圍第9項所述之設備，其中(a)該N型層及該P型層的至少一者包含第一子層、第二子層及第三子層，該第二子層直接與該第一子層及該第三子層接觸；且(b)該第二子層之摻雜與該第一子層及該第三子層的至少一者之摻雜不相等。
  13. 如申請專利範圍第12項所述之設備，其中該N型通道及該P型通道的至少一者包括該第二子層之一部分，該第一源極及該第二源極的至少一者包括該第一子層之一部分，以及該第一汲極及該第二汲極的至少一者包括該第三子層之一部分。
  14. 如申請專利範圍第9項所述之設備，包含一第一橫軸，與該基材平行，並與該N型通道及該第二接觸相文。
  15. 如申請專利範圍第14項所述之設備，包含一第二橫軸，與該基材平行，並與該P型通道及該第一接觸相 交。
  16. 如申請專利範圍第9項所述之設備，其中該N型層及該P型層包含各選自由IV族、III-V族及II-VI族所組成之族群中之第一材料及第二材料。
  17. 如申請專利範圍第9項所述之設備，其中該N型層及該P型層彼此間晶格不匹配。
  18. 如申請專利範圍第9項所述之設備，其中該N型層及該P型層的至少一者包含一有規則的單晶晶格，該單晶晶格具有直接與一氧化物之一上表面接觸的一底表面，以及該氧化物介於該基材及該N型層及該P型層的至少一者之間。
  19. 如申請專利範圍第9項所述之設備，其中該N型層及該P型層的至少一者被轉移至該設備，而不是直接在該設備上成長。
  20. 一種設備包含：一N型層，包含具有均與一第一橫軸相交之一N型通道、一第一源極及一第一汲極之一NMOS裝置，該第一橫軸與一基材平行；一P型層，包含具有均與一第二橫軸相交之一P型通道、一第二源極及一第二汲極之一PMOS裝置，該第二橫軸與該基材平行；一第一閘極，其對應該N型通道，與一垂直軸相交，該垂直軸與一第二閘極相交，該第二閘極對應該P型通道；以及 一第一接觸，直接與該第一汲極及該第二汲極接觸。
  21. 如申請專利範圍第20項所述之設備，包含一第二接觸，其直接接觸該第一源極及一第三接觸，該第三接觸直接接觸該第二源極。
  22. 如申請專利範圍第21項所述之設備，包含一垂直軸，與該基材正交，與該第二接觸及該第三接觸相交。
  23. 如申請專利範圍第21項所述之設備，其中該第二接觸及該第三接觸包括具有不相等功函數的材料。
  24. 如申請專利範圍第21項所述之設備，其中該N型層及該P型層彼此間晶格不匹配。
  25. 如申請專利範圍第21項所述之設備，其中該設備為一反向器。
TW103139370A 2013-12-18 2014-11-13 異質層裝置 TWI552338B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/076197 WO2015094239A1 (en) 2013-12-18 2013-12-18 Heterogeneous layer device

Publications (2)

Publication Number Publication Date
TW201532269A true TW201532269A (zh) 2015-08-16
TWI552338B TWI552338B (zh) 2016-10-01

Family

ID=53403345

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103139370A TWI552338B (zh) 2013-12-18 2014-11-13 異質層裝置

Country Status (6)

Country Link
US (1) US9590051B2 (zh)
EP (2) EP4177950A1 (zh)
KR (1) KR102146449B1 (zh)
CN (1) CN105723501B (zh)
TW (1) TWI552338B (zh)
WO (1) WO2015094239A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3127862B1 (en) 2015-08-06 2018-04-18 IMEC vzw A method of manufacturing a gate-all-around nanowire device comprising two different nanowires
DE112015006959T5 (de) 2015-09-24 2018-06-07 Intel Corporation Verfahren zum bilden rückseitiger selbstausgerichteter durchkontaktierungen und dadurch gebildete strukturen
EP3440705A4 (en) 2016-04-01 2019-11-13 INTEL Corporation TRANSISTOR CELLS COMPRISING A DEEP INTERCONNECTION HOLE COVERED WITH DIELECTRIC MATERIAL
BR112019001313A2 (pt) 2016-08-26 2019-04-30 Intel Corporation estruturas de dispositivo de circuito integrado e técnicas de fabricação de frente e verso
US9978836B1 (en) * 2016-11-07 2018-05-22 Globalfoundries Inc. Nanostructure field-effect transistors with enhanced mobility source/drain regions
DE112017008080T5 (de) 2017-12-26 2020-07-09 Intel Corporation Gestapelte transistoren mit zuletzt ausgebildetem kontakt
US11374024B2 (en) * 2017-12-27 2022-06-28 Intel Corporation Integrated circuits with stacked transistors and methods of manufacturing the same using processes which fabricate lower gate structures following completion of portions of an upper transistor
US11430814B2 (en) 2018-03-05 2022-08-30 Intel Corporation Metallization structures for stacked device connectivity and their methods of fabrication
US11605565B2 (en) * 2018-12-28 2023-03-14 Intel Corporation Three dimensional integrated circuits with stacked transistors
US11688780B2 (en) 2019-03-22 2023-06-27 Intel Corporation Deep source and drain for transistor structures with back-side contact metallization

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5095347A (en) 1990-08-01 1992-03-10 Motorola, Inc. Plural transistor silicon on insulator structure with shared electrodes
JPH0799251A (ja) 1992-12-10 1995-04-11 Sony Corp 半導体メモリセル
JP2001313323A (ja) * 2000-05-01 2001-11-09 Mitsubishi Electric Corp 半導体装置の特性評価装置、特性評価方法、および特性評価パターン
CN100390960C (zh) * 2001-12-31 2008-05-28 台湾茂矽电子股份有限公司 抹除快闪存储阵列存储单元的方法
US6670642B2 (en) * 2002-01-22 2003-12-30 Renesas Technology Corporation. Semiconductor memory device using vertical-channel transistors
JP2004311824A (ja) * 2003-04-09 2004-11-04 Toshiba Corp 半導体集積回路
US7220626B2 (en) * 2005-01-28 2007-05-22 International Business Machines Corporation Structure and method for manufacturing planar strained Si/SiGe substrate with multiple orientations and different stress levels
US8183556B2 (en) * 2005-12-15 2012-05-22 Intel Corporation Extreme high mobility CMOS logic
US7512017B2 (en) * 2005-12-21 2009-03-31 Intel Corporation Integration of planar and tri-gate devices on the same substrate
US20070154422A1 (en) * 2005-12-30 2007-07-05 Judy Hattendorf Method of treating skin needing ablative treatment
US7678630B2 (en) * 2006-02-15 2010-03-16 Infineon Technologies Ag Strained semiconductor device and method of making same
US7750400B2 (en) * 2008-08-15 2010-07-06 Texas Instruments Incorporated Integrated circuit modeling, design, and fabrication based on degradation mechanisms
US8202773B2 (en) * 2008-08-29 2012-06-19 Texas Instruments Incorporated Engineered oxygen profile in metal gate electrode and nitrided high-k gate dielectrics structure for high performance PMOS devices
US20110031489A1 (en) * 2009-06-19 2011-02-10 The Regents Of The University Of Michigan COMPLEMENTARY THIN FILM ELECTRONICS BASED ON ZnO/ZnTe
CN101958328B (zh) * 2009-07-16 2012-05-23 中芯国际集成电路制造(上海)有限公司 Cmos器件及其制造方法
CN101719498B (zh) * 2009-12-01 2011-09-07 中国科学院上海微系统与信息技术研究所 混合材料反型模式圆柱体全包围栅cmos场效应晶体管
US20110291193A1 (en) * 2010-05-27 2011-12-01 International Business Machines Corporation High density butted junction cmos inverter, and making and layout of same
KR101811316B1 (ko) * 2010-08-20 2017-12-27 삼성전자주식회사 반도체 소자 및 그 제조 방법
CN103999226B (zh) * 2011-12-19 2017-02-15 英特尔公司 在栅绕式架构中的锗和iii‑v纳米线及纳米带的cmos实现
US9224810B2 (en) 2011-12-23 2015-12-29 Intel Corporation CMOS nanowire structure
CN104054181B (zh) * 2011-12-30 2017-10-20 英特尔公司 全包围栅晶体管的可变栅极宽度
US20130200455A1 (en) * 2012-02-08 2013-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Dislocation smt for finfet device
CN102683224B (zh) * 2012-05-04 2014-12-10 上海华力微电子有限公司 一种制备双层隔离混合晶向应变硅纳米线cmos方法
US8610220B2 (en) * 2012-05-16 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with self-aligned interconnects
US9177967B2 (en) * 2013-12-24 2015-11-03 Intel Corporation Heterogeneous semiconductor material integration techniques
KR102161781B1 (ko) * 2014-02-03 2020-10-05 삼성전자주식회사 수직형 메모리 장치
US9318476B2 (en) * 2014-03-03 2016-04-19 Qualcomm Incorporated High performance standard cell with continuous oxide definition and characterized leakage current
US9343507B2 (en) * 2014-03-12 2016-05-17 Sandisk 3D Llc Dual channel vertical field effect transistor including an embedded electrode
US9589955B2 (en) * 2014-10-01 2017-03-07 Samsung Electronics Co., Ltd. System on chip
KR102217246B1 (ko) * 2014-11-12 2021-02-18 삼성전자주식회사 집적회로 소자 및 그 제조 방법

Also Published As

Publication number Publication date
EP3084814B1 (en) 2023-08-23
US9590051B2 (en) 2017-03-07
EP4177950A1 (en) 2023-05-10
EP3084814A4 (en) 2017-11-01
KR102146449B1 (ko) 2020-08-20
EP3084814A1 (en) 2016-10-26
CN105723501A (zh) 2016-06-29
TWI552338B (zh) 2016-10-01
CN105723501B (zh) 2020-02-21
WO2015094239A1 (en) 2015-06-25
US20160247887A1 (en) 2016-08-25
KR20160098170A (ko) 2016-08-18

Similar Documents

Publication Publication Date Title
TWI552338B (zh) 異質層裝置
JP6326544B2 (ja) 同じ基板上でトランジスタと共に光検出器を製作するためのモノリシック集積技法
US10573561B2 (en) Formation of stacked nanosheet semiconductor devices
US10896851B2 (en) Vertically stacked transistors
US7763915B2 (en) Three-dimensional integrated C-MOS circuit and method for producing same
CN104241134A (zh) 具有替代鳍的非平面晶体管及其制造方法
US11935891B2 (en) Non-silicon N-type and P-type stacked transistors for integrated circuit devices
KR20140143869A (ko) 변형된 채널층을 갖는 반도체 소자 및 그 제조 방법
WO2019066914A1 (en) III-N TRANSISTORS WITH TUNNEL POLARIZATION JUNCTION
CN107660310A (zh) 异质外延n型晶体管与p型晶体管的基于阱的集成
US10644110B2 (en) Co-integration of elastic and plastic relaxation on the same wafer
US9577043B2 (en) Semiconductor device and method for fabricating the same
US20200098737A1 (en) Stacked-substrate fpga semiconductor devices
TWI593125B (zh) 平面式異質裝置及其製造方法
KR102607828B1 (ko) 모놀리식 3차원 집적 회로 및 이의 제조 방법
US20230197721A1 (en) Wafer bonding for stacked transistors
TWI783934B (zh) 減少漏洩之寬帶隙第四族子鰭部
TW202412180A (zh) 在主動裝置形成之前通過晶圓接合結合背面功率分配網路的循序互補式fet