TW201531780A - 顯示面板 - Google Patents
顯示面板 Download PDFInfo
- Publication number
- TW201531780A TW201531780A TW103104604A TW103104604A TW201531780A TW 201531780 A TW201531780 A TW 201531780A TW 103104604 A TW103104604 A TW 103104604A TW 103104604 A TW103104604 A TW 103104604A TW 201531780 A TW201531780 A TW 201531780A
- Authority
- TW
- Taiwan
- Prior art keywords
- electrode
- pixel
- independent
- area
- pixel electrode
- Prior art date
Links
- 239000010410 layer Substances 0.000 description 36
- 239000000758 substrate Substances 0.000 description 13
- 239000007769 metal material Substances 0.000 description 10
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 239000010409 thin film Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- -1 aluminum tin oxide Chemical compound 0.000 description 3
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 3
- 229910052684 Cerium Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- BCZWPKDRLPGFFZ-UHFFFAOYSA-N azanylidynecerium Chemical compound [Ce]#N BCZWPKDRLPGFFZ-UHFFFAOYSA-N 0.000 description 2
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 2
- 229910000420 cerium oxide Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229920000620 organic polymer Polymers 0.000 description 2
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 230000001568 sexual effect Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- WHXAGNPBEKUGSK-UHFFFAOYSA-N zinc antimony(3+) indium(3+) oxygen(2-) Chemical compound [Sb+3].[Zn+2].[O-2].[In+3].[O-2].[O-2].[O-2] WHXAGNPBEKUGSK-UHFFFAOYSA-N 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
- H01L21/0425—Making electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
Abstract
一種顯示面板，包括第一畫素陣列、第二畫素陣列以及顯示介質。第一畫素陣列包括多個第一畫素結構組。第二畫素陣列包括多個第二畫素結構組，且第二畫素陣列與第一畫素陣列重疊設置。顯示介質位於第一畫素陣列以及第二畫素陣列之間。每一第一畫素結構組、與第一畫素結構組重疊設置的一個第二畫素結構組以及位於第一畫素結構組與第二畫素結構組之間的顯示介質構成顯示單元組，且顯示單元組包括多個顯示單元。
Description
本發明是有關於一種顯示面板，且特別是有關於一種具有兩個畫素陣列的顯示面板。
隨著科技的進步，體積龐大的陰極射線管(Cathode Ray Tube，CRT)顯示器已經漸漸地走入歷史。因此，液晶顯示器(Liquid Crystal Display，LCD)、有機發光二極體顯示器(Organic Light Emitting Diode display，OLED display)、電泳顯示器(Electro-Phoretic Display，EPD)、電漿顯示器(Plasma Display Panel，PDP)等顯示面板則逐漸地成為未來顯示器之主流。
在傳統的液晶顯示面板中，每一畫素皆設置有主動元件。因此，在驅動電路(包括掃描線及資料線)的線寬不變的前提下，當提高面板解析度時會導致畫素開口率下降以及驅動電路的負荷增加的問題。若進一步因增加畫素而需增加驅動電路的線寬或數量以減低驅動電路的負荷時，則畫素開口率會更低，進而影響到顯示品質。因此，如何開發出高畫素開口率的顯示面板的設計，實為研發者所欲達成的目標之一。
本發明提供一種顯示面板，可改善畫素開口率。
本發明提出一種顯示面板，包括第一畫素陣列、第二畫素陣列以及顯示介質。第一畫素陣列包括多個第一畫素結構組。第二畫素陣列包括多個第二畫素結構組，且第二畫素陣列與第一畫素陣列重疊設置。顯示介質位於第一畫素陣列以及第二畫素陣列之間。每一第一畫素結構組、與第一畫素結構組重疊設置的一個第二畫素結構組以及位於第一畫素結構組與第二畫素結構組之間的顯示介質構成顯示單元組，且顯示單元組包括多個顯示單元。
基於上述，在本發明的顯示面板中，由於第二畫素結構組與第一畫素結構組重疊設置，因此本發明的顯示單元組的設計可減少在顯示面上所需設置的主動元件的區域的數量，進而可增加畫素開口率。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100‧‧‧顯示面板
110‧‧‧第一基板
112‧‧‧第一畫素陣列
114‧‧‧第一畫素結構組
116、118、126、128‧‧‧絕緣層
120‧‧‧第二基板
122‧‧‧第二畫素陣列
124‧‧‧第二畫素結構組
130‧‧‧顯示介質
140‧‧‧顯示單元組
142、142a、142b、142c、142d‧‧‧顯示單元
150a、150b、150c、150d‧‧‧獨立電極
CH1、CH2、CH3、CH4‧‧‧通道層
CL‧‧‧共用線
D1、D2、D3、D4‧‧‧汲極
DL1、DL2、DL3、DL4‧‧‧資料線
G1、G2、G3、G4‧‧‧閘極
I-I’、II-II’、III-III’、IV-IV’‧‧‧線
P1、P2、P3、P4‧‧‧畫素電極
S1、S2、S3、S4‧‧‧源極
SL1、SL2、SL3、SL4‧‧‧掃描線
T1、T2、T3、T4‧‧‧主動元件
V‧‧‧固定電壓
V1、V2、V3、V4、V5‧‧‧接觸窗
圖1為依照本發明的顯示面板的剖面示意圖。
圖2A至圖2C分別為依照本發明的第一實施例的顯示單元組、第一畫素結構組及第二畫素結構組的上視示意圖。
圖3A與圖3B分別為圖2B中沿線I-I’以及線II-II’的主動元件的剖面示意圖。
圖3C與圖3D分別為圖2C中沿線III-III’以及線IV-IV’的主動元件的剖面示意圖。
圖4A至圖4C分別為依照本發明的第二實施例的顯示單元組、第一畫素結構組及第二畫素結構組的上視示意圖。
圖5A至圖5C分別為依照本發明的第三實施例的顯示單元組、第一畫素結構組及第二畫素結構組的上視示意圖。
圖6A至圖6C分別為依照本發明的第四實施例的顯示單元組、第一畫素結構組及第二畫素結構組的上視示意圖。
圖7A至圖7C分別為依照本發明的第五實施例的顯示單元組、第一畫素結構組及第二畫素結構組的上視示意圖。
圖8A至圖8C分別為依照本發明的第六實施例的顯示單元組、第一畫素結構組及第二畫素結構組的上視示意圖。
圖9A至圖9C分別為依照本發明的第七實施例的顯示單元組、第一畫素結構組及第二畫素結構組的上視示意圖。
圖10A至圖10C分別為依照本發明的第八實施例的顯示單元組、第一畫素結構組及第二畫素結構組的上視示意圖。
圖11A至圖11C分別為依照本發明的第九實施例的顯示單元組、第一畫素結構組及第二畫素結構組的上視示意圖。
圖1為依照本發明的顯示面板的剖面示意圖。在本實施例中，顯示面板100例如是液晶顯示面板或其他合適的顯示面板。在下文中，本發明的實施例將以顯示面板100為液晶顯示面板為例來說明。
請參照圖1，顯示面板100包括第一基板110、第一畫素陣列112、第二基板120、第二畫素陣列122以及顯示介質130。
第一基板110之材質可為玻璃、石英、有機聚合物或是金屬等等。第一基板110上包括配置有第一畫素陣列112。其中，所述第一畫素陣列112是由多個第一畫素結構組114所構成(亦即，第一畫素陣列112包括多個第一畫素結構組114)，而第一畫素結構組114之設計將於後文中詳細地描述。
第二基板120位於第一基板110的對向。第二基板120之材質可為玻璃、石英或有機聚合物等等。根據本發明之另一實施例，第二基板120上可更包括設置有彩色濾光陣列層(未繪示)，其包括紅、綠、藍色濾光圖案。另外，第二基板120上可更包括設置遮光圖案層(未繪示)，其又可稱為黑矩陣，其設置於彩色濾光陣列層的圖案之間。再者，在本實施例中，第二基板120上包括配置有第二畫素陣列122，且第二畫素陣列122與第一畫素陣列112重疊設置。其中，所述第二畫素陣列122是由多個第二畫素結構組124所構成(亦即，第二畫素陣列122包括多個第二畫素結構組124)，而第二畫素結構組124之設計將於後文中詳細地描述。
顯示介質130位於第一基板110上的第一畫素陣列112
與第二基板120上的第二畫素陣列122之間。在本實施例中，當顯示面板100為液晶顯示面板時，則顯示介質130包括多個液晶分子(未繪示)。
在本實施例中，每一第一畫素結構組114、與第一畫素結構組114重疊設置的一個第二畫素結構組124以及位於第一畫素結構組114與第二畫素結構組124之間的顯示介質130構成顯示單元組140。顯示單元組140包括多個顯示單元142，而顯示單元組140之設計將於後文中詳細地描述。
在下文中，將針對依照本發明的顯示單元組140、第一畫素結構組114及第二畫素結構組124進行詳細地描述。
圖2A至圖2C分別為依照本發明的第一實施例的顯示單元組140、第一畫素結構組114及第二畫素結構組124的上視示意圖。為了清楚地說明本發明之實施例，圖2A僅繪示出圖1之顯示面板100的其中一個顯示單元組140，圖2B僅繪示出圖1之第一畫素陣列112的其中一個第一畫素結構組114，而圖2C僅繪示出圖1之第二畫素陣列122的其中一個第二畫素結構組124。此領域技術人員應可以理解，圖1之顯示面板100實際上即是由多個圖2A所示之顯示單元組140組成陣列形式所構成，圖1之第一畫素陣列112實際上即是由多個圖2B所示之第一畫素結構組114組成陣列形式所構成，而圖1之第二畫素陣列122實際上即是由多個圖2C所示之第二畫素結構組124組成陣列形式所構成。換句話說，圖2A所示之顯示單元組140實際上即是由圖2B所示之第一
畫素結構組114、與第一畫素結構組114重疊設置的圖2C所示之第二畫素結構組124以及位於第一畫素結構組114與第二畫素結構組124之間的顯示介質130所構成，且為了清楚地說明本發明之實施例，圖2A省略了顯示介質130未繪示。再者，圖3A與圖3B分別為圖2B中沿線I-I’以及線II-II’的主動元件的剖面示意圖，而圖3C與圖3D分別為圖2C中沿線III-III’以及線IV-IV’的主動元件的剖面示意圖。
請同時參照圖2A至圖3D，每一第一畫素結構組114包括第一掃描線SL1、第二掃描線SL2、第一資料線DL1、第二資料線DL2、第一主動元件T1、第二主動元件T2、第一畫素電極P1、第二畫素電極P2以及第一獨立電極150a。
第一掃描線SL1與第二掃描線SL2的延伸方向平行，且第一資料線DL1與第二資料線DL2的延伸方向平行。再者，掃描線SL1~SL2與資料線DL1~DL2的延伸方向不相同，較佳的是掃描線SL1~SL2的延伸方向與資料線DL1~DL2的延伸方向垂直。此外，掃描線SL1~SL2與資料線DL1~DL2是位於不相同的膜層，且兩者之間夾有絕緣層(未繪示)。掃描線SL1~SL2與資料線DL1~DL2主要用來傳遞驅動此第一畫素結構組114的驅動訊號。掃描線SL1~SL2與資料線DL1~DL2一般是使用金屬材料。然而，本發明不限於此。根據其他實施例，掃描線SL1~SL2與資料線DL1~DL2也可以使用其他導電材料例如是包括合金、金屬材料的氧化物、金屬材料的氮化物、金屬材料的氮氧化物或是金屬材料
與其它導電材料的堆疊層。
第一主動元件T1與第一掃描線SL1以及第二資料線DL2電性連接，而第二主動元件T2與第二掃描線SL2以及第一資料線DL1電性連接。在此，主動元件T1、T2例如是薄膜電晶體，其中第一主動元件T1包括閘極G1、通道層CH1、汲極D1以及源極S1，而第二主動元件T2包括閘極G2、通道層CH2、汲極D2以及源極S2。閘極G1與第一掃描線SL1電性連接，閘極G2與第二掃描線SL2電性連接，源極S1與第二資料線DL2電性連接，而源極S2與第一資料線DL1電性連接。換言之，當有控制訊號輸入掃描線SL1~SL2時，第一掃描線SL1與閘極G1之間會電性導通，第二掃描線SL2與閘極G2之間會電性導通；當有控制訊號輸入資料線DL1~DL2時，第二資料線DL2會與源極S1電性導通，第一資料線DL1會與源極S2電性導通。通道層CH1位於閘極G1之上方並且位於源極S1與汲極D1的下方，而通道層CH2位於閘極G2之上方並且位於源極S2與汲極D2的下方。本實施例之主動元件T1、T2是以底部閘極型薄膜電晶體為例來說明，但本發明不限於此。在其他實施例中，主動元件T1、T2也可以是頂部閘極型薄膜電晶體。
在主動元件T1、T2的閘極G1、G2上更覆蓋有絕緣層116，其又可稱為閘絕緣層。另外，在主動元件T1、T2上可更覆蓋有另一絕緣層118，其又可稱為保護層。絕緣層116與絕緣層118的材料例如是包括無機材料、有機材料或上述之組合。無機材
料例如是包括氧化矽、氮化矽、氮氧化矽或上述至少二種材料的堆疊層。
第一畫素電極P1與第一主動元件T1電性連接，而第二畫素電極P2與第二主動元件T2電性連接。更詳細來說，第一畫素電極P1可透過接觸窗V1與第一主動元件T1的汲極D1電性連接，而第二畫素電極P2可透過接觸窗V2與第二主動元件T2的汲極D2電性連接。第一畫素電極P1與第二畫素電極P2例如是透明導電層，其包括金屬氧化物，例如是銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物、或其它合適的氧化物、或者是上述至少二者之堆疊層。
第一獨立電極150a電性連接至固定電壓V。第一獨立電極150a例如是透明導電層，其包括金屬氧化物，例如是銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物、或其它合適的氧化物、或者是上述至少二者之堆疊層。固定電壓V例如是共用電壓或其他合適的定電壓。舉例來說，第一獨立電極150a可透過接觸窗V5與共用線CL電性連接，以電性連接至固定電壓V。共用線CL例如是與掃描線SL1~SL2屬於同一膜層。在本實施例中，共用線CL例如是與掃描線SL1~SL2平行設置，但本發明不限於此。在其他實施例中，共用線CL亦可以是與資料線DL1~DL2平行設置或具有其他合適的配置方式。
每一第二畫素結構組124包括第三掃描線SL3、第四掃描線SL4、第三資料線DL3、第四資料線DL4、第三主動元件T3、
第四主動元件T4、第三畫素電極P3以及第四畫素電極P4。
第三掃描線SL3與第四掃描線SL4的延伸方向平行，且第三資料線DL3與第四資料線DL4的延伸方向平行。再者，掃描線SL3~SL4與資料線DL3~DL4的延伸方向不相同，較佳的是掃描線SL3~SL4的延伸方向與資料線DL3~DL4的延伸方向垂直。此外，掃描線SL3~SL4與資料線DL3~DL4是位於不相同的膜層，且兩者之間夾有絕緣層(未繪示)。掃描線SL3~SL4與資料線DL3~DL4主要用來傳遞驅動此第一畫素結構組124的驅動訊號。掃描線SL3~SL4與資料線DL3~DL4一般是使用金屬材料。然而，本發明不限於此。根據其他實施例，掃描線SL3~SL4與資料線DL3~DL4也可以使用其他導電材料例如是包括合金、金屬材料的氧化物、金屬材料的氮化物、金屬材料的氮氧化物或是金屬材料與其它導電材料的堆疊層。
第三主動元件T3與第三掃描線SL3以及第四資料線DL4電性連接，而第四主動元件T4與第四掃描線SL4以及第三資料線DL3電性連接。在此，主動元件T3、T4例如是薄膜電晶體，其中第三主動元件T3包括閘極G3、通道層CH3、汲極D3以及源極S3，而第四主動元件T4包括閘極G4、通道層CH4、汲極D4以及源極S4。閘極G3與第三掃描線SL3電性連接，閘極G4與第四掃描線SL4電性連接，源極S3與第四資料線DL4電性連接，而源極S4與第三資料線DL3電性連接。換言之，當有控制訊號輸入掃描線SL3~SL4時，第三掃描線SL3與閘極G3之間會電性導通，
第四掃描線SL4與閘極G4之間會電性導通；當有控制訊號輸入資料線DL3~DL4時，第四資料線DL4會與源極S3電性導通，第三資料線DL3會與源極S4電性導通。通道層CH3位於閘極G3之上方並且位於源極S3與汲極D3的下方，而通道層CH4位於閘極G4之上方並且位於源極S4與汲極D4的下方。本實施例之主動元件T3、T4是以底部閘極型薄膜電晶體為例來說明，但本發明不限於此。在其他實施例中，主動元件T3、T4也可以是頂部閘極型薄膜電晶體。
在主動元件T3、T4的閘極G3、G4上更覆蓋有絕緣層126，其又可稱為閘絕緣層。另外，在主動元件T3、T4上可更覆蓋有另一絕緣層128，其又可稱為保護層。絕緣層126與絕緣層128的材料例如是包括無機材料、有機材料或上述之組合。無機材料例如是包括氧化矽、氮化矽、氮氧化矽或上述至少二種材料的堆疊層。
第三畫素電極P3與第三主動元件T3電性連接，而第四畫素電極P4與第四主動元件T4電性連接。更詳細來說，第三畫素電極P3可透過接觸窗V3與第三主動元件T3的汲極D3電性連接，而第四畫素電極P4可透過接觸窗V4與第四主動元件T4的汲極D4電性連接。第三畫素電極P3與第四主動元件T4例如是透明導電層，其包括金屬氧化物，例如是銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物、或其它合適的氧化物、或者是上述至少二者之堆疊層。
值得一提的是，第一畫素電極P1與第三畫素電極P3重疊以構成第一顯示單元142a，第一畫素電極P1與第四畫素電極P4重疊以構成第二顯示單元142b，第二畫素電極P2與第四畫素電極P4重疊以構成第三顯示單元142c，且第一獨立電極150a與第三畫素電極P3重疊以構成第四顯示單元142d。由於畫素電極P1~P4的電壓可分別由主動元件T1~T4控制，且第一獨立電極150a的電壓為固定電壓V，因此可藉由第一畫素結構組114與第二畫素結構組124的重疊使顯示單元組140具有不同電壓差的四個顯示單元142a~142d。如此一來，可使所述四個顯示單元142a~142d顯示出不同的灰階。再者，在本實施例中，第二畫素電極P2的面積與第一獨立電極150a的面積之加總相當於第一畫素電極P1的面積。第三畫素電極P3的面積與第四畫素電極P4的面積相當。因此，在顯示面上，所述四個顯示單元142a~142d具有相同的面積。
還值得一提的是，在傳統的液晶顯示面板中，每一畫素皆設置有主動元件，因此四個畫素在顯示面上就設置有四個主動元件的區域，故會導致畫素開口率較低。然而，在本實施例中，請參考圖2A，第三掃描線SL3與第一掃描線SL1重疊，第四掃描線SL4與第二掃描線SL2重疊，第三資料線DL3與第一資料線DL1重疊，而第四資料線DL4與第二資料線DL2重疊。並且，第三主動元件T3與第一主動元件T1重疊，且第四主動元件T4與第二主動元件T2重疊。也就是說，在本實施例中，顯示單元組140
具有四個顯示單元142a~142d，且每一顯示單元相當於一個次畫素。再者，本發明的顯示單元組140的設計可使得由四個次畫素所構成的顯示單元組140在顯示面上僅需設置有兩個主動元件的區域，其中第三主動元件T3與第一主動元件T1重疊，且第四主動元件T4與第二主動元件T2重疊。因此，本發明的顯示單元組140的設計可減少在顯示面上所需設置的主動元件的區域的數量，進而可增加畫素開口率。
在上述圖2A至圖3D之實施例中，是以每一第一畫素結構組114包括一個第一獨立電極150a、以及四個顯示單元142a~142d具有相同的面積且形狀為正方形為例來說明，但本發明不限於此。在其他實施例中，只要每一第一畫素結構組114或是每一第二畫素結構組124包括至少一獨立電極以形成具有不同電壓差的四個顯示單元142a~142d即可。舉例來說，在另一實施例中，亦可以是每一第二畫素結構組124包括一個獨立電極，而第一畫素結構組114不包括獨立電極。此外，在其他實施例中，亦可以是每一第一畫素結構組114或是每一第二畫素結構組124包括至少兩個獨立電極、或者是四個顯示單元142a~142d具有不同的面積或者具有其他合適的形狀與配置，詳細說明如下。再者，為了清楚地說明本發明之實施例，以下的實施例將省略共用線CL以及接觸窗V5的繪示，而僅以電性連接至固定電壓V表示。關於共用線CL以及接觸窗V5的配置可參照圖2A及圖2B的繪示，但本發明不限於此。
圖4A至圖4C分別為依照本發明的第二實施例的顯示單元組140、第一畫素結構組114及第二畫素結構組124的上視示意圖。圖4A至圖4C之實施例與上述圖2A至圖2C之實施例相似，因此相同或相似的元件以相同或相似的符號表示，且不再重複說明。
請參照圖4A至圖4C，圖4A至圖4C之實施例與上述圖2A至圖2C之實施例的不同之處在於第一畫素結構組114所包括的獨立電極的數量不同。每一第一畫素結構114包括兩個獨立電極，且這些獨立電極彼此不相鄰，但本發明不限於此。在其他實施例中，亦可以是每一第二畫素結構124包括兩個獨立電極，且這些獨立電極彼此不相鄰。更詳細來說，在本實施例中，第一畫素結構組114包括第一獨立電極150a以及第二獨立電極150b。第一獨立電極150a以及第二獨立電極150b電性可連接至固定電壓或是分別電性連接至對應的固定電壓。換句話說，第一獨立電極150a以及第二獨立電極150b所電性連接的固定電壓可以是相同的或不同的。如此一來，第一畫素電極P1與第三畫素電極P3重疊以構成第一顯示單元142a，第一獨立電極150a與第四畫素電極P4重疊以構成第二顯示單元142b，第二畫素電極P2與第四畫素電極P4重疊以構成第三顯示單元142c，且第二獨立電極150b與第三畫素電極P3重疊以構成第四顯示單元142d。再者，第一畫素電極P1的面積、第二畫素電極P2的面積、第一獨立電極150a的面積與第二獨立電極150b的面積實質上相同。第三畫素電極P3
的面積與第四畫素電極P4的面積相當。
圖5A至圖5C分別為依照本發明的第三實施例的顯示單元組140、第一畫素結構組114及第二畫素結構組124的上視示意圖。圖5A至圖5C之實施例與上述圖2A至圖2C之實施例相似，因此相同或相似的元件以相同或相似的符號表示，且不再重複說明。
請參照圖5A至圖5C，圖5A至圖5C之實施例與上述圖2A至圖2C之實施例的不同之處在於第二畫素結構組124更包括另一獨立電極。更詳細來說，在本實施例中，第一畫素結構組114與第二畫素結構組124分別包括第一獨立電極150a以及第二獨立電極150b，且第一獨立電極150a與第二獨立電極150b彼此不重疊且不相鄰。第一獨立電極150a以及第二獨立電極150b電性可連接至固定電壓或是分別電性連接至對應的固定電壓。換句話說，第一獨立電極150a以及第二獨立電極150b所電性連接的固定電壓可以是相同的或不同的。如此一來，第一畫素電極P1與第二獨立電極150b重疊以構成第一顯示單元142a，第一畫素電極P1與第四畫素電極P4重疊以構成第二顯示單元142b，第二畫素電極P2與第四畫素電極P4重疊以構成第三顯示單元142c，且第一獨立電極150a與第三畫素電極P3重疊以構成第四顯示單元142d。再者，第二畫素電極P2的面積與第一獨立電極150a的面積之加總相當於第一畫素電極P1的面積。第三畫素電極P3的面積與第二獨立電極150b的面積之加總相當於第四畫素電極P4的
面積。
圖6A至圖6C分別為依照本發明的第四實施例的顯示單元組140、第一畫素結構組114及第二畫素結構組124的上視示意圖。圖6A至圖6C之實施例與上述圖5A至圖5C之實施例相似，因此相同或相似的元件以相同或相似的符號表示，且不再重複說明。
請參照圖6A至圖6C，圖6A至圖6C之實施例與上述圖5A至圖5C之實施例的不同之處在於第二畫素結構組124所包括的第二獨立電極150b的配置不同。更詳細來說，在本實施例中，第一畫素結構組114與第二畫素結構組124分別包括第一獨立電極150a以及第二獨立電極150b，且第一獨立電極150a與第二獨立電極150b彼此不重疊且不相鄰。第一獨立電極150a以及第二獨立電極150b電性可連接至固定電壓或是分別電性連接至對應的固定電壓。換句話說，第一獨立電極150a以及第二獨立電極150b所電性連接的固定電壓可以是相同的或不同的。如此一來，第一畫素電極P1與第三畫素電極P3重疊以構成第一顯示單元142a，第一畫素電極P1與第二獨立電極150b重疊以構成第二顯示單元142b，第二畫素電極P2與第四畫素電極P4重疊以構成第三顯示單元142c，且第一獨立電極150a與第三畫素電極P3重疊以構成第四顯示單元142d。再者，第二畫素電極P2的面積與第一獨立電極150a的面積之加總相當於第一畫素電極P1的面積。第四畫素電極P4的面積與第二獨立電極150b的面積之加總相當於第三畫
素電極P3的面積。
圖7A至圖7C分別為依照本發明的第五實施例的顯示單元組140、第一畫素結構組114及第二畫素結構組124的上視示意圖。圖7A至圖7C之實施例與上述圖2A至圖2C之實施例相似，因此相同或相似的元件以相同或相似的符號表示，且不再重複說明。
請參照圖7A至圖7C，圖7A至圖7C之實施例與上述圖2A至圖2C之實施例的不同之處在於第二畫素結構組124更包括另外兩個獨立電極。更詳細來說，在本實施例中，第一畫素結構組114包括第一獨立電極150a，第二畫素結構組124包括第二獨立電極150b以及第三獨立電極150c，且第一獨立電極150a、第二獨立電極150b及第三獨立電極150c彼此不重疊且不相鄰。第一獨立電極150a、第二獨立電極150b及第三獨立電極150c電性可連接至固定電壓或是分別電性連接至對應的固定電壓。換句話說，第一獨立電極150a、第二獨立電極150b及第三獨立電極150c所電性連接的固定電壓可以是相同的或不同的。如此一來，第一畫素電極P1與第二獨立電極150b重疊以構成第一顯示單元142a，第一畫素電極P1與第四畫素電極P4重疊以構成第二顯示單元142b，第二畫素電極P2與第三獨立電極150c重疊以構成第三顯示單元142c，且第一獨立電極150a與第三畫素電極P3重疊以構成第四顯示單元142d。再者，第二畫素電極P2的面積與第一獨立電極150a的面積之加總相當於第一畫素電極P1的面積。第
三畫素電極P3的面積、第四畫素電極P4的面積、第二獨立電極150b的面積與第三獨立電極150c的面積實質上相同。
圖8A至圖8C分別為依照本發明的第六實施例的顯示單元組140、第一畫素結構組114及第二畫素結構組124的上視示意圖。圖8A至圖8C之實施例與上述圖2A至圖2C之實施例相似，因此相同或相似的元件以相同或相似的符號表示，且不再重複說明。
請參照圖圖8A至圖8C，圖8A至圖8C之實施例與上述圖2A至圖2C之實施例的不同之處在於第一畫素結構組114與第二畫素結構組124分別包括兩個獨立電極，且這些獨立電極彼此不重疊且不相鄰。更詳細來說，在本實施例中，第一畫素結構組114包括第一獨立電極150a以及第二獨立電極150b，第二畫素結構組124包括第三獨立電極150c以及第四獨立電極150d。第一獨立電極150a、第二獨立電極150b、第三獨立電極150c以及第四獨立電極150d電性連接至固定電壓或是分別電性連接至對應的固定電壓。換句話說，第一獨立電極150a、第二獨立電極150b、第三獨立電極150c以及第四獨立電極150d所電性連接的固定電壓可以是相同的或不同的。如此一來，第一畫素電極P1與第三獨立電極150c重疊以構成第一顯示單元142a，第一獨立電極150a與第四畫素電極P4重疊以構成第二顯示單元142b，第二畫素電極P2與第四獨立電極150d重疊以構成第三顯示單元142c，且第二獨立電極150b與第三畫素電極P3重疊以構成第四顯示單元
142d。再者，第一畫素電極P1的面積、第二畫素電極P2的面積、第一獨立電極150a的面積與第二獨立電極150b的面積實質上相同。第三畫素電極P3的面積、第四畫素電極P4的面積、第三獨立電極150c的面積與第四獨立電極150d的面積實質上相同。
圖9A至圖9C分別為依照本發明的第七實施例的顯示單元組140、第一畫素結構組114及第二畫素結構組124的上視示意圖。圖9A至圖9C之實施例與上述圖5A至圖5C之實施例相似，因此相同或相似的元件以相同或相似的符號表示，且不再重複說明。
請參照圖9A至圖9C，圖9A至圖9C之實施例與上述圖5A至圖5C之實施例的不同之處在於四個顯示單元142a~142d具有不同的面積。更詳細來說，在本實施例中，第一畫素結構組114與第二畫素結構組124分別包括第一獨立電極150a以及第二獨立電極150b，且第一獨立電極150a與第二獨立電極150b彼此不重疊且不相鄰。第一獨立電極150a以及第二獨立電極150b電性可連接至固定電壓或是分別電性連接至對應的固定電壓。換句話說，第一獨立電極150a以及第二獨立電極150b所電性連接的固定電壓可以是相同的或不同的。如此一來，第一畫素電極P1與第二獨立電極150b重疊以構成第一顯示單元142a，第一畫素電極P1與第四畫素電極P4重疊以構成第二顯示單元142b，第二畫素電極P2與第四畫素電極P4重疊以構成第三顯示單元142c，且第一獨立電極150a與第三畫素電極P3重疊以構成第四顯示單元
142d。
圖10A至圖10C分別為依照本發明的第八實施例的顯示單元組140、第一畫素結構組114及第二畫素結構組124的上視示意圖。圖10A至圖10C之實施例與上述圖2A至圖2C之實施例相似，因此相同或相似的元件以相同或相似的符號表示，且不再重複說明。
請參照圖10A至圖10C，圖10A至圖10C之實施例與上述圖2A至圖2C之實施例的不同之處在於四個顯示單元142a~142d的形狀不同。更詳細來說，在本實施例中，四個顯示單元142a~142d的形狀為矩形，但本發明不限於此。在其他實施例中，四個顯示單元142a~142d的形狀亦可以是其他合適的形狀。
圖11A至圖11C分別為依照本發明的第九實施例的顯示單元組140、第一畫素結構組114及第二畫素結構組124的上視示意圖。圖11A至圖11C之實施例與上述圖2A至圖2C之實施例相似，因此相同或相似的元件以相同或相似的符號表示，且不再重複說明。
請參照圖11A至圖11C，圖11A至圖11C之實施例與上述圖2A至圖2C之實施例的不同之處在於四個顯示單元142a~142d的形狀不同。更詳細來說，在本實施例中，四個顯示單元142a~142d的形狀為ㄑ字形。然而，本發明不限於此。在其他實施例中，四個顯示單元142a~142d亦可以是上述各種獨立電極的配置與各種顯示單元的形狀的任意組合。此外，四個顯示單元
142a~142d還可以是具有其他合適的形狀與配置。
綜上所述，在本發明的顯示面板中，每一第一畫素結構組、與第一畫素結構組重疊設置的一個第二畫素結構組以及位於第一畫素結構組與第二畫素結構組之間的顯示介質構成顯示單元組，且顯示單元組包括多個顯示單元。由於第二畫素結構組與第一畫素結構組重疊設置，因此本發明的顯示單元組的設計可使得由四個次畫素所構成的顯示單元組在顯示面上僅需設置有兩個主動元件的區域，其中第三主動元件與第一主動元件重疊，且第四主動元件與第二主動元件重疊。因此，本發明的顯示單元組的設計可減少在顯示面上所需設置的主動元件的區域的數量，進而可增加畫素開口率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
140‧‧‧顯示單元組
142a、142b、142c、142d‧‧‧顯示單元
150a‧‧‧獨立電極
CL‧‧‧共用線
DL1、DL2、DL3、DL4‧‧‧資料線
P1、P2、P3、P4‧‧‧畫素電極
SL1、SL2、SL3、SL4‧‧‧掃描線
T1、T2、T3、T4‧‧‧主動元件
V5‧‧‧接觸窗
Claims (32)
- 一種顯示面板，包括：一第一畫素陣列，包括多個第一畫素結構組；一第二畫素陣列，包括多個第二畫素結構組，且該第二畫素陣列與該第一畫素陣列重疊設置；以及一顯示介質，位於該第一畫素陣列以及該第二畫素陣列之間，其中，每一第一畫素結構組、與該第一畫素結構組重疊設置的一個第二畫素結構組以及位於該第一畫素結構組與該第二畫素結構組之間的該顯示介質構成一顯示單元組，且該顯示單元組包括多個顯示單元。
- 如申請專利範圍第1項所述的顯示面板，其中：每一第一畫素結構組包括：一第一主動元件以及與該第一主動元件電性連接的一第一畫素電極；以及一第二主動元件以及與該第二主動元件電性連接的一第二畫素電極，且每一第二畫素結構組包括：一第三主動元件以及與該第三主動元件電性連接的一第三畫素電極；以及一第四主動元件，與該第四主動元件電性連接一第四畫素電極。
- 如申請專利範圍第2項所述的顯示面板，其中該第一畫素 結構組更包括一獨立電極，該第一畫素電極與該第三畫素電極重疊以構成一第一顯示單元，該第一畫素電極與該第四畫素電極重疊以構成一第二顯示單元，該第二畫素電極與該第四畫素電極重疊以構成一第三顯示單元，且該獨立電極與該第三畫素電極重疊以構成一第四顯示單元。
- 如申請專利範圍第3項所述的顯示面板，其中該獨立電極電性連接至一固定電壓。
- 如申請專利範圍第3項所述的顯示面板，其中該第二畫素電極的面積與該獨立電極的面積之加總相當於該第一畫素電極的面積。
- 如申請專利範圍第3項所述的顯示面板，其中該第三畫素電極的面積與該第四畫素電極的面積相當。
- 如申請專利範圍第2項所述的顯示面板，其中該第一畫素結構組更包括一第一獨立電極以及一第二獨立電極，且該第一獨立電極與該第二獨立電極彼此不相鄰，其中該第一獨立電極以及該第二獨立電極與該第一畫素電極及該第二畫素電極交錯設置，該第一畫素電極與該第三畫素電極重疊以構成一第一顯示單元，該第一獨立電極與該第四畫素電極重疊以構成一第二顯示單 元，該第二畫素電極與該第四畫素電極重疊以構成一第三顯示單元，且該第二獨立電極與該第三畫素電極重疊以構成一第四顯示單元。
- 如申請專利範圍第7項所述的顯示面板，其中該第一獨立電極以及該第二獨立電極電性連接至一固定電壓或是分別電性連接至對應的固定電壓。
- 如申請專利範圍第7項所述的顯示面板，其中該第一畫素電極的面積、該第二畫素電極的面積、該第一獨立電極的面積與該第二獨立電極的面積實質上相同。
- 如申請專利範圍第7項所述的顯示面板，其中該第三畫素電極的面積與該第四畫素電極的面積相當。
- 如申請專利範圍第2項所述的顯示面板，其中該第一畫素結構組包括一第一獨立電極以及該第二畫素結構組包括一第二獨立電極，且該第一獨立電極與該第二獨立電極彼此不重疊，該第一畫素電極與該第二獨立電極重疊以構成一第一顯示單元，該第一畫素電極與該第四畫素電極重疊以構成一第二顯示單元，該第二畫素電極與該第四畫素電極重疊以構成一第三顯示單元，且 該第一獨立電極與該第三畫素電極重疊以構成一第四顯示單元。
- 如申請專利範圍第11項所述的顯示面板，其中該第一獨立電極以及該第二獨立電極電性連接至一固定電壓或是分別電性連接至對應的固定電壓。
- 如申請專利範圍第11項所述的顯示面板，其中該第一獨立電極的面積與該第二畫素電極的面積之加總相當於該第一畫素電極的面積。
- 如申請專利範圍第11項所述的顯示面板，其中該第三畫素電極的面積與該第二獨立電極的面積之加總相當於該第四畫素電極的面積。
- 如申請專利範圍第2項所述的顯示面板，其中該第一畫素結構組包括一第一獨立電極以及該第二畫素結構組包括一第二獨立電極，且該第一獨立電極與該第二獨立電極彼此不重疊且不相鄰，該第一畫素電極與該第三畫素電極重疊以構成一第一顯示單元，該第一畫素電極與該第二獨立電極重疊以構成一第二顯示單元，該第二畫素電極與該第四畫素電極重疊以構成一第三顯示單元，且該第一獨立電極與該第三畫素電極重疊以構成一第四顯示單 元。
- 如申請專利範圍第15項所述的顯示面板，其中該第一獨立電極以及該第二獨立電極電性連接至一固定電壓或是分別電性連接至對應的固定電壓。
- 如申請專利範圍第15項所述的顯示面板，其中該第一獨立電極的面積與該第二畫素電極的面積之加總相當於該第一畫素電極的面積。
- 如申請專利範圍第15項所述的顯示面板，其中該第四畫素電極的面積與該第二獨立電極的面積之加總相當於該第三畫素電極的面積。
- 如申請專利範圍第2項所述的顯示面板，其中該第一畫素結構組更包括一第一獨立電極，該第二畫素結構組更包括一第二獨立電極以及一第三獨立電極，且該第一獨立電極、該第二獨立電極與該第三獨立電極彼此不重疊且不相鄰，其中該第二獨立電極以及該第三獨立電極與該第三畫素電極及該第四畫素電極交錯設置，該第一畫素電極與該第二獨立電極重疊以構成一第一顯示單元，該第一畫素電極與該第四畫素電極重疊以構成一第二顯示單元，該第二畫素電極與該第三獨立電極重疊以構成一第三顯示單元，且 該第一獨立電極與該第三畫素電極重疊以構成一第四顯示單元。
- 如申請專利範圍第19項所述的顯示面板，其中該第一獨立電極、該第二獨立電極以及該第三獨立電極電性連接至一固定電壓或是分別電性連接至對應的固定電壓。
- 如申請專利範圍第19項所述的顯示面板，其中該第一獨立電極的面積與該第二畫素電極的面積之加總相當於該第一畫素電極的面積。
- 如申請專利範圍第19項所述的顯示面板，其中該第三畫素電極的面積、該第四畫素電極的面積、該第二獨立電極的面積與該第三獨立電極的面積實質上相同。
- 如申請專利範圍第2項所述的顯示面板，其中該第一畫素結構組更包括一第一獨立電極以及一第二獨立電極，該第二畫素結構組更包括一第三獨立電極以及一第四獨立電極，且該第一獨立電極、該第二獨立電極、該第三獨立電極與該第四獨立電極彼此不重疊且不相鄰，其中該第一獨立電極以及該第二獨立電極與該第一畫素電極及該第二畫素電極交錯設置，其中該第三獨立電極以及該第四獨立電極與該第三畫素電極及該第四畫素電極交錯設置，該第一畫素電極與該第三獨立電極重疊以構成一第一顯示單元，該第一獨立電極與該第四畫素電極重疊以構成一第二顯示單 元，該第二畫素電極與該第四獨立電極重疊以構成一第三顯示單元，且該第二獨立電極與該第三畫素電極重疊以構成一第四顯示單元。
- 如申請專利範圍第23項所述的顯示面板，其中該第一獨立電極、該第二獨立電極、該第三獨立電極以及該第四獨立電極電性連接至一固定電壓或是分別電性連接至對應的固定電壓。
- 如申請專利範圍第23項所述的顯示面板，其中該第一畫素電極的面積、該第二畫素電極的面積、該第一獨立電極的面積與該第二獨立電極的面積實質上相同。
- 如申請專利範圍第23項所述的顯示面板，其中該第三畫素電極的面積、該第四畫素電極的面積、該第三獨立電極的面積與該第四獨立電極的面積實質上相同。
- 如申請專利範圍第2項所述的顯示面板，其中該第一主動元件與該第三主動元件重疊，且該第二主動元件與該第四主動元件重疊。
- 如申請專利範圍第27項所述的顯示面板，其中：每一第一畫素結構組更包括一第一掃描線、一第二掃描線、一第一資料線以及一第二資料線，其中該第一主動元件與該第一掃描線以及該第二資料線電性連接，該第二主動元件與該第二掃描線以及該第一資料線電性連接，且 每一第二畫素結構組包括一第三掃描線、一第四掃描線、一第三資料線以及一第四資料線，其中該第三主動元件與該第三掃描線以及該第四資料線電性連接，該第四主動元件與該第四掃描線以及該第三資料線電性連接。
- 如申請專利範圍第28項所述的顯示面板，其中該第一掃描線與該第三掃描線重疊，該第二掃描線與該第四掃描線重疊。
- 如申請專利範圍第28項所述的顯示面板，其中該第一資料線與該第三資料線重疊，該第二資料線與該第四資料線重疊。
- 如申請專利範圍第1項所述的顯示面板，其中每一第一畫素結構組或是每一第二畫素結構組更包括至少一獨立電極。
- 如申請專利範圍第1項所述的顯示面板，其中每一第一畫素結構組或是每一第二畫素結構組更包括至少兩個獨立電極，且該些獨立電極彼此不相鄰。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103104604A TWI572963B (zh) | 2014-02-12 | 2014-02-12 | 顯示面板 |
| CN201410198048.8A CN103984143B (zh) | 2014-02-12 | 2014-05-12 | 显示面板 |
| US14/297,643 US9761189B2 (en) | 2014-02-12 | 2014-06-06 | Display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103104604A TWI572963B (zh) | 2014-02-12 | 2014-02-12 | 顯示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201531780A true TW201531780A (zh) | 2015-08-16 |
| TWI572963B TWI572963B (zh) | 2017-03-01 |
Family
ID=51276175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW103104604A TWI572963B (zh) | 2014-02-12 | 2014-02-12 | 顯示面板 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9761189B2 (zh) |
| CN (1) | CN103984143B (zh) |
| TW (1) | TWI572963B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170110041A1 (en) * | 2015-10-14 | 2017-04-20 | Innolux Corporation | Display panel |
| KR102567648B1 (ko) * | 2016-03-14 | 2023-08-17 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| TWI589972B (zh) * | 2016-12-28 | 2017-07-01 | 友達光電股份有限公司 | 主動元件陣列基板及應用其之液晶面板 |
| TWI709794B (zh) * | 2019-07-13 | 2020-11-11 | 友達光電股份有限公司 | 顯示裝置 |
| CN112908156B (zh) * | 2019-12-04 | 2022-09-16 | 友达光电股份有限公司 | 像素阵列基板 |
| TWI733462B (zh) * | 2019-12-04 | 2021-07-11 | 友達光電股份有限公司 | 畫素陣列基板 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3386374B2 (ja) * | 1998-07-24 | 2003-03-17 | シャープ株式会社 | 液晶表示装置 |
| JP4456806B2 (ja) * | 2002-03-19 | 2010-04-28 | セイコーエプソン株式会社 | 液晶表示装置、電気光学装置とその製造方法、電子機器 |
| TW594184B (en) * | 2003-10-01 | 2004-06-21 | Display Optronics Corp M | Multi-display monitor |
| US9153163B2 (en) * | 2005-03-11 | 2015-10-06 | The Invention Science Fund I, Llc | Self assembly of elements for displays |
| JP5043380B2 (ja) * | 2005-07-25 | 2012-10-10 | キヤノン株式会社 | 放射線検出装置および放射線検出システム |
| KR20070070721A (ko) * | 2005-12-29 | 2007-07-04 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 구동방법 |
| KR101219319B1 (ko) * | 2005-12-29 | 2013-01-08 | 엘지디스플레이 주식회사 | 액정표시장치 |
| TW200727731A (en) * | 2006-01-04 | 2007-07-16 | Au Optronics Corp | Organic light emitting diode display |
| US20100090936A1 (en) * | 2008-10-14 | 2010-04-15 | Dupuy Charles G | Layered Color Display |
| CN102356424A (zh) * | 2009-03-17 | 2012-02-15 | 皇家飞利浦电子股份有限公司 | 驱动彩色顺序显示器的方法 |
| TW201119019A (en) * | 2009-04-30 | 2011-06-01 | Corning Inc | CMOS image sensor on stacked semiconductor-on-insulator substrate and process for making same |
| TW201142778A (en) * | 2010-05-18 | 2011-12-01 | Ind Tech Res Inst | Pixel structure and circuit of pixel having multi-display-medium |
| KR101827340B1 (ko) * | 2010-07-14 | 2018-02-09 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR20120010777A (ko) * | 2010-07-27 | 2012-02-06 | 엘지디스플레이 주식회사 | 액정표시장치 |
| KR101790161B1 (ko) * | 2010-08-09 | 2017-10-26 | 삼성디스플레이 주식회사 | 광 센서, 광 센서의 제조 방법, 및 광 센서를 포함하는 액정 표시 장치 |
| KR20120028427A (ko) * | 2010-09-14 | 2012-03-23 | 삼성전자주식회사 | 표시 장치 |
| WO2012066745A1 (ja) * | 2010-11-15 | 2012-05-24 | シャープ株式会社 | 薄膜トランジスタ基板及びそれを備えた表示装置並びに薄膜トランジスタ基板の製造方法 |
| US9478177B2 (en) * | 2010-12-28 | 2016-10-25 | Sharp Kabushiki Kaisha | Display device configured to perform pseudo interlace scanning image display based on progressive image signal, driving method thereof, and display driving circuit |
| KR101890748B1 (ko) * | 2011-02-01 | 2018-08-23 | 삼성전자주식회사 | 멀티 스택 씨모스(ｃｍｏｓ) 이미지 센서의 화소 및 그 제조방법 |
| KR101821694B1 (ko) * | 2011-04-25 | 2018-01-25 | 삼성디스플레이 주식회사 | 표시장치 |
| KR20130038035A (ko) * | 2011-10-07 | 2013-04-17 | 삼성전자주식회사 | 촬상소자 |
| TWI452559B (zh) * | 2011-11-14 | 2014-09-11 | Au Optronics Corp | 顯示面板及其驅動方法 |
| JP5818722B2 (ja) * | 2012-03-06 | 2015-11-18 | 株式会社ジャパンディスプレイ | 液晶表示装置、表示駆動方法、電子機器 |
| JP6256822B2 (ja) * | 2012-09-14 | 2018-01-10 | Ｔｉａｎｍａ Ｊａｐａｎ株式会社 | 電気泳動表示装置及びその駆動方法 |
| EP2905768A4 (en) * | 2012-10-02 | 2015-10-14 | Sharp Kk | SEMICONDUCTOR DEVICE AND DISPLAY DEVICE |
-
2014
- 2014-02-12 TW TW103104604A patent/TWI572963B/zh active
- 2014-05-12 CN CN201410198048.8A patent/CN103984143B/zh active Active
- 2014-06-06 US US14/297,643 patent/US9761189B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN103984143B (zh) | 2017-01-18 |
| US20150228237A1 (en) | 2015-08-13 |
| TWI572963B (zh) | 2017-03-01 |
| CN103984143A (zh) | 2014-08-13 |
| US9761189B2 (en) | 2017-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9989823B2 (en) | Array substrate and display panel | |
| US10013938B2 (en) | Display panel and display device, and fabrication method thereof | |
| RU2681670C1 (ru) | Подложка матрицы и жидкокристаллическое дисплейное устройство | |
| JP4302172B2 (ja) | 表示装置 | |
| TWI572963B (zh) | 顯示面板 | |
| US10083664B1 (en) | Thin film transistor array substrate and display panel | |
| WO2018141123A1 (zh) | 像素驱动架构及液晶显示面板 | |
| TWI581038B (zh) | 液晶顯示面板 | |
| JP2009300748A (ja) | 表示装置および液晶表示装置 | |
| TWI420213B (zh) | 液晶顯示面板 | |
| US9286820B2 (en) | Thin film transistor array panel and display device including the same | |
| TWI550329B (zh) | 顯示面板 | |
| TWI649607B (zh) | 畫素結構及曲面顯示裝置 | |
| US9857620B2 (en) | Display device | |
| JPWO2007013210A1 (ja) | 表示装置 | |
| KR20170080273A (ko) | 액정표시장치 | |
| US9971212B2 (en) | Array substrate, liquid crystal display panel, and liquid crystal display | |
| TWI631402B (zh) | 陣列基板與顯示面板 | |
| WO2023217261A1 (zh) | 显示面板和显示装置 | |
| CN108469696A (zh) | 阵列基板以及显示面板 | |
| TW202032235A (zh) | 顯示裝置 | |
| WO2019085194A1 (zh) | 显示面板及其显示装置 | |
| CN105974659B (zh) | 阵列基板及显示面板 | |
| TWI421577B (zh) | 液晶顯示面板 | |
| US11487178B2 (en) | Display panel and display device |