TW201530834A - 具有積體互連之發光二極體次基座 - Google Patents

具有積體互連之發光二極體次基座 Download PDF

Info

Publication number
TW201530834A
TW201530834A TW103140739A TW103140739A TW201530834A TW 201530834 A TW201530834 A TW 201530834A TW 103140739 A TW103140739 A TW 103140739A TW 103140739 A TW103140739 A TW 103140739A TW 201530834 A TW201530834 A TW 201530834A
Authority
TW
Taiwan
Prior art keywords
submount
substrate
interconnects
led
led dies
Prior art date
Application number
TW103140739A
Other languages
English (en)
Inventor
Scott Brad Herner
Linda Romano
Daniel Bryce Thompson
Martin Schubert
Original Assignee
Glo Ab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Glo Ab filed Critical Glo Ab
Publication of TW201530834A publication Critical patent/TW201530834A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Abstract

一種用於發光二極體(LED)晶粒之次基座包括：基板，其含有經配置以接納LED晶粒之複數個槽；及複數個積體互連，其整合至該基板中。用於每一槽之該等互連的至少一部分具有在該次基座之一側上的暴露部分，且該複數個互連中之至少一些並不連接至該次基座中的其他互連。

Description

具有積體互連之發光二極體次基座
本發明之實施例大體針對諸如發光二極體(LED)之半導體裝置的封裝，且特定言之係針對具有積體互連之LED次基座。
LED係在電子顯示器中使用，諸如膝上型電腦或LED電視中之液晶顯示器。習知LED單元係藉由將LED安裝至基板、囊封所安裝之LED且接著將經囊封之LED光學耦合至光波導來製造。
通常，眾多LED同時製造於單一晶圓上，且接著該晶圓經切割以形成個別LED。當自藍寶石基板切割個別LED時，將藍寶石基板薄化為約100μm且接著經蝕刻或機械刮擦以產生用於使用鐵砧之後續斷裂步驟的劃線標記。或者，劃線標記可藉由雷射形成。
使用習知切割方法製造個別LED可導致對晶圓及LED之損傷。舉例而言，藍寶石基板上之連續GaN層將壓縮應力賦予於下伏藍寶石基板上，此可影響基板之曲率且可導致基板之非所要斷裂及基板上之LED的毀壞。
一實施例提供一種用於發光二極體(LED)晶粒之次基座，其包括：基板，其包含複數個楔形槽；及複數個積體互連，其整合至該基板中。
另一實施例提供一種安裝發光二極體(LED)晶粒之方法，其包 括：使用金屬沈積及圖案化形成整合至基板中之複數個積體互連；使用光微影及蝕刻在基板中形成複數個楔形槽；及在形成複數個積體互連之該步驟之後將複數個LED晶粒置放至該複數個楔形槽中。
另一實施例提供一種用於發光二極體(LED)晶粒之次基座，其包括：基板，其含有經配置以接納LED晶粒之複數個槽；及複數個積體互連，其整合至該基板中。用於每一槽之該等互連的至少一部分具有在該次基座之一側上的暴露部分，且該複數個互連中之至少一些並不連接至該次基座中的其他互連。
另一實施例提供一種用於發光二極體(LED)晶粒之次基座，其包括：複數個槽，其設置於次基座基板之第一側中；複數個互連，其設置於該次基座基板之第二側上，該複數個互連延伸穿過該次基座基板至該複數個槽之底部表面，該複數個互連提供與該複數個槽之一槽中的LED晶粒的獨立電接觸；及一或多個電接點，其設置於該複數個槽內部。
另一實施例提供一種製作發光二極體(LED)陣列之方法，其包括：形成延伸穿過基板之複數個介層孔；藉由導電材料填充該複數個介層孔以形成複數個導電填充介層孔；及形成整合至基板中且電接觸各別複數個導電填充介層孔之複數個積體互連。該方法亦包括：使用光微影及蝕刻在該基板中形成複數個槽；在形成該複數個積體互連之該步驟之後將複數個LED晶粒置放至該複數個槽中；及經由該等導電填充介層孔切割該基板以形成暴露於該基板之一側上的該等導電填充介層孔之暴露條帶部分。
另一實施例提供一種製作用於發光二極體(LED)晶粒之次基座的方法，其包括：在次基座基板之第一側中形成複數個槽；及形成複數個孔洞。該複數個孔洞中之每一者自該複數個槽之該每一各別槽的底部表面延伸至該次基座基板之第二側。該方法亦包括：形成設置於該 次基座基板之第二側上的複數個互連，其中該第二側與該次基座基板之該第一側相反，且其中該複數個互連延伸穿過該次基座基板中之該各別複數個孔洞以在該複數個槽的該底部表面中暴露；及形成設置於該複數個槽內部之一或多個電接點。
2‧‧‧金屬接點
3‧‧‧第二槽
4‧‧‧第一槽
7‧‧‧囊封劑
8‧‧‧紅色磷光體
100‧‧‧封裝(裝置)
100S‧‧‧LED裝置
100H‧‧‧LED裝置
101‧‧‧基板
102‧‧‧晶粒
102A‧‧‧不對稱LED晶粒
102S‧‧‧LED晶粒
102H‧‧‧LED晶粒
102R‧‧‧紅色LED晶粒
102G‧‧‧綠色LED晶粒
102B‧‧‧藍色LED晶粒
103‧‧‧半導體裝置層/發光二極體/LED層
104‧‧‧半球透鏡/半球形透鏡
105‧‧‧連續第一層/GaN緩衝層
109‧‧‧凹槽/阡陌
110‧‧‧晶圓
110B‧‧‧後側
110F‧‧‧前側
112‧‧‧帶
114G‧‧‧導引雷射
114S‧‧‧劃線雷射
116‧‧‧光
118‧‧‧一致平面
120‧‧‧圖案疵點/雷射損傷區域
122‧‧‧圖案
123‧‧‧鐵砧
124‧‧‧次基座/矽次基座
125‧‧‧輥
126‧‧‧對稱槽
126A‧‧‧不對稱槽
127‧‧‧台
128‧‧‧金屬襯墊
129‧‧‧間隙
130‧‧‧結合襯墊
131‧‧‧金屬襯墊接點/襯墊
134‧‧‧金屬著陸襯墊
135‧‧‧導電材料填充介層孔
135A‧‧‧部分/導電條帶
135B‧‧‧外部引線
136‧‧‧線結合
138‧‧‧高反射金屬
139‧‧‧通孔
140‧‧‧次基座基板
141‧‧‧介電層
142‧‧‧孔洞
143‧‧‧介電層
144‧‧‧介電層/Al2O3層
145‧‧‧底部接點/互連
146‧‧‧絕緣層
147‧‧‧底板
148‧‧‧接觸孔洞
150‧‧‧電接點
150A‧‧‧電接點
150B‧‧‧電接點
152‧‧‧輻射透射性囊封劑
160‧‧‧金屬線
224‧‧‧晶粒部分
324‧‧‧外部接點部分
M1‧‧‧金屬線/電極線
M2‧‧‧金屬線/電極線
M3‧‧‧金屬線/電極線
M4‧‧‧金屬線
M5‧‧‧金屬/導電材料
D1‧‧‧介電層
D2‧‧‧介電層
D3‧‧‧介電層
D4‧‧‧介電層
圖1A及圖1B分別為具有正方形平面橫截面之LED裝置之平面圖及側視橫截面圖的示意性說明。
圖1C及圖1D分別為具有六邊形平面橫截面之LED裝置之平面圖及側視橫截面圖的示意性說明。
圖2為圖1A至圖1D之LED的隨入射角而變的反射係數之曲線圖。
圖3A為具有關於x及y軸線之對稱性的矩形形狀之LED晶粒之俯視圖的示意性說明；圖3B為根據實施例的不對稱形狀之晶粒之俯視圖的示意性說明。
圖4A至圖4D為單粒化LED晶粒之方法中的步驟之平面圖的示意性說明。
圖5A至圖5E為展示根據本發明之實施例的單粒化LED晶粒之方法中之步驟的示意性說明。
圖6為單粒化之LED晶粒的相片。
圖7為根據實施例的次基座之透視圖說明。
圖8A為根據另一實施例之次基座的傾斜透視圖；圖8B為圖8A之次基座的平面圖。
圖9為通過線AA的圖8B之次基座之橫截面圖的示意性說明。
圖10為通過線BB的圖9之次基座之橫截面圖的示意性說明。
圖11為說明圖8B之次基座之一部分的三維剖視圖。
圖12A、圖12B及圖12C為根據另一實施例之次基座的平面圖；圖12D為圖12A之次基座的傾斜透視圖。
圖13A為通過線A-A的圖12A之次基座之側視橫截面圖的示意性說明；圖13B為附接有LED的圖12A之側視橫截面圖的示意圖。
圖14A至圖14H為說明根據實施例的製作次基座之方法的示意性側視橫截面圖。
圖15A為替代性次基座之傾斜透視圖；圖15B為圖15A之次基座的平面圖；圖15C為圖15A之次基座的示意性側視橫截面圖。
本發明者認識到，自基板(諸如，晶圓)單粒化或切割半導體裝置(諸如，LED晶粒)之先前技術方法可導致對晶圓及單粒化之LED的損傷。本發明者亦已認識到，LED裝置可有利地藉由半導體次基座之使用來製造，該半導體次基座諸如在次基座中具有積體互連的矽次基座。本發明者已進一步認識到，具有大量LED(諸如數千個、諸如數萬個、諸如數十萬個、諸如數百萬個、諸如數千萬個)之LED裝置的製造可藉由不對稱形狀之LED晶粒的使用有效地及低成本地製造。在實施例中，第一色彩(例如，紅色)LED晶粒具有第一不對稱形狀，第二色彩(例如，綠色)LED晶粒具有第二不對稱形狀且第三色彩(例如，藍色)LED晶粒具有第三不對稱形狀，其中第一形狀、第二形狀及第三形狀彼此不同。在實施例中，次基座包含對應於不對稱LED晶粒之不對稱槽。在另一實施例中，可振動次基座以輔助將不對稱LED晶粒設置至次基座中之不對稱槽中。
取決於生長於藍寶石基板上之GaN薄膜的厚度、GaN薄膜之生長溫度及位錯密度，可在GaN薄膜中產生多達1GPa之壓縮應力。歸因於在藍寶石基板與奈米線LED裝置中所使用之LED奈米線材料的III族至V族及/或II族至VI族化合物半導體材料之間的晶格失配，奈米線LED通常並未直接生長於藍寶石基板上。實情為，LED奈米線係生長於沈積於藍寶石基板上之連續GaN薄膜上。因此，平面LED裝置及奈米線 LED裝置兩者可製造於藍寶石基板上。
然而，如上文所論述，下伏GaN薄膜中之應力的量可影響晶圓之曲率且在一些狀況下導致晶圓斷裂。因此，在通常用以產生GaN LED裝置之習知劃線/斷裂方法中，應小心地管理晶圓斷裂。通常，將藍寶石基板薄化至約100μm且經機械刮擦或蝕刻以產生用於使用鐵砧之後續斷裂步驟的劃線標記。
在一些狀況下，機械切割方法已藉由雷射替換。雷射劃線減少斷裂且允許較窄的切割阡陌(street)。此最終增加晶粒良率及晶粒/晶圓之數目。
雷射之另一優點在於功率及焦點可受控制以管理劃線之深度。發明者已認識到，雷射之性質可與藍寶石奈米線上之GaN薄膜中的壓縮應力組合，以產生將難以藉由習知雷射劃線/斷裂方法達成的替代性裝置幾何結構。在另一實施例中，鐵砧斷裂步驟可藉由輥碎機處理程序替換。
在實施例中，阡陌係經由晶粒之完成晶圓上的LED裝置層圖案化且自晶圓之頂側蝕刻至藍寶石基板。裝置幾何結構可包括習知形狀，諸如正方形或低縱橫比矩形，以及高縱橫比幾何結構、非矩形形狀，或周邊點之凸殼大於總形狀區域的形狀。高縱橫比幾何結構適於極緊密之封裝且(例如)針對背光應用係合乎需要的。
在實施例中，非矩形形狀包括與矩形在特性上相比更圓之形狀(例如，六邊形)，其在具有半球透鏡104之封裝(裝置)100中與如圖1A至圖1D及圖2中所說明之具有等效區域的正方形晶粒相比產生改良的封裝層級提取效率。圖1A及圖1B分別為包括具有正方形平面橫截面之LED晶粒102S的LED裝置100S之平面圖及側視橫截面圖的示意性說明。圖1C及圖1D分別為包括具有六邊形平面橫截面之LED晶粒102H的LED裝置100H之平面圖及側視橫截面圖的示意性說明。在兩種狀況 下，LED晶粒102S、102H設置於基板101上且由透明的半球形透鏡104覆蓋。
在圖1A至圖1D中所說明之實施例中，LED晶粒102S、102H之頂部表面的表面積係相同的。如圖1A至圖1D中所說明，當LED晶粒102S、102H之表面積相同時，自六邊形LED晶粒102H至透鏡104之邊緣的最小距離dmin小於自正方形LED晶粒102S至透鏡104之邊緣的最小距離dmin。由於最小距離dmin之差，自六邊形LED晶粒102H之邊緣所發射之光的入射角θ2傾向於小於自正方形LED晶粒102S之邊緣所發射之光的入射角θ1。此產生較小的反射係數。因此，相較於具有發光表面積相同之正方形LED晶粒102S的LED裝置100S，具有六邊形LED之LED裝置100H的光提取效率將較大。
圖2比較隨圖1A至圖1D中所說明之LED裝置100S、100H的入射角而變之反射係數。如圖2中所說明，針對在10°與90°之間的所有角，具有六邊形LED晶粒102H之LED裝置100H的反射係數Rp低於具有正方形LED晶粒102S之LED裝置100S的反射係數RS。
改良之封裝層級提取效率係歸因於接近耳語廊(whispering gallery)模式之低提取模式的發射(例如，自正方形晶粒之轉角所發射的光)減少。另外，來自此晶粒之所投影光束具有更圓形特性，此有益於照明應用。類似地，替代性幾何結構(例如，三角形)歸因於耳語廊模式之減少而改良晶粒層級提取效率。其他複雜之形狀亦可有益於形成併有不同晶粒類型的緊密封裝之LED陣列。
在實施例中，脈動雷射方法用以在晶圓內部形成疵點圖案，該圖案模擬頂部表面阡陌圖案。在實施例中，接著將輥碎機用以分離晶圓中之晶粒。
圖3A說明具有關於x及y軸線之對稱性的矩形形狀之晶粒的俯視圖。標準單粒化技術涉及薄化且接著機械鋸割晶圓，從而產生如圖3 中所示之關於x及y軸線對稱的晶粒102。物件之對稱性係定義為物件具有跨越軸線之線的鏡像。
圖3B說明可根據下文所述之方法製造的不對稱形狀之晶粒。如下文更詳細地描述，不對稱形狀之晶粒可設置於次基座上之相應的不對稱形狀之槽中。以此方式，發射在預先選擇之波長/色彩下之光的LED可按預先選擇圖案獨特地設置或配置於次基座中。
被稱為隱形劃線(Stealth Scribing)之雷射疵點產生及切割技術允許實現單粒化如圖3B中所說明的無對稱性之晶粒形狀。隱形劃線處理程序說明於圖4A至圖4D中。諸如LED層之半導體裝置層103形成於晶圓110之前側110F上，如圖4A中所示。如圖4A及圖4B中所說明，將晶圓薄化且接著安裝於帶112上，前側(裝置側)110F向下。晶圓110之平滑的後側110B得以暴露。
隱形劃線涉及將雷射聚焦至晶圓110中之內部點，在雷射之焦點處產生圖案疵點120，如圖4A中所示。如圖4A中所說明，通常使用兩個雷射，導引雷射114G及劃線雷射114S。導引雷射114G藉由將光116反射離開晶圓110之平滑的背面110B而量測晶圓110的垂直高度。將此量測回饋至劃線雷射114S，劃線雷射114S跟隨導引雷射114G且將其能量聚焦於晶圓110內部之一致平面118處。較佳地，基板對於劃線雷射114G係透明的。在實施例中，基板係藍寶石且劃線雷射114S在約532nm之波長下操作。
劃線雷射114S在x-y位置圍繞晶圓110光柵化，從而藉由沿著圖4C中所示之LED晶粒102將斷裂之線置放疵點120而寫入晶粒102的形狀。在雷射「劃線」(亦即，寫入)疵點120之圖案至晶圓110中之後，在晶圓110內存在疵點120之圖案122，但晶圓110仍係完整的。疵點120在晶圓110上對於裸眼通常並非可見的。
如圖4D中所說明，LED晶粒102係藉由用鐵砧123按壓於晶圓110 之背面上而自晶圓單粒化。較佳地，晶圓設置於台127或具有與鐵砧123相對之間隙129的其他合適的表面上。
圖6為根據以上方法所製成之單粒化晶粒的相片。疵點120之平面118在相片中清楚地可見。
因此，如上文所述，隱形劃線涉及藉由雷射聚焦對晶圓施加內部疵點，且接著沿著疵點之線鐵砧斷裂晶圓。隱形劃線使用供裁切之較佳之結晶定向，此係由於鐵砧斷裂仍需要最小力來斷裂晶圓。「較佳之結晶定向」意謂存在與其他非較佳定向相比將優先裁切之某些定向。
在本發明之一實施例方法中，本發明者認識到蝕刻對基板均勻地加壓縮應力之連續壓縮應力層可升高在經蝕刻凹槽處之局部應力，此在使用雷射在基板中產生疵點圖案之後輔助切割處理程序。舉例而言，藍寶石基板上之III族氮化物緩衝層(諸如，GaN緩衝層)可經選擇性地蝕刻以形成暴露基板之阡陌凹槽，從而產生應力增大的局部區域。增大局部應力可減小斷裂基板所需之力。接著使用雷射來施加內部疵點，如上文所述。由於增大之局部應力，基板可藉由較小力斷裂(例如，輥碎而非鐵砧斷裂)，且可在理論上以與藍寶石晶體較佳裁切定向不一致的圖案斷裂。
在一實施例中，圖5A至圖5E中所示的切割基板之方法包括在諸如藍寶石晶圓之基板110之上沈積諸如GaN緩衝層的連續第一層105。第一層105將壓縮應力賦予給基板。
該方法亦包括在第一層105中蝕刻凹槽109以與在設置於基板之上的第一層之剩餘部分處的應力相比增大在凹槽處之局部應力，如圖5B中所示。蝕刻凹槽109之步驟包含蝕刻在非作用區域中之通過LED(亦即，LED層)103且通過第一層105之阡陌凹槽，以暴露基板且在基板之第一側上界定個別LED晶粒的圖案。
該方法亦包括藉由雷射束在基板中產生疵點120之圖案122，如圖5C及圖5D中所示。疵點之圖案122中的疵點120之位置實質上對應於第一層105中的凹槽109中之至少一些及較佳所有凹槽的位置。阡陌凹槽109及疵點120之圖案122模擬個別LED晶粒102之圖案。
最終，該方法包括將壓力施加至基板以沿著凹槽切割基板，如圖5E中所示。可藉由使用在基板110上輥壓之(多個)輥125的輥碎而施加壓力，以形成LED晶粒102。
特定言之，如圖5A中所說明，在於基板(例如，藍寶石晶圓)110之前側110F上製造GaN緩衝層105及LED層103(平面抑或奈米線)之後，阡陌凹槽109係向下蝕刻通過LED層103及緩衝層105至晶圓110之表面109(晶圓110之前側110F或裝置側)。
如圖5B中所說明，歸因於基板上之連續層(例如，藍寶石上之GaN)的壓縮應力導致集中於GaN緩衝層105中之阡陌109中的峰值應力。阡陌109中之此集中應力輔助以受控方式單粒化LED晶粒102且減小由裂紋引起的損失，該等裂紋原本可能曲折遠離阡陌109且損傷鄰近晶粒102。
接著薄化晶圓110且前側110F安裝至帶112或另一支撐物上，此在一旦晶粒102經單粒化時防止單粒化之晶粒102散開。雷射損傷區域(亦即，疵點)120可如上文所述藉由雷射引入至晶圓110中。損傷區域120可經由晶圓110之頂(裝置)側110F抑或底(後)側110B藉由雷射引入。疵點120之圖案122較佳包含設置於基板110之表面下方小於10微米處的疵點之區域。
圖5D中所示之疵點的圖案122係僅出於說明目的的。可按需要產生其他圖案。圖5D中所說明之圖案122產生不對稱形狀之LED晶粒102，而圖4C中所說明的圖案122產生對稱形狀之LED晶粒102。晶圓110在界定LED晶粒102之形狀的位置弱化。
晶圓110接著經受藉由輥125的輥碎，如圖5E中所示。在實施例中，將兩個逆向旋轉之輥用以單粒化LED晶粒102。可在將壓力施加至基板以沿著凹槽109切割基板之步驟期間沿著非較佳結晶裁切定向來裁切基板110。藉由此方法，具有對稱及不對稱晶粒形狀之LED晶粒102可如圖4D及圖5E中所示而製成。
圖7至圖11說明根據其他實施例之次基座124。次基座124可為諸如藍寶石、SiO2(例如，石英或玻璃)之非半導體次基座，或諸如矽或碳化矽之半導體次基座。次基座124可用於(例如)LCD顯示器之積體背光單元中。在實施例中，在附接晶粒102之前，次基座124係製造成有下文更詳細地描述之標準金屬互連。在下文更詳細地描述之實施例中，次基座124包括設置有LED晶粒102之對稱槽126。在圖7中所說明之實施例中，次基座124包括具有與不對稱LED晶粒102A相同之不對稱形狀的不對稱槽126A。若干不同的不對稱槽126A形狀可蝕刻至次基座124中，此允許若干不同的LED晶粒102A整合至次基座124中，如圖8A中所說明。在實施例中，次基座124係由矽製成。
另一實施例針對將不對稱LED晶粒102A整合至具有如圖7中所說明之不對稱槽126A的次基座124中之方法。在此實施例中，將個別不對稱LED晶粒102A在振動次基座之同時施配至次基座124上。此攪動輔助可配合至相應的不對稱槽126A中之正確的不對稱LED晶粒102A之置放。較佳地，晶粒與槽之僅一組合係可能的。又，x-y不對稱性確保不對稱LED晶粒126A之正確側係「面向上的」(否則，不對稱LED晶粒126A不會落在不對稱槽126A中)。在實施例中，當所有不對稱LED晶粒126A置放於正確的不對稱槽126A中時，將熱量施加至次基座124以用於共熔結合。共熔結合係兩種不同的金屬之間藉由加熱之冶金反應，其中金屬在低於金屬中之任一者之熔融溫度的溫度下形成合金。在實施例中，將一種金屬之薄膜沈積於不對稱LED晶粒126A 的底部，且將另一金屬之薄膜沈積於不對稱槽126A中。用於晶粒附接之合適的共熔反應的實例係Au-Sn。金及錫在加熱至約280℃時形成合金。
在實施例中，金屬互連係在積體不對稱LED晶粒102A之前製造於次基座124中。在此實施例中，不對稱LED晶粒102A可線結合至金屬互連上之襯墊，如下文更詳細地描述。次基座124上之導線互連可在LED裝置100之組裝之前藉由標準矽處理技術製造。在不對稱LED晶粒102A黏附至次基座124之後，晶粒124之前側可藉由直寫處理程序(諸如，金屬互連之噴墨沈積或微施配)電連接至次基座124中的金屬互連。在自LED晶粒102A至次基座之金屬連接之後，可將囊封劑沈積於LED晶粒102A之上。
或者，若在次基座124上不存在互連，則可藉由經由金屬之噴墨印刷的直寫及光活性聚醯亞胺材料之沈積及圖案化沈積自不對稱LED 102A至次基座124的互連。亦即，在此實施例中，所有金屬互連係在LED晶粒102A組裝至次基座124中之後製造。金屬互連之多個層可藉由使用金屬連接之噴墨沈積的直寫處理程序及在金屬互連之層之間充當絕緣體的光活性聚醯亞胺之沈積及圖案化來製成。
如在前述實施例中，在不對稱LED晶粒102A連接至次基座124之後，可藉由標準囊封劑技術將囊封劑沈積於不對稱LED晶粒102A之上。在替代性實施例中，可在藉由蒸鍍或濺鍍將金屬沈積至經圖案化抗蝕劑上之後藉由剝離處理程序形成互連。環繞互連之介電層D1、D2、D3、D4可藉由沈積(諸如，藉由化學氣相沈積及圖案化或任何其他合適的方法)形成。
上文所述之製造程序與現有方法相比對於組裝具有大量LED晶粒102A之裝置係更具成本效益的，該等現有方法涉及要求LED晶粒102之個別置放及附接的印刷電路板及個別LED晶粒102至印刷電路板上 之金屬互連的個別線結合。
圖8A至圖11說明根據另一實施例的適於供積體背光單元使用之矽次基座124。與一些先前技術封裝相比，矽次基座124在大批量生產中的製造成本較低。次基座124之特徵包括藉由次基座之積體多層級互連製造、在高摻雜Si上的槽之選擇性Ni/Ag電鍍，及現有多層級互連堆疊之上的槽之深Si蝕刻。圖8A為次基座124之傾斜視圖。次基座124具有晶粒部分224及單獨的外部接點部分324。為了清楚起見，金屬互連(金屬線M1、M2、M3、M4)之僅一半展示於圖8A中，另一側上之金屬線M1、M2、M3、M4並未展示。圖8B為次基座124之平面圖，而圖9及圖10分別為通過線AA及BB之次基座124的橫截面圖。圖9中所說明之橫截面通過在LED晶粒102之附接之前的槽126中的一者。圖10中所說明之橫截面通過槽102之間的襯墊區域。圖11為說明圖8B之次基座之一部分的三維剖視圖。
每一對稱槽126經配置以固持LED晶粒102。如圖9中所說明，槽126較佳為楔形的。亦即，每一LED晶粒102所位於之槽126的底部具有等於或略大於LED晶粒102之寬度的寬度wb，而槽126之頂部具有大於wb的寬度wt。頂部寬度wt大於wb以輔助將LED晶粒102設置至槽126中，且在垂直(向上)於LED晶粒102之平面的方向上反射入射於側壁上之光。錐形角θ可為75°至85°，諸如80°至85°。
在圖8B中所說明之實施例中，次基座124包括三個對稱槽126。在實施例中，第一槽126包括紅色LED晶粒102R，第二槽126包括綠色LED晶粒102G，且第三槽包括藍色LED晶粒102B。然而，所有槽126可包括發射相同色彩之光的LED晶粒。此外，次基座124不限於三個槽126。次基座124可具有任何數目個槽126，諸如2至72個槽，諸如3至60個槽，諸如6至48個槽。在實施例中，區段係定義為三個槽126，通常包括一紅色LED晶粒102R、一綠色LED晶粒102G及一藍色LED晶 粒102B。次基座可包括1至24個區段，諸如2至20個區段，諸如3至16個區段。槽126可填充有諸如聚矽氧之透明囊封劑，抑或含有磷光體之非透明囊封劑，該磷光體將自LED晶粒102發射之光的波長(例如，藍色)改變為不同波長(例如，紅色)。
在圖8A、圖8B及圖9中所說明之實施例中，至外部電源供應器之電極的接點展示於外部接點部分324中。晶粒部分224可針對總共24個LED晶粒重複多次，諸如8次，但針對此等24個晶粒僅需具有接點131之一個外部接點部分324。個別外部接點131將每一彩色LED 102連接至電源供應器。
如圖8B中所說明，次基座124包括在槽126之間的金屬襯墊128以用於線結合。藉由將金屬襯墊128置放於槽126之間而非如習知次基座中沿著側面置放金屬襯墊128，次基座之寬度可減小。此寬度之減小針對維持小的外觀尺寸係有價值的，此係由於其為顯示單元之厚度的一部分。每一LED晶粒102包括相應之結合襯墊130。線結合136將次基座124上之金屬襯墊128連接至LED晶粒102上的相應結合襯墊130。
亦包括於次基座124中的是用以將電流供應至LED晶粒102之金屬線M1至M4。「金屬」線M1至M4可由包括金屬及合金(諸如，Al、Cu、W、Cr及TiW)，以及諸如TiN及氧化銦錫(ITO)的導電化合物之任何導電材料製成。儘管展示四根線，但可使用其他數目根線。如圖10及圖11中所說明，金屬線M可設置於次基座124內之不同層級中，使得存在四個層級M1、M2、M3、M4。金屬線M1、M2、M3、M4的寬度可為1μm至10μm，諸如2μm至5μm。此外，金屬線M1、M2、M3、M4可藉由如圖11中所說明之介電層D1、D2、D3、D4電隔離，其亦實體上分離該等層。亦即，介電層D1、D2、D3、D4可沈積於金屬線M1、M2、M3、M4下及之上，使得金屬線M1、M2、M3、M4設置於次基座基板140上方的不同層級中。如所說明，金屬線M1、M2 及M3設置於次基座124內。亦即，金屬線M1、M2及M3埋入於次基座124中。對比而言，金屬線M4設置於次基座124之頂部表面上。在此狀況下，頂部金屬層M4使用金屬襯墊接點131將LED 102連接至外部電源供應器。舉例而言，線M4可為將電流提供至連接至LED晶粒102之電極線M1、M2、M3的匯流排線。在此狀況下，頂部層級金屬M4藉由導電材料填充介層孔135(例如，填充有導電材料之介層孔，該導電材料諸如鋁或銅)連接至金屬線M1至M3之下部層級。每一介層孔135在下部層級中之特徵(諸如，金屬著陸襯墊134)處連接至下部層級。如所說明，金屬著陸襯墊134為正方形的。然而，金屬著陸襯墊134可為圓形、矩形、六邊形或任何其他合適的形狀。或者，金屬著陸襯墊134並不具有形狀。亦即，介層孔135可與金屬線M1至M4連接。在實施例中，著陸襯墊134為邊長為5μm至30μm，諸如10μm至20μm之正方形。
本發明者亦認識到，單晶矽可用以不僅產生具有產生於矽基板中之槽126的次基座124，而且亦可在槽126中藉由高反射金屬138選擇性地電鍍。高反射金屬最小化光損失。發明者亦認識到，多層互連可塑造於Si次基座124上，此使得個別LED晶粒102能夠在次基座124上彼此連接。藉由標準光微影技術印刷的多層互連之使用使得矽次基座124能夠具有小的外觀尺寸，此允許其在諸如行動電話之空間敏感性裝置中使用。
因此，如圖9中亦說明，金屬薄膜138作為槽126之襯裡。金屬薄膜138材料(例如，Au-Sn或Ni-Al)經選擇以與LED晶粒102之底部的第二金屬薄膜(未圖示)反應，以形成如上文所論述之共熔結合。在替代性實施例中，金屬薄膜138可為諸如Ni-Ag之反射性材料。如上文所論述，金屬薄膜138可選擇性地電鍍於暴露的重摻雜矽上。
可同時在矽晶圓上再生矽次基座124之許多複本。個別次基座 124可藉由被稱作阡陌之未圖案化矽晶圓區實體上彼此分離。
在實施例中，次基座係由矽製成且包括用於積體背光單元之積體互連。在實施例中：1. 紅色LED晶粒102R、綠色LED晶粒102G及藍色LED晶粒102B為6至12密耳，諸如8至10密耳的正方形，例如，最大值210μm。然而，在替代性實施例中，可使用其他尺寸之LED晶粒102；2. 365nm接觸微影步進器可用以產生5μm/5μm之線/間隔；3. 槽126可為200至400μm深，諸如300μm深且具有65至89度傾斜側壁，諸如85度側壁；4. 槽126在底部及側壁上較佳具有反射體(亦即，薄膜138)；5. 阡陌寬度在習知地劃線之情況下小於150μm(諸如，100μm)且在隱形劃線之情況可為更小的；6. 當深蝕刻Si次基座時，Al可用作硬式遮罩。在替代性實施例中，與Si相比更耐火之金屬(諸如，Cr、Ti、TiN、TiW或W)可在Al之頂部用以抵抗Si蝕刻。
在實施例中，次基座124可為530μm寬及33120μm長，不包括用以接觸外部以獲得電力的襯墊131。長度增加300μm以用於將附接至外部世界之6個襯墊131且次基座124長度為33420μm。在200mm Si晶圓上(3mm邊緣除外)，此實現每晶圓1355個次基座124。
實施例針對製成以上次基座124之方法。該方法之實施例的一態樣包括以下製程流程：
1. 起始材料：機械級別之高摻雜200mm直徑Si晶圓；
2. 在Si晶圓上沈積或生長1000Å SiO2薄膜；厚度可為200Å至10μm間的任何厚度。或者，可使用光活性聚醯亞胺取代SiO2或其他介電質(諸如，低k SiCOH、SiN、Al2O3等介電質)。
3. 藉由剝離技術或遮罩及蝕刻(金屬1，或M1)在SiO2上圖案化 300Å Ti/1μm Al(用於黏著之薄Ti)線；厚度可為50Å至1μm之Ti及2000Å至3μm之Al。或者，在Al之頂部可存在抗反射塗層，通常為Ti、TiN、WN或Cr；
4. 在M1之頂部沈積1微米厚的第二SiO2薄膜；厚度可為200Å至10μm間的任何厚度，但一般而言，其應隨著金屬之厚度而按比例縮放；
5. 在第二SiO2薄膜之頂部沈積第二Ti/Al線或M2；
6. 在M2之頂部沈積第三SiO2薄膜；
7. 在第三SiO2薄膜之頂部沈積第三Ti/Al薄膜M3；
8. 在M3之頂部沈積第四SiO2薄膜；
9. 圖案化第四氧化物薄膜且乾式蝕刻SiO2以打開至M1、M2及M3的介層孔及襯墊；
10. 在第四SiO2薄膜之頂部沈積、圖案化及蝕刻Ti/Al薄膜M4；其中至M1、M2及M3之襯墊敞開，M4現將連接至下部金屬層。M4係稱作匯流排線。在實施例中，在M4中存在6個離散互連，從而允許至紅色、綠色及藍色LED的n及p個連接。LED可依據設計者之判斷串聯或並聯連接。若介層孔將每一晶粒連接至匯流排線，則所有LED係並聯連接的。若僅在第一及最後(例如，第72個)LED處存在介層孔，則LED係串聯連接的。任何其他組合亦為可能的(例如，連接每第3個紅色LED，使得存在串聯之3個LED，且3個之群組與8個其他3個一組的群組並聯連接)；
11. 在M4之頂部沈積第五SiO2薄膜(此最終SiO2薄膜形成鈍化)；
12. 圖案化該等槽，且繼續乾式蝕刻SiO2；
13. 在Si晶圓中乾式蝕刻300μm深的槽。可跳過槽(0μm深，或可為100至500μm間的任何深度)；
14. 在Si蝕刻之後，將Ni/Ag電鍍至暴露的導電Si中。典型的反 射性Ni/Ag厚度為300Å Ni/2000Å Ag。鎳厚度可在50Å至5000Å的範圍中，且銀厚度可在500Å至5μm的範圍中；或者，沈積Au-Sn合金或雙層以供共熔結合；
15. 使用鋸割或其他單粒化方法中之任一者來單粒化LED晶粒；
16. 藉由共熔結合或藉由環氧樹脂或聚矽氧黏著劑進行晶粒附接，繼之以其固化；
17. (例如)藉由Au線結合進行線結合；
18. (例如)使用可替代地嵌入有磷光體粉末之聚矽氧進行囊封，從而將LED之光自一波長轉換為另一波長。
Al及SiO2兩者在矽蝕刻期間具有極佳的耐蝕性。當此等材料與厚光阻及時間多工深矽蝕刻技術組合時，存在足夠之餘裕來蝕刻300μm之矽而不會大量侵蝕受到遮蔽以防蝕刻之特徵。矽之無電極鎳電鍍係金屬化矽的既定技術。後續銀電鍍鎳亦為既定技術，且允許在不電鍍覆有SiO2之區域之同時選擇性電鍍槽。矽次基座具有在晶圓層級封裝(高生產率製造)上的優點、與更標準的複合物封裝相比具有優良的矽散熱能力，且與藍寶石及複合物封裝相比具有較好的在矽與藍寶石之間的熱膨脹匹配。在實施例中，所有製造步驟係在低於550℃(諸如低於525℃、諸如低於510℃)之溫度下執行。上文所述之次基座124併有允許電連接次基座124內所含有之個別晶粒的多層互連，同時維持小的外觀尺寸。
圖12A至圖12D、圖13A及圖13B說明根據另一實施例之次基座124。圖12A至圖12C為包括LED 102及線結合136之平面圖，而圖12D為傾斜視圖。圖13A及圖13B說明通過線A-A的圖12A之次基座的側視橫截面，其中具有(圖13B)及不具有(圖13A)LED 102及至LED的線結合。此實施例並不包括延伸穿過次基座124之長度的金屬線M1、M2、M3、M4。亦即，與圖8A至圖10中所說明之實施例對比，相同 色彩之LED晶粒102(例如，LED紅色晶粒102R、綠色LED晶粒102G及藍色LED晶粒102B)並未藉由金屬線M1、M2、M3、M4串聯連接。對比而言，此實施例包括在次基座124之表面上的連接至槽126之兩側上之導電填充介層孔135的金屬線160。以此方式，次基座124上之個別LED晶粒102中的每一者係可單獨定址的。因此，個別LED晶粒102可串聯或並聯或以串聯與並聯之任何組合的形式連接。在實施例中，導電填充介層孔135之上部表面係藉由金屬襯墊134覆蓋。在實施例中，導電填充介層孔填充有銅且金屬襯墊134係由鋁製成。
如圖13A中所說明，槽126如前述實施例中藉由金屬薄膜138作為襯裡。較佳地，次基座基板140係由矽製成。為了防止電流自導電填充介層孔135短路至次基座基板140，諸如SiO2之介電層143可形成於次基座基板140之表面上以自次基座基板140分離導電填充介層孔135。介電層143形成環繞導電填充介層孔135之殼體。
製作圖12A之次基座124的實施例說明於圖12B、圖12C、圖13A及圖13B中。次基座基板140之切掉部分展示於圖12B中。首先，可首先在次基座基板140中蝕刻通孔139之圖案，如圖12B中所示。通孔139可為300至500μm(例如，400μm)深及50至100μm(例如，80μm)寬。圖13A中所示之介電層143可接著在藉由導電材料填充通孔以形成導電填充介層孔135之前形成於通孔139的表面上。若次基座基板140係由矽製成，則介電層143可由(例如)藉由氧化通孔之表面所形成的二氧化矽製成。或者，介電層143可由藉由CVD沈積SiN所製成的氮化矽製成。
導電填充介層孔135可藉由以下步驟製成：經由無電極電鍍或任何其他合適的製程沈積諸如銅或鋁之金屬晶種層，繼之以電鍍諸如Cu之導體以填充通孔。視情況，一或多個障壁層可在形成導電填充介層孔之前形成於通孔中之介電層143的表面上。在導電填充介層孔 135之形成之後，可經由化學機械拋光(CMP)或任何其他合適的製程自次基座基板140之一個或兩個表面(例如，頂部及底部)移除過量之導電材料。
在製作導電填充介層孔135之替代性方法中，可使用雙金屬鑲嵌製程。在此方法中，氧化物層形成於次基座基板140之表面之上。接著在氧化物層中圖案化溝槽及在溝槽之底部圖案化通孔。導電填充介層孔135係藉由用諸如銅之導電材料填充通孔及溝槽而製成。如上文所論述，可經由化學機械拋光(CMP)或任何其他合適的製程(諸如，回蝕)自次基座基板140之一個或兩個表面(例如，頂部及底部)移除過量之導電材料。
接下來，如圖13A中所說明，在形成導電填充介層孔135之後，可將諸如SiO2之介電層141沈積於導電填充介層孔135及金屬線160之上。介電層141可為0.150至200μm，例如1μm厚。介電層141可接著經圖案化及乾式蝕刻以在導電填充介層孔135上方製成開口。結合襯墊134可接著形成於介電層141中之開口中。在實施例中，結合襯墊係由鋁製成。
接下來，槽126形成於次基座基板140中，如圖12B及圖13A中所示。槽126可藉由圖案化及蝕刻(諸如，藉由乾式或濕式蝕刻)形成。類似於上文在圖8A至圖10中所說明之實施例，金屬薄膜138可沈積於槽126之側壁上。LED 102可如上文所論述附接至次基座124。
接著，可接著沿著圖12B中之線B-B及C-C切割基板140以形成複數個細長之次基座124，其中一者展示於圖12A及圖12C中。次基座124可具有各自含有LED晶粒102之槽126的一列。因為切割線B-B及C-C延伸穿過導電填充介層孔135，所以每一介層孔之部分135A暴露於每一次基座124的側中。以此方式，具有10至100μm(諸如，40μm)之寬度的導電條帶135A形成於次基座124之側上。因此，可經由次基座 124之側及/或底部上的暴露條帶135A與次基座124中之LED晶粒102進行電接觸，以用於獨立的LED晶粒控制。舉例而言，獨立的或共同的外部引線135B電連接至暴露於次基座124基板140之(多個)側上的導電填充介層孔135之暴露條帶部分135A，如圖12C中所示。該複數個LED晶粒可使用外部引線135B串聯或並聯或以串聯與並聯之組合的形式電連接。
因此，圖12B、圖12C及圖13中所說明之方法包括：形成延伸穿過基板之介層孔；藉由導電材料填充介層孔以形成電接觸複數個積體互連中之各別者的導電填充介層孔135；及使用光微影及蝕刻在基板140中形成複數個槽126。該複數個LED晶粒102B、102G、102R接著置放至該複數個槽(較佳地，LED晶粒至槽126)中，且經由導電填充介層孔135切割基板140以形成暴露於基板140之側上的導電填充介層孔之暴露條帶部分135A。接著，外部引線135B電連接至暴露於基板140之(多個)側上的導電填充介層孔135之暴露條帶部分135A。
圖14A至圖14H為說明根據另一實施例的製作次基座之方法的示意性側視橫截面圖。此實施例亦允許類似於圖12A至圖12C及圖13A至圖13B中所說明之實施例但藉由使用至LED晶粒102之底部接點145及在至槽126之底部的通孔140中之金屬M5(下文更詳細地描述)的獨立控制。在圖14A中所說明之第一步驟中，次基座基板140經圖案化，使得槽126蝕刻於次基座基板140中。較佳地，槽126略大於將設置於槽126中之LED晶粒102。在實施例中，槽126寬於將設置於槽126中之LED晶粒102且深於LED晶粒102的厚度。在實施例中，次基座基板140為約100至400μm(諸如，200μm)厚且槽126為約50至200μm(諸如，100μm深)，從而在槽126中留下約50至200μm(諸如，100μm)厚的底板147。
在圖14B中所說明之下一步驟中，孔洞142形成於底板147中。較 佳地，孔洞142形成於槽126之中間。可藉由雷射切除或任何其他合適的方法(諸如，圖案化及蝕刻)穿過底板147而形成孔洞142。
如上文所論述，次基座基板140可由半導電之矽製成。如圖14C中所說明，介電層144可形成於次基座基板140之表面上，以在次基座基板140與LED晶粒102之間提供絕緣層。介電層144可為(例如)藉由氧化次基座基板140之表面所形成的SiO2。或者，次基座124之表面可經氮化以形成氮化矽層或塗佈有高K介電材料(諸如，Al2O3)以形成Al2O3層144。較佳地，孔洞142之頂部表面、底部表面及內表面係藉由介電層144覆蓋。
在圖14D中所說明之下一步驟中，自次基座基板140之後側用導電材料M5(諸如，銅)填充孔洞142以形成互連145。互連145可(例如)藉由雙金屬鑲嵌製程製成。在雙金屬鑲嵌製程中，絕緣層146沈積於次基座基板140之後側之上。絕緣層146經圖案化及蝕刻以在絕緣層146中形成溝槽，從而暴露孔洞142。溝槽及孔洞142接著填充有導電材料M5以形成互連145。為了移除過量之導電材料，可使用絕緣層146作為拋光擋板而在次基座基板140之底側上執行化學機械拋光(CMP)步驟。
接下來，如圖14E中所說明，自前側在槽126內部在介電層144中形成接觸孔洞148。接觸孔洞148可藉由雷射切除或任何其他合適的製程(諸如，遮蔽及蝕刻)製成。
接下來，如圖14F中所說明，導電材料沈積於接觸孔洞148及互連145之導電材料M5的表面中以形成電接點150A、150B。電接點150較佳由不同於導電材料M5之材料製成，諸如Al或如Pb-Sn之焊接材料。在實施例中，電接點150A、150B係藉由利用噴墨印刷、氣溶膠噴霧或微施配之微沈積形成。
在圖14G中所說明之下一步驟中，LED晶粒102置放至槽126中。 LED晶粒102接著結合至電接點150A、150B。結合可藉由陽極結合、熱壓縮結合、共熔結合或焊接結合實現。在實施例中，LED晶粒102在與電接點150A、150B相同之側上具有反射體(諸如，分佈式布拉格反射體(DBR))，以增強與電接點150A、150B相反的光提取。在實施例中，所有LED晶粒102共用重摻雜之矽次基座基板140上的接觸孔洞148中之共同接點150A(設置於邊緣上)。共同接點150A可為陰極抑或陽極。在此實施例中，每一LED晶粒102具有一離散(非共同)接點150B(較佳設置於中心，例如，連接至互連145之導電材料M5)。以此方式，可藉由將電流或電壓施加至所選擇之LED晶粒102的互連145而獨立於其他LED晶粒102來驅動每一LED晶粒102。
在圖14A至圖14H中所說明之實施例中，LED晶粒102經配置以頂部發射並具有底部接點145。在圖12A至圖12C及圖13中所說明之實施例中，LED晶粒102經配置以頂部發射並具有經由結合襯墊130的頂部接點。
在圖14H中所說明之此實施例之方法中的另一步驟中，清透的聚矽氧或另一輻射透射性囊封劑152沈積於整個次基座基板140之上以保護LED晶粒102免受環境影響。囊封劑152可藉由模製或網板印刷及固化或任何其他合適的方法來沈積。
圖15A至圖15C說明含有齒形金屬接點2之半導體LED次基座124的另一實施例，該等接點諸如描述於2013年9月19日申請且全部內容以引用的方式併入本文中的美國專利申請案第14/031,751號中的接點。LED晶粒102置放於次基座124中，諸如由矽基板製成的一側敞開之矩形盒。次基座124具有兩個槽3、4，其中齒形金屬接點2積體於槽3、4之底板中。接點2形成至外部電源供應器之電極的連接。綠色LED晶粒102G及藍色LED晶粒102B設置於第一槽4中，且藍色LED晶粒設置於第二槽3中。清透的囊封劑7用以密封第一槽4中之綠色LED 晶粒102G及藍色LED晶粒102B。具有紅色磷光體8之囊封劑用以密封第二槽3中的藍色LED晶粒102B。
LED晶粒102藉由聚矽氧黏著劑機械地附接至次基座之槽3、4的底部。LED晶粒102藉由線結合136電附接至次基座之金屬接點2。含有一或多個LED晶粒之此封裝可整合至諸如LCD顯示器之另一裝置中。
儘管前述內容涉及特定較佳實施例，但應理解，本發明並非如此受限。一般熟習此項技術者將想到可對所揭示之實施例進行各種修改且此等修改意欲在本發明之範疇內。本文所引用之所有公開案、專利申請案及專利的全部內容以引用的方式併入本文中。
124‧‧‧次基座/矽次基座
126‧‧‧對稱槽
134‧‧‧金屬著陸襯墊
138‧‧‧高反射金屬
M1‧‧‧金屬線/電極線
M2‧‧‧金屬線/電極線
M3‧‧‧金屬線/電極線
M4‧‧‧金屬線

Claims (51)

  1. 一種用於發光二極體(LED)晶粒之次基座，其包含：基板，其包含複數個楔形槽；及複數個積體互連，其整合至該基板中。
  2. 如請求項1之次基座，其進一步包含該等槽中之第一金屬層，該第一金屬層經配置以在加熱時與LED晶粒上之第二金屬層形成共熔結合。
  3. 如請求項1之次基座，其中該次基座包含2至72個槽。
  4. 如請求項1之次基座，其中該基板包含矽。
  5. 如請求項1之次基座，其中該等積體互連設置於該基板中之不同層級中。
  6. 如請求項5之次基座，其進一步包含連接該基板中之互連與該基板之表面上的匯流排線的介層孔。
  7. 如請求項1之次基座，其中互連係藉由絕緣薄膜彼此絕緣。
  8. 如請求項6之次基座，其中該絕緣薄膜係SiO2。
  9. 如請求項6之次基座，其中該絕緣薄膜係透明的聚醯亞胺薄膜。
  10. 如請求項1之次基座，其中該等楔形槽包含不對稱開口，且其中該次基座包含複數個不同形狀之不對稱槽。
  11. 如請求項10之次基座，其中該次基座包含具有第一不對稱開口之複數個第一形狀的槽、具有第二不對稱開口之複數個第二形狀的槽及具有第三不對稱開口之複數個第三形狀的槽，其中該第一不對稱開口、該第二不對稱開口及該第三不對稱開口係不同的。
  12. 如請求項11之次基座，其進一步包含設置於該次基座中之該等楔形槽中的不對稱LED晶粒。
  13. 如請求項1之次基座，其進一步包含經配置以發射第一色彩之光的第一複數個LED晶粒設置於第一楔形槽中，經配置以發射第二色彩之光的第二複數個LED晶粒設置於第二楔形槽中，且經配置以發射第三色彩之光的第三複數個LED晶粒設置於第三楔形槽中。
  14. 如請求項1之次基座，其中該次基座包含設置於該等槽之間的結合襯墊。
  15. 一種安裝發光二極體(LED)晶粒之方法，其包含：使用金屬沈積及圖案化形成整合至基板中之複數個積體互連；使用光微影及蝕刻在基板中形成複數個楔形槽；及在形成複數個積體互連之該步驟之後將複數個LED晶粒置放至該複數個楔形槽中。
  16. 如請求項15之方法，其中形成複數個積體互連包含使用金屬剝離處理程序或金屬層沈積、光微影及蝕刻處理程序。
  17. 如請求項16之方法，其進一步包含在該等槽中形成第一金屬層，及使用加熱在該第一金屬層與該LED晶粒上之第二金屬層之間形成共熔結合。
  18. 如請求項15之方法，其中該等互連包含鋁、銅或其合金。
  19. 如請求項15之方法，其中該等互連包含黏著層及導電層之堆疊。
  20. 如請求項15之方法，其中所有製造步驟係在510℃或510℃以下之溫度下執行。
  21. 如請求項15之方法，其中該基板包含矽、藍寶石、SiO2，或碳化矽。
  22. 如請求項21之方法，其中該等積體互連設置於該基板中之不同 層級中。
  23. 如請求項22之方法，其進一步包含形成連接該基板中之互連與該基板之表面上的匯流排線的介層孔。
  24. 如請求項23之方法，其中形成複數個積體互連之該步驟在形成複數個楔形槽之該步驟之前發生。
  25. 一種製作用於發光二極體(LED)晶粒之次基座的方法，其包含：在次基座基板之第一側中形成複數個槽；形成複數個孔洞，該複數個孔洞中之每一者自該複數個槽之該每一各別槽的底部表面延伸至該次基座基板之第二側；形成設置於該次基座基板之第二側上的複數個互連，其中該第二側與該次基座基板之該第一側相反，且其中該複數個互連延伸穿過該次基座基板中之該各別複數個孔洞以在該複數個槽的該底部表面中暴露；及形成設置於該複數個槽內部之一或多個電接點。
  26. 如請求項25之方法，其中該複數個互連係藉由雙金屬鑲嵌製程形成。
  27. 如請求項25之方法，其進一步包含將複數個LED晶粒置放至該等槽中。
  28. 如請求項25之方法，其中該等LED晶粒係頂部發射的，且該複數個該等LED晶粒中之每一者的底部電連接至該複數個互連中的一者且電連接至每一槽中之該一或多個電接點。
  29. 如請求項28之方法，其中該等互連為可獨立定址的且該等電接點為所有LED晶粒共用。
  30. 如請求項25之方法，其進一步包含將該複數個LED晶粒焊接至該等槽之底部表面。
  31. 如請求項25之方法，其中該等互連包含鋁、銅或其合金。
  32. 一種用於發光二極體(LED)晶粒之次基座，其包含：基板，其包含經配置以接納LED晶粒之複數個槽；及複數個積體互連，其整合至該基板中，其中用於每一槽之該等互連的至少一部分具有在該次基座之一側上的暴露部分，且該複數個互連中之至少一些並不連接至該次基座中的其他互連。
  33. 如請求項32之次基座，其中該次基座允許藉由至該次基座之該側上的該等互連之該暴露部分的外部引線串聯或並聯或以串聯與並聯之組合的方式電連接LED晶粒。
  34. 如請求項32之次基座，其進一步包含該等槽中之第一金屬層，該第一金屬層經配置以在加熱時與LED晶粒上之第二金屬層形成共熔結合。
  35. 如請求項32之次基座，其中該次基座包含在該次基座內設置於不同深度處的複數個互連層級。
  36. 如請求項32之次基座，其進一步包含複數個導電填充介層孔，該複數個介層孔將該複數個積體互連之埋入於該次基座中的第一集合連接至複數個積體互連之在該次基座之表面上的第二集合。
  37. 如請求項36之次基座，其中該次基座包含半導電矽基板及設置於該等導電填充介層孔與該半導電矽基板之間的介電層。
  38. 如請求項37之次基座，其進一步包含在該介電層之表面上的一或多個障壁層。
  39. 如請求項35之次基座，其中：該次基座包含第一埋入互連層級、第二埋入互連層級及第三埋入互連層級；且該第一埋入互連層級與發射具有第一色彩之光的LED晶粒相關 聯，該第二埋入互連層級與發射具有第二色彩之光的LED晶粒相關聯，且該第三埋入互連層級與發射具有第三色彩之光的LED晶粒相關聯。
  40. 如請求項32之次基座，其中該複數個楔形槽包含在75度與89度之間的一錐角θ，且其中該複數個積體互連具有在0.1μm與10μm之間的一寬度。
  41. 一種發光陣列，其包含如請求項32之次基座、安裝於該次基座中之複數個LED晶粒及複數根外部引線，其中該複數根外部引線中之每一者電連接至在該次基座之側上的複數個互連中之一者的暴露部分以允許該複數個LED晶粒之獨立定址。
  42. 一種用於發光二極體(LED)晶粒之次基座，其包含：複數個槽，其設置於次基座基板之第一側中；複數個互連，其設置於該次基座基板之第二側上，該複數個互連延伸穿過該次基座基板至該複數個槽之底部表面，該複數個互連提供與該複數個槽之一槽中的LED晶粒的獨立電接觸；及一或多個電接點，其設置於該複數個槽內部。
  43. 一種發光陣列，其包含如請求項42之次基座及安裝於該次基座中之複數個LED晶粒，其中複數個槽之每一槽經配置以固持LED晶粒且每一槽包含一獨立互連及獨立的電接點。
  44. 如請求項43之陣列，其進一步包含設置於該複數個LED晶粒之上的囊封劑。
  45. 如請求項43之陣列，其中該等LED晶粒係頂部發射的，且該等LED晶粒之底部電連接至該等互連及該一或多個電接點。
  46. 一種製作發光二極體(LED)陣列之方法，其包含：形成延伸穿過基板之複數個介層孔；藉由導電材料填充該複數個介層孔以形成複數個導電填充介 層孔；形成整合至基板中且電接觸各別複數個導電填充介層孔之複數個積體互連；使用光微影及蝕刻在該基板中形成複數個槽；在形成該複數個積體互連之該步驟之後將複數個LED晶粒置放至該複數個槽中；及經由該等導電填充介層孔切割該基板以形成暴露於該基板之一側上的該等導電填充介層孔之暴露條帶部分。
  47. 如請求項46之方法，其進一步包含藉由將外部引線電連接至暴露於該基板之該側上的該等導電填充介層孔之該等暴露條帶部分而串聯或並聯或以串聯與並聯之組合的形式電連接該複數個LED晶粒。
  48. 如請求項46之方法，其進一步包含在該等槽中形成第一金屬層及使用加熱在該第一金屬層與該LED晶粒上之第二金屬層之間形成共熔結合。
  49. 如請求項46之方法，其進一步包含將該複數個LED晶粒焊接至該等槽之底部表面。
  50. 如請求項46之方法，其中該等積體互連設置於該基板中之不同層級中。
  51. 如請求項50之方法，其進一步包含形成連接該基板中之互連與該基板之表面上的金屬線的介層孔，其中每一互連連接至該表面上之不同金屬線。
TW103140739A 2013-11-22 2014-11-24 具有積體互連之發光二極體次基座 TW201530834A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201361907518P 2013-11-22 2013-11-22

Publications (1)

Publication Number Publication Date
TW201530834A true TW201530834A (zh) 2015-08-01

Family

ID=53180212

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103140739A TW201530834A (zh) 2013-11-22 2014-11-24 具有積體互連之發光二極體次基座

Country Status (3)

Country Link
US (1) US9287468B2 (zh)
TW (1) TW201530834A (zh)
WO (1) WO2015077623A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6341056B2 (ja) 2014-10-24 2018-06-13 日亜化学工業株式会社 サブマウント及びその製造方法並びに半導体レーザ装置及びその製造方法
JP6156402B2 (ja) 2015-02-13 2017-07-05 日亜化学工業株式会社 発光装置
US9786812B2 (en) * 2015-07-30 2017-10-10 Nichia Corporation Light emitting element and light emitting device
US11004891B2 (en) * 2016-02-09 2021-05-11 Nichia Corporation Light emitting device and backlight including the light emitting device
US20170287838A1 (en) * 2016-04-02 2017-10-05 Intel Corporation Electrical interconnect bridge
US10074785B2 (en) * 2016-11-18 2018-09-11 Nichia Corporation Light-emitting device
FR3061608B1 (fr) * 2016-12-29 2019-05-31 Aledia Dispositif optoelectronique a diodes electroluminescentes
KR102060471B1 (ko) * 2017-02-01 2019-12-30 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법
US10204873B2 (en) * 2017-05-08 2019-02-12 Infineon Technologies Americas Corp. Breakable substrate for semiconductor die
US10763230B2 (en) * 2018-12-21 2020-09-01 Texas Instruments Incorporated Integrated circuit backside metallization
US11637219B2 (en) 2019-04-12 2023-04-25 Google Llc Monolithic integration of different light emitting structures on a same substrate

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332234A (ja) * 2005-05-25 2006-12-07 Hitachi Aic Inc 反射機能を有するｌｅｄ装置
KR101144351B1 (ko) 2010-09-30 2012-05-11 서울옵토디바이스주식회사 웨이퍼 레벨 발광다이오드 패키지 및 그 제조방법
US8354684B2 (en) * 2011-01-09 2013-01-15 Bridgelux, Inc. Packaging photon building blocks having only top side connections in an interconnect structure
JP5933959B2 (ja) 2011-11-18 2016-06-15 スタンレー電気株式会社 半導体光学装置
KR101976433B1 (ko) 2012-01-12 2019-05-09 엘지이노텍 주식회사 발광소자 패키지 및 조명 장치

Also Published As

Publication number Publication date
WO2015077623A1 (en) 2015-05-28
US20150179895A1 (en) 2015-06-25
US9287468B2 (en) 2016-03-15

Similar Documents

Publication Publication Date Title
US9287468B2 (en) LED submount with integrated interconnects
US20210135067A1 (en) Etched trenches in bond materials for die singulation, and associated systems and methods
US9905741B2 (en) Light emitting device and manufacturing method thereof
KR100652133B1 (ko) 플립칩 구조의 발광 소자
CN103403890B (zh) 发光器件、发光模块以及用于制造发光器件的方法
US8193541B2 (en) Light emitting diode structure having a conductive thin film for connecting a light emitting stack to an electrode and LED packaging structure using the same
TWI482316B (zh) 發光裝置、發光模組、以及製造發光裝置之方法
US20150050759A1 (en) Submount, optical module provided with submount, and submount manufacturing method
US20060231853A1 (en) Semiconductor light-emitting device and its manufacturing method
CN112768484B (zh) 发光二极管及其制作方法
JP5148336B2 (ja) 発光ダイオードチップおよびその製造方法
JP2005322847A (ja) 半導体発光装置とその製造方法
WO2003044872A1 (en) Compound semiconductor light emitting device and its manufacturing method
CN103560127A (zh) 光学器件及其制造方法
CN102376852A (zh) 发光二极管封装的基板结构及其制造方法
CN102694113A (zh) 半导体发光器件及其制造方法
US20230069883A1 (en) Method for manufacturing semiconductor light-emitting device
US9412899B2 (en) Method of stress induced cleaving of semiconductor devices
CN113169259A (zh) 发光二极管及其制作方法
TW201530825A (zh) 使不同形狀或不同尺寸發光二極體晶粒設置於次基座中之方法
JP7112596B2 (ja) 半導体発光デバイス
JP2004297095A (ja) 化合物半導体発光素子の製造方法
KR101348405B1 (ko) 실리콘 기판을 이용한 발광다이오드 패키징 및 그 제조방법
CN104966777A (zh) 半导体发光装置及其制造方法
JP2004343138A (ja) 化合物半導体発光素子の製造方法