TW201528016A - 改善製造半導體元件之微影製程的設計特徵分析法 - Google Patents

改善製造半導體元件之微影製程的設計特徵分析法 Download PDF

Info

Publication number
TW201528016A
TW201528016A TW103114068A TW103114068A TW201528016A TW 201528016 A TW201528016 A TW 201528016A TW 103114068 A TW103114068 A TW 103114068A TW 103114068 A TW103114068 A TW 103114068A TW 201528016 A TW201528016 A TW 201528016A
Authority
TW
Taiwan
Prior art keywords
design
grouping
pattern matching
data
stage
Prior art date
Application number
TW103114068A
Other languages
English (en)
Other versions
TWI525463B (zh
Inventor
Shauh-Teh Juang
Jason Z Lin
Original Assignee
Dom Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dom Systems Ltd filed Critical Dom Systems Ltd
Publication of TW201528016A publication Critical patent/TW201528016A/zh
Application granted granted Critical
Publication of TWI525463B publication Critical patent/TWI525463B/zh

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/7065—Defects, e.g. optical inspection of patterned layer for defects
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

檢測一半導體裝置中一定數量的晶圓，以產生複數個晶圓檢測資料。根據複數個晶圓檢測資料，利用設計特徵分析法來辨識關鍵重要點，以改善製造半導體元件之微影製程的方法。該設計特徵分析法包括了全域校準、完整晶片圖案相關對比、圖案特性化以及設計特徵推論。全域校準係補償晶片設計資料與晶圓檢測資料之間的實體坐標偏差。完整晶片圖案相關對比係使用多段式圖案匹配與分組以辨識高重複性缺陷為重要點。圖案特性化係擷取高重複性缺陷之設計圖案以及設計特徵。設計特徵推論係分析設計特徵、辨識關鍵設計特徵並且判別關鍵設計特徵之關鍵性。

Description

改善製造半導體元件之微影製程的設計特徵分析法
本發明係關於半導體元件之製造，特別是關於一種使用設計特徵分析法以改善製造半導體元件之微影製程。
半導體元件的製造，是藉由將多層電路圖案製作於晶圓上，以形成具有大量集成之電晶體的一複雜電路。在半導體元件的製造流程中，微影製程係負責將電路設計者所設計的電路圖案轉移至晶圓上之製程。
根據電路圖案而具有不透光以及透光之清楚圖案的光罩係用於在晶圓上將元件層圖案化。光罩上鄰近圖案的效應以及光學繞射都可能會造成元件層圖案的變形。光學鄰近校正(optical proximity correction,OPC)以及微影製程檢查(lithographic process check,LPC)為可製造性設計(design for manufacturability,DFM)中普遍用於校正圖案變形的重要技術。
第一圖為一習知的流程圖，其中顯示了製造半導體元件時，最佳化其微影製程所使用的初始設置以及後續調整之習知流程。用於製造一元件層之光罩的電路圖案，係由電路設計者所產生之一設計資料檔案所描述，如方塊101所示，所述設計資料檔案為GDS或是OASIS格式。設計資料可以是由隨機佈局產生器(random layout generator,RLG)所產生的隨機電路圖案，或者是廠商或試點客戶所提供之產品質量檢驗工具(product qualification vehicle,PQV)。方塊102中顯示了OPC創作，其中所使用的OPC模型與配方以及包含除了OPC外之額外的製造效果之DFM模型與配方係來自方塊103。在OPC創作後，方塊102係根 據OPC模型執行OPC認證，並且根據DFM模型執行LPC認證。
OPC與LPC認證預期了可能造成產量限制的特定電路佈局以及圖案的重要點。如方塊104所示，透過微影製程使用OPC光罩所製造的晶圓，係由光學或電子束檢測器以及度量衡機器所檢測，以偵測晶圓中的缺陷，並且量測重要點的關鍵尺寸。預期的重要點之檢測資料以及量測資料係被回饋至方塊103，以調整OPC以及DFM之模型與配方。
當半導體製造的技術進步至20nm或者更小，其電路設計的架構也隨之縮小，而在設計上對幾何尺寸的減縮造成了許多系統性的製造變化，其對半導體的產量造成的限制也大於其他隨機性的變化。在光學鄰近效應以及微影製程中，小幾何尺寸內的相互作用造成了高度非線性的系統性變化，而且該些變化很難，甚或是不可能以OPC或DFM來建造其模式。因此，很多製造關鍵重要點無法在第一圖中所示的設置以及調整流程中，藉由OPC以及LPC認證來預測及揭露。其後果是這些未被揭露的製造關鍵重要點，有可能在半導體量產時導致災難性的產量損失。
為了克服前述的缺點以及挑戰，本發明所提供之方法能夠預測並且揭露製造關鍵重要點，藉以改善製造半導體元件製程中的微影製程。因此，本發明提供一種方法，使用設計資料特徵以辨識OPC以及LPC認證所無法辨識之新的製造關鍵重要點。
基於上述理由，本發明所提供的設計特徵分析法，包括了能夠補償晶圓檢測資料、晶圓關鍵尺寸與審閱資料以及晶片設計資料之間的座標偏移之全域校準，從上述校準之資料中找出高重複性缺陷之完整晶片圖案相關對比，為上述高重複性缺陷擷取出設計特徵之圖案特性化，以及決定該等設計特徵之關鍵性之設計特徵推論。
在本發明中，多段式圖案匹配與分組係採用階層式 方法，以進行完整晶片圖案相關對比。從多個晶圓檢測中得到的大量資料係被分類為多個輸入資料組，並且被提供至多段式圖案匹配與分組的第一處理階段。第一處理階段之輸出可以被進一步分類為多組第二階段輸入資料，以進行第二處理階段。
本發明所採用的階層式方法使得大量的輸入資料以及中間階段輸出資料可以被進一步分類為多個輸入資料組，以進行後續的處理階段。最後再進行最終處理階段，以將多個晶圓檢測中的高重複性缺陷分組並儲存。此外，可以進行資料過濾以及統計分析，以在初始階段以及/或者後續資料處理階段中，減少大量檢測資料中的缺陷數量。
根據本發明，為重要點所擷取出的設計特徵可以被分析並且排序。儲存在一關鍵設計特徵資料庫中並更新的關鍵設計特徵，可以被用來協助OPC/DFM模型與配方之設置與調整。關鍵設計特徵亦可以被用來在完整晶片設計資料中，搜尋具有相同的關鍵設計特徵之電路圖案，而定義微照護檢測區，以進行後續的晶圓檢測與量測。
101‧‧‧GDS或是OASIS格式的設計資料
102‧‧‧OPC創作及OPC/LPC認證
103‧‧‧OPC/DFM模型與配方之設置與調整
104‧‧‧晶圓光學或電子束檢測與度量
201‧‧‧設計特徵分析法
301‧‧‧晶圓檢測資料
302‧‧‧晶圓關鍵尺寸與審閱資料
303‧‧‧晶片設計資料
304‧‧‧關鍵設計特徵資料庫
305‧‧‧全域校準
306‧‧‧完整晶片圖案相關對比
307‧‧‧圖案特性化
308‧‧‧設計特徵推論
309‧‧‧分析法配方
310‧‧‧分級之關鍵設計特徵
401~40N‧‧‧晶圓檢測
410‧‧‧相同或類似圖案分組
420‧‧‧相同或類似圖案分組
430‧‧‧相同或類似圖案分組
440‧‧‧晶片設計資料
501‧‧‧資料過濾以及統計分析
601‧‧‧完整晶片/晶圓微照護檢測區推論
602‧‧‧微照護檢測區
第一圖為一流程圖，其中顯示了製造半導體元件中，最佳化其微影製程的初始設置以及調整的習知流程；第二圖為一流程圖，其中顯示了根據本發明之使用設計特徵分析法，來進行製造半導體元件中，最佳化其微影製程的改善流程；第三圖為根據本發明之設計特徵分析法的一方塊圖；第四圖為根據本發明之設計特徵分析法之多段式圖案匹配與分組的一方塊圖；第五圖為在進行相同或類似圖案分組前，包括資料過濾以 及統計分析步驟之多段式圖案匹配與分組的一方塊圖；以及第六圖為使用設計特徵分析法在完整晶片中搜尋具有相同關鍵特徵之微照護檢測區的一方塊圖。
第二圖為一流程圖，其中顯示了根據本發明之使用設計特徵分析法，來進行製造半導體元件中，最佳化微影製程的改善流程。如第二圖所示，根據預測重要點以及大量完整晶圓檢測與量測資料的設計特徵分析法201，係被使用於辨識OPC與LPC認證無法辨識之新的製造關鍵重要點。
第三圖為根據本發明之設計特徵分析法的一方塊圖。如第三圖所示，設計特徵分析法的輸入資料包括了晶圓檢測資料301、晶圓關鍵尺寸與審閱資料302以及晶片設計資料303。為了擷取有用並且具有意義的相關資料，本發明所使用的方法需要大量的檢測以及量測資料。當取得該些資料時，無可避免的，各組量測資料之實體坐標之間必然是未經相互對齊的。此外，實體坐標以及晶片設計資料之間的坐標偏差必須經過補償後才能進行設計特徵分析。全域校準305係在該多組的輸入資料之間進行。
可以預期的，關鍵重要點的電路圖案較容易受到系統性缺陷所影響。晶圓上所發生的系統性缺陷係橫跨於多個晶粒與多個晶圓。換言之，系統性缺陷一般而言皆為高重複性的缺陷。具有相同或是類似的背景圖案之高重複性缺陷，可能呈現關鍵重要點的設計特徵。
根據本發明，可以透過多種方式來分析具有高重複性缺陷的背景圖案之設計特徵的關鍵性。在一個晶粒中，可以藉由對比重複的缺陷之間的相關性以判別設計特徵在晶粒之內的關鍵性。在一晶圓中，可以藉由對比重複的缺陷之間的相關性以判別設計特徵在同晶圓內晶粒之間的關鍵性。在多個晶圓之間，可 以藉由對比並且分析重複的缺陷之間的相關性以判別設計特徵在晶圓之間的關鍵性。完整晶片圖案相關對比306基於大量的晶圓檢測資料而進行，以辨識高重複性缺陷。
在進行完整晶片圖案對比306後，針對被判別為具有高重複性以及系統性缺陷之電路圖案進行圖案特性化307，以擷取設計特徵。設計特徵推論308係針對設計特徵的晶粒內、晶粒間或者晶圓間的關鍵性進行分析與總結。分析法配方309係根據具體的需求而提供多種過濾參數，及/或分組條件與判定重複性的門檻給設計特徵分析法。關鍵設計特徵可以被儲存於一關鍵設計特徵資料庫304中，並且在關鍵設計特徵資料庫304中被更新。關鍵設計特徵可以根據關鍵性進一步被分級310。
在本發明中，多段式圖案匹配與分組係採用階層式方法以進行完整晶片圖案相關性比對306。第四圖為根據本發明之設計特徵分析法之多段式圖案匹配與分組的一方塊圖。如第四圖中所示，從多次晶圓檢測401-40N中獲取的大量資料以及晶片設計資料440係被提供至多段式圖案匹配與分組。這些大量資料可以是針對一特定晶片設計在一特定製造步驟所進行的多個晶圓檢測之輸出，或者可以是在多個製造步驟所進行的多個晶圓檢測之輸出。針對一特定的製造步驟，也可以從多個晶片設計之多個晶圓檢測中得到大量資料，以為該製造步驟創建一關鍵設計特徵資料庫。
在多段式圖案匹配與分組中，將大量資料分組為多個第一階段輸入資料組，藉由多個相同或類似圖案分組410的實例執行第一處理階段。相同或類似圖案分組410之各個實例係接收一組包括一個或多個晶圓檢測結果的第一階段輸入資料組。本發明的一個特點，係藉由將大量資料分組為多個第一階段輸入資料組，達成不僅能減少相同或類似圖案分組410中的儲存記憶需求，更能將相同或類似圖案分組410分發給多個計算節點來執行。
根據多個晶圓檢測之檢測次數，第一處理階段的輸出可以被進一步分為多組第二階段輸入資料組，以藉由多個相同 或類似圖案分組420的實例進行第二處理階段。本發明所採用的階層式方法使得大量輸入資料以及中間階段輸出資料可以被分組，以進行後續的處理階段。在第四圖中僅顯示了一個中間處理階段。最後，當大量資料的數量已被處理而缩減至可被集中處理時，藉由相同或類似圖案分組430的單一實例進行最終處理階段。利用各個階段的相同或類似圖案處理，將重複性缺陷從多個晶圓檢測中分組並儲存。
本發明的設計特徵分析法係根據大量資料探勘以擷取缺陷相關性，並辨識關鍵設計特徵。在許多情況中，最好能夠將晶圓檢測的敏感度調整為較高的上限，以避免錯過關鍵且較難偵測到的重複缺陷。然而，在此種情況下，可能會需要先藉由資料過濾以及一定程度的統計分析，以將大量檢測資料中的缺陷數量減少。第五圖顯示包括資料過濾以及統計分析501之多段式圖案匹配與分組，以及兩階段的相同或類似圖案分組的一方塊圖。
如上所述，對於一特定晶片設計之一特定製造步驟而言，於該特定製造步驟所蒐集之大量檢測資料可以經由相關對比而辨識出高重複性的系統性缺陷。分析在該特定製造步驟的完整晶片設計層，可以了解佈局圖案的規律性，以找出系統性缺陷。經由與在該特定製造步驟之設計層底下的完整晶片層之相關對比，可以了解設計特徵的三維位相效應。
根據本發明，相同的大量資料可以藉由調整待匹配之設計圖案剪輯之半徑，進一步進行多段式圖案匹配與分組，以了解設計特徵的兩維鄰近效應。舉例來說，被某特定的圖案所圍繞的電路圖案，可能較容易受到高重複性缺陷所影響。
根據本發明，相同的大量資料可以藉由變動待匹配之設計圖案剪輯的中心，進一步進行多段式圖案匹配與分組，以為該檢測與量測資料獲取時之座標偏差提供更精確的補償。
如上所述之設計特徵分析法，可以定義微照護檢測區給特定製造步驟來檢測晶圓上之重要點。如第六圖所示，完整晶片/晶圓微照護檢測區推論601可以使用關鍵設計特徵來進行搜 尋，以在完整晶片設計資料中搜尋具有相同設計特徵的所有區域。所搜尋到的區域在後續之晶圓製造中，可以成為在所有晶粒中需要以高敏感度檢查的微照護檢測區602。
以上所述僅係本發明的實施例及其應用範例，當不可用以限定本發明可實施的範圍，而任何熟知此技藝一般技術者根據本文內容所能完成的各種改良及變化，均應視為不脫離本發明實質內容而涵蓋於下文所申請專利範圍內者。凡是利用本文內容及所附圖式而達成的等效結構，不論是直接或間接應用於此技藝或其他相關技術領域，均應視為屬於本發明的申請專利範圍內。
301‧‧‧晶圓檢測資料
302‧‧‧晶圓關鍵尺寸與審閱資料
303‧‧‧晶片設計資料
304‧‧‧關鍵設計特徵資料庫
305‧‧‧全域校準
306‧‧‧完整晶片圖案相關對比
307‧‧‧圖案特性化
308‧‧‧設計特徵推論
309‧‧‧分析法配方
310‧‧‧分級之關鍵設計特徵

Claims (14)

  1. 一種利用設計特徵分析法以改善半導體元件之微影製程的方法，所述方法包括以下步驟：根據一晶片設計資料製造複數個晶圓；檢測該等晶圓，以產生複數個晶圓檢測資料；以及使用該等晶圓檢測資料以及該晶片設計資料進行設計特徵分析法，以辨識關鍵重要點；其中，所述設計特徵分析法包括多段式圖案匹配與分組，藉此根據該晶片設計資料，從該等晶圓檢測資料中辨識出高重複性缺陷，該等高重複性缺陷即為關鍵重要點。
  2. 根據申請專利範圍第1項之方法，其中，該設計特徵分析法進一步使用晶圓關鍵尺寸以及審閱資料。
  3. 根據申請專利範圍第1項之方法，其中，所述多段式圖案匹配與分組包括：第一處理階段，在該第一處理階段中執行第一階段圖案匹配與分組的複數個實例，每個實例係接收一個或多個晶圓之晶圓檢測資料，並且產生一第一階段輸出資料；以及最終處理階段，在該最終處理階段中接收所有該第一階段輸出資料，並且執行最終階段圖案匹配與分組，以辨識該等高重複性缺陷。
  4. 根據申請專利範圍第3項之方法，其中，該第一階段圖案匹配與分組和該最終階段圖案匹配與分組，至少有一為相同圖案匹配與分組。
  5. 根據申請專利範圍第3項之方法，其中，該第一階段圖案匹配與分組和該最終階段圖案匹配與分組，至少有一為類似圖案匹配與分組，該類似圖案匹配與分組係藉由匹配兩個待匹配之設計圖案之間一定比例的相同的中心圖案所完成。
  6. 根據申請專利範圍第3項之方法，其中，該多段式圖案匹配與分組進一步包括一資料過濾及統計分析步驟，以在該第一處理階段前減少每一個該等晶圓檢測資料中之資料數量。
  7. 根據申請專利範圍第1項之方法，其中，所述多段式圖案匹配與分組包括：第一處理階段，在該第一處理階段中執行第一階段圖案匹配與分組的複數個實例，每個實例係接收一個或多個晶圓之晶圓檢測資料，並且產生一第一階段輸出資料；至少一中間處理階段，該至少一中間處理階段執行中間階段圖案匹配與分組的複數個實例，每個實例接收該第一處理階段或者前一該中間處理階段所產生之一個或多個輸出資料，並且產生一中間階段輸出資料；以及 最終處理階段，在該最終處理階段中接收最後一次中間處理階段之所有該中間階段輸出資料，並且執行最終階段圖案匹配與分組，以辨識該等高重複性缺陷。
  8. 根據申請專利範圍第7項之方法，其中，該第一階段圖案匹配與分組、該中間階段圖案匹配與分組以及該最終階段圖案匹配與分組，至少有一為相同圖案匹配與分組。
  9. 根據申請專利範圍第7項之方法，其中，該第一階段圖案匹配與分組、該中間階段圖案匹配與分組以及該最終階段圖案匹配與分組，至少有一為類似圖案匹配與分組，該類似圖案匹配與分組係藉由匹配兩個待匹配之設計圖案之間一定比例的相同的中心圖案所完成。
  10. 根據申請專利範圍第7項之方法，其中，該多段式圖案匹配與分組進一步包括一資料過濾及統計分析步驟，以在該第一處理階段前減少每一個該等晶圓檢測資料中之資料數量。
  11. 根據申請專利範圍第1項之方法，其中，該微影製程包括光學鄰近校正，藉由該設計特徵分析法所辨認出之該等關鍵重要點係被使用於建立或調整一光學鄰近校正模型以及該光學鄰近校正模型的相關配方。
  12. 根據申請專利範圍第1項之方法，其中，該設計特徵分析法進一步包括以下步驟：全域校準，以補償晶圓檢測資料以及該晶片設計資料之間的座標偏移； 完整晶片圖案相關對比，以從該等晶圓檢測資料中辨認出高重複性缺陷，該完整晶片圖案相關對比係由該多段式圖案匹配與分組所完成；圖案特性化，以根據該等高重複性缺陷在該晶片設計資料中之設計圖案，為該等高重複性缺陷擷取出設計特徵；以及設計特徵推論，以決定該等設計特徵之關鍵性、辨認關鍵設計特徵、並且為該等關鍵設計特徵排序其關鍵性。
  13. 根據申請專利範圍第12項之方法，其中，該等關鍵設計特徵係儲存於一關鍵設計特徵資料庫中，並在該關鍵設計特徵資料庫中被更新。
  14. 根據申請專利範圍第12項之方法，其中，該等關鍵設計特徵係被使用來搜尋於該晶片設計資料中具有該等關鍵設計特徵之電路圖案的區域，並且定義該等區域為檢測後續製造之晶圓的微照護檢測區。
TW103114068A 2014-01-09 2014-04-17 改善製造半導體元件之微影製程的設計特徵分析法 TWI525463B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/150,772 US8938695B1 (en) 2014-01-09 2014-01-09 Signature analytics for improving lithographic process of manufacturing semiconductor devices

Publications (2)

Publication Number Publication Date
TW201528016A true TW201528016A (zh) 2015-07-16
TWI525463B TWI525463B (zh) 2016-03-11

Family

ID=52301779

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103114068A TWI525463B (zh) 2014-01-09 2014-04-17 改善製造半導體元件之微影製程的設計特徵分析法

Country Status (3)

Country Link
US (1) US8938695B1 (zh)
CN (1) CN104779144B (zh)
TW (1) TWI525463B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI667532B (zh) * 2017-04-28 2019-08-01 荷蘭商Ａｓｍｌ荷蘭公司 最佳化用於製造產品單元之製程序列
TWI846094B (zh) * 2021-10-19 2024-06-21 荷蘭商Ａｓｍｌ荷蘭公司 圖案匹配方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9547745B1 (en) * 2015-07-27 2017-01-17 Dmo Systems Limited System and method for discovering unknown problematic patterns in chip design layout for semiconductor manufacturing
US10359371B2 (en) 2015-08-24 2019-07-23 Kla-Tencor Corp. Determining one or more characteristics of a pattern of interest on a specimen
CN105573273B (zh) * 2015-12-15 2018-08-14 上海华虹宏力半导体制造有限公司 改进半导体器件性能波动的方法
CN108268684B (zh) * 2016-12-30 2021-07-13 中芯国际集成电路制造(上海)有限公司 建立可制造性设计模型的数据处理方法及其数据处理装置
WO2020011513A1 (en) * 2018-07-12 2020-01-16 Asml Netherlands B.V. Utilize pattern recognition to improve sem contour measurement accuracy and stability automatically
CN112639611B (zh) 2018-08-31 2024-08-13 Asml荷兰有限公司 测量方法和设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10111831A1 (de) * 2000-09-07 2002-05-02 Promos Technologies Inc Verfahren zum automatischen Suchen und Sortieren von Fehlersignaturen von Wafern
JP3870052B2 (ja) * 2001-09-20 2007-01-17 株式会社日立製作所 半導体装置の製造方法及び欠陥検査データ処理方法
US20040008879A1 (en) * 2002-07-11 2004-01-15 United Microelectronics Corp. Method for detecting wafer level defect
CN1249800C (zh) * 2002-08-30 2006-04-05 旺宏电子股份有限公司 排除不影响合格率的重复性缺陷来监控真正缺陷的方法
US7386418B2 (en) * 2004-12-13 2008-06-10 Taiwan Semiconductor Manufacturing Co., Ltd. Yield analysis method
US7676077B2 (en) * 2005-11-18 2010-03-09 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US7570800B2 (en) * 2005-12-14 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for binning defects detected on a specimen
US8626460B2 (en) * 2006-03-31 2014-01-07 Teseda Corporation Secure test-for-yield chip diagnostics management system and method
US7655363B2 (en) * 2006-04-28 2010-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for solving mask precipitated defect issue
JP5103058B2 (ja) * 2007-05-28 2012-12-19 株式会社日立ハイテクノロジーズ 欠陥観察装置及び欠陥観察方法
CN102142355B (zh) * 2010-02-02 2013-07-17 吕一云 物体制造缺陷的应用方法
US8312401B2 (en) * 2011-01-13 2012-11-13 Elitetech Technology Co., Ltd. Method for smart defect screen and sample

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI667532B (zh) * 2017-04-28 2019-08-01 荷蘭商Ａｓｍｌ荷蘭公司 最佳化用於製造產品單元之製程序列
US11106141B2 (en) 2017-04-28 2021-08-31 Asml Netherlands B.V. Optimizing a sequence of processes for manufacturing of product units
US11442367B2 (en) 2017-04-28 2022-09-13 Asml Netherlands B.V. Optimizing a sequence of processes for manufacturing of product units
TWI846094B (zh) * 2021-10-19 2024-06-21 荷蘭商Ａｓｍｌ荷蘭公司 圖案匹配方法

Also Published As

Publication number Publication date
TWI525463B (zh) 2016-03-11
US8938695B1 (en) 2015-01-20
CN104779144B (zh) 2017-08-25
CN104779144A (zh) 2015-07-15

Similar Documents

Publication Publication Date Title
TWI525463B (zh) 改善製造半導體元件之微影製程的設計特徵分析法
TWI615910B (zh) 以運行時設計資料之使用偵測晶圓上之缺陷
US10483081B2 (en) Self directed metrology and pattern classification
JP5341769B2 (ja) 欠陥レビューの間にレビューされるべきウェーハ上の位置を決定する方法、設計、欠陥レビュー・ツールおよびシステム
JP2017523390A (ja) 検査のための高解像度フルダイイメージデータの使用
US9547745B1 (en) System and method for discovering unknown problematic patterns in chip design layout for semiconductor manufacturing
US9996942B2 (en) Sub-pixel alignment of inspection to design
TWI552245B (zh) 結合晶圓實體測量結果與數位模擬資料以改善半導體元件之製程的方法
US20140226893A1 (en) Method and System for Image-Based Defect Alignment
JP6472447B2 (ja) フォトマスク欠陥性における変化の監視
TW201321911A (zh) 產生用於製造工具之配方的方法及其系統
KR102596144B1 (ko) 프로세스 제어를 위한 인-다이 계측 방법 및 시스템
US11688052B2 (en) Computer assisted weak pattern detection and quantification system
CN113168116A (zh) 用于确定影响半导体制造过程中的产率的根本原因的方法
US20120259574A1 (en) Designed-based yield management system
Lakcher et al. Robust 2D patterns process variability assessment using CD-SEM contour extraction offline metrology
KR20200038314A (ko) 설계 임계성 분석이 증대된 프로세스 윈도우 검정 샘플링
KR102340756B1 (ko) 셀프 디렉팅된 계측 및 패턴 분류
KR101897582B1 (ko) 설계-기반 결함 분류 방법 및 그 시스템
CN108351913B (zh) 在设计文件内存储动态层内容的方法
Lee et al. Hot spot management through design based metrology: measurement and filtering
Le Denmat et al. Tracking of design related defects hidden in the random defectivity in a production environment
Miao et al. Quick Yield Impact Assessment Using Silicon-design Correlation to Address Design Systematics
Kim et al. Applications of DBV (design-based verification) for steep ramp-up manufacture