KR20200038314A - 설계 임계성 분석이 증대된 프로세스 윈도우 검정 샘플링 - Google Patents

설계 임계성 분석이 증대된 프로세스 윈도우 검정 샘플링 Download PDF

Info

Publication number
KR20200038314A
KR20200038314A KR1020207008851A KR20207008851A KR20200038314A KR 20200038314 A KR20200038314 A KR 20200038314A KR 1020207008851 A KR1020207008851 A KR 1020207008851A KR 20207008851 A KR20207008851 A KR 20207008851A KR 20200038314 A KR20200038314 A KR 20200038314A
Authority
KR
South Korea
Prior art keywords
bins
design
defects
score
grouping
Prior art date
Application number
KR1020207008851A
Other languages
English (en)
Other versions
KR102385664B1 (ko
Inventor
자그디시 찬드라 사라스와툴라
사이발 바네르지
아쇽 쿨카니
Original Assignee
케이엘에이 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 케이엘에이 코포레이션 filed Critical 케이엘에이 코포레이션
Publication of KR20200038314A publication Critical patent/KR20200038314A/ko
Application granted granted Critical
Publication of KR102385664B1 publication Critical patent/KR102385664B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/7065—Defects, e.g. optical inspection of patterned layer for defects
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/82—Auxiliary processes, e.g. cleaning or inspecting
    • G03F1/84—Inspecting
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70508—Data handling in all parts of the microlithographic apparatus, e.g. handling pattern data for addressable masks or data transfer to or from different components within the exposure apparatus
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70516—Calibration of components of the microlithographic apparatus, e.g. light sources, addressable masks or detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67271—Sorting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70653—Metrology techniques
    • G03F7/70666—Aerial image, i.e. measuring the image of the patterned exposure light at the image plane of the projection system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

프로세스 윈도우 검정(process window qualification; PWQ)에 대한 결함 속성뿐만 아니라 설계 패턴의 임계성에 기초하여 결함을 선택할 수 있는 기술이 제공된다. 결함은 프로세스 조건 및 설계의 유사성에 기초하여 카테고리로 정렬된다. 랜덤 결함 상에 형상 기반 그룹화(grouping)가 수행될 수 있다. 가장 높은 설계 기반 그룹화 점수는 빈(bin)에 할당되고, 그 다음 정렬된다. 특정 결함은 빈으로부터 선택될 수 있다. 이들 결함은 검토될 수도 있다.

Description

설계 임계성 분석이 증대된 프로세스 윈도우 검정 샘플링
관련 출원에 대한 상호 참조
본 출원은 2017년 9월 1일에 출원되고 출원 번호 201741030977이 할당된 인도 특허 출원 및 2017년 10월 16일에 출원되고 미국 출원 번호 62/573105가 할당된 가출원에 대해 우선권을 주장하고, 이에 의하여 개시된 내용은 참조로 본 명세서에 포함된다.
기술분야
본 개시는 반도체 웨이퍼의 검토(review)에 관한 것이다.
집적 회로(integrated circuit; IC) 피처(feature) 크기가 서브-파장 영역(regime)으로 줄어듬에 따라, 개선된 포토리소그래피(photolithography) 해상도는 마스크 결함 및 해상도 향상 기술(resolution enhancements technique; RET)로부터 반복되는 결함에 영향을 주는 수율(yield)의 주파수를 증가시킨다. 따라서, 마스크를 검정하기 위한 프로세스 윈도우 검정(process window qualification; PWQ)은 웨이퍼 인쇄 전의 마스크 검사 및 웨이퍼 인쇄 후의 웨이퍼 검사 모두를 포함한다.
반도체 디바이스 설계 및 레티클(reticle) 제조 품질은 집적 회로의 생산을 시작하도록 레티클이 반도체 제조 시설에 들어가기 전에 상이한 절차(procedure)에 의해 검증된다. 반도체 디바이스 설계는 제조시 리소그래피(lithography) 이후에 모든 피처가 정확히 인쇄되는지 검증하기 위해 소프트웨어 시뮬레이션에 의해 확인된다. 레티클은 레티클 결함에 대해 마스크 숍에서 검사되고 피처가 사양(specification) 내에 있다고 보장하도록 측정된다. 시뮬레이션 확인에서 주목되지 않은 한계(marginal) RET 설계는 웨이퍼 제조에서 전기 고장이 되고, 수율에 영향을 미치고, 아마 웨이퍼 제조가 완료될 때까지 눈에 띄지 않게 남아 있다.
PWQ는 (예를 들어, 임계 핫스팟(hot spot)이 없는) 특정 칩 설계가 제조될 수 있는지 확인할 수 있고 리소그래피 프로세스(예를 들어, 초점/노출)에 대해 최적의 파라미터를 결정하기 위한 특정 방식으로 제조된 견본(specimen) 상에 수행되는 검사의 유형이다. 보통, 초점-노출 변조 견본은 상이한 프로세스 윈도우 조건을 시뮬레이션하기 위해 인쇄된다. 그 다음, 견본은 상대적으로 민감한 명시야(bright field; BF) 검사 도구를 사용하여 검사된다. 검출된 결함은 인쇄 에러 유형에 의해 결함을 분류하는 설계-기반 알고리즘에 의해 빈(bin)으로 분할된다(고유한 설계 구조는 각각의 빈과 연관된다). 인쇄 에러가 어떻게 상이한 프로세스 변조에서 칩 수율에 영향을 미치고 있는지 결정하기 위해, 결함 샘플링 전략에 이어 주사 전자 현미경(scanning electron microscope; SEM) 검토가 수행된다. 예를 들어, 각각의 빈으로부터 몇몇 전형적인 결함이 상이한 다이(die) 변조에서 찾아올 수 있다. 이런 시간이 걸리는 절차는 구조가 어떻게 리소그래피 파라미터(초점/노출)의 변화에 반응하는지 확인하고 마지막으로 프로세스 윈도우 한계가 결정된다. 민감성을 증가시키기 위해, 제2 반복이 때때로 수행된다. 이 경우에, 이전에 식별된 인쇄 에러가 웨이퍼 검사에서 관리 영역(care area)으로서 사용될 수 있다. 그 다음 완전한 절차가 반복될 수도 있다.
PWQ의 본질은 초점, 노출, 조명(illumination)의 부분적인 일치, 조명의 모드 또는 개구수(numerical aperture)와 같은 프로세스 파라미터 또는 작동 변수를 변화시킴으로써, 일시적인 반복 결함과 같은 패턴 이상(anomalies)을 유도하는 것이다. 일시적이거나 "소프트한(soft)" 반복 결함은, 예를 들어, 비초점(defocus) 레벨, 노출량 및 포토레지스트(photoresist) 균일성 조건과 같은 특정 조건에서만 인쇄되는 결함이다. 또한 "소프트한 결함"이라는 용어는 패턴이 영구적으로 레티클에 캐스팅되는 "하드한(hard) 결함"과 달리, 깨끗이 할 수 있는 결함을 지칭한다. 주로 초점 심도가 감소된 좁아지는(narrowing) 프로세스 윈도우는 임의의 예기치 않은 패터닝(patterning) 행동을 의도적으로 증폭하는데 사용된다. 방법은 때때로 노출, 초점, 조명 및 웨이퍼 평면에서 패터닝하는 해상도 향상 기술의 우연의 융합(coincidental confluence)에 의존하는 패턴 이상의 포착 비율(capture rate)을 증가시킨다.
PWQ 절차는 복수의 다이, 또는 단일 다이 레티클 또는 다중-다이 레티클을 사용하여 리소그래픽(lithographic) 프로세스에 따라 수행되는 포토레지스트 패터닝에 의해 설계 패턴이 인쇄되는 반도체 웨이퍼 또는 다른 기판 상의 다른 반복 패턴의 다이-투-다이(die-to-die) 검사를 구현할 수 있다. 절차는 변조하기 위한 조명 작동 변수를 선택하는 것을 수반한다. 시험 웨이퍼 기판을 덮는 포토레지스트와 같은 패턴 기록 물질의 레이어는 행과 열로 배열된 영역의 그리드의 형태로 노출된다. 열은 미리 결정된 작동 변수의 상이한 값에 노출된 영역을 나타내는 "A" 열 및 미리 결정된 작동 변수의 통상의 기준값(reference value)에 노출된 영역을 나타내는 "B" 열의 패턴으로 배열된다. "B" 영역과 비교하여 "A" 영역의 차이를 식별하는 종래의 검사 기술은 하드한 반복 이상을 제거한다. 기준값과 관련하여 주어진 열에 대해 "A" 영역 값들 사이의 차이를 비교하는 것은 일시적인 반복 이상을 식별한다. 각각의 식별된 반복 이상은 임계 상태에 대해 평가된다. 리소그래픽 작동 변수의 상이한 값에 의해 형성되는 이미지를 비교하는 절차는 단일 다이 레티클을 검정하고 설계 패턴 결함을 검출하는 것을 가능하게 한다. 식별된 이상이 설계 패턴 유형인 경우, 임계 상태는 설계 패턴 상에 이상의 위치 및 발생의 수에 의존할 것이다.
프로세스 또는 수율 임계성 정보는, 예를 들어, PWQ에 의해 결정된 임계 결함, (예를 들어, 검사로부터 결정된) 핫스팟에 기반한 관심 결함(defect of interest; DOI)의 위치, 논리 비트맵(bitmap)으로부터 결정된 핫스팟 정보, 핫스팟에서 검출된 결함에 대한 실험 결과로부터 결정된 킬 확률(kill probability; KP) 값, 임의의 다른 프로세스 또는 수율 정보, 또는 이들의 일부 조합을 포함할 수도 있다. "핫스팟"은 일반적으로 킬러 결함(killer defect)이 존재할 수도 있는 웨이퍼 상에 인쇄된 설계 내의 위치로서 규정될 수도 있다. 대조적으로, "콜드스팟(cold spot)"은 일반적으로 누이상스 결함(nuisance defect)이 존재할 수도 있는 웨이퍼 상에 인쇄된 설계 내의 위치로서 규정될 수도 있다. 또한 다이 이미지의 하나 이상의 속성에 대한 데이터는 하나 이상의 속성의 상이한 값을 갖는 다이 이미지 내의 기하학적 영역을 규정하는 "맥락(context)" 데이터로서 지칭될 수도 있다. 예를 들어, 이것은 접촉 영역 또는 더미(dummy)로 채워진 영역, "검사할 곳(where to inspect)" 정보 또는 "관리 영역(care area)", 프로세스 실패가 가능한 "임계" 영역 또는 이들의 일부 조합과 같은 영역 내의 피처의 유형(들)을 포함할 수도 있다. 맥락 데이터라는 용어는 본 명세서에서 용어 "맥락 정보(context information)" 및 "맥락 맵(context map)"과 서로 교체 가능하게 사용된다. 맥락 정보는 KLA-Tencor로부터 상업적으로 이용 가능한 시뮬레이션, 모델링 및/또는 분석 소프트웨어 제품, 설계 규칙 검사(design rule checking; DRC) 소프트웨어와 같은 다른 소프트웨어 또는 이들의 일부 조합을 포함하는 다양한 소스로부터 획득될 수도 있다.
PWQ는 설계-리소그래피 상호작용을 결정하기 위한 변수로서 초점 및 노출을 사용하여 레티클 샷 레벨에서 리소그래피 노출 프로세스 파라미터를 변조하기 위한 리소그래피 도구의 고유한 능력을 이용한다(leverage). 이 애플리케이션은 종종 광 근접 보정(optical proximity correction; OPC) 검증에 사용된다. 그러나, PWQ는 변조된 초점 및/또는 노출 파라미터로 인쇄된 웨이퍼 상의 다이들의 직접 비교로 제한된다. 에칭(etch), 증착(deposition), 열처리(thermal processing), 화학적 기계 연마(chemical-mechanical polishing; CMP) 등과 같은 프로세스 단계와 연관된 다른 프로세스 변수의 영향은, 이들 변수가 웨이퍼 레벨에서만 변조될 수 있기 때문에, PWQ에 의해 직접적으로 액세스될 수 없다.
PWQ 샘플링은 PWQ 검사를 설정하고 샘플링 메커니즘의 호스트(host)를 사용하는 애플리케이션 엔지니어와 같은 전문가의 정성적 평가에 기반하여 왔다. 이들 메커니즘은 설계 기반 그룹화(design based grouping; DBG) 기반 샘플링 및 프로세스 조건 기반 샘플링을 포함한다.
DBG-기반 샘플림을 사용하여, 정확한 매칭에 기반한 결함 패턴은 빈으로 그룹화되고, 빈은 실패 패턴의 주파수에 기반하여 우선순위가 매겨진다(prioritize). 가장 높은 인구를 가진 빈이 등급이 가장 높게 매겨진다. 이런 샘플링 방법은 설계 프로세싱에 기반하지만, 설계 이해에 기반하지는 않는다. DBG-기반 샘플링은 패턴의 임계성을 무시하고, 샘플링은 인구 의존적인 설계 기반 그룹화 등급에 기반하여 수행된다.
PWQ에 대한 프로세스 조건 기반 샘플링을 사용하여, 웨이퍼 맵은 각각의 다이가 초점 또는 노출에 의해 고유하게 변조되는 방식으로 배치된다. 각각의 다이로부터, 몇몇 결함은 광대역 플라즈마(broad band plasma; BBP) 검사 도구에 의해 생성된 결함 속성에 기반하여 샘플링된다. 프로세스 조건 기반 샘플링 및 다양성 샘플링의 설계 기반 속성은 설계 속성을 고려하지 않는다. 바로 인근에 패턴이 없거나 프로세스 윈도우(process window; PW) 관점으로부터 비-임계인 영역으로부터 높은 신호가 검출되는 것이 종종 관찰되었다. 종종 이들 결함은 SEM 비-비주얼(SEM non visuals; SNV)로서 지칭된다. 신호는 레이어 아래로부터 올 수 있고 검사중인 레이어와 관계가 없을 수도 있다. 따라서, SEM 검토는 그 위치에서 아무것도 찾지 못할 수도 있다.
따라서, PWQ를 수행하기 위한 개선된 기술이 필요하다.
제1 실시예에서, 방법이 제공된다. 복수의 설계 기반 그룹화 빈으로부터의 결함은 프로세서를 사용하여 복수의 프로세스 조건에 기반하여 복수의 카테고리로 정렬(sort)된다. 상기 결함은 상기 프로세서를 사용하여 복수의 빈으로 설계의 유사성에 기반하여 정렬된다. 각각의 상기 빈은 적어도 하나의 상기 설계 기반 그룹화 빈을 포함한다. 랜덤 결함은 상기 프로세서를 사용하여 각각의 상기 설계 기반 그룹화 빈 내의 상기 결함으로부터 선택된다. 형상(shape) 기반 그룹화는 상기 프로세서를 사용하여 각각의 상기 랜덤 결합 상에 수행된다. 각각의 상기 빈에 대해, 상기 형상 기반 그룹화 이후에 점수(score)의 범위의 끝에 있는 점수를 갖는 상기 설계 기반 그룹화 빈 중 하나가 상기 프로세서를 사용하여 선택된다. 이 점수는 가장 높은 점수 또는 가장 낮은 점수일 수도 있다. 선택된 각각의 점수(예를 들어, 가장 높거나 가장 낮은 점수)는 상기 프로세서를 사용하여 각각의 상기 빈에 할당된다. 상기 빈은 상기 프로세서를 사용하여 상기 각각의 점수순으로 정렬된다. 따라서, 상기 빈은 오름차순 또는 내림차순으로 정렬될 수도 있다. 가장 높은 결함 속성값을 갖는 상기 결함 중 하나가 상기 프로세서를 사용하여 상기 복수의 프로세스 조건 각각에 대해 각각의 상기 빈으로부터 선택된다.
상기 방법은 상기 가장 높은 결함 속성 값을 갖는 상기 결함을 선택하는 단계 이후에 주사 전자 현미경(scanning electron microscope)을 사용하여 웨이퍼의 검토를 수행하는 단계를 더 포함할 수 있다.
상기 방법은, 상기 프로세서를 사용하여, 상기 결함, 상기 빈 및 상기 설계 기반 그룹화 빈을 다시-정리하는 단계(re-ordering) 및 상기 각각의 점수를 할당하는 단계, 상기 각각의 점수순으로 상기 빈을 정렬하는 단계 및 상기 가장 높은 결함 속성값을 갖는 상기 결함 중 하나를 선택하는 단계를 반복하는 단계를 더 포함할 수 있다. 또한 상기 방법은 상기 가장 높은 결함 속성값을 갖는 상기 결함을 선택하는 단계 이후에 주사 전자 현미경을 사용하여 웨이퍼의 검토를 수행하는 단계를 더 포함할 수 있다.
상기 복수의 카테고리는 4개의 카테고리를 포함할 수 있다.
상기 복수의 프로세스 조건은 초점 및 노출을 포함할 수 있다.
상기 설계의 유사성에 기반하여 상기 결함을 정렬하는 단계는 빈 병합(merge) 알고리즘을 사용할 수 있다.
상기 복수의 설계 기반 그룹화 빈으로부터 상기 결함을 정렬하는 단계 이전에, 상기 방법은, 상기 프로세서를 사용하여, 상기 설계 기반 그룹화 빈으로 상기 결함을 그룹화하는 단계; 상기 프로세서를 사용하여, 상기 설계 기반 그룹화 빈을 상기 빈으로 통합(consolidate)하는 단계; 상기 프로세서를 사용하여, 상기 복수의 프로세스 조건에 기반하여 상기 빈을 그룹화하는 단계; 및 상기 프로세서를 사용하여, 결함 카운트 내의 변곡(inflection)을 표시하는 다이를 결정하는 단계를 더 포함할 수 있다.
제2 실시예에서, 시스템이 제공된다. 상기 시스템은 전자 데이터 저장 유닛 및 웨이퍼 검사 도구와 전자적으로 통신하는 프로세서를 포함한다. 상기 프로세서는 다음의 단계를 수행하도록 구성된다. 복수의 설계 기반 그룹화 빈으로부터의 결함은 복수의 프로세스 조건에 기반하여 복수의 카테고리로 정렬된다. 상기 결함은 복수의 빈으로 설계의 유사성에 기반하여 정렬되며, 각각의 상기 빈은 적어도 하나의 상기 설계 기반 그룹화 빈을 포함한다. 랜덤 결함은 각각의 상기 설계 기반 그룹화 빈 내의 상기 결함으로부터 선택된다. 형상 기반 그룹화는 각각의 상기 랜덤 결함 상에 수행된다. 각각의 상기 빈에 대해, 상기 형상 기반 그룹화 이후에, 점수들의 범위의 끝에 있는 점수(예를 들어, 가장 높거나 가장 낮은 점수)를 갖는 상기 설계 기반 그룹화 빈 중 하나가 선택된다. 선택된 각각의 점수는 각각의 상기 빈에 할당된다. 상기 빈은 상기 각각의 점수순으로 정렬된다. 가장 높은 결함 속성값을 갖는 상기 결함 중 하나는 상기 복수의 프로세스 조건 각각에 대해 각각의 상기 빈으로부터 선택된다.
상기 웨이퍼 검사 도구는 주사 전자 현미경일 수도 있다.
상기 프로세서는 상기 결함, 상기 빈 및 상기 설계 기반 그룹화 빈을 다시-정리하고, 상기 각각의 점수를 할당하는 것, 상기 점수에서 시작하는 순서로 상기 빈을 정렬하는 것 및 상기 가장 높은 결함 속성값을 갖는 상기 결함 중 하나를 선택하는 것을 반복하도록 더 구성될 수 있다.
상기 복수의 설계 기반 그룹화 빈으로부터 상기 결함을 정렬하기 이전에, 상기 프로세서는 상기 설계 기반 그룹화 빈으로 상기 결함을 그룹화하고; 상기 설계 기반 그룹화 빈을 상기 빈으로 통합하고; 상기 복수의 프로세스 조건에 기반하여 상기 빈을 그룹화하고; 결함 카운트 내의 변곡을 표시하는 다이를 결정하도록 더 구성될 수 있다.
제3 실시예에서, 비-일시적 컴퓨터-판독 가능 저장 매체가 제공된다. 상기 비-일시적 컴퓨터-판독 가능 저장 매체는 하나 이상의 컴퓨팅 디바이스 상에서 단계를 실행하기 위한 하나 이상의 프로그램을 포함한다. 상기 단계는 복수의 설계 기반 그룹화 빈으로부터의 결함을 복수의 프로세스 조건에 기반하여 복수의 카테고리로 정렬하는 단계; 빈 병합 알고리즘을 사용하여 복수의 빈으로 설계의 유사성에 기반하여 결함을 정렬하는 단계; 각각의 상기 설계 기반 그룹화 빈 내의 상기 결함으로부터 랜덤 결함을 선택하는 단계; 각각의 상기 랜덤 결함 상에 형상 기반 그룹화를 수행하는 단계; 각각의 빈에 대해, 상기 형상 기반 그룹화 이후에, 점수들의 범위의 끝에 있는 점수(예를 들어, 가장 높거나 가장 낮은 점수)를 갖는 상기 설계 기반 그룹화 빈 중 하나를 선택하는 단계; 선택된 각각의 점수를 각각의 상기 빈에 할당하는 단계; 상기 각각의 점수순으로 상기 빈을 정렬하는 단계; 및 각각의 상기 복수의 프로세스 조건에 대해, 각각의 상기 빈으로부터 가장 높은 결함 속성값을 갖는 상기 결함 중 하나를 선택하는 단계를 포함한다. 각각의 상기 빈은 적어도 하나의 상기 설계 기반 그룹화 빈을 포함한다.
상기 단계는 상기 결함, 상기 빈 및 상기 설계 기반 그룹화 빈을 다시-정리하는 단계 및 상기 각각의 점수를 할당하는 단계, 상기 점수에서 시작하는 순서로 상기 빈을 정렬하는 단계 및 상기 가장 높은 결함 속성값을 갖는 상기 결함 중 하나를 선택하는 단계를 반복하는 단계를 더 포함할 수 있다.
상기 복수의 카테고리는 4개의 카테고리를 포함할 수 있다.
상기 복수의 프로세스 조건은 초점 및 노출을 포함할 수 있다.
상기 설계의 유사성에 기반하여 상기 결함을 정렬하는 단계는 빈 병합 알고리즘을 사용할 수 있다.
상기 복수의 설계 기반 그룹화 빈으로부터의 상기 결함을 정렬하는 단계 이전에, 상기 단계는 상기 설계 기반 그룹화 빈으로 상기 결함을 그룹화하는 단계; 상기 설계 기반 그룹화 빈을 상기 빈으로 통합하는 단계; 상기 복수의 프로세스 조건에 기반하여 상기 빈을 그룹화하는 단계; 및 결함 카운터 내의 변곡을 표시하는 다이를 결정하는 단계를 더 포함할 수 있다.
본 개시의 본질 및 목적의 더 완전한 이해를 위해, 첨부 도면과 함께 취해진(taken) 다음의 상세한 설명이 참조되어야 한다:
도 1은 본 개시에 따른 방법의 실시예의 흐름도이다;
도 2는 본 개시에 따른 방법의 다른 실시예의 흐름도이다;
도 3은 PWQ를 도시하는 예시도이다;
도 4는 본 개시에 따른 시스템 실시예의 블록도이다.
특허청구된 대상(claimed subject matter)이 특정 실시예에 관해서 설명될 것이지만, 본 명세서에 설명된 모든 이점 및 피처(feature)를 제공하지는 않는 실시예를 포함하는 다른 실시예가 또한 본 개시의 범위 내에 있다. 본 개시의 범위에서 벗어나지 않고 다양한 구조적, 논리적, 프로세스 단계 및 전자적 변경이 이루어질 수도 있다. 따라서, 본 개시의 범위는 첨부된 청구범위에 대한 참조에 의해서만 규정된다.
PW의 결정은 반도체 칩 제조의 중요한 양태일 수 있다. 동시에 작용하는 다양한 다른 효과(예를 들어, 오버레이(overlay))와 함께 포토리소그래피(photolithography) 스캐너의 초점 및 노출의 복잡한(convoluted) 효과는 대량으로 집적 회로를 성공적으로 제조하기 위해 이해될 필요가 있을 수도 있다. 높은 수율로 생산하기 위해, 전체 제조 시스템이 이러한 PW 내에서 기능할 필요가 있을 수도 있다. PWQ 샘플링은 설계 약점의 이해에 기반하여 수행되지 않았으며, 이는 결과 및 결과적으로, 제조 프로세스를 개선시킬 수 있다.
최소의 임계 치수(critical dimension; CD) 변화와 함께 더 큰 프로세스 윈도우를 갖는 것이 유리할 수도 있다. 따라서, 이 분석의 기초를 형성할 수 있는 3개의 파라미터는 초점, 노출, CD(예를 들어, 실패 리피터(failing repeater), 설계) 또는 (예를 들어, 어떻게 x 및 y 패턴 이동이 결함을 야기하는지 보여주는) 오버레이를 포함한다.
실패 패턴(failing pattern)의 설계를 초점, 노출 및 리소그래피 스캐너의 이동 같은 파라미터와 관련시킴으로써 PWQ가 개선될 수 있다. 본 명세서에 개시된 실시예는 형상 기반 그룹화(shape based grouping; SBG)에 의해 확인된 패턴 임계성에 기반하여 이런 관계를 발견하기 위한 기술을 제공할 수 있다. 이 방법은 결함 속성뿐만 아니라 설계 패턴의 임계성에 기반하여 결함을 선택할 수 있다. 결과는 동일한 샘플링 예산으로 개선될 수 있다. 또한 전체 설계 기반 그룹화 빈의 수가 감소될 수도 있다.
도 1은 방법(100)의 실시예의 흐름도이다. 방법(100)에 있는 각각의 단계는 프로세서에 의해 수행될 수 있다. 방법(100)은 초기 PWQ 기술 이후에 수행될 수도 있거나 다른 PWQ 기술과 독립적으로 수행될 수 있다.
단계(101)에서, 복수의 설계 기반 그룹화 빈으로부터의 결함은 복수의 프로세스 조건에 기반하여 복수의 카테고리로 정렬될 수 있다. 예를 들어, 4개의 카테고리가 포함될 수도 있다. 또한 더 많거나 더 적은 카테고리가 포함될 수도 있다. 복수의 프로세스 조건은 초점 및 노출을 포함할 수 있다. 예를 들어, 카테고리는 +ve 초점, -ve 초점, +ve 노출 및 -ve 노출을 포함한다. 다른 카테고리도 가능하다.
결함은 설계의 유사성에 기반하여 복수의 빈으로 단계(102)에서 정렬(sort)될 수 있다. 각각의 빈은 적어도 하나의 설계 기반 그룹화 빈을 포함할 수 있다. 각각의 빈은 다수의 설계 기반 그룹화 빈으로 함께 그룹화할 수도 있다.
단계(102)에서의 설계의 유사성에 기반하여 결함을 정렬하는 단계는 빈 병합(merge) 알고리즘을 사용할 수도 있다. 따라서, 빈은 빈 병합 알고리즘 빈으로서 지칭될 수도 있다. 빈 병합 알고리즘은 설계 기반 그룹화의 한 유형이다.
설계 기반 그룹화는 각각의 코너(corner) 및 주변 지오메트리(geometry)에 대해 인코딩(encoding) 방식을 이용한다. 이 정보는 주어진 패턴에 정확히 매칭하는 모든 패턴을 빠르게 찾는데 사용된다. 이는 그들의 설계가 정확히 매칭하면 2개의 위치가 설계 기반 그룹화 그룹 내에 있고, 유사해 보이지만 작은 정도(extent)라도 수적으로 상이한 2개의 위치의 설계 패턴은 상이한 그룹에 속하는 것을 의미한다. 설계 기반 그룹화는 결함을 기초가 되는(underlying) 패턴과 연관시키는 것을 포함할 수 있고, 따라서 결함 부근에서 동일한 기초가 되는 패턴을 갖는 결함은 동일한 그룹 내에 있다.
주어진 프로세스 조건에 대해 모든 결함이 고려될 수 있다. 결함이 설계의 유사성에 기반하여 이미 그룹화되었기 때문에, 빈은 패턴의 임계성에 기반하여 정렬될 필요가 있을 수도 있다.
단계(103)에서 랜덤 결함은 각각의 설계 기반 그룹화 빈 내의 결함으로부터 선택될 수 있다.
단계(104)에서 형상 기반 그룹화는 각각의 랜덤 결함 상에 수행될 수 있다. 형상 기반 그룹화는 설계 클립(design clip)을 입력으로서 취하고, 실패(예를 들어, 결함)에 관한 한 클립의 임계성을 인용하는 각각의 설계 클립에 점수를 줄 수 있다. 형상 기반 그룹화는 가능한 결함 야기 메커니즘에 기반하여 퍼지 검색(fuzzy search)을 사용할 수 있다. 본 명세서에 개시된 실시예는 규칙 윈도우 내에서 특정 다각형 조합을 검색할 수 있다. 형상 기반 그룹화에 의해 표시된 영역은 결함 발생의 더 높은 가능성을 제시한다. 이는 적어도 2개의 이점을 제공한다. 먼저, 실패의 가능성이 없거나 낮은 영역을 모두 제거함으로써 누이상스(nuisance)를 줄일 수 있다. 다음으로, 가능한 실패 위치를 예측함으로써 위치 불확실성을 최소화할 수 있다.
단계(105)에서, 각각의 빈에 대해, 형상 기반 그룹화 이후에 점수들의 범위의 끝에 있는 점수를 갖는 설계 기반 그룹화 빈 중 하나가 선택될 수 있다. 이 점수는, 예를 들어, 가장 높은 점수 또는 가장 낮은 점수일 수도 있다. 점수가 가장 높은 점수인지 가장 낮은 점수인지 여부는 채점 방법론(scoring methodology)에 의존한다. 선택된 형상 기반 그룹화 점수(예를 들어, 가장 높거나 가장 낮은 점수)는 해당 빈의 점수가 될 것이다. 예를 들어, 가장 높은 형상 기반 그룹화 점수가 선택될 수도 있다. 따라서, 선택된 각각의 점수는 단계(106)에서 각각의 빈에 할당될 수 있다. 따라서 가장 높은 선택된 점수가 선택된 점수를 포함하는 빈에 할당될 수 있다. 예를 들어, 점수는 빈 병합 알고리즘 또는 형상 기반 그룹화 알고리즘에 의해 생성될 수 있다. 각각의 설계 클립(예를 들어, 빈 병합 알고리즘 빈 당 하나)이 실행되고, 점수는 생성된다.
가장 높고 가장 낮은 점수가 개시되었지만, 예를 들어, 가장 낮은 10% 또는 가장 높은 90%에 있는 점수가 대신 선택될 수도 있다.
단계(107)에서, 빈은 각각의 점수순으로 빈에 정렬될 수 있다. 이는 오름차순 또는 내림차순일 수도 있다. 점수는 단계(106)에서 할당된 형상 기반 그룹화 점수일 수 있다.
가장 높은 결함 속성값을 갖는 결함 중 하나가 복수의 프로세스 조건 각각에 대해 각각의 빈으로부터 선택될 수 있다. 예를 들어, 가장 높은 결함 속성값을 갖는 결함이 주어진 프로세스 조건에 대해 각각의 빈으로부터 선택될 수 있다. 예를 들어, 가장 높은 +ve 초점을 갖는 결함이 선택될 수 있다. 유사한 방식으로 나머지 프로세스 조건에 대해 결함이 선택될 수 있다.
단계(108)에서 가장 높은 결함 속성값을 갖는 결함을 선택한 이후에 웨이퍼의 검토가 수행될 수 있다. 예를 들어, 주사 전자 현미경(scanning electron microscope; SEM)이 검토를 수행하는데 사용될 수 있다.
방법(100)을 완료한 후에, 결함, 빈 및 설계 기반 그룹화 빈이 선택적으로 다시-정리될 수 있다. 단계(106, 107 및 108)는 선택적으로 반복될 수 있고, SEM과 같이, 가장 높은 결함 속성값을 갖는 결함을 선택한 이후에 웨이퍼의 검토가 수행될 수 있다.
예를 들어, 4개의 프로세스 조건 모두를 트래버스(traverse)하는 1회의 완전한 라운드를 완료한 이후에, 결함, 빈 및 설계 기반 그룹화 빈이 다시-정리될 수 있다. 결함은 단계(106, 107 및 108)로부터 설명된 바와 같이 선택될 수 있다. 예를 들어, 결함을 선택하기 위한 프로세스는 샘플링 예산이 고갈될 때까지 반복된다.
예시에서, 웨이퍼 상에 100개의 결함이 있다. 웨이퍼 검사 도구는 200,000번의 이벤트(event)를 검출한다. 이것은 SEM을 사용하여 검증하고, 100개의 결함을 찾도록 시도하기 위해, 대략 5,000개의 결함으로 좁혀져야 한다. 따라서, 보고된 200,000개의 결함으로부터 5,000개의 결함이 샘플링되고, 이는 샘플링 예산을 형성한다.
도 2는 방법(200)의 다른 실시예의 흐름도이다. 단계(101)에서 결함을 정렬하기 이전에, 추가적인 단계가 선택적으로 수행될 수 있다. 단계(201)에서, 결함은 설계 기반 그룹화 빈으로 그룹화된다. 단계(202)에서, 설계 기반 그룹화 빈은 ((102)에서의 빈 병합 알고리즘 빈과 같이) 빈으로 통합될 수 있다.
단계(203)에서, 빈은 복수의 프로세스 조건에 기반하여 그룹화될 수 있다. 단계(204)에서, 결함 카운트 내의 변곡을 표시하는 다이가 결정된다. 그 다음, 단계(108)에서 가장 높은 결함 속성값을 갖는 결함은 선택한 이후에 웨이퍼의 검토가 수행될 수 있다. 예를 들어, 검토를 수행하는데 SEM이 사용될 수 있다.
도 3은 PWQ를 도시하는 예시도이다. 이 예시는 수정된 순차 순환 대기 방식(round-robin) 샘플링을 도시한다. 도 3은 복수의 프로세스 조건에 기반하여 복수의 카테고리로 복수의 설계 기반 그룹화 빈으로부터의 결함을 정렬하고 있는 도 1의 단계(101)의 그림 표현(pictorial representation)이다. 도 3에 도시된 바와 같이, 빈 병합 알고리즘(bin merge algorithm; BMA)에 기반한 빈이 정렬될 수 있다.
본 발명의 다른 구현은 항공 이미지 측정 시스템(aerial image measurement system; AIMS) 또는 설계 규칙 검사(design rule checking; DRC) 기술의 실행에 의해 획득된 이미지 데이터가 저장된 데이터베이스를 특징으로 하는 마스크, 레티클 또는 다른 패턴을 검정하는 방법이다. AIMS의 경우, 저장된 이미지 데이터는 레티클의 다수의 항공 이미지를 프로세싱함으로써 획득된다. DRC의 경우, 저장된 이미지 데이터는 레티클 설계 패턴의 시뮬레이션에 의해 획득된다.
도 4는 시스템 실시예의 블록도이다. 시스템(300)은 프로세서(301) 및 프로세서(301)와 전자적으로 통신하는 전자 저장 유닛(302)을 포함한다. 프로세서(301) 및 전자 저장 유닛(302) 모두는 웨이퍼 검사 도구(303)와 전자적으로 통신한다. 프로세서(301)는 마이크로프로세서(microprocessor), 마이크로컨트롤러(microcontroller) 또는 다른 디바이스를 포함할 수도 있다. 광학 검사 도구일 수도 있는 웨이퍼 검사 도구(303)는 빈 병합 알고리즘 또는 설계 기반 그룹화 빈으로부터의 설계 클립과 같은, 프로세서(301)에 의해 사용되는 정보를 생성할 수 있다. 예를 들어, 웨이퍼 검사 도구(303)는 SEM이다. 프로세서(301) 및/또는 전자 저장 유닛(302)은 선택적으로 추가적인 정보를 수신하기 위한 (도시되지 않은) 웨이퍼 계측 도구와 전자적으로 통신할 수 있다.
프로세서(301) 및 전자 저장 유닛(302)은 웨이퍼 검사 도구(303) 또는 다른 디바이스의 부분일 수도 있다. 예시에서, 프로세서(301) 및 전자 저장 유닛(302)은 독립형(standalone) 컨트롤 유닛의 부분이거나 중앙 집중(centralized) 품질 컨트롤 유닛 내에 있을 수도 있다. 다수의 프로세서(301) 또는 전자 저장 유닛(302)이 사용될 수도 있다.
프로세서(301)는 하드웨어, 소프트웨어 및 펌웨어의 임의의 조합에 의해 실제로 구현될 수도 있다. 또한, 본 명세서에 설명된 바와 같은 기능은 하나의 유닛에 의해 수행되거나 상이한 컴포넌트로 분할될 수도 있으며, 이들 각각은 하드웨어, 소프트웨어 및 펌웨어의 임의의 조합에 의해 결국 구현될 수도 있다. 다양한 방법 및 기능을 구현하기 위한 프로세서(301)에 대한 프로그램 코드 또는 명령어는, 전자 저장 유닛(302) 내의 메모리 또는 다른 메모리와 같은 판독 가능 저장 매체에 저장될 수도 있다.
프로세서(301)는 프로세서(301)가 출력을 수신할 수 있도록 임의의 적절한 방식으로 (예를 들어, 유선 및/또는 무선 전송 매체를 포함할 수도 있는 하나 이상의 전송 매체를 통해) 시스템(300)의 컴포넌트에 결합될 수도 있다. 프로세서(301)는 출력을 사용하여 다수의 기능을 수행하도록 구성될 수도 있다.
본 명세서에 설명된 프로세서(301), 다른 시스템(들) 또는 다른 서브시스템(들)은 퍼스널 컴퓨터 시스템, 이미지 컴퓨터, 메인 프레임 컴퓨터 시스템, 워크스테이션, 네트워크 기기(appliance), 인터넷 기기 또는 다른 디바이스를 포함하는 다양한 시스템의 부분일 수도 있다. 서브시스템(들) 또는 시스템(들)은 또한 병렬 프로세서와 같은 당업계에 공지된 임의의 적절한 프로세서를 포함할 수도 있다. 또한, 서브시스템(들) 또는 시스템(들)은 독립형 또는 네트워킹된 도구로서 높은 속도의 프로세싱 및 소프트웨어를 갖는 플랫폼을 포함할 수도 있다.
시스템이 둘 이상의 서브시스템을 포함한다면, 상이한 서브 시스템이 이미지, 데이터, 정보, 명령어 등이 서브시스템 사이에 전송될 수 있도록 서로 결합될 수도 있다. 예를 들어, 하나의 서브시스템이 당해 기술분야에 알려진 임의의 적절한 유선 및/또는 무선 전송 매체를 포함할 수도 있는 임의의 적절한 전송 매체에 의해 추가적인 서브시스템(들)에 결합될 수도 있다. 또한 2개 이상의 이러한 서브시스템이 (도시되지 않은) 공유 컴퓨터-판독 가능 저장 매체에 의해 효과적으로 결합될 수도 있다.
추가적인 실시예는 본 명세서에 개시된 바와 같이, PWQ를 수행하기 위한 프로세서 상에 실행 가능한 프로그램 명령어를 저장하는 비-일시적 컴퓨터-판독 가능 매체와 관련된다. 특히, 프로세서(301)는 전자 저장 유닛(302) 또는 프로세서(301) 상에서 실행 가능한 프로그램 명령어를 포함하는 비-일시적 컴퓨터-판독 가능 매체를 갖는 다른 전자 데이터 저장 매체 내의 메모리에 결합될 수 있다. 컴퓨터-구현 방법은 본 명세서에 설명된 임의의 방법(들)의 임의의 단계(들)를 포함할 수도 있다. 예를 들어, 프로세서(301)는 본 명세서에 개시된 도 1, 도 2 또는 다른 실시예의 단계의 일부 또는 전부를 수행하도록 프로그래밍될 수도 있다.
프로그램 명령어는 특히 절차-기반 기술, 컴포넌트-기반 기술 및/또는 객체-지향(object-oriented) 기술을 포함하는 임의의 다양한 방식으로 구현될 수도 있다. 예를 들어, 프로그램 명령어는 원하는 대로, ActiveX 컨트롤, C++ 객체, 자바빈스(JavaBeans), 마이크로소프트 파운데이션 클래스(Microsoft Foundation Class; MFC), 스트리밍 SIMD 확장(Streaming SIMD Extension; SSE) 또는 다른 기술 또는 방법론을 사용하여 구현될 수도 있다.
예를 들어, 프로세서(301)는: 복수의 설계 기반 그룹화 빈으로부터의 결함을 복수의 프로세스 조건에 기반하여 복수의 카테고리로 정렬하고; 각각의 빈이 적어도 하나의 설계 기반 그룹화 빈을 포함하는 복수의 빈으로 설계의 유사성에 기반하여 결함을 정렬하고; 각각의 설계 기반 그룹화 빈 내의 결함으로부터 랜덤 결함을 선택하고; 각각의 랜덤 결함 상에 형상 기반 그룹화를 수행하고; 각각의 빈에 대해, 형상 기반 그룹화 이후에, 점수들의 범위의 끝에 있는 점수(예를 들어, 가장 높거나 가장 낮은 점수)를 갖는 설계 기반 그룹화 빈 중 하나를 선택하고; 선택된 각각의 점수를 각각의 빈에 할당하고; 빈을 각각의 점수순으로 빈으로 정렬하고; 복수의 프로세스 조건 각각에 대해 각각의 빈으로부터 가장 높은 결함 속성값을 갖는 결함 중 하나를 선택하도록 구성된다.
예를 들어, 프로세서(301)는: 결함, 빈 및 설계 기반 그룹화 빈을 다시-정리하고; 각각의 점수를 할당하는 것, 각각의 점수순으로 빈을 정렬하는 것 및 가장 높은 결함 속성값을 갖는 결함 중 하나를 선택하는 것을 반복하도록 더 구성된다.
예를 들어, 복수의 설계 기반 그룹화 빈으로부터 결함을 정렬하기 이전에, 프로세서(301)는: 설계 기반 그룹화 빈으로 결함을 그룹화하고; 설계 기반 그룹화 빈을 빈으로 통합하고; 복수의 프로세스 조건에 기반하여 빈을 그룹화하고; 결함 카운트 내의 변곡을 표시하는 다이를 결정하도록 더 구성될 수 있다.
본 명세서에 설명된 것들과 같은 프로그램 명령어 구현 방법은 전자 저장 유닛(302) 또는 다른 저장 매체에 있는 것과 같은 컴퓨터-판독 가능 매체에 저장될 수도 있다. 컴퓨터-판독 가능 매체는 자기 또는 광학 디스크, 자기 테이프 또는 당해 기술분야에 알려진 임의의 다른 적절한 비-일시적 컴퓨터-판독 가능 매체와 같은 저장 매체일 수도 있다. 예를 들어, 전자 저장 유닛(302) 또는 다른 전자 데이터 저장 매체 내의 메모리는 자기 또는 광학 디스크, 자기 테이프 또는 당해 기술분야에 알려진 임의의 다른 적절한 비-일시적 컴퓨터-판독 가능 매체와 같은 저장 매체일 수도 있다. 특히, 전자 데이터 저장 유닛(302)은 영구적인 저장소(persistent storage), RAM(random access memory) 또는 분할 데이터베이스(split database)를 포함할 수 있다.
예를 들어, 하나 이상의 컴퓨팅 디바이스 상에 다음의 단계를 실행하기 위한 하나 이상의 프로그램을 포함하는 비-일시적 컴퓨터-판독 가능 저장 매체에서, 비-일시적 컴퓨터-판독 가능 저장 매체 상의 단계는: 복수의 설계 기반 그룹화 빈으로부터의 결함을 복수의 프로세스 조건에 기반하여 복수의 카테고리로 정렬하는 단계; 빈 병합 알고리즘을 사용하여 복수의 빈으로 설계의 유사성에 기반하여 결함을 정렬하는 단계 - 각각의 빈은 적어도 하나의 설계 기반 그룹화 빈을 포함함 - ; 각각의 설계 기반 그룹화 빈 내의 결함으로부터 랜덤 결함을 선택하는 단계; 각각의 랜덤 결함 상에 형상 기반 그룹화를 수행하는 단계; 각각의 빈에 대해, 형상 기반 그룹화 이후에, 점수들의 범위의 끝에 있는 점수(예를 들어, 가장 높거나 가장 낮은 점수)를 갖는 설계 기반 그룹화 빈 중 하나를 선택하는 단계; 선택된 각각의 점수를 각각의 빈에 할당하는 단계; 각각의 점수순으로 빈을 정렬하는 단계; 및 복수의 프로세스 조건 각각에 대해 각각의 빈으로부터 가장 높은 결함 속성값을 갖는 결함 중 하나를 선택하는 단계를 포함할 수 있다. 예를 들어, 4개의 카테고리가 있을 수도 있다. 복수의 프로세스 조건은 초점 및 노출을 포함할 수 있다. 설계의 유사성에 기반하여 결함을 정렬하는 단계는 빈 병합 알고리즘을 사용할 수 있다.
비-일시적 컴퓨터-판독 가능 매체 상의 단계는: 결함, 빈 및 설계 기반 그룹화 빈을 다시-정리하는 단계; 및 각각의 점수를 할당하는 단계, 순서로 빈을 정렬하는 단계 및 가장 높은 결함 속성값을 갖는 결함 중 하나를 선택하는 단계를 반복하는 단계를 더 포함할 수 있다.
복수의 설계 기반 그룹화 빈으로부터의 결함을 정렬하는 단계 이전에, 비-일시적 컴퓨터-판독 가능 저장 매체 상의 단계는: 설계 기반 그룹화 빈으로 결함을 그룹화하는 단계; 설계 기반 그룹화 빈을 빈으로 통합하는 단계; 복수의 프로세스 조건에 기반하여 빈을 그룹화하는 단계; 및 결함 카운트 내의 변곡을 표시하는 다이를 결정하는 단계를 더 포함할 수 있다.
방법의 각각의 단계는 본 명세서에 설명된 바와 같이 수행될 수도 있다. 또한 방법은 본 명세서에 설명된 프로세서 및/또는 컴퓨터 서브시스템(들) 또는 시스템(들)에 의해 수행될 수 있는 임의의 다른 단계(들)를 포함할 수도 있다. 단계는 본 명세서에 설명된 임의의 실시예에 따라 구성될 수도 있는 하나 이상의 컴퓨터 시스템에 의해 수행될 수 있다. 또한, 위에서 설명된 방법은 본 명세서에 설명된 임의의 시스템 실시예에 의해 수행될 수도 있다.
본 개시는 하나 이상의 특정 실시예에 관하여 설명되었지만, 본 개시의 범위를 벗어나지 않고 본 개시의 다른 실시예가 이루어질 수 있는 것이 이해될 것이다. 따라서, 본 개시는 첨부된 청구범위 및 그것의 합리적인 해석에 의해서만 제한되는 것으로 간주된다.

Claims (18)

  1. 방법에 있어서,
    프로세서를 사용하여, 복수의 설계 기반 그룹화(grouping) 빈(bin)으로부터의 결함을 복수의 프로세스 조건에 기반하여 복수의 카테고리로 정렬(sort)하는 단계;
    상기 프로세서를 사용하여, 복수의 빈으로 설계의 유사성에 기반하여 상기 결함을 정렬하는 단계 - 각각의 상기 빈은 적어도 하나의 상기 설계 기반 그룹화 빈을 포함함 - ;
    상기 프로세서를 사용하여, 각각의 상기 설계 기반 그룹화 빈 내의 상기 결함으로부터 랜덤 결함을 선택하는 단계;
    상기 프로세서를 사용하여, 각각의 상기 랜덤 결함 상에 형상 기반 그룹화를 수행하는 단계;
    각각의 상기 빈에 대해, 상기 프로세서를 사용하여, 상기 형상 기반 그룹화 이후에 점수(score)들의 범위의 끝에 있는 점수 - 상기 점수는 가장 높은 점수 또는 가장 낮은 점수임 - 를 갖는 상기 설계 기반 그룹화 기반 중 하나를 선택하는 단계;
    상기 프로세서를 사용하여, 선택된 각각의 점수를 각각의 상기 빈에 할당하는 단계;
    상기 프로세서를 사용하여, 상기 각각의 점수순으로 상기 빈을 정렬하는 단계; 및
    상기 프로세서를 사용하여, 상기 복수의 프로세스 조건 각각에 대해 각각의 상기 빈으로부터 가장 높은 결함 속성값을 갖는 상기 결함 중 하나를 선택하는 단계
    를 포함하는 것인, 방법.
  2. 제1항에 있어서,
    상기 가장 높은 결함 속성값을 갖는 상기 결함을 선택하는 단계 이후에 주사 전자 현미경(scanning electron microscope)을 사용하여 웨이퍼의 검토를 수행하는 단계를 더 포함하는 것인, 방법.
  3. 제1항에 있어서,
    상기 프로세서를 사용하여, 상기 결함, 상기 빈 및 상기 설계 기반 그룹화 빈을 다시-정리하는 단계(re-ordering); 및
    상기 각각의 점수를 할당하는 단계, 상기 점수에서 시작하는 순서로 상기 빈을 정렬하는 단계 및 상기 가장 높은 결함 속성값을 갖는 상기 결함 중 하나를 선택하는 단계를 반복하는 단계
    를 더 포함하는 것인, 방법.
  4. 제3항에 있어서,
    상기 가장 높은 결함 속성값을 갖는 상기 결함을 선택하는 단계 이후에 주사 전자 현미경을 사용하여 웨이퍼의 검토를 수행하는 단계를 더 포함하는 것인, 방법.
  5. 제1항에 있어서,
    상기 복수의 카테고리는 4개의 카테고리를 포함하는 것인, 방법.
  6. 제1항에 있어서,
    상기 복수의 프로세스 조건은 초점 및 노출을 포함하는 것인, 방법.
  7. 제1항에 있어서,
    상기 설계의 유사성에 기반하여 상기 결함을 정렬하는 단계는 빈 병합(merge) 알고리즘을 사용하는 것인, 방법.
  8. 제1항에 있어서,
    상기 복수의 설계 기반 그룹화 빈으로부터의 상기 결함을 정렬하는 단계 이전에,
    상기 방법은,
    상기 프로세서를 사용하여, 상기 설계 기반 그룹화 빈으로 상기 결함을 그룹화하는 단계;
    상기 프로세서를 사용하여, 상기 설계 기반 그룹화 빈을 상기 빈으로 통합(consolidate)하는 단계;
    상기 프로세서를 사용하여, 상기 복수의 프로세스 조건에 기반하여 상기 빈을 그룹화하는 단계; 및
    상기 프로세서를 사용하여, 결함 카운트 내의 변곡(inflection)을 표시하는 다이를 결정하는 단계
    를 더 포함하는 것인, 방법.
  9. 시스템에 있어서,
    전자 데이터 저장 유닛 및 웨이퍼 검사 도구와 전자적으로 통신하는 프로세서를 포함하고,
    상기 프로세서는,
    복수의 설계 기반 그룹화 빈으로부터의 결함을 복수의 프로세스 조건에 기반하여 복수의 카테고리로 정렬하고;
    복수의 빈으로 설계의 유사성에 기반하여 상기 결함을 정렬하고 - 각각의 상기 빈은 적어도 하나의 상기 설계 기반 그룹화 빈을 포함함 - ;
    각각의 상기 설계 기반 그룹화 빈 내의 상기 결함으로부터 랜덤 결함을 선택하고;
    각각의 상기 랜덤 결함 상에 형상 기반 그룹화를 수행하고;
    각각의 상기 빈에 대해, 상기 형상 기반 그룹화 이후에, 점수들의 범위의 끝에 있는 점수- 상기 점수는 가장 높은 점수 또는 가장 낮은 점수임 - 를 갖는 상기 설계 기반 그룹화 빈 중 하나를 선택하고;
    선택된 각각의 점수를 상기 빈 각각의 상기 빈에 할당하고;
    상기 각각의 점수순으로 상기 빈을 정렬하고;
    각각의 상기 복수의 프로세스 조건에 대해, 각각의 상기 빈으로부터 가장 높은 결함 속성값을 갖는 상기 결함 중 하나를 선택하도록 구성되는 것인,
    시스템.
  10. 제9항에 있어서,
    상기 웨이퍼 검사 도구는 주사 전자 현미경인 것인, 시스템.
  11. 제9항에 있어서,
    상기 프로세서는 또한,
    상기 결함, 상기 빈 및 상기 결함 기반 그룹화 빈을 다시-정리하고;
    상기 각각의 점수를 할당하는 것, 상기 점수에서 시작하는 순서로 상기 빈을 정렬하는 것 및 상기 가장 높은 결함 속성값을 갖는 상기 결함 중 하나를 선택하는 것을 반복하도록 구성되는 것인,
    시스템.
  12. 제9항에 있어서,
    상기 복수의 설계 기반 그룹화 빈으로부터의 상기 결함을 정렬하기 이전에,
    상기 프로세서는 또한,
    상기 설계 기반 그룹화 빈으로 상기 결함을 그룹화하고;
    상기 설계 기반 그룹화 빈을 상기 빈으로 통합하고;
    상기 복수의 프로세스 조건에 기반하여 상기 빈을 그룹화하고;
    결함 카운트 내의 변곡을 표시하는 다이를 결정하도록 구성되는 것인,
    시스템.
  13. 비-일시적 컴퓨터-판독 가능 저장 매체에 있어서,
    하나 이상의 컴퓨팅 디바이스 상에서 단계들을 실행하기 위한 하나 이상의 프로그램을 포함하고,
    상기 단계들은,
    복수의 설계 기반 그룹화 빈으로부터의 결함을 복수의 프로세스 조건에 기반하여 복수의 카테고리로 정렬하는 단계;
    빈 병합 알고리즘을 사용하여 복수의 빈으로 설계의 유사성에 기반하여 상기 결함을 정렬하는 단계 - 각각의 상기 빈은 적어도 하나의 상기 설계 기반 그룹화 빈을 포함함 - ;
    각각의 상기 설계 기반 그룹화 빈 내의 상기 결함으로부터 랜덤 결함을 선택하는 단계;
    각각의 상기 랜덤 결함 상에 형상 기반 그룹화를 수행하는 단계;
    각각의 상기 빈에 대해, 상기 형상 기반 그룹화 이후에, 점수들의 범위의 끝에 있는 점수- 상기 점수는 가장 높은 점수 또는 가장 낮은 점수임 - 를 갖는 상기 설계 기반 그룹화 빈 중 하나를 선택하는 단계;
    선택된 각각의 점수를 각각의 상기 빈에 할당하는 단계;
    상기 각각의 점수순으로 상기 빈을 정렬하는 단계;
    각각의 상기 복수의 프로세스 조건에 대해, 각각의 상기 빈으로부터 가장 높은 결함 속성값을 갖는 상기 결함 중 하나를 선택하는 단계
    를 포함하는 것인, 비-일시적 컴퓨터-판독 가능 저장 매체.
  14. 제13항에 있어서,
    상기 단계들은,
    상기 결함, 상기 빈 및 상기 설계 기반 그룹화 빈을 다시-정리하는 단계; 및
    상기 각각의 점수를 할당하는 단계, 상기 점수에서 시작하는 순서로 상기 빈을 정렬하는 단계 및 상기 가장 높은 결함 속성값을 갖는 상기 결함 중 하나를 선택하는 단계를 반복하는 단계
    를 더 포함하는 것인, 비-일시적 컴퓨터-판독 가능 저장 매체.
  15. 제13항에 있어서,
    상기 복수의 카테고리는 4개의 카테고리를 포함하는 것인, 비-일시적 컴퓨터-판독 가능 저장 매체.
  16. 제13항에 있어서,
    상기 복수의 프로세스 조건은 초점 및 노출을 포함하는 것인, 비-일시적 컴퓨터-판독 가능 저장 매체.
  17. 제13항에 있어서,
    상기 설계의 유사성에 기반하여 상기 결함을 정렬하는 단계는 빈 병합 알고리즘을 사용하는 것인, 비-일시적 컴퓨터-판독 가능 저장 매체.
  18. 제13항에 있어서,
    상기 복수의 설계 기반 그룹화 빈으로부터의 상기 결함을 정렬하는 단계 이전에,
    상기 단계들은,
    상기 설계 기반 그룹화 빈으로 상기 결함을 그룹화하는 단계;
    상기 설계 기반 그룹화 빈을 상기 빈으로 통합하는 단계;
    상기 복수의 프로세스 조건에 기반하여 상기 빈을 그룹화하는 단계; 및
    결함 카운터 내의 변곡을 표시하는 다이를 결정하는 단계
    를 더 포함하는 것인, 비-일시적 컴퓨터-판독 가능 저장 매체.
KR1020207008851A 2017-09-01 2018-08-30 설계 임계성 분석이 증대된 프로세스 윈도우 검정 샘플링 KR102385664B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
IN201741030977 2017-09-01
IN201741030977 2017-09-01
US201762573105P 2017-10-16 2017-10-16
US62/573,105 2017-10-16
US15/903,841 2018-02-23
US15/903,841 US10503078B2 (en) 2017-09-01 2018-02-23 Criticality analysis augmented process window qualification sampling
PCT/US2018/048652 WO2019046495A1 (en) 2017-09-01 2018-08-30 WINDOW QUALIFICATION SAMPLING OF INCREASED CRITICITY DESIGN ANALYSIS METHOD

Publications (2)

Publication Number Publication Date
KR20200038314A true KR20200038314A (ko) 2020-04-10
KR102385664B1 KR102385664B1 (ko) 2022-04-14

Family

ID=65518613

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207008851A KR102385664B1 (ko) 2017-09-01 2018-08-30 설계 임계성 분석이 증대된 프로세스 윈도우 검정 샘플링

Country Status (5)

Country Link
US (1) US10503078B2 (ko)
KR (1) KR102385664B1 (ko)
CN (1) CN111051988B (ko)
TW (1) TWI758533B (ko)
WO (1) WO2019046495A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10866506B2 (en) * 2018-10-30 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Photo mask data correction method
US11055840B2 (en) * 2019-08-07 2021-07-06 Kla Corporation Semiconductor hot-spot and process-window discovery combining optical and electron-beam inspection
US11748868B2 (en) * 2020-09-08 2023-09-05 Kla Corporation Unsupervised pattern synonym detection using image hashing

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110172804A1 (en) * 2009-07-17 2011-07-14 Kla-Tencor Corporation Scanner Performance Comparison And Matching Using Design And Defect Data
US20150254832A1 (en) * 2014-03-06 2015-09-10 Kla-Tencor Corporation Composite Defect Classifier
US20160284579A1 (en) * 2015-03-23 2016-09-29 Applied Materials Israel Ltd. Process window analysis
US20170186151A1 (en) * 2015-12-23 2017-06-29 Kla-Tencor Corporation Shape based grouping

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002075793A2 (en) * 2001-03-20 2002-09-26 Numerial Technologies, Inc. System and method of providing mask defect printability analysis
US6789032B2 (en) * 2001-12-26 2004-09-07 International Business Machines Corporation Method of statistical binning for reliability selection
US6902855B2 (en) 2002-07-15 2005-06-07 Kla-Tencor Technologies Qualifying patterns, patterning processes, or patterning apparatus in the fabrication of microlithographic patterns
EP1523696B1 (en) 2002-07-15 2016-12-21 KLA-Tencor Corporation Defect inspection methods that include acquiring aerial images of a reticle for different lithographic process variables
US7769225B2 (en) 2005-08-02 2010-08-03 Kla-Tencor Technologies Corp. Methods and systems for detecting defects in a reticle design pattern
US7570796B2 (en) 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US8041103B2 (en) 2005-11-18 2011-10-18 Kla-Tencor Technologies Corp. Methods and systems for determining a position of inspection data in design data space
US8213704B2 (en) 2007-05-09 2012-07-03 Kla-Tencor Corp. Methods and systems for detecting defects in a reticle design pattern
US8041106B2 (en) 2008-12-05 2011-10-18 Kla-Tencor Corp. Methods and systems for detecting defects on a reticle
US10127652B2 (en) * 2014-02-06 2018-11-13 Kla-Tencor Corp. Defect detection and classification based on attributes determined from a standard reference image
US9535010B2 (en) * 2014-05-15 2017-01-03 Kla-Tencor Corp. Defect sampling for electron beam review based on defect attributes from optical inspection and optical review

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110172804A1 (en) * 2009-07-17 2011-07-14 Kla-Tencor Corporation Scanner Performance Comparison And Matching Using Design And Defect Data
US20150254832A1 (en) * 2014-03-06 2015-09-10 Kla-Tencor Corporation Composite Defect Classifier
US20160284579A1 (en) * 2015-03-23 2016-09-29 Applied Materials Israel Ltd. Process window analysis
US20170186151A1 (en) * 2015-12-23 2017-06-29 Kla-Tencor Corporation Shape based grouping

Also Published As

Publication number Publication date
US10503078B2 (en) 2019-12-10
WO2019046495A1 (en) 2019-03-07
TWI758533B (zh) 2022-03-21
US20190072858A1 (en) 2019-03-07
CN111051988A (zh) 2020-04-21
CN111051988B (zh) 2021-11-05
TW201931015A (zh) 2019-08-01
KR102385664B1 (ko) 2022-04-14

Similar Documents

Publication Publication Date Title
KR102568074B1 (ko) 반도체 제조 프로세스에서 딥 러닝을 사용하여 결함 및 임계 치수를 예측하기 위한 시스템 및 방법
IL290018B2 (en) Monitoring the production of integrated circuits on a semiconductor board
US10223492B1 (en) Based device risk assessment
US8139844B2 (en) Methods and systems for determining a defect criticality index for defects on wafers
CN108431936B (zh) 基于形状的分组
JP2017523390A (ja) 検査のための高解像度フルダイイメージデータの使用
US11119060B2 (en) Defect location accuracy using shape based grouping guided defect centering
KR102385664B1 (ko) 설계 임계성 분석이 증대된 프로세스 윈도우 검정 샘플링
US20120259574A1 (en) Designed-based yield management system
US8741511B1 (en) Determination of lithography tool process condition
WO2019006222A1 (en) SYSTEMS AND METHODS FOR PREDICTING DEFECTS AND CRITICAL DIMENSION USING DEEP LEARNING IN A SEMICONDUCTOR MANUFACTURING PROCESS
US20220196580A1 (en) Defect inspection methods of semiconductor wafers
US10387601B2 (en) Methods to store dynamic layer content inside a design file
US8014587B2 (en) Pattern test method of testing, in only specific region, defect of pattern on sample formed by charged beam lithography apparatus

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right