CN108431936B - 基于形状的分组 - Google Patents

基于形状的分组 Download PDF

Info

Publication number
CN108431936B
CN108431936B CN201680075236.9A CN201680075236A CN108431936B CN 108431936 B CN108431936 B CN 108431936B CN 201680075236 A CN201680075236 A CN 201680075236A CN 108431936 B CN108431936 B CN 108431936B
Authority
CN
China
Prior art keywords
rule
shape
wafer
design
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680075236.9A
Other languages
English (en)
Other versions
CN108431936A (zh
Inventor
S·巴纳吉
A·V·库尔卡尼
J·萨拉斯沃图拉
S·巴塔查里亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Corp
Original Assignee
KLA Tencor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KLA Tencor Corp filed Critical KLA Tencor Corp
Publication of CN108431936A publication Critical patent/CN108431936A/zh
Application granted granted Critical
Publication of CN108431936B publication Critical patent/CN108431936B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/0006—Industrial image inspection using a design-rule based approach
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G06T2207/10061—Microscopic image from scanning electron microscope
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Quality & Reliability (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

形状基元用于半导体晶片或其它工件的检验。所述形状基元能够界定设计的局部拓朴及几何性质。一或多个规则应用到所述形状基元。所述规则能够指示缺陷的存在或缺陷存在的可能性。规则执行引擎能够搜索由所述至少一个规则涵盖的所述形状基元的出现。

Description

基于形状的分组
相关申请案的交叉参考
本申请案主张2015年12月23日申请的分配申请号为6863/CHE/2015的印度临时专利申请案及2016年2月10日申请的分配申请号为62/293,757的美国临时专利申请案的优先权，所述专利申请案的揭示内容特此以引用方式并入。
技术领域
本发明关于图像分析。
背景技术
晶片检验系统通过检测在制造过程期间出现的缺陷而帮助半导体制造商增加且维持集成电路(IC)芯片成品率。检验系统的一个目的是监测制造过程是否满足规范。如果制造过程在建立的规范范围之外，那么检验系统指示问题及/或问题来源，接着半导体制造商可解决所述问题及/或问题来源。
半导体制造产业的演变对于成品率管理且特定来说，对于计量及检验系统的要求越来越大。临界尺寸在收缩而晶片大小在增加。经济驱动产业降低实现高成品率、高价值生产的时间。因此，最小化从检测到成品率问题到解决所述问题的总时间确定半导体制造商的投资回报。
检验半导体晶片以检测缺陷的过程对于半导体制造商是重要的。缺陷引起晶片成品率下降，从而引起整体半导体制造成本的增加。这些成本膨胀最终被传递给消费者，消费者必须为具有电子组件的全部产品(从电话到汽车)支付更高价格。检验工具利用其对晶片上的缺陷的自动化检测为半导体制造商提供自动检测缺陷的能力。此后，制造商可通过改变其设计或过程的一或多者而消除这些缺陷。
在半导体制造厂或晶片代工厂中检视半导体缺陷的过程在人力及时间两者方面是昂贵的。检视取样越高效，操作成本将越低。检视工具可为用户产生经解析及高放大率图像，但检视工具趋向于较慢。用户必须检视这些图像中的缺陷以采取适当对策。为了完成此目的，用户将缺陷分类为可准确描述缺陷的原因的类型。此分类过程需要大量人力且较慢，这导致高操作成本。如果在一次取样中对每个缺陷(原因)类型进行取样而不遗漏缺陷，就会改进检视。
在检验过程之后，由称为基于设计的分组(DBG)的方法对缺陷位置(由检验返回)处的局部设计进行分组。取决于这些群组的统计数据，选取来自每一群组的一或多个位置以用于检视取样。DBG采用针对每一拐角及周围几何形状的编码方案。此信息用于快速查找精确匹配给定图案的全部图案。这意味着如果两个位置的设计精确匹配，那么所述两个位置在一DBG群组中，且看上去类似但数值上不同(即使程度很小)的两个位置的设计图案落到不同群组中。
由于DBG的语言及编码机制的定量本质，用户难以使用DBG编写“规则”。此能力可为重要的，这是因为用户从经验知道层上可能引起缺陷的脆弱位置。在这些位置处产生的缺陷可能稀有但是灾难性的，且仅依靠统计数据的基于DBG的检视取样在对样品大小设置限制的情况下可能遗漏此微小群体。DBG方法也未明确指示引起系统缺陷的设计违规及薄弱点。其仅通过图案的实例基于那些图案编码的缺陷频率而完成此目的。
通过执行精确匹配而实施DBG分组，这意味着如果两个位置的设计精确匹配，那么所述两个位置在一DBG群组中，且看上去类似但数值上不同的两个位置的设计图案落到不同群组中。这可能产生太多群组。因此，依靠DBG群组的取样可能遗漏重要缺陷类型，或其可能对太多相同类型进行取样。这些DBG缺陷无法产生高效检视取样。
除了DBG之外，在设计规则检查(DRC)或掩模规则检查(MRC)中使用的语言可确定特定芯片布局的物理布局是否满足称为设计规则的一系列推荐参数。DRC是标准验证规则格式(SVRF)脚本处理的应用。DRC规则是尺寸驱动的一组特定规则(使用SVRF编写)。DRC的目的是确保使设计符合规则以方便制造。
对于大多数计算机辅助设计(CAD)工具，SVRF是用于设计/多边形操纵的常见脚本语言。举例来说，SVRF可用于操纵多边形且在半导体设计布局(例如，物理设计)中查找物理布局性质(例如，最小空间、最小宽度)。这种语言需要精确理解形状基元之间的距离及精确空间关系以便界定所关注图案(POI)。因此，可存在当设计经规划以决定哪些部分需要光学邻近校正(OPC)时进行违规检查的数千个此类复杂规则。然而，使用例如SVRF的语言存在问题。
在子衍射体系中完成超大规模集成(VLSI)芯片制造。因此，可能需要大量补偿由于来自复杂2D状光栅(例如，光掩模)的衍射而产生的邻近效应。且不论此域的本质，在半导体设计文件上完成的大多数规则检查是尺寸检查(例如，空间、宽度、涵盖范围等)。在制造流程的各个阶段处(从DRC到MRC)，不存在检查可能深受邻近效应影响的设计的关系参数的规则。
在电子设计自动化中，DRC可用于确定特定芯片的物理布局是否满足称为设计规则的一系列推荐参数。可通过使用SVRF语言写出程序而完成DRC。然而，正如一种编程语言比其它编程语言更适合于某些编程任务，SVRF-DRC不适合模糊规则搜索引擎应用，这是因为SVRF-DRC是科学上明确、尺寸驱动的语言。由于DRC是明确决策过程，因此SVRF脚本语言支持此明确性。SVRF-DRC的明确语言未考虑任何未预见改变及/或障碍。
在SVRF中，物理设计布局是呈坐标形式的多边形信息。SVRF经优化以基于坐标信息解密如边缘、空间、宽度或面积的信息。接着SVRF使用此信息对布局执行更复杂操作。SVRF使用的一个多边形属性是边缘。SVRF基于边缘来建构全部其它多边形性质，如线端、凸拐角或凹拐角。使用SVRF建构其它多边形属性的过程因引入误报(false positive)而削弱规则的纯度。由于在布局中存在的无数类似多边形组合，因此修改SVRF以给定尺寸范围将增加捕捉误报的可能性。
SVRF语言也未为用户提供用以快速掌握语言的UI。因此，这迫使用户花费大量时间、努力及资源来学习此新脚本语言。难以使用如SVRF的脚本语言来指定类似类型的图案的概念。在使用以SVRF或一些其它类似语言编写的规则表的DRC中对传统尺寸检查的违规并非过程或制造瑕疵的准确指示。
因此，需要用于检视样本的缺陷的经改进的系统及技术。
发明内容
在第一实施例中，提供一种系统。所述系统包括检视工具及控制器。所述检视工具包含经配置以固持晶片的载物台及经配置以产生所述晶片的图像的图像产生系统。所述控制器与所述检视工具电子通信。所述控制器经配置以：请求在以所述晶片的一或多个缺陷位置为中心的视野中的设计多边形；呈现展示所述视野中的所述设计多边形的二进制图像；提取界定设计的局部拓朴及几何性质的形状基元；且使用规则执行引擎将至少一个规则应用于所述形状基元。所述规则执行引擎搜索由所述至少一个规则涵盖的所述形状基元的出现。所述规则对应于缺陷的存在。所述控制器可包含处理器及与所述处理器及电子数据存储单元电子通信的通信端口。
所述图像产生系统可经配置以使用电子束、宽带等离子或激光的至少一者以产生所述晶片的所述图像。在实例中，所述检视工具是宽带等离子工具。
所述控制器可经配置以使用所述规则执行引擎产生基于形状的分组分级。
所述规则可应用于所述晶片的多个层上的所述形状基元。
所述规则可应用于规则互动窗中。
所述控制器可进一步经配置以针对缺陷位置的群体推断一或多个额外规则。
在第二实施例中，提供一种方法。所述方法包括：使用控制器请求在以晶片的一或多个缺陷位置为中心的视野中的设计多边形；使用所述控制器呈现展示所述视野中的所述设计多边形的二进制图像；使用所述控制器提取界定设计的局部拓朴及几何性质的形状基元；且使用规则执行引擎将至少一个规则应用于所述形状基元。所述规则执行引擎搜索由所述至少一个规则涵盖的所述形状基元的出现。所述规则对应于缺陷的存在。
所述方法可进一步包括使用所述控制器用所述规则执行引擎产生基于形状的分组分级。
所述规则可应用于所述晶片的多个层上的所述形状基元。
所述规则可应用于规则互动窗中。
所述方法可进一步包括针对缺陷位置的群体推断一或多个额外规则。
所述方法可进一步包括将所述晶片装载到检视工具的载物台上及使所述载物台上的所述晶片成像。
所述方法可进一步包括：确定由所述至少一个规则涵盖的所述形状基元的所述出现的至少一个位置；将所述至少一个位置转换为经配置以基于所述规则及临界性将灵敏度指派到不同区域的图；及将所述至少一个位置处的所述缺陷分级化。
在第三实施例中，提供一种非暂时性计算机可读存储媒体，其包括用于在一或多个计算装置上执行步骤的一或多个程序。所述步骤包括：请求在以晶片的一或多个缺陷位置为中心的视野中的设计多边形；呈现展示所述视野中的所述设计多边形的二进制图像；提取界定设计的局部拓朴及几何性质的形状基元；及使用规则执行引擎将至少一个规则应用于所述形状基元。所述规则执行引擎搜索由所述至少一个规则涵盖的所述形状基元的出现。所述规则对应于缺陷的存在。
所述步骤可进一步包括使用所述规则执行引擎产生基于形状的分组分级。
所述规则可应用于所述晶片的多个层上的所述形状基元。
所述步骤可进一步包括针对缺陷位置的群体推断一或多个额外规则。
所述步骤可进一步包括确定由所述至少一个规则涵盖的所述形状基元的所述出现的至少一个位置；将所述至少一个位置转换为经配置以基于所述规则及临界性将灵敏度指派到不同区域的图；及将所述至少一个位置处的所述缺陷分级化。
附图说明
为更充分理解本发明的本质及目的，应参考结合附图进行的以下详细描述，在附图中：
图1是根据本发明的实施例的流程图；
图2表示根据本发明的经呈现图像的产生；
图3表示根据本发明的基于形状基元提取产生SBG分级；
图4是规则互动窗的第一实施例；
图5是规则互动窗的第二实施例；
图6是具有形状基元的示范性规则；
图7是表示根据本发明的使用情况的流程图；
图8是根据本发明的系统的实施例的框图；
图9是具有两个规则互动窗及经界定形状基元的示范性裸片结构；
图10是具有示范性形状基元的裸片；及
图11说明示范性规则。
具体实施方式
虽然将依据某些实施例描述所主张的标的物，但其它实施例，包含未提供本文中所陈述的全部优点及特征的实施例，也在本发明的范围内。可在不脱离本发明的范围的情况下进行各种结构、逻辑、过程步骤及电子改变。因此，仅通过参考所附权利要求书来界定本发明的范围。
通过描述晶片层上的局部电路图案的设计中的形状之间的局部空间关系的简洁描述(可能与来自检验或检视工具的对应图像数据结合)，基于形状的分组(SBG)可改进制造厂或晶片代工厂中由半导体晶片上称为“热点”的易出故障的局部设计图案引起的系统缺陷的检视取样的效率。假定在这些位置处的缺陷由薄弱或错误的设计、光刻工艺或半导体制造过程引起(与外部“降临的”缺陷相对)。以高效方式捕捉这些缺陷将为半导体制造商减少整体制造成本。用户可接着编写依据形状基元及其之间的空间关系指定这些薄弱的局部设计几何形状的“规则”。
在晶片上存在比其它位置更易出故障的位置，这是因为那些位置处的薄弱或错误的局部设计图案。在这些临界位置处，更有可能在光刻或半导体制造过程期间将产生缺陷(与外部“降临的”随机缺陷相对)。通过识别产生薄弱点的设计中的形状之间的局部空间关系，SBG提供用于这些临界位置处的更灵敏及准确描述的检验的手段。以此方式，SBG可协助或增强有关各种缺陷检验工具的若干检验方法及相关方法论，所述工具包含但不限于宽带等离子(BBP)检验工具及扫描电子显微镜(SEM)检验工具。可协助或增强的这些检验方法及相关方法论包含：定期裸片间检验、热点检验、单个裸片检验、光学模式查找及/或新缺陷类型发现。
SBG使用某一窗内的图案的数字化图像，如图9中所见。其通过图像处理而检测例如由图9中的实心填充圆形展示的图案类型(基元)。其辨识窗(具有如图9中展示的四个象限)内的这些基元的存在。接着，通过具有在四个象限中的给定布置的这些基元的存在来界定“规则”。以SVRF描述此相同配置将需要还可捕捉其它非所关注区域(即，误报)的详尽脚本。基于图像的分析允许对每一“像素”分类，像素可具有取决于是否满足上文中的布置而为临界或非临界的任意小的大小。一旦界定此规则，便可通过将此窗中心移动到每一像素且执行此测试来检查设计中满足此规则的任何点的存在。相较于SVRF，SBG更准确且更易于使用。
SBG类似于其中全部这些基元(例如，边缘、线端、凸拐角、凹拐角等)连同其相应定向是基本构建块的语言。由于规则窗的范围及中心区域参数，模糊搜索可为SBG搜索的部分。由于窗约束，因此SBG对误报具有比SVRF好得多的控制。SBG可使用模糊本质以检测系统故障图案。除了模糊搜索之外，SBG也可执行特定或明确搜索。
SBG可实现可捕捉所需基元形状性质的本质及其彼此空间关系的几何基元布置的模糊描述。布置可由图像自身(及其自动化分析)而非使用脚本语言(例如SVRF)编写的一组复杂代码描述。
在另一实施例中，SBG可用于为了增加这些热点处的检验灵敏度而自动设置纳米点(NP)检验的微关注区域(MCA)。
在又一实施例中，SBG可用于缺陷发现。规则推断引擎(RIE)可从检验工具报告的缺陷的位置推断热点的局部设计描述。RIE可使用此信息来改进在热点处的系统缺陷的检视取样的效率或用于自动设置MCA以用于NP检验。
图1是方法100的流程图。101请求在以晶片的一或多个缺陷位置为中心的视野(FOV)中的设计多边形。这些设计多边形可在FOV内部或与FOV相交。举例来说，可将晶片装载到检视工具的载物台上且使其成像。可使用晶片的所得图像来确定缺陷位置。102呈现展示视野中的设计多边形的二进制图像。在呈现期间，可将依据坐标数的几何形状数字化且绘制为二进制图像。举例来说，二进制图像可具有针对前景(例如，在多边形内部)的白色及针对背景(例如，在多边形外部)的黑色。此二进制图像的分辨率可为任意的小，例如小到1埃或用以界定多边形顶点的最小分辨率单位。
103提取界定设计的局部拓朴及几何性质的形状基元。在某些配置中，基元可指示缺陷。给定来自检验(例如，使用如图2中展示的BBP工具)的缺陷位置列表且使用主UI，设计数据库服务器(例如，DBB服务器)可输出给定物理尺寸的FOV中的全部设计多边形。举例来说，尺寸可为以缺陷位置为中心的2μm或4μm，但定中心的其它尺寸或位置是可能的。此输出可依用户或控制器的请求。DBB服务器可输出具有经请求信息的设计文本文件。接着，可称为设计呈现器的软件模块可将设计文本文件视为输入且以用户界定的像素大小呈现展示FOV中的设计多边形的二进制图像。
SBG可界定至少以下形状基元：细、中等及粗线的边缘、凸拐角、凹拐角、线端及凸部。这些形状基元比用在SVRF中的仅单个边缘更详细。图10中说明一些形状基元。除了所述列举的形状基元之外的其它形状基元是可能的。另外，SBG可界定每一形状基元的方向或定向。
如图3中展示，提取界定设计的局部拓朴及几何性质的各种形状基元。通过对经呈现设计进行运算的一系列计算机视觉算法实施提取。举例来说，在第7,877,722号美国专利中描述用于形状基元提取的技术，所述专利以全文引用的方式并入。
图3展示此类算法的结果的中间图片。然而，此中间图片仅是实例。可将来自此模块的结果直接馈送到规则执行引擎。
返回到图1，104使用规则执行引擎将至少一个规则应用到形状基元。可并入到提取形状基元的控制器中或可为单独控制器的部分的规则执行引擎可搜索由至少一个规则涵盖的形状基元的出现。可能已识别形状基元。规则可基于一或多个形状基元的存在及/或基于一或多个形状基元的布置来指示缺陷的存在或缺陷存在的可能性。可将规则应用于规则互动窗中。规则可应用于晶片上的单个层或应用于晶片上的多个层。举例来说，规则可应用于特定层(例如，当前层)，但也应用于先前形成或随后形成的层。规则互动窗的大小可基于装置的类型或规则的类型而变化。
图11中说明示范性规则。线端在通孔“上方”。线在一个平面上且通孔在下方的层上。
可执行缺陷位置的基于如在规则中捕捉的其几何形状及形状之间的关系的分级化或分组。如在图3中展示，规则执行引擎操作经提取形状基元、应用用户界定规则且产生SBG分级。
针对SBG协助的缺陷检验使用情况(见图7中的“先验NP MCA”块)，可使用SBG分级以对检验器在其处检测到缺陷的位置进行分组。分级可由例如在那个位置处触发的SBG规则组或在那个位置处触发的最复杂规则界定。规则的这种复杂性分数可以是在那个规则命中的位置处的设计故障的先验可能性的测量。这种可能性可根据检测到的过往缺陷的统计分析估计，可通过缺陷机制的物理建模或通过检验所谓工艺窗鉴定(PWQ)晶片而产生，其中基于每裸片来有意调整聚焦及曝光且接着由检验器扫描晶片以确定引起特定几何形状出故障所需的聚焦/曝光的扰动。规则的复杂性分数也可以是用以对特定几何形状中的缺陷进行检测或取样的单纯用户界定的偏好分数。
针对SBG协助的检视取样使用情况(见图7中的“SBG分级化以用于取样”块)，可使用SBG分级的复杂性分数以较好地对欲在检验之后检视的缺陷组进行取样。可更有理由对更有可能为薄弱设计位置的位置进行取样。这种可能性越低，那么可存在越多原因来将那个位置视为未经取样的扰乱点(例如，不大可能是缺陷的误报)。
将用户界定规则应用于称为规则互动窗的窗的中心(在图4中由实心圆形标记)处，窗的大小可由用户针对给定规则指定。规则互动窗在图4中由具有指定大小的矩形标记。通过基元在图4中展示的四个象限Q1、Q2、Q3及Q4中的共同出现而捕捉反映形状基元之间在互动窗内的空间关系的规则。代替具有矩形窗，可具有具备指定大小的圆形规则互动窗，其中规则由如图5中展示的八个扇形S1、S2、S3、S4、S5、S6、S7及S8中共同出现的形状基元界定。其它规则互动窗或扇形/象限形状是可能的。其它数目个扇形/象限也是可能的。可在一或多个象限或扇形中查找基元。虽然揭示单个规则互动窗，但可使用多于一个的规则互动窗。如果使用两个规则互动窗，那么这两个规则互动窗可重叠、可接触或可彼此分开。一般来说，针对SBG规则，存在某个局部邻近条件。此可为小于数百纳米或其它尺寸。
在图9中展示两窗规则的实例。小窗及较大的围封窗两者同心且需要含有用于触发规则的指定基元(由实心圆形展示)。内部短距离窗指定缺陷欲在中心处出现必须满足的局部上下文，而外部长距离窗指定引起故障的邻近上下文(例如，缺陷为何出现于共同窗中心处)。在图9中展示的实例中，在窗中心处有可能产生短路/桥接。
如在图6中描绘的规则可为两个拐角在相反方向上的共同出现，一个拐角在象限Q1中且另一拐角在象限Q3中。此外，可在规则执行引擎中自动考虑影响基元共同出现的群组D8动作。D8是指图绕其水平轴及垂直轴的八个可能转换，其中原点在图的中心处。这些转换包含90、180及270度旋转及成镜像(绕x或y轴)。
图6中的十字线可放置于例如开路上、短路上或交叉处。十字线的其它位置是可能的。十字线可为规则互动窗的中心或可在规则互动窗中的其它位置处。
图9是需要如由实心圆形(为了容易参考仅标记其一者)指定的形状基元及那些形状基元的定向的复合规则。举例来说，图9中的内部(短距离)窗的象限Q2具有“指向右的垂直细线边缘”基元。图9中的外部(长距离)窗的象限Q2不仅具有所述基元，而且还具有两个其它基元：“指向左的垂直细线边缘”及“指向下的线端”。
形状基元可为模糊的且可能无笔直或实心边缘。象限或扇形的使用提供在邻近象限或扇形中寻找其它形状基元的灵活性。除了与模板设计的精确几何匹配之外，也可存在也是薄弱的且因此可能出现故障的其它类似几何布置。正是此类似性方面可由模糊规则(例如SBG)捕捉。虽然就查看此类故障的潜在位点来说，可能存在一些误报，但更大风险是遗漏此类位置且因此遗漏薄弱点。应注意，检验器检验全部区域，但可给不同区域指派不同灵敏度。SBG可帮助将裸片分段为具有低、中等及高复杂性或故障可能性的区域且可以不同灵敏度检验这些区域。
SBG可对多个层及层上的多重图案结构作用。SBG的一般规则可允许用户指定在其上应出现形状基元的层或图案结构。形状基元在不同层或掩模上的共同出现允许指定管控此类层间互动的规则。
可基于来自BBP检验工具的基础差异信号调节规则。举例来说，信号越大，越能证实规则。
图7展示至少三个使用情况：为了取样目的的缺陷分级化；用于NP检验的微关注区域的产生；及从检验结果推断规则。
为了产生NP检验方法的微关注区域(图7的上框)，首先将设计数据加载为分划板定义格式(RDF)，其为数据格式，为了检验器快速存取的目的而将设计数据(例如，GDS或OASIS数据)转换为所述数据格式。接着由提取形状基元且查找其中触发每一规则的位置的SBG算法来对其进行操作。接着将这些位置转换为运行时间上下文图(RTCM)，检验器使用所述运行时间上下文图以基于所触发的规则及其临界性而向不同区域指派不同灵敏度。RTCM是关注区域(检验区域)的扁平(非阶层式)多边形描述。使用由检验算法利用以设置缺陷检测阈值的灵敏度标签对每一此类多边形进行标记。可基于在缺陷位置处触发的规则将通过检验产生的缺陷分组为所展示的SBG分级。
可从检验结果(例如热检验结果)推断规则(图7的左下框)。热检验可为其中将确定像素是否有缺陷的检测阈值(例如，裸片间灰度的最小差异)设置为低值的检验。因此，此类检测方法将找到大量缺陷。用户可调谐阈值以仅捕捉实际缺陷且滤除错误检测(例如噪声或干扰点缺陷)。在例子中，运行热检验方法。举例来说，NP方法以高灵敏度检验高密度的区域，以中等灵敏度检验中等密度的区域，且以低灵敏度检验低密度区域。可使用阈值或其它技术设置灵敏度。将缺陷位置(及其设计剪辑)馈送到标记为“规则推断”的框。此算法自动推导可解释找到的缺陷位置群体的可能规则组。比较这些规则与SBG数据存储库中的现存规则。如果存在匹配，那么不将规则添加到数据库。否则，将规则添加到数据库。接着可使用这些规则来产生RTCM以用于后续检验。此规则推断流程允许由于检验若干晶片而将规则增量地添加到数据库，这是因为一个晶片可能未必展现全部故障情况(尤其在低概率事件的情况下)。
在图7中说明反馈环路，其中箭头从SBG分级1引向规则推断，接着是快速规则匹配，且接着是RTCM。此反馈环路可基于噪声或基于临界性。缺陷的SBG分级化的结果可用于根据形状基元推断规则。可应用这些规则以产生待检验的下一晶片的新关注区域(例如RTCM)。
可使用滤波器以减少干扰点。在例子中，可执行基于SBG的分级化(如由图7中的“SBG分级化以用于取样”块展示)，可摒弃某些分级，这是因为其不大可能是缺陷(例如，在设计的裸区域中的小量值事件)。在另一例子中，可使用缺陷性质(例如形状、能量或峰值振幅)以滤除干扰点事件。
虽然将设计剪辑揭示为用于产生形状基元的源，但图像(例如，SEM图像)可用作用于产生形状基元的源。SEM图像可转换为二进制设计图像或另外经修改以实现形状基元的产生。
本文中揭示的实施例提供多个优点。SBG可为表达设计中的形状之间的局部空间关系的定性语言。此语言可供用户相对容易地编码规则，且可允许用户编写依据形状基元及其之间的空间关系指定薄弱局部设计几何形状的规则。这可用于对稀有但重要的缺陷类型进行取样以用于检视。此外，RIE可用于从其上未触发现存规则的设计推断新规则。这不仅导致缺陷发现，而且使用户清晰理解应在规则表中的新规则。用于SBG的语言可在其中局部设计配置造成系统缺陷的热点处捕捉几何形状描述。SBG分组可用于对薄弱设计位置进行取样(用于检视)或使对于薄弱设计位置的检验灵敏(通过NP关注区域)，这可促进用于高效检视取样的条件。SBG分组的定性模糊本质比DBG进行的严格匹配产生远远更少数目个群组。由于SBG中的每一群组对应于薄弱局部设计原因，因此其促进用于高效检视取样的条件。
就易用性来说，SBG可能不需要复杂脚本。如在图9中所见，展示具有经标记的形状基元的设计。SBG分析程序可从此图像剪辑推断“点”且因此“学习到”规则。
SBG不仅解决检查深受邻近效应影响的设计的关系参数的问题，而且还可向用户提供考虑所述邻近效应的程度的范围。SBG中的规则互动窗概念可为邻近性的测量且可间接考虑如宽度、空间及面积的尺寸检查。规则具有给定窗大小的概念，且将窗分割成象限。因此，其隐含地允许空间(象限大小)、距离(例如，在相对象限与在相同象限)及面积(象限/窗面积)的界定。可能并未在每一象限内精确指定形状基元的位置。代替性地，可在象限中指定每一形状基元的存在及定向。因此，规则可为模糊的，但同时足够精确，这是因为其需要那些基元在距彼此的特定距离内且在相对于彼此的特定定向中。
SBG可包含允许用户对规则进行检查且除错的称为上下文规则观察器(CRV)的UI。SBG可因其术语而桥接相同或类似类型的图案之间的间隙。与SVRF相比，在使用SBG语言的情况下，容易标记带有特定拐角的线端或线。此外，基于SBG的关系方法将缺陷设计分级化可以是对于过程或制造瑕疵更好的且更准确的指示。薄弱几何形状的特征可为所谓的“攻击”结构(例如线端攻击另一线(垂直于所述线端)。SBG通过窗及象限的使用来提供描述这些类型的互动的高效方式。这允许更准确描述什么使特定设计“薄弱”。SBG通过允许所需形状基元在象限中的任何处而不牺牲其与其它象限中的其它几何形状的关系来提供模糊性。因此，其保持其尺寸模糊性而不牺牲其(形状基元之间的)关系精确性。
本文中揭示的技术可用于取样及检验。SBG在检验期间可用于识别潜在薄弱点。可设置阈值以捕捉某些缺陷或某些类型的缺陷。举例来说，用户可将复杂性分数指派到给定设计位置。可通过将适当阈值应用于所述位置处的复杂性分数而滤除某些缺陷。举例来说，在低复杂性分数位置中检测的缺陷更可能是噪声(例如，由膜厚度变化引发)而非由所述设计的“薄弱点”引起的一些设计系统缺陷(例如，归因于小的聚焦或曝光变化而易出故障)。
而且，可使用较低(较灵敏)阈值检验具有较高复杂性分数的区域，这是因为其更可能出故障。
取样可使用这些技术以增加处理能力。SBG可用于将晶片的某些部分旗标为潜在包含缺陷。在实例中，仅对这些经旗标部分进行取样。这可增加取样效率且可减少干扰点。
SBG也可用于通过上下文进行分组。可将类似对象或形状基元分组在一起。可在裸片间比较中评估差异或离群点。当裸片间比较时，类似几何形状可具有类似噪声。
规则指示某一位置处的命中，前提是在那个位置处满足其形状基元之间的局部空间关系。除了形状基元之间的此关系之外，每个规则也可具有复杂性分数。规则的此复杂性分数可以是在所述规则命中的位置处出故障的设计的先验可能性的测量。所述分数也可以是对特定几何形状中的缺陷进行检测或取样的单纯用户界定偏好分数。在先前情况中，可如关于图7中的“先验NP MCA”块论述的那样估计可能性。
其中无规则命中的位置的临界性值可为零。这可能是即使在其上具有真实缺陷仍无用户关注的位置。类似推理应用到其中仅命中具有低复杂性分数的规则的位置。因此，可将在零或低临界性位置处检测的缺陷视为干扰点。
其中恰命中一个规则的位置的临界性值由所述规则的复杂性分数给定。
当在某一位置处命中多个规则时，存在多个方式来组合其个别复杂性分数以提供所述位置的复合临界性值。一个方法是将命中某一位置的多个规则的复杂性分数中的最大值指派为那个位置的临界性值。此方法可确保高度临界位置具有经触发的高度复杂规则。可使用其它方法，包含求和、比例求和或可用于组合命中某一位置的多个规则的复杂性分数以形成那个位置的临界性值的其它方法。
图8是根据本发明的系统的框图。控制器205与缺陷检视系统200及/或基于设计的分级化(DBB)服务器209电子通信。
缺陷检视系统200包含经配置以固持晶片203或其它工件的载物台204。载物台204可经配置以在一个、两个或三个轴上移动或旋转。缺陷检视系统200还包含经配置以产生晶片203的表面的图像的图像产生系统201。图像可针对晶片203的特定层或区域。在此实例中，图像产生系统201产生电子束202以产生测试图像203。其它图像产生系统201是可能的，例如使用宽带等离子或激光扫描的图像产生系统。举例来说，可由图像产生系统201执行暗场成像或明场成像。缺陷检视系统200及/或图像产生系统201可产生晶片203的测试图像。
如本文中使用，术语“晶片”通常是指由半导体或非半导体材料形成的衬底。此类半导体或非半导体材料的实例包含但不限于单晶硅、氮化镓、砷化镓、磷化铟、蓝宝石及玻璃。此类衬底可在半导体制造厂中普遍见到及/或处理。
晶片可包含形成于衬底上的一或多个层。举例来说，此类层可包含但不限于光致抗蚀剂、电介质材料、导电材料及半导体材料。在所属领域中已知许多不同类型的此类层，且如本文中使用的术语晶片希望涵盖包含全部类型的此类层的晶片。
形成于晶片上的一或多个层可经图案化或未经图案化。举例来说，晶片可包含多个裸片，每一裸片具有可重复图案化特征或周期性结构。此类材料层的形成及处理可最终产生成品装置。可在晶片上形成许多不同类型的装置，且如本文中使用的术语晶片希望涵盖在其上制造所属领域中已知的任何类型的装置的晶片。
在特定实例中，缺陷检视系统200是SEM的部分或是SEM。通过使用聚焦电子束202扫描晶片303而产生晶片203的图像。电子用于产生含有关于晶片203的表面拓朴及组成的信息的信号。可以光栅扫描模式来扫描电子束202，且电子束202的位置可与检测到的信号组合以产生图像。
DBB服务器209经配置以存储半导体晶片或其它工件的设计图像。
缺陷检视系统200及DBB服务器209可与控制器205通信。举例来说，控制器205可与图像产生系统201或缺陷检视系统200的其它组件通信。控制器205可包含处理器206、与处理器206电子通信的电子数据存储单元207及与处理器206电子通信的通信端口208。应了解，在实践中可由硬件、软件及固件的任何组合实施控制器205。而且，如本文中描述的其功能可由一个单元实施或在不同组件当中划分，所述组件中的每一者继而可由硬件、软件及固件的任何组合实施。使控制器205用以实施本文中描述的各种方法及功能的程序代码或指令可存储于控制器可读存储媒体中，例如电子数据存储单元207中的存储器，所述控制器可读存储媒体在控制器205内、在控制器205外或其组合。
控制器205可以任何适合方式(例如，经由可包含“有线”及/或“无线”传输媒体的一或多个传输媒体)耦合到缺陷检视系统200或DBB服务器209的组件，使得控制器205可接收由缺陷检视系统200产生的输出，例如来自成像装置201的输出，或由DBB服务器209产生的输出。控制器205可经配置以使用所述输出执行若干功能。例如，控制器205可经配置以使用所述输出检视晶片203上的缺陷。在另一实例中，控制器205可经配置以在不对所述输出执行缺陷检视的情况下将所述输出发送到电子数据存储单元207或另一存储媒体。可如本文中描述那样进一步配置控制器205例如以执行图1或图7的实施例。控制器205还可经配置以为了取样、成像、检验或计量目的而将指令发送到检视、检验或计量工具。
本文中描述的控制器205、其它系统或其它子系统可采用各种形式，包含个人计算机系统、图像计算机、大型计算机系统、工作站、网络设备、因特网设备或其它装置。一般来说，术语“控制器”可经广泛定义以涵盖具有执行来自存储器媒体的指令的一或多个处理器的任何装置。子系统或系统还可包含所属领域中已知的任何适合处理器，例如并行处理器。另外，子系统或系统可包含作为独立工具或网络工具的具有高速处理及软件的平台。
如果系统包含多于一个的子系统，那么可将不同子系统彼此耦合，使得可在子系统之间发送图像、数据、信息、指令等。举例来说，一个子系统可通过任何适合传输媒体(可包含所属领域中已知的任何适合有线及/或无线传输媒体)耦合到额外子系统。两个或更多个此类子系统也可由共享计算机可读存储媒体(未展示)有效耦合。
额外实施例涉及一种存储程序指令的非暂时性计算机可读媒体，所述程序指令可在控制器上执行以执行用于识别晶片上的异常或检测合规性/不合规性的计算机实施方法，如本文中揭示。特定来说，如图8中展示，电子数据存储单元207或其它存储媒体可含有包含可在控制器205上执行的程序指令的非暂时性计算机可读媒体。计算机实施方法可包含本文中描述的任何方法的任何步骤。
实施例如本文中描述的方法的程序指令可存储于计算机可读媒体上，例如存储在电子数据存储单元207或其它存储媒体中。计算机可读媒体可为存储媒体，例如磁盘或光盘、磁带或所属领域中已知的任何其它适合非暂时性计算机可读媒体。
可以各种方式(尤其包含基于程序的技术、基于组件的技术及/或面向对象技术)的任何者实施程序指令。举例来说，可视需要使用ActiveX控件、C++对象、JavaBeans、微软基础类别库(“MFC”)、SSE(数据流SIMD延伸)或其它技术或方法论来实施程序指令。
可根据本文中描述的任何实施例配置控制器205。举例来说，可编程控制器205以执行图1或7的一些或全部步骤。
虽然揭示为缺陷检视系统的部分，但本文中描述的控制器205可经配置以与检验系统一起使用。在另一实施例中，本文中描述的控制器205可经配置以与计量系统一起使用。因此，如本文中揭示的实施例描述用于分类的一些配置，所述分类可针对具有或多或少适合于不同应用的不同成像能力的系统而以若干方式定制。
可如本文中进一步描述那样执行方法的每一步骤。方法还可包含可由本文中描述的控制器及/或计算机子系统或系统执行的任何其它步骤。步骤可由可根据本文中描述的任何实施例配置的一或多个计算机系统执行。另外，上文中描述的方法可由本文中描述的任何系统实施例执行。
虽然已关于一或多个特定实施例描述本发明，但应理解，可在不脱离本发明的范围的情况下制作本发明的其它实施例。因此，本发明被视为仅受限于所附权利要求书及其合理解释。

Claims (20)

1.一种系统，其包括：
检视工具；及
控制器，其与所述检视工具电子通信，
其中，所述检视工具包含：
载物台，其经配置以固持晶片；及
图像产生系统，其经配置以产生所述晶片的图像；且
其中，所述控制器经配置以：
请求设计多边形，所述设计多边形位于以所述晶片的一或多个缺陷位置为中心的视野中；
呈现展示所述视野中的所述设计多边形的二进制图像；
提取界定设计的局部拓朴及几何性质的形状基元；且
使用规则执行引擎将至少一个规则应用于所述形状基元，其中所述规则执行引擎搜索由所述至少一个规则涵盖的所述形状基元，且其中所述规则对应于缺陷的存在。
2.根据权利要求1所述的系统，其中所述控制器包含处理器以及与所述处理器及电子数据存储单元电子通信的通信端口。
3.根据权利要求1所述的系统，其中所述检视工具是宽带等离子工具。
4.根据权利要求1所述的系统，其中所述图像产生系统经配置以使用电子束、宽带等离子或激光中的至少一个来产生所述晶片的所述图像。
5.根据权利要求1所述的系统，其中所述控制器进一步经配置以使用所述规则执行引擎产生基于形状的分组分级。
6.根据权利要求1所述的系统，所述规则应用于所述晶片的多个层上的所述形状基元。
7.根据权利要求1所述的系统，其中所述规则应用于规则互动窗中。
8.根据权利要求1所述的系统，其中所述控制器进一步经配置以针对所述缺陷位置的群体推断一或多个额外规则。
9.一种方法，其包括：
使用控制器请求设计多边形，所述设计多边形位于以晶片的一或多个缺陷位置为中心的视野中；
使用所述控制器呈现展示所述视野中的所述设计多边形的二进制图像；
使用所述控制器提取界定设计的局部拓朴及几何性质的形状基元；且
使用规则执行引擎将至少一个规则应用于所述形状基元，其中所述规则执行引擎搜索由所述至少一个规则涵盖的所述形状基元，且其中所述规则对应于缺陷的存在。
10.根据权利要求9所述的方法，其进一步包括使用所述控制器用所述规则执行引擎产生基于形状的分组分级。
11.根据权利要求9所述的方法，其中所述规则应用于所述晶片的多个层上的所述形状基元。
12.根据权利要求9所述的方法，其中所述规则应用于规则互动窗中。
13.根据权利要求9所述的方法，其进一步包括针对所述缺陷位置的群体推断一或多个额外规则。
14.根据权利要求9所述的方法，其进一步包括：
将所述晶片装载到检视工具的载物台上；及
使所述载物台上的所述晶片成像。
15.根据权利要求9所述的方法，其进一步包括：
确定所出现的由所述至少一个规则涵盖的所述形状基元的至少一个位置；
将所述至少一个位置转换为经配置以基于所述规则及临界性将灵敏度指派到不同区域的图；及
将所述至少一个位置处的所述缺陷分级化。
16.一种非暂时性计算机可读存储媒体，其包括用于在一或多个计算装置上执行以下步骤的一或多个程序：
请求设计多边形，所述设计多边形位于以晶片的一或多个缺陷位置为中心的视野中；
呈现展示所述视野中的所述设计多边形的二进制图像；
提取界定设计的局部拓朴及几何性质的形状基元；且
使用规则执行引擎将至少一个规则应用于所述形状基元，其中所述规则执行引擎搜索由所述至少一个规则涵盖的所述形状基元，且其中所述规则对应于缺陷的存在。
17.根据权利要求16所述的非暂时性计算机可读存储媒体，其中所述步骤进一步包括使用所述规则执行引擎产生基于形状的分组分级。
18.根据权利要求16所述的非暂时性计算机可读存储媒体，其中所述规则应用于所述晶片的多个层上的所述形状基元。
19.根据权利要求16所述的非暂时性计算机可读存储媒体，其中所述步骤进一步包括针对所述缺陷位置的群体推断一或多个额外规则。
20.根据权利要求16所述的非暂时性计算机可读存储媒体，其中所述步骤进一步包括：
确定所出现的由所述至少一个规则涵盖的所述形状基元的至少一个位置；
将所述至少一个位置转换为经配置以基于所述规则及临界性将灵敏度指派到不同区域的图；及
将所述至少一个位置处的所述缺陷分级化。
CN201680075236.9A 2015-12-23 2016-12-14 基于形状的分组 Active CN108431936B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
IN6863CH2015 2015-12-23
IN6863/CHE/2015 2015-12-23
US201662293757P 2016-02-10 2016-02-10
US62/293,757 2016-02-10
US15/355,606 US9965848B2 (en) 2015-12-23 2016-11-18 Shape based grouping
US15/355,606 2016-11-18
PCT/US2016/066681 WO2017112488A1 (en) 2015-12-23 2016-12-14 Shape based grouping

Publications (2)

Publication Number Publication Date
CN108431936A CN108431936A (zh) 2018-08-21
CN108431936B true CN108431936B (zh) 2019-12-31

Family

ID=59087322

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680075236.9A Active CN108431936B (zh) 2015-12-23 2016-12-14 基于形状的分组

Country Status (5)

Country Link
US (1) US9965848B2 (zh)
KR (1) KR20180088485A (zh)
CN (1) CN108431936B (zh)
TW (1) TWI709105B (zh)
WO (1) WO2017112488A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9965848B2 (en) * 2015-12-23 2018-05-08 Kla-Tencor Corporation Shape based grouping
US10127651B2 (en) 2016-01-15 2018-11-13 Kla-Tencor Corporation Defect sensitivity of semiconductor wafer inspectors using design data with wafer image data
US10706522B2 (en) 2016-11-08 2020-07-07 Kla-Tencor Corporation System and method for generation of wafer inspection critical areas
TWI660249B (zh) * 2017-01-18 2019-05-21 荷蘭商Ａｓｍｌ荷蘭公司 缺陷圖案分組方法及系統
US20180300872A1 (en) * 2017-04-12 2018-10-18 Ngr Inc. Method And Apparatus For Integrated Circuit Pattern Inspection With Automatically Set Inspection Areas
US11119060B2 (en) 2017-09-01 2021-09-14 Kla-Tencor Corporation Defect location accuracy using shape based grouping guided defect centering
US10503078B2 (en) * 2017-09-01 2019-12-10 Kla-Tencor Corporation Criticality analysis augmented process window qualification sampling
US10818005B2 (en) * 2018-03-12 2020-10-27 Kla-Tencor Corp. Previous layer nuisance reduction through oblique illumination
US10714366B2 (en) * 2018-04-12 2020-07-14 Kla-Tencor Corp. Shape metric based scoring of wafer locations
US10796070B2 (en) * 2018-07-19 2020-10-06 Mentor Graphics Corporation Layout pattern similarity determination based on binary turning function signatures
WO2021007554A1 (en) * 2019-07-11 2021-01-14 Sneyders Yuri Determining image feature height disparity

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6373635A (ja) * 1986-09-17 1988-04-04 Toshiba Corp 半導体ウエハ表面検査用レ−ザビ−ムの走査方法および走査装置
US6411377B1 (en) 1991-04-02 2002-06-25 Hitachi, Ltd. Optical apparatus for defect and particle size inspection
US6800859B1 (en) * 1998-12-28 2004-10-05 Hitachi, Ltd. Method and equipment for detecting pattern defect
JP3488127B2 (ja) * 1999-03-31 2004-01-19 エヌイーシーマシナリー株式会社 微小ワーク片の認識方法及びそれを用いたピックアップ装置
SG129992A1 (en) 2001-08-13 2007-03-20 Micron Technology Inc Method and apparatus for detecting topographical features of microelectronic substrates
WO2008077100A2 (en) 2006-12-19 2008-06-26 Kla-Tencor Corporation Systems and methods for creating inspection recipes
US8150140B2 (en) * 2008-12-22 2012-04-03 Ngr Inc. System and method for a semiconductor lithographic process control using statistical information in defect identification
US20110242312A1 (en) 2010-03-30 2011-10-06 Lasertec Corporation Inspection system and inspection method
US10290088B2 (en) * 2014-02-14 2019-05-14 Kla-Tencor Corporation Wafer and lot based hierarchical method combining customized metrics with a global classification methodology to monitor process tool condition at extremely high throughput
US9401016B2 (en) 2014-05-12 2016-07-26 Kla-Tencor Corp. Using high resolution full die image data for inspection
WO2015189026A2 (en) 2014-06-10 2015-12-17 Asml Netherlands B.V. Computational wafer inspection
US9846934B2 (en) * 2015-04-13 2017-12-19 Anchor Semiconductor Inc. Pattern weakness and strength detection and tracking during a semiconductor device fabrication process
US9965848B2 (en) * 2015-12-23 2018-05-08 Kla-Tencor Corporation Shape based grouping
DE102016101452B4 (de) * 2016-01-27 2018-10-11 Infineon Technologies Ag Inspektion elektronischer Chips durch Rückseitenbeleuchtung
JP6617050B2 (ja) * 2016-02-22 2019-12-04 東京エレクトロン株式会社 基板撮像装置
JP6444909B2 (ja) * 2016-02-22 2018-12-26 東京エレクトロン株式会社 基板処理方法、基板処理装置及びコンピュータ読み取り可能な記録媒体

Also Published As

Publication number Publication date
TW201732735A (zh) 2017-09-16
US9965848B2 (en) 2018-05-08
KR20180088485A (ko) 2018-08-03
US20170186151A1 (en) 2017-06-29
WO2017112488A1 (en) 2017-06-29
TWI709105B (zh) 2020-11-01
CN108431936A (zh) 2018-08-21

Similar Documents

Publication Publication Date Title
CN108431936B (zh) 基于形状的分组
JP4791267B2 (ja) 欠陥検査システム
CN110770886B (zh) 用于使用半导体制造工艺中的深度学习预测缺陷及临界尺寸的系统及方法
KR102432428B1 (ko) 웨이퍼 이미지 데이터와 함께 설계 데이터를 사용하는 반도체 웨이퍼 검사기들의 결함 감도 개선
US8139844B2 (en) Methods and systems for determining a defect criticality index for defects on wafers
JP6789920B2 (ja) 被検査物上の関心対象領域の座標決定
JP2017523390A (ja) 検査のための高解像度フルダイイメージデータの使用
US9275450B2 (en) High accuracy design based classification
TWI734720B (zh) 檢查晶圓之系統及方法
US11119060B2 (en) Defect location accuracy using shape based grouping guided defect centering
US10296702B2 (en) Method of performing metrology operations and system thereof
KR20210118953A (ko) 테스트 이미지 대 설계물의 정렬을 위한 설계물 파일 선택
US10928437B2 (en) Method of inspecting a specimen and system thereof
JP4597509B2 (ja) パターン検査装置およびパターン検査方法
KR20200038314A (ko) 설계 임계성 분석이 증대된 프로세스 윈도우 검정 샘플링
WO2019006222A1 (en) SYSTEMS AND METHODS FOR PREDICTING DEFECTS AND CRITICAL DIMENSION USING DEEP LEARNING IN A SEMICONDUCTOR MANUFACTURING PROCESS
US10387601B2 (en) Methods to store dynamic layer content inside a design file
US20180300872A1 (en) Method And Apparatus For Integrated Circuit Pattern Inspection With Automatically Set Inspection Areas

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant