KR101897582B1 - 설계-기반 결함 분류 방법 및 그 시스템 - Google Patents

설계-기반 결함 분류 방법 및 그 시스템 Download PDF

Info

Publication number
KR101897582B1
KR101897582B1 KR1020130012363A KR20130012363A KR101897582B1 KR 101897582 B1 KR101897582 B1 KR 101897582B1 KR 1020130012363 A KR1020130012363 A KR 1020130012363A KR 20130012363 A KR20130012363 A KR 20130012363A KR 101897582 B1 KR101897582 B1 KR 101897582B1
Authority
KR
South Korea
Prior art keywords
defects
classification
processed
sorting
operations
Prior art date
Application number
KR1020130012363A
Other languages
English (en)
Other versions
KR20130090382A (ko
Inventor
마크 제쉘
츠비 고렌
에프라트 로젠만
Original Assignee
어플라이드 머티리얼즈 이스라엘 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티리얼즈 이스라엘 리미티드 filed Critical 어플라이드 머티리얼즈 이스라엘 리미티드
Publication of KR20130090382A publication Critical patent/KR20130090382A/ko
Application granted granted Critical
Publication of KR101897582B1 publication Critical patent/KR101897582B1/ko

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Abstract

표본(specimen)의 생산 층(production layer) 상에서 검출되는 결함들을 분류할 수 있는 검사 시스템, 검사 시스템과 함께 동작가능한 분류 유닛, 및 결함들을 분류하기 위해 컴퓨터에 의해 구현되는 방법이 제공된다. 상기 방법은 검출되는 결함들과 관련된 입력 데이터를 획득하는 단계; 생산 층과 관련되며 2개 또는 그 초과의 분류 동작들 및 그 시퀀스를 특정하는 결정 알고리즘(decision algorithm)을 이용하여 입력 데이터를 프로세싱하는 단계; 및 프로세싱된 결함들을 미리 정의된 빈(bin)들에 따라 소팅하는 단계를 포함하며, 각 빈은 적어도 하나의 분류 동작과 관련되고, 적어도 하나의 분류 동작은 상기 프로세싱된 결함들의 적어도 일부를 하나 또는 그 초과의 분류 빈들로 소팅하여, 최종적으로 분류된 결함들을 산출하며, 그리고 마지막 것을 제외한 각각의 분류 동작은 상기 프로세싱된 결함들의 적어도 일부를 다음의 분류 동작들 중 하나 또는 그 초과의 분류 동작에 의해 프로세싱될 것으로 소팅한다.

Description

설계-기반 결함 분류 방법 및 그 시스템{METHOD OF DESIGN-BASED DEFECT CLASSIFICATION AND SYSTEM THEREOF}
본 출원은 2012년 2월 3일 출원되고 그 전체가 인용에 의해 본 명세서에 포함되는 미국 가특허출원 번호 제 61/594952 호의 우선권을 주장한다.
본 발명은 웨이퍼 검사 툴(inspection tool)들 및 상기 웨이퍼 검사 툴들의 동작 방법들에 관한 것으로서, 특히 설계-기반 결함 분류를 위한 방법들 및 시스템들에 관한 것이다.
반도체 산업에서, 디바이스들은 끊임없이 감소하는 크기의 구조들을 생산하는 다수의 제조 프로세스들에 의해 제조된다. 따라서, 검사, 계측 등(and alike)(이후 검사 프로세스들로서 지칭됨) 같은 이런 프로세스들은 표본(specimen)들을 제조하기 위하여 증가된 정밀도와 효과를 요구한다. 본 명세서에서 사용된 용어 "표본"은 반도체 집적 회로들, 자기 헤드들, 평판 디스플레이들, 및 다른 박막 디바이스들을 제조하기 위해 사용되는 임의의 종류의 웨이퍼, 레티클 및 다른 구조들, 이들의 조합들 및/또는 파트들을 포함하도록 포괄적으로 해석되어야 한다.
검사 프로세스들은 구조적 엘리먼트들의 인식, 측정, 교정(calibration), 모니터링, 검사, 리포팅, 및/또는 각각의 제조 프로세스들의 파라미터들 및/또는 조건들을 평가하고 필요한 피드백을 제공하기 위해 필요한 다른 절차들을 포함할 수 있다. 다양한 검사 툴들은 비-제한적인 예로서, 주사 전자 현미경들, 원자힘 현미경들, 광학 검사 툴들, 등 같은 비 파괴 관찰들에 기초할 수 있다. 검사 프로세스들은 표본 제조 프로세스들을 디버깅(debug)하는 것, 프로세스 편차(variation)들을 모니터링하는 것, 생산 수율을 개선시키는 것, 등에 중요하다.
설계 룰들(28nm 및 그 미만)을 축소시키는 것에 대해, 고감도(high-sensitivity) 검사 툴들에 의해 보고되는 결함-관련 데이터의 양은 상당히 크다(예를 들어, 웨이퍼 당 수 천개의 결함들). 게다가, 새로운 제조 프로세스들(예를 들어, 액침 리소그래피, 레지스트 축소, 레지스트 트리밍(trimming) 등)의 채택은, 서로 다른 근접 효과들(광학적, CMP, 화학적, 3D 등)로부터 발생하며 검사 툴들에 의해 결함들로서 보고되는 새로운 타입들의 에러들을 도입시킨다. 보고된 결함들의 심각성들(severities)은 제품 수율들에 대한 불리한 영향력들로부터 제품 품질에는 영향을 미치지 않는 사소한 이상들까지 다양할 수 있다.
따라서, 보고된 결함들을 분류하고, 방해물(nuisance)들로 간주되는 결함들로부터 관심있는 결함들(defects of interest)(DOI)을 분리하는 것이 필요하다. 제조 제어 요건들이 보다 어려워짐에 따라, 보고된 결함들의 분류가 또한 고도로 복잡해지고, 시간 및 프로세싱 전력 소모가 많아진다.
제작 프로세스 동안 결함들을 분류하는 것에 대한 문제점들이 통상의 기술에서 인식되었으며, 해결책들을 제공하기 위해 다양한 기술들이 개발되었다.
전형적인 방안들 중 하나는 결함의 미리 정의된 속성들(attributes)(예를 들어, 사이즈, 크기(magnitude), 배향, 형상 등)을 분석하고, 이러한 속성들에 기초하여 분류를 수행하는 것이다. 다른 분류 기술들은 또한, (예를 들어, 특정한 정의된 영역들과 관련하여) 표본에서 보고된 결함들의 위치를 찾는 것(positioning)을 고려한다.
결함들은, 결함의 하나 또는 둘 이상의 속성들 및 결함에 가까운 표본 상에 형성된 하나 또는 둘 이상의 패터닝된 피처들(features)의 하나 또는 둘 이상의 속성들에 기초하여 분류될 수 있다. 이러한 방식으로, 결함들은, 결함들의 속성(들)에 기초할 뿐만 아니라, 결함에 가까운 표본 상에 위치된 임의의 패터닝된 피처들의 속성(들)에 기초하여 분류될 수 있다.
결함들은, 설계 데이터를 검사 데이터와 결합하여 활용하기 위한 다양한 방법들을 이용하여 추가로 분류될 수 있다.
본 발명에 개시되는 요지의 특정 양상들에 따르면, 표본의 생산 층 상에서 검출되는 결함들을 분류하기 위해 컴퓨터에 의해 구현되는 방법(computer-implemented method)이 제공된다. 이 방법은 다음의 단계들: 검출되는 결함들과 관련된 입력 데이터를 획득하는 단계; 생산 층과 관련되며 2개 또는 그 초과의 분류 동작들 및 그 시퀀스를 특정하는 결정 알고리즘(decision algorithm)을 이용하여 입력 데이터를 프로세싱하는 단계; 프로세싱된 결함들을 미리 정의된 빈(bin)들에 따라 소팅하는 단계 ― 각 빈은 적어도 하나의 분류 동작과 관련되고, 적어도 하나의 분류 동작은 프로세싱된 결함들의 적어도 일부를 하나 또는 그 초과의 분류 빈들로 소팅하여, 최종적으로 분류된 결함들을 산출하며, 그리고 마지막 것을 제외한 각각의 분류 동작은 상기 프로세싱된 결함들의 적어도 일부를 다음의 분류 동작들 중 하나 또는 그 초과의 분류 동작에 의해 프로세싱될 것으로 소팅하며 ― ; 및 적어도 최종적으로 분류된 결함들을 저장 매체에 저장하는 단계를 수행하기 위해 컴퓨터를 이용하는 것을 포함한다.
본 발명에 개시되는 요지의 다른 양상들에 따르면, 표본의 생산 층 상에서 검출되는 결함들을 분류할 수 있는 검사 시스템이 제공된다. 이 검사 시스템은 적어도 하나의 검사 툴 및 설계 데이터 저장 유닛에 동작가능하게 커플링된 분류 유닛을 포함하며, 상기 분류 유닛은 적어도 하나의 검사 툴로부터 결함 표시 데이터(defect-indicative data)를 획득하도록 구성된 결함 데이터 인터페이스; 설계 데이터 저장 유닛으로부터 설계 표시 데이터(design-indicative data)를 획득하도록 구성된 설계 데이터 인터페이스; 최종적으로 분류된 결함들을 저장하도록 구성된 메모리; 및 생산 층과 관련되며 2개 또는 그 초과의 분류 동작들 및 그 시퀀스를 특정하는 결정 알고리즘을 이용하여, 결함 표시 데이터 및 설계 표시 데이터를 프로세싱하도록 구성된 프로세서를 포함하며, 상기 프로세서는 또한 프로세싱된 결함들을 미리 정의된 빈들에 따라 소팅하도록 구성된다. 각 빈은 적어도 하나의 분류 동작과 관련되고; 적어도 하나의 분류 동작은 프로세싱된 결함들의 적어도 일부를 하나 또는 그 초과의 분류 빈들로 소팅하여, 최종적으로 분류된 결함들을 산출하며; 그리고 마지막 것을 제외한 각각의 분류 동작은 상기 프로세싱된 결함들의 적어도 일부를 다음의 분류 동작들 중 하나 또는 그 초과의 분류 동작에 의해 프로세싱될 것으로 소팅한다.
본 발명에 개시되는 요지의 다른 양상들에 따르면, 표본의 생산 층 상에서 검출되는 결함들을 분류할 수 있는 검사 시스템과 함께 동작가능한 분류 유닛이 제공된다. 이 분류 유닛은 프로세서를 포함하며; 상기 프로세서는, 상기 프로세서에 의해 액세스가능하고 최종적으로 분류된 결함들을 저장하도록 구성된 메모리에 동작가능하게 커플링되고; 상기 프로세서는, 생산 층과 관련되며 2개 또는 그 초과의 분류 동작들 및 그 시퀀스를 특정하는 결정 알고리즘을 이용하여, 결함 표시 데이터 및 설계 표시 데이터를 프로세싱하도록 구성되며; 그리고 상기 프로세서는 또한 프로세싱된 결함들을 미리 정의된 빈들에 따라 소팅하도록 구성된다. 각 빈은 적어도 하나의 분류 동작과 관련되고; 적어도 하나의 분류 동작은 프로세싱된 결함들의 적어도 일부를 하나 또는 그 초과의 분류 빈들로 소팅하여, 최종적으로 분류된 결함들을 산출하며; 그리고 마지막 것을 제외한 각각의 분류 동작은 상기 프로세싱된 결함들의 적어도 일부를 다음의 분류 동작들 중 하나 또는 그 초과의 분류 동작에 의해 프로세싱될 것으로 소팅한다.
본 발명에 개시되는 요지의 다른 양상들에 따르면, 그리고 선택적으로는, 상기 양상들의 임의의 양상과 결합하여, 다음의 분류 동작들 중 하나 또는 그 초과의 분류 동작에 의해 프로세싱될 것으로 현재의 분류 동작에 의해 소팅될 수 있는 결함들은, 현재의 분류 동작에 의해 분류되지 않고, 결정 알고리즘에 의해 정의되는 분류 동작들에 매칭하지 않기 때문에 추가의 프로세싱으로부터 제거되는 결함들에 대응하는 빈들; 현재의 동작에 의해, 미리 정의된 추가의 분류 동작에 지정된 것으로서 인식되고, 이에 따라 이러한 미리 정의된 분류 동작이 실행될 때 프로세싱될 것으로서 인식되는 결함들에 대응하는 빈들; 현재의 분류 동작에 의해, 다음의 분류 동작들 중 하나에 지정된 것으로서 인식되고, 이에 따라 추가적으로 분류될 때까지 각각의 다음 분류 동작에 의해 프로세싱될 것으로서 인식되는 결함들에 대응하는 빈들을 포함하는 그룹으로부터 선택되며, 현재의 분류 동작과 관련되는 하나 또는 그 초과의 빈들로 소팅된다. 동일한 결함이 하나 초과의 빈으로 소팅될 수 있다. 적어도 하나의 빈이 적어도 2개의 분류 동작들과 관련될 수 있다.
본 발명에 개시되는 요지의 다른 양상들에 따르면, 그리고 상기 양상들 중 임의의 양상과 결합하여, 적어도 하나의 분류 동작은, 각각의 결함에 대해, 그 결함 부근의 모든 다각형들의 데이터 타입들(data-type) 및 층들 번호들의 속성들(layers numbers attributes)을 표시하는 데이터세트를, 데이터 타입 및 층 번호 속성들의 결합들과 관련된 분류-관련 명령들을 포함하는 하나 또는 그 초과의 미리 정의된 데이터세트들에 매칭시키는 것에 기반하여, 프로세싱된 결함들을 소팅할 수 있다. 적어도 하나의 분류 동작은 설계 속성들(design attributes)에 의한 분류와 설계 룰 체크(DRC) 분석들의 결합을 이용하여, 프로세싱된 결함들을 소팅할 수 있다.
본 발명에 개시되는 요지의 다른 양상들에 따르면, 그리고 상기 양상들 중 임의의 양상과 결합하여, 분류 동작들의 순서는 다음의 것들:
- 각각의 다음 분류 동작에 의한 프로세싱을 위해 지정되는 결함들의 개수를 감소시키고;
- 각각의 다음 분류 동작에 대해 요구되는 입력 데이터 소스들의 양을 증가시키고;
- 분류 결정을 위해 더 적은 결함들이 프로세싱될 것을 요구하는 분류 동작들 이전에, 분류 결정을 위해 많은 개수의 결함들이 프로세싱될 것을 요구하는 분류 동작을 제공하고; 그리고
- 분류 결정을 위해 더 적은 결함들이 프로세싱될 것을 요구하는 분류 동작들 이후, 분류 결정을 위해 많은 개수의 결함들이 프로세싱될 것을 요구하고, 분류 결정을 위해 많은 개수의 결함들이 프로세싱될 것을 요구하는 분류 동작에 의한 프로세싱을 위해 적절한 결함들이 수집되도록 소팅하도록 구성되는 분류 동작을 제공하는 것;
중에서 적어도 하나에 따라 미리 정의될 수 있다.
본 발명에 개시되는 요지의 다른 양상들에 따르면, 그리고 상기 양상들 중 임의의 양상과 결합하여, 프로세싱될 결함들 중 각각에 대한 설계 속성들이 검사 스캔(inspection scan) 동안 계산될 수 있다. 분류 동작들을 위해 요구되는 CDA, DRC 및 라이브러리 매치 계산들 중 임의의 것이 검사 스캔 동안 제공될 수 있다. 설계 기반 비닝(design-based binning)을 포함하는 하나 또는 그 초과의 분류 동작들이 검사 스캔 이후 제공될 수 있다.
본 발명을 이해하고 본 발명이 실제로 어떻게 수행될 수 있는지를 살펴보기 위해, 이제 첨부된 도면들을 참조하여 오직 비제한적인 예로서만 실시예들이 설명될 것이다.
도 1은, 본 발명의 특정 실시예들에 따른, 표본 제조를 위한 예시적인 워크플로우를 예시한다.
도 2는, 본 발명에 개시되는 요지의 특정 실시예들에 따른, 검사 시스템의 개략적인 기능도를 예시한다.
도 3은, 본 발명에 개시되는 요지의 특정 실시예들에 따른, 결함들의 컴퓨터화된 분류의 일반적인 흐름도를 예시한다.
도 4는 본 발명에 개시되는 요지의 특정 실시예에 따른, 결함들의 컴퓨터화된 분류를 위해 발생되는 결정 트리 템플릿(decision tree template)의 비-제한적인 개략적인 예를 예시한다.
도 5는 도 4의 템플릿에 의해 정의되는 결정 트리를 파싱(parsing)하는 것으로부터 초래되는 동작들 시퀀스 테이블의 비-제한적인 예시를 예시한다.
도 6은, 본 발명에 개시되는 요지의 특정 실시예들에 따른, 결함들의 컴퓨터화된 분류를 위해 발생되는 결정 트리 템플릿의 다른 비-제한적인 개략적인 예시를 포함하는 스크린샷을 예시한다.
도 7은, 본 발명에 개시되는 요지의 특정 실시예들에 따른, 결정 알고리즘의 컴퓨터화된 발생의 일반화된 흐름도를 예시한다.
하기의 상세한 설명에서, 본 발명의 철저한 이해를 제공하기 위해 많은 구체적 세부사항들이 설명된다. 하지만, 본 발명이 이들 구체적인 세부사항들 없이도 실행될 수 있다는 것이 당업자에 의해 이해될 것이다. 다른 경우들에 있어서, 본 발명을 모호하게 하지 않기 위해, 잘 알려진 방법들, 절차들, 및 컴포넌트들은 상세히 설명되지 않았다.
설명된 도면들 및 상세한 설명에서, 동일한 참조 부호들은 상이한 실시예들 또는 구성들에 대해 공통인 이들 컴포넌트들을 나타낸다.
특별하게 달리 설명되지 않는 한, 아래의 논의들로부터 자명한 바와 같이, 명세서 전반에 걸쳐 "프로세싱", "계산", "컴퓨팅", "분류", "소팅", "매칭", "비교" 등과 같은 용어들을 활용한 논의들은 데이터를 다른 데이터로 조작 및/또는 변형하는 컴퓨터의 동작 및/또는 프로세스들을 포함하는데, 상기 데이터는 예컨대 전자 양들과 같은 물리 양들로서 표현되고 및/또는 상기 데이터는 물리적 대상들을 표현한다는 것이 인지된다. "컴퓨터", "프로세서" 및 "제어기"의 용어들은, 비제한적인 예로서 본 명세서에서 제시되는 검사 시스템을 포함해서, 데이터 프로세싱 성능들을 갖는 임의의 종류의 전자 디바이스를 커버하도록 광범위하게 해석되어야 한다.
본원에서의 교시에 따른 동작들은 원하는 목적들을 위해 특별히 구성된 컴퓨터에 의해서 또는 비-일시적인(non-transitory) 컴퓨터 판독가능 저장 매체에 저장된 컴퓨터 프로그램에 의해 원하는 목적을 위해 특별히 구성된 범용 컴퓨터에 의해서 수행될 수 있다.
본 발명에 개시되는 요지의 실시예들은 임의의 특정 프로그래밍 언어에 대해 설명되지 않는다. 본원에서 설명된 바와 같이, 본 발명에 개시되는 요지의 교시들을 구현하기 위해 다양한 프로그래밍 언어들이 사용될 수 있다는 것이 인지될 것이다.
특별하게 달리 설명되지 않는 한, 명확성을 위해 별개의 실시예들과 관련하여 설명되는 본원에 개시되는 요지의 특정 특징들이 또한 단일 실시예에서 조합하여 제공될 수 있다는 것이 인지된다. 역으로, 간략성을 위해 단일 실시예와 관련하여 설명되는 본원에 개시되는 요지의 다양한 특징들이 별도로 또는 임의의 적합한 서브-조합으로 또한 제공될 수 있다.
도 1을 참조하면, 본 발명에 개시되는 요지의 특정 실시예들에 따른 표본 제조를 위한 예시적인 워크플로우가 예시되어 있다. 단지 예시를 위해서, 하기의 설명은 반도체 웨이퍼들의 검사와 관련하여 제공된다. 실시예들은 다른 표본들 및/또는 결함-관련 정보를 제공하는 다른 동작들에 적용가능하다.
도시된 바와 같이, 웨이퍼(110)는 설계 데이터베이스 저장 유닛(120)에 포함된 설계 데이터에 따라 제조 프로세스(130)를 통해 생산될 수 있다. 설계 데이터베이스 저장 유닛(120)은 독립된, 로컬 또는 원격 저장 유닛으로서 구현될 수 있거나, 제조 프로세스 동안 사용가능한 다른 툴들과 통합될 수 있다. 비제한적인 예로써, 설계 데이터는 컴퓨터 자동화 설계(CAD) 라이브러리를 포함할 수 있다. 부가적으로 또는 대안적으로, 설계 데이터는 CAD 라이브러리에 저장되고 그리고/또는 CAD 라이브러리에 저장된 데이터와 상이한 포맷으로 제공될 수 있는 데이터의 파생물들일 수 있다.
제조 프로세스 동안, 웨이퍼(110)는 웨이퍼 상에 각각의 생산 층들을 생산하는 하나 또는 그 초과의 생산 프로세스들을 겪을 수 있다. 검사 프로세스(140)는 웨이퍼의 생산 층의 일부 또는 각각에 대해 검사, 결함 검토 또는 다른 계측학 프로세스들을 포함할 수 있다. 검사 프로세스는 제조 프로세스에 따라(in line with) 동작될 수 있다. 선택적으로, 검사 프로세스 또는 그 일부들은 제조 프로세스 이후 제공될 수 있다.
검사 프로세스(140)는 하나 또는 그 초과의 적합한 웨이퍼 검사 툴들에 의해 제공될 수 있다. 검사 프로세스(140)는 웨이퍼(110) 내의 결함들의 위치들을 식별할 수 있고, 설계 프로세스를 간파하기 위해 사용될 수 있는 정보를 추출하려는 노력으로 결함 데이터를 추가로 프로세싱할 수 있다. 비제한적인 예로서, 웨이퍼(110)는 적절한 검사 방법들(예를 들어, 다이-투-다이, 셀-투-셀, 다이-투-설계 등)의 임의의 조합을 이용하여 검사될 수 있다.
검사 프로세스(140)에 의해 식별되는 결함들은 분류 프로세스(150)에 의해 분류될 수 있다. 도 2 내지 7에 대해 더 상술되는 바와 같이, 분류 프로세스는 결함 검토 이전에 또는 이와 함께 분류 유닛에 의해 제공될 수 있다. 검사 및/또는 분류 프로세스들(및/또는 그 일부들)은 각각의 레시피들에 따라 제공될 수 있다.
본 명세서에 사용되는 "레시피"라는 용어는 하나 또는 그 초과의 각각의 툴들의 동작을 규정하는 파라미터들의 임의의 설정들(예를 들어, 웨이퍼에 대해 검사될 관심 영역, 그 위치 및 반복 기간, 픽셀 크기, 빔 전류, 충전 조건들(charging conditions) 및 이미지 획득 조건들, 결함 검출 알고리즘, 이미지 프로세싱 파라미터들 및/또는 기타)을 커버하도록 포괄적으로 해석되어야 한다.
본 명세서에서 사용되는 "설계 데이터"라는 용어는 표본의 계층적인 물리적 설계(레이아웃)를 나타내는 임의의 데이터 및/또는 (예를 들어, 복합적 시뮬레이션, 기하학적 및 불(Boolean) 연산들 등을 통해) 물리적 설계로부터 유도되는 데이터를 커버하도록 포괄적으로 구성되어야 한다. 설계 데이터는 비제한적인 예로서, GDSII 포맷, OASIS 포맷 등과 같이 서로 다른 포맷들로 제공될 수 있다. 설계 데이터는 특정 설계의 구조적 엘리먼트들을 특정한다. 구조적 엘리먼트는 다른 구조적 엘리먼트들의 삽입과 선택적으로 결합되는 기하학적 형상들로서 구성될 수 있다. 비제한적인 예로서, 주어진 구조적 엘리먼트는 GDSII 포맷으로 SREF, AREF 지시들에 의해 삽입되는 하나 또는 그 초과의 STRUCTURE 엘리먼트들을 포함할 수 있거나, PLACEMENT 및 REPETITION(OASIS 포맷)에 의해 삽입되는 하나 또는 그 초과의 CELL 엘리먼트들을 포함할 수 있다.
도 2를 참조하면, 본 발명에 개시되는 요지의 특정 실시예들에 따른 결함 분류 프로세스를 제공하도록 구성된 검사 시스템의 일반화된 기능도가 예시된다.
시스템은 하나 또는 그 초과의 검사 툴들(210), 엔지니어링 스테이션(230), 분류 유닛(220) 및 이들 사이에 동작 가능하게 커플링된 설계 데이터 저장 유닛(120)을 포함한다. 설계 데이터 저장 유닛(120)은 클립 서버(121)를 포함한다. 선택적으로, 클립 서버는 독립형 컴퓨터로서 구현될 수 있거나, 클립 서버의 기능들이 예를 들어, 하나 또는 그 초과의 검사 툴들 및/또는 엔지니어링 스테이션에 완전히 또는 부분적으로 통합될 수 있다. 분류 유닛(220)은 엔지니어링 스테이션과의 데이터 교환을 가능하게 하도록 구성된 엔지니어링 인터페이스(221), 설계 데이터 저장 유닛(120)으로부터의 (설계 데이터 클립들을 포함하는) 데이터를 요청 및 획득하도록 구성된 설계 데이터 인터페이스(222), 및 하나 또는 그 초과의 검사 툴들과의 데이터 교환을 가능하게 하도록 구성된 결함 데이터 인터페이스(223)에 동작 가능하게 커플링된 프로세서 및 메모리 유닛(224)을 포함한다. 프로세서 및 메모리 유닛은 분류 유닛(220)의 연산에 필요한 데이터를 저장할 뿐만 아니라, 모듈들(221-223)로부터 수신된 데이터를 수용하도록 추가로 동작한다.
분류 유닛은 하나 또는 그 초과의 검사 툴들과 함께 사용될 독립형 툴로서 구현될 수 있거나 분류 유닛의 기능들이 예를 들어, 하나 또는 그 초과의 검사 툴들 및/또는 엔지니어링 스테이션에 적어도 부분적으로 통합될 수 있다.
시스템 및 그 일부들의 기능들은 도 3 내지 도 7에 대해 더 상세히 설명된다.
본 발명에 개시되는 요지는 도 2에 대해 예시된 특정한 아키텍쳐로 제한되지 않으며, 균등하고 그리고/또는 변형된 기능이 다른 방식으로 통합되거나 분할될 수 있고, 소프트웨어, 펌웨어 및 하드웨어의 임의의 적절한 조합으로 구현될 수 있다.
오직 예시의 목적으로, 하기 설명은 CAD-기반 속성들에 대해 제공된다. 유사하게, 실시예들은 다른 적절한 설계 데이터에 적용가능하다.
도 3을 참조하면, 본 발명에 개시되는 요지의 특정한 실시예들에 따른 결함 분류 프로세스의 일반화된 흐름도가 예시된다.
분류 유닛은, 웨이퍼 상의 특정한 생산 층과 연관되고 이 생산 층(이하, 관심있는 생산 층으로 지칭됨)에서 노출된 결함들과 관련된 입력 데이터를 획득한다(301). 입력 데이터의 리스트에 대한 소스들 및 요건들은 사용자에 의해 특정될 수 있다. 관심있는 생산 층과 연관된 결함-관련 입력 데이터는 결함-표시 데이터, 설계-표시 데이터 및 이들의 조합들을 포함할 수 있다. 비제한적 예로서, 결함-관련 입력 데이터는, 예를 들어, 검사 결과들(예를 들어, CAD 좌표들에서의 결함 위치들 또는 설계 데이터 정렬을 표시하는 데이터와 함께 검사 좌표들에서의 결함들); 결함 이미지들, 설계 데이터 및 층들의 리스트(예를 들어, CAD 층들의 리스트는 일반적으로 관심있는 생산 층 상의 가시적인 CAD 층들을 포함하지만, 또한 이전의 생산 층들 및/또는 몇몇 CAD 마커 층들에 대응하는 CAD 층들을 포함할 수 있고; 설계 데이터는 오리지널 GDS/OASIS 포맷이거나 임의의 다른 벡터 포맷으로 변환될 수 있음); 설계 데이터 정렬을 표시하는 데이터(예를 들어, CAD-기반 레시피로부터 추출되거나 외부 지식, 변환 행렬 등으로부터 생성되는 웨이퍼 회전 및 오프셋에 대한 CAD); 패턴 라이브러리(들)(예를 들어, 외부 이진 파일들에 포함됨), 유도된 CAD 층들의 생성을 위한 룰들(예를 들어, DRC 스크립트들) 등을 포함할 수 있다.
분류 유닛은 또한 미리 정의된 결정 알고리즘을 획득한다(302). 결정 알고리즘은 엔지니어링 스테이션으로부터 획득될 수 있다. 비제한적인 예로서, 결정 알고리즘은 도 7에 대해 더욱 상세히 설명되는 바와 같이 사용자에 의해 미리 정의될 수 있다. 모든 각각의 웨이퍼들의 관심있는 생산 층에 대해 동일한 결정 알고리즘이 사용될 수 있다. 대안적으로, 각각의 다음 웨이퍼에 대해, 결정 알고리즘은 이전 웨이퍼(들)의 분류 프로세스에 기초하여 자동적으로 조절될 수 있다.
분류 유닛은 또한 획득된 결정 알고리즘을 사용하여 관심있는 생산층과 관련되고 드러난 결함들에 관련된 획득된 입력 데이터를 프로세싱한다(303). 지금 제시되는 요지의 특정 실시예들에 따라, 결정 알고리즘은 관심있는 생산 층에 대해 분류 동작들의 순서를 미리 정의하고 미리 정의된 빈들(bins)로 결함들을 분류하는 것을 미리 정의한다. 각각의 분류 동작은 하나 또는 그 초과의 미리 정의된 빈들과 관련될 수 있고, 각각의 빈은 미리 정의된 타입을 갖는다. 미리 정의된 빈의 타입은 다음의 타입들 중 하나로서 선택될 수 있다: 1) 현재 분류 동작에 의해 최종적으로 분류되고, 그에 따라 추가적인 프로세싱으로부터 제거되는 결함들에 대응하는 분류 빈들; 2) 결정 알고리즘에 의해 정의된 분류 동작들과 매칭하지 않기 때문에, 현재 분류 동작에 의해 분류되지 않고 추가적인 프로세싱(303)으로부터 제거되는 결함들에 대응하는 빈들(예를 들면, 다이-투-다이 결함들 만의 분류에 전용된 결정 알고리즘에서 셀-투-셀 결함들 등); 3) 미리 정의된 추가적인 분류 동작으로 지정된 바와 같이 현재 동작에 의해 인식되고, 그에 따라 그러한 미리 정의된 분류 동작이 실행될 때 프로세싱될 결함들에 대응하는 빈들; 4) 다음에 오는 분류 동작들 중 하나로 지정된 바와 같이 현재 분류 동작에 의해 인식되고, 그에 따라 추가적으로 분류될 때까지 각각의 다음의 분류 동작에 의해 프로세싱될 결함들에 대응하는 빈들.
선택적으로, 동일한 결함은 하나 초과의 빈으로 소팅될 수 있다. 비제한적인 예로서, 결함은 분류 빈으로 분류될 수 있고, 또한 추가적인 통계 분석들을 위해 특정 결함들을 수집하는 빈으로 소팅될 수 있다.
선택적으로, 상이한 분류 동작들은 동일한 분류 빈들을 공유할 수 있다(예를 들어, 상이한 분류 동작들에 의한 방해물들(nuisances)로서 식별되는 상이한 성질들의 방해물 결함들은 하나의 방해물 빈에 넣어질 수 있음).
비-제한적인 예로서, 분류 동작들의 순서 및 각각의 관련된 빈들은 도 4 내지 도 6에 대해 추가로 상세히 기술되는 바와 같이 결정 트리 템플릿을 이용하여 미리 정의될 수 있다.
따라서, 분류 동작들은 미리 결정된 순서에 따라 제공되며; 각각의 현재 동작에서, 분류 유닛은 하나 또는 그 초과의 분류 빈들로 결함들을 분류하고(304), 하나 또는 그 초과의 다음의 분류 동작들에 의해 프로세싱되거나 전체 분류 프로세싱으로부터 필터링될 결함들 중 나머지를 소팅한다(305). 다음의 동작 동안, 분류 유닛은 또한 결함들을 분류하고(304), 하나 또는 그 초과의 다음의 분류 동작들에 의해 프로세싱되거나 추가의 프로세싱으로부터 제거되도록 지정된 결함들을 소팅한다(305). 프로세스는, 모든 결함들이 분류되고, 추가의 프로세싱으로부터 제거되고(예를 들어, 다이투다이 결함들 분류의 경우, 셀투셀 결함들) 및/또는 다른 분류 프로세싱(예를 들어, 수동 분류)을 위해 저장될 때까지 계속된다(306).
특정한 실시예들에서, 분류 동작들의 미리 정의된 순서 및 이와 관련된 빈들은 상이한 고려사항들(considerations)에 의해 정의될 수 있다. 분류 동작들 중 일부는 병렬로 제공될 수 있다(예를 들어, 상이한 설계 룰 체크(DRC)들에 따라 동일한 결함들을 분류함)
비-제한적인 예로서, 순서 및 빈들은 각각의 다음의 분류 동작들에 의한 프로세싱을 위해 지정된 결함들의 수가 감소되도록 정의될 수 있다.
동작들의 순서 및 그의 빈들은 또한 각각의 다음의 분류 동작을 위해 요구되는 입력 데이터 소스들의 양을 증가시킴으로써 정의될 수 있다. 비-제한적인 예로서, 단순히 결함 속성들-기반 분류 동작들 이후에 결함 속성들 및 결함 이미지들에 기초한 분류 동작들이 이어질 수 있고; 추가로 패턴 라이브러리들 및/또는 CAD 데이터를 요구하는 분류 동작들이 추가로 이어질 수 있고; DRC 분석들 등을 또한 요구하는 동작들이 추가로 이어질 수 있다. 대안적으로 또는 추가적으로, 분류 동작들의 순서는 분류 프로세싱을 위해 요구되는 결함들의 개수에 의해 정의될 수 있다. 비제한적인 예로서, 분류 결정을 위해 프로세싱될 많은 수의 결함들을 요구하는 동작들(예를 들어, 통계-기반 분류)은 더 적은 결함들을 요구하는 동작들(예를 들어, 결함 속성들에 기초한 분류)로 진행할 수 있다. 다른 비제한적인 예로서, 분류 결정을 위해 프로세싱될 많은 수의 결함들을 요구하는 분류 동작은 분류 프로세스의 끝에 있을 수 있는 반면, 선행하는 분류 동작들은 이러한 분류 동작에 의한 프로세싱을 위해 지정된 빈들로 적절한 결함들을 소팅할 수 있다(선택적으로, 특정 결함들을 이러한 동작에 대해 소팅하는 것은 이들 결함들을 각각의 분류 빈(들)으로 소팅하는 것에 추가하여 제공될 수 있다).
프로세싱(303)은 런-타임 모드에서 제공될 수 있다. 선택적으로, 프로세싱(303)은, 각각의 검사 결과들 파일에 대해 개별적으로 오프라인으로 제공될 수 있다.
비제한적인 예로서, 분류 동작들의 시퀀스 및 그의 빈들은 결정 트리 템플릿을 이용하여 미리정의될 수 있다. 도 4는 본 발명에 개시되는 요지의 특정 실시예들에 따른 결함들의 컴퓨터화된 분류를 위해 발생되는 결정 트리 템플릿의 비제한적인 개략적 예를 도시한다.
도시된 결정 트리는 또한, 관심있는 제조 층마다의 템플릿 결정 트리 세트에 기초한 더욱 일반적인 분류/소팅 레시피의 일부일 수 있다. 분류 동작(401)에 의해 프로세싱될 결함들은 결함 사이즈 및 형상 속성들, 결함 이미지들, 기호 분석(signature analysis) 등을 이용하여 이전의 분류 프로세싱에 의해 분류되지 않은 결함들일 수 있다.
도시된 결정 트리의 분류 동작들은 설계-기반 속성들을 이용하여 제공된다.
선택적으로, 분류 유닛은 분류 동작들보다 먼저 프로세싱될 결함들 각각에 대해 CAD 속성들을 계산한다.
분류 동작(401)(라이브러리 매치 동작) 동안, 각각의 결함은 미리정의된 라이브러리 패턴들 중 임의의 패턴에 대해 각각의 결함에 가까운 매칭에 대해 분석될 수 있다. 이러한 매칭이 일어나는 경우, 결함은 분류 빈들(410-411) 중 하나로 분류된다. 매칭이 일어나지 않는 경우, 분류 동작(402)에 의한 추가 프로세싱을 위해 결함이 소팅된다.
분류 동작(402)은 설계 속성들에 의한 분류(CDA:classification by design attributes) ― 결함의 부근에 있는 다각형들의 데이터-타입 소속 및 CAD 층에 따른 분류를 제공한다. 프로세싱될 각각의 결함에 대해, 분류 동작은 결함의 부근에 있는 모든 다각형들의 데이터-타입들 속성 및 층들 속성을 표시하는 데이터세트를 생성한다(예컨대, GDS/OASIS 포맷의 CAD 파일 내의 각각의 다각형은 층 개수 및 데이터-타입 개수에 의해 특징지어진다). 이러한 생성된 데이터세트는, 데이터-타입 속성 및 층 개수 속성의 조합들과 연관된 분류-관련 명령들을 포함하는 하나 또는 그 초과의 미리정의된 데이터세트들과 비교된다.
미리정의된 데이터세트들은, 결정 알고리즘을 생성할 때 사용자에 의해 미리정의될 수 있거나, 또는 미리정의된 사용자의 셋업에 따라 동작(402)에 의해 생성될 수 있다.
도시된 비-제한적인 예에서, 동작(402)에 의해 프로세싱될 결함의 부근에 있는 모든 다각형들의 데이터-타입들 속성 및 층들 속성을 표시하는 생성된 데이터세트는 네 개의 미리정의된 데이터세트들과의 매칭시 분석된다. 특정한 결함이 제1 미리정의된 데이터세트에 대응한다면, 동작(402)은 상기 특정한 결함을 분류 빈(412)으로 분류한다. 제2 미리정의된 데이터세트, 제3 미리정의된 데이터세트, 및 제4 미리정의된 데이터세트에 대응하는 결함들은 동작들(403, 404, 405)에 의해 대응하게 프로세싱되도록 소팅된다. 결함들의 나머지는 분류 동작(406)에 의해 프로세싱되도록 소팅된다. 설계 속성들에 의한 분류(CDA)와 결합된 동작들(403-405)(설계 룰 체크(DRC:design rule check)의 동작들)은 결함들을 프로세싱하여, 상기 결함들이 각각의 설계 룰들에서 미리정의된 기준들을 충족시키는지를 체크한다(동작(403)에 대해 DRC 1, 동작(404)에 대해 DRC 2 그리고 동작(405)에 대해 DRC 3). 동작들(403-405)에 의한 분류는 설계 룰들과 드러난 결함들 사이의 상관에 따라 제공된다. 이에 따라, 각각의 룰들을 충족시키는 결함들이 분류 빈들(414, 416 및 418)로 분류된다. 결함들의 나머지는 동작(406)에 의해 프로세싱되도록 소팅된다(각각, 빈(415), 빈(417) 및 빈(419)). 동작들(403-405)은 병행하여(in parallel) 제공되도록 구성된다.
분류 동작(406)은 동작(406)에 의해 프로세싱될 동작(402)에 의해 소팅된 결함들 및 이전에 빈들(415, 417 및 419)에 지정된 결함들을 위해 빈들(420 - 421)에 디자인-기반 비닝(design-based binning; DBB)을 제공한다. DBB 빈은 결함들의 근처에서의 패턴들의 유사성에 따라 결함들을 그룹화하도록 구성된다. 라이브러리 매칭과 다르게, DBB에 대해 사용되는 패턴들은 미리 정의되지 않는다. DBB 빈들로 소팅된 결함들은 사용자 방침에 따라 추가로 샘플링될 수 있다.
비제한적인 예로서, 예시된 트리에 따른 결정 알고리즘의 실행이 다음과 같이 제공될 수 있다.
― CAD-기반 속성들은 검사 스캔 동안에 분류 유닛에 의해 계산될 수 있다;
― 클립들은 런-타임 클립 서버를 통해 분류 유닛에 임포팅(import)될 수 있다;
― CDA, DRC, 및 라이브러리 매치 계산들은 검사 스캔 동안에 행해질 수 있다;
― 샘플링을 위한 DBB는 검사 스캔이 완료될 때에 행해질 수 있다.
DRC 분석이 클립마다 제공될 수 있다. 그러한 접근법의 이점들은 다음과 같다: 특수한 DRC 스테이션 불필요; DRC 스테이션에서의 각각의 DRC 룰에 대한 도출된 CAD 층 생성 불필요; DRC들의 시퀀스를 적용할 수 있음; DRC 스크립트 개발의 용이한 절차; 파라미터들의 변화들이 새로운 도출된 CAD 층의 재생성을 요구하지 않음.
도 5는 도 4에서 템플릿에 의해 정의된 결정 트리를 파싱하는 것으로부터 기인한 동작들의 시퀀스 테이블의 비제한적인 예를 예시한다. 시작에서, 각각의 결함은 초기 클래스 코드(예를 들어, 10)에 의해 초기화된다. 스텝K는, 컬럼 "입력 클래스 코드(Input Class Code)"에 따른 클래스 코드를 갖는 결합들을 수집하는 것; 입력 파라미터들을 획득하는 것, 스텝K에서 수집된 결함들에 대해 분류 알고리즘 (컬럼 "알고리즘(Algorithm)")을 실행하는 것, 그리고 스텝K+1로 진행하기 전에 입력 결함들의 클래스 코드들을 각각 업데이트하는 것을 포함한다.
도 6은 테이블(609)에서 특정된 미리 정의된 빈들로의 결함 분류의 각각의 결과들(608) 및 결정 트리 템플릿(600)의 다른 비제한적인 개략적인 예를 포함하는 스크린샷을 예시한다. 예시된 결정 트리 템플릿에서, 클러스터링 분류 동작(601)은 각각의 결함들을 "클러스터(Cluster)" 빈으로 걸러낸다(filter-out). 다음 분류 동작(602)은 셀-투-셀 결함들을 "C2C" 빈으로 걸러낸다. 결함들의 나머지는 설계 속성 (DRC+CDA)에 의한 분류와 결합된 설계 룰 검사를 제공하는 동작(604)에 의한 프로세싱을 위해 소팅하거나 또는 결함들을 "라이브러리에 의해 유지됨(Kept by Lib)" 빈으로 분류하는 라이브러리 매치 동작(603)에 의해 프로세싱된다. 동작(604)은 프로세싱된 결함들을, 동작(605)에 의해 프로세싱될 결함들 및 동작(606)에 의해 프로세싱될 결함들로 소팅한다. 동작(605)에 의해 프로세싱된 결함들이 크기 기준들에 매칭한다면, 이들은 "DRC" 분류 빈으로 소팅된다. 그렇지 않으면, 결함들은 동작(606)에 의해 프로세싱되도록 소팅된다. 라이브러리 매치 동작(606)은 동작들(604 및 605)에 의해 그에 소팅된 결함들을 프로세싱하고, 매칭 결함을 "라이브러리에 의해 필터링됨(Filtered by Lib)" 분류 빈으로 분류한다. 결함들의 나머지는 "다른것들(Others)" 빈으로 소팅된다.
지금 개시되는 요지의 특정 실시예들의 이점들은, 설계 레이아웃과 제조 프로세스 사이의 상호작용들의 결과로서 발생하는 결함들을 런-타임 식별 및 핸들링하는 것을 가능하게 한다. 온라인 설계 룰 검사는 미리 정의된 기준들을 매칭시키는 식별된 결함들의 각각의 부근에서 제공될 수 있는 한편, 다수의 설계 룰 검사들(DRCs)은 단일 런에서 제공될 수 있다.
도 7은 본 발명에 개시되는 요지의 특정 실시예들에 따라 결정 알고리즘의 컴퓨터화된 발생의 일반화된 흐름도를 예시한다. 관심 대상인 생산 층에 대한 결정 알고리즘은 엔지니어링 스테이션(230) 상에서 발생될 수 있다. 사용자는 분류 프로세싱 동안 이용될 CAD 속성들을 셋업할 수 있다(702). CAD 속성들 셋업은 CAD 레이어들(예를 들어, CAD 레이어들의 리스트는 관심 대상인 생산 층 상에서 가시적인 CAD 레이어들, 이전의 생산 층에 대응하는 CAD 레이어들, CAD 마커 레이어들 등을 포함할 수 있음)의 선택, 라이브러리 매치 동작들, 설계 검사 룰들을 위한 CAD 패턴들의 선택 및/또는 발생 등을 포함할 수 있다. 사용자는 추가로, 빈들을 미리 정의할 수 있고, 분류 동작들, 상기 분류 동작들의 순서를 셋업할 수 있으며(703), 빈들을 분류 동작들과 연관시킬 수 있다. 엔지니어링 스테이션은 사용자의 셋업에 따라 결정 알고리즘을 자동으로 발생시킨다(704). 엔지니어링 스테이션은 추가로, 분류된 결함들(예를 들어, DOI, 잘못된(false) 및 방해물 결함들)을 갖는 조사 결과들(예를 들어, 결함들 파일)을 조사 툴(들)로부터 획득할 수 있다(701). 필요하다면, 조사 툴(들)로부터 수신된 이들 데이터는, 발생된 결정 알고리즘을 검증(705) 하기 위해 그리고 사용자의 셋업을 조정하기 위해 이용될 수 있다.
제공된 본 명세서에서는, 본 발명의 철저한 이해를 제공하기 위해 구체적인 많은 세부사항들이 설명된다. 하지만, 본 발명이 이들 구체적인 세부사항들 없이도 실행될 수 있다는 것이 당업자에 의해 이해될 것이다. 다른 경우들에 있어서, 본 발명을 모호하게 하지 않기 위해, 잘 알려진 방법들, 절차들, 컴포넌트들 및 회로들은 상세히 설명하지 않았다.
또한, 본 발명에 따른 시스템은 적합하게 프로그램된 컴퓨터일 수 있다는 것이 이해될 것이다. 마찬가지로, 본 발명은 본 발명의 방법을 실행하기 위해 컴퓨터에 의해 판독가능한 컴퓨터 프로그램을 고려한다. 본 발명은 또한 본 발명의 방법을 실행하기 위해 머신에 의해 실행가능한 명령들의 프로그램을 유형으로(tantibly) 구현하는 머신-판독가능한 메모리를 고려한다.
당업자라면, 첨부된 청구항들에서 그리고 그에 의해 규정되는 본 발명의 범위를 벗어나지 않으면서, 상기 설명된 바와 같은 실시예들에 대해 다양한 수정들 및 변경들이 적용될 수 있다는 것을 쉽게 이해할 것이다.

Claims (22)

  1. 표본(specimen)의 생산 층(production layer) 상에서 검출되는 결함들을 분류하기 위해 컴퓨터에 의해 구현되는 방법으로서, 상기 방법은:
    상기 검출되는 결함들과 관련된 입력 데이터를 획득하는 단계;
    상기 생산 층과 관련되며 2개 또는 그 초과의 분류 동작들 및 그 시퀀스를 특정하는 결정 알고리즘(decision algorithm)을 이용하여 상기 입력 데이터를 프로세싱하는 단계;
    프로세싱된 결함들을 미리 정의된 빈(bin)들에 따라 소팅하는 단계 ― 각 빈은 상기 결정 알고리즘에 의해 특정되는 적어도 하나의 분류 동작과 관련되고, 상기 결정 알고리즘에 의해 특정되는 상기 적어도 하나의 분류 동작은 상기 프로세싱된 결함들의 적어도 일부를 하나 또는 그 초과의 분류 빈들로 소팅하여, 최종적으로 분류된 결함들을 산출하며, 그리고 상기 결정 알고리즘에 의해 특정되는 상기 시퀀스에서의 마지막 분류 동작을 제외한, 상기 결정 알고리즘에 의해 특정되는 각각의 주어진 분류 동작은 상기 프로세싱된 결함들의 적어도 일부를 상기 결정 알고리즘에 의해 특정되는 상기 시퀀스에서의 상기 주어진 분류 동작에 후속하는 분류 동작들 중 하나 또는 그 초과의 분류 동작에 의해 프로세싱될 것으로 소팅함 ―; 및
    적어도 최종적으로 분류된 결함들을 저장 매체에 저장하는 단계
    를 포함하고,
    상기 분류 동작들의 순서는 다음의 것들:
    a. 각각의 다음 분류 동작에 의한 프로세싱을 위해 지정되는 결함들의 개수를 감소시키고;
    b. 각각의 다음 분류 동작에 대해 요구되는 입력 데이터 소스들의 양을 증가시키고;
    c. 분류 결정을 위해 더 적은 결함들이 프로세싱될 것을 요구하는 분류 동작들 이전에, 분류 결정을 위해 많은 개수의 결함들이 프로세싱될 것을 요구하는 분류 동작을 제공하고; 그리고
    d. 분류 결정을 위해 더 적은 결함들이 프로세싱될 것을 요구하는 분류 동작들 이후에, 분류 결정을 위해 많은 개수의 결함들이 프로세싱될 것을 요구하고, 분류 결정을 위해 많은 개수의 결함들이 프로세싱될 것을 요구하는 분류 동작에 의한 프로세싱을 위해 적절한 결함들이 수집되도록 소팅하도록 구성되는 분류 동작을 제공하는 것
    중에서 적어도 하나에 따라 미리 정의되는,
    표본의 생산 층 상에서 검출되는 결함들을 분류하기 위해 컴퓨터에 의해 구현되는 방법.
  2. 제 1 항에 있어서,
    상기 후속하는 분류 동작들 중 하나 또는 그 초과의 분류 동작에 의해 프로세싱될 것으로 현재의 분류 동작에 의해 소팅되는 결함들은,
    현재의 분류 동작에 의해 분류되지 않고, 상기 결정 알고리즘에 의해 정의되는 상기 분류 동작들에 매칭하지 않기 때문에 추가의 프로세싱으로부터 제거되는 결함들에 대응하는 빈들;
    현재의 동작에 의해, 미리 정의된 추가의 분류 동작에 지정된 것으로서 인식되고, 이에 따라 이러한 미리 정의된 분류 동작이 실행될 때 프로세싱될 것으로서 인식되는 결함들에 대응하는 빈들; 및
    상기 현재의 분류 동작에 의해, 상기 후속하는 분류 동작들 중 하나에 지정된 것으로서 인식되고, 이에 따라 추가적으로 분류될 때까지 각각의 다음 분류 동작에 의해 프로세싱될 것으로 인식되는 결함들에 대응하는 빈들
    을 포함하는 그룹으로부터 선택되며, 상기 현재의 분류 동작과 관련되는 하나 또는 그 초과의 빈들로 소팅되는,
    표본의 생산 층 상에서 검출되는 결함들을 분류하기 위해 컴퓨터에 의해 구현되는 방법.
  3. 제 1 항에 있어서,
    동일한 결함은 하나 초과의 빈으로 소팅되는,
    표본의 생산 층 상에서 검출되는 결함들을 분류하기 위해 컴퓨터에 의해 구현되는 방법.
  4. 제 1 항에 있어서,
    적어도 하나의 빈이 적어도 2개의 분류 동작들과 관련되는,
    표본의 생산 층 상에서 검출되는 결함들을 분류하기 위해 컴퓨터에 의해 구현되는 방법.
  5. 제 1 항에 있어서,
    상기 입력 데이터는 설계 표시 데이터(design-indicative data)를 포함하는,
    표본의 생산 층 상에서 검출되는 결함들을 분류하기 위해 컴퓨터에 의해 구현되는 방법.
  6. 제 1 항에 있어서,
    적어도 하나의 분류 동작은, 각각의 결함에 대해, 상기 결함 부근의 모든 다각형들의 데이터 타입들(data-type) 및 층들 번호들의 속성들(layers numbers attributes)을 표시하는 데이터세트를, 데이터 타입 및 층 번호 속성들의 결합들과 관련된 분류-관련 명령들을 포함하는 하나 또는 그 초과의 미리 정의된 데이터세트들에 매칭시키는 것에 기반하여, 상기 프로세싱된 결함들을 소팅하는,
    표본의 생산 층 상에서 검출되는 결함들을 분류하기 위해 컴퓨터에 의해 구현되는 방법.
  7. 제 1 항에 있어서,
    적어도 하나의 분류 동작은 설계 속성들에 의한 분류(CDA; classification by design attributes)와 설계 룰 체크(DRC) 분석들의 결합을 이용하여, 상기 프로세싱된 결함들을 소팅하는,
    표본의 생산 층 상에서 검출되는 결함들을 분류하기 위해 컴퓨터에 의해 구현되는 방법.
  8. 삭제
  9. 제 1 항에 있어서,
    적어도 2개의 분류 동작들이, 설계 룰 체크(DRC) 분석들을 이용하여, 상기 프로세싱된 결함들을 동시에 소팅하며, 이러한 각각의 분류 동작은 상이한 설계 룰에 대응하는,
    표본의 생산 층 상에서 검출되는 결함들을 분류하기 위해 컴퓨터에 의해 구현되는 방법.
  10. 제 1 항에 있어서,
    검사 스캔(inspection scan) 동안, 프로세싱될 상기 결함들 각각에 대한 설계 속성들을 계산하는 단계를 더 포함하는,
    표본의 생산 층 상에서 검출되는 결함들을 분류하기 위해 컴퓨터에 의해 구현되는 방법.
  11. 제 10 항에 있어서,
    상기 분류 동작들을 위해 요구되는 CDA, DRC 및 라이브러리 매치 계산들 중 임의의 것이 상기 검사 스캔 동안 제공되는,
    표본의 생산 층 상에서 검출되는 결함들을 분류하기 위해 컴퓨터에 의해 구현되는 방법.
  12. 제 10 항에 있어서,
    설계 기반 비닝(design-based binning)을 포함하는 적어도 하나의 분류 동작이 상기 검사 스캔 이후 제공되는,
    표본의 생산 층 상에서 검출되는 결함들을 분류하기 위해 컴퓨터에 의해 구현되는 방법.
  13. 표본의 생산 층 상에서 검출되는 결함들을 분류할 수 있는 검사 시스템으로서, 상기 검사 시스템은:
    적어도 하나의 검사 툴로부터 결함 표시 데이터(defect-indicative data)를 획득하도록 구성된 결함 데이터 인터페이스;
    제1 메모리로부터 설계 표시 데이터(design-indicative data)를 획득하도록 구성된 설계 데이터 인터페이스;
    최종적으로 분류된 결함들을 저장하도록 구성된 제2 메모리; 및
    상기 적어도 하나의 검사 툴, 상기 제1 메모리, 및 상기 제2 메모리에 동작가능하게 결합되는 프로세서 ― 상기 프로세서는, 상기 생산 층과 관련되며 2개 또는 그 초과의 분류 동작들 및 그 시퀀스를 특정하는 결정 알고리즘을 이용하여, 상기 결함 표시 데이터 및 상기 설계 표시 데이터를 프로세싱하도록 구성됨 ― ;
    를 포함하고,
    상기 프로세서는 프로세싱된 결함들을 미리 정의된 빈들에 따라 소팅하도록 추가로 구성되고 ― 각 빈은 상기 결정 알고리즘에 의해 특정되는 적어도 하나의 분류 동작과 관련됨 ―;
    상기 결정 알고리즘에 의해 특정되는 상기 적어도 하나의 분류 동작은 상기 프로세싱된 결함들의 적어도 일부를 하나 또는 그 초과의 분류 빈들로 소팅하여, 최종적으로 분류된 결함들을 산출하며; 그리고
    상기 결정 알고리즘에 의해 특정되는 상기 시퀀스에서의 마지막 분류 동작을 제외한, 각각의 주어진 분류 동작은 상기 프로세싱된 결함들의 적어도 일부를 상기 결정 알고리즘에 의해 특정되는 상기 시퀀스에서의 상기 주어진 분류 동작에 후속하는 분류 동작들 중 하나 또는 그 초과의 분류 동작에 의해 프로세싱될 것으로 소팅하고,
    상기 분류 동작들의 순서는 다음의 것들:
    a. 각각의 다음 분류 동작에 의한 프로세싱을 위해 지정되는 결함들의 개수를 감소시키고;
    b. 각각의 다음 분류 동작에 대해 요구되는 입력 데이터 소스들의 양을 증가시키고;
    c. 분류 결정을 위해 더 적은 결함들이 프로세싱될 것을 요구하는 분류 동작들 이전에, 분류 결정을 위해 많은 개수의 결함들이 프로세싱될 것을 요구하는 분류 동작을 제공하고; 그리고
    d. 분류 결정을 위해 더 적은 결함들이 프로세싱될 것을 요구하는 분류 동작들 이후에, 분류 결정을 위해 많은 개수의 결함들이 프로세싱될 것을 요구하고, 분류 결정을 위해 많은 개수의 결함들이 프로세싱될 것을 요구하는 분류 동작에 의한 프로세싱을 위해 적절한 결함들이 수집되도록 소팅하도록 구성되는 분류 동작을 제공하는 것
    중에서 적어도 하나에 따라 미리 정의되는,
    검사 시스템.
  14. 제 13 항에 있어서,
    상기 후속하는 분류 동작들 중 하나 또는 그 초과의 분류 동작에 의해 프로세싱될 것으로 현재의 분류 동작에 의해 소팅된 결함들은,
    현재의 분류 동작에 의해 분류되지 않고, 상기 결정 알고리즘에 의해 정의되는 상기 분류 동작들에 매칭하지 않기 때문에 추가의 프로세싱으로부터 제거되는 결함들에 대응하는 빈들;
    현재의 동작에 의해, 미리 정의된 추가의 분류 동작에 지정된 것으로서 인식되고, 이에 따라 이러한 미리 정의된 분류 동작이 실행될 때 프로세싱될 것으로서 인식되는 결함들에 대응하는 빈들; 및
    상기 현재의 분류 동작에 의해, 상기 후속하는 분류 동작들 중 하나에 지정된 것으로서 인식되고, 이에 따라 추가적으로 분류될 때 까지 각각의 다음 분류 동작에 의해 프로세싱될 것으로서 인식되는 결함들에 대응하는 빈들
    을 포함하는 그룹으로부터 선택되며, 상기 현재의 분류 동작과 관련되는 하나 또는 그 초과의 빈들로 소팅되는,
    검사 시스템.
  15. 제 13 항에 있어서,
    상기 검사 시스템은 상기 적어도 하나의 검사 툴의 스캔 동안, 프로세싱될 상기 결함들 각각에 대한 설계 속성들을 계산하도록 추가로 구성되는,
    검사 시스템.
  16. 제 15 항에 있어서,
    상기 검사 시스템은 상기 적어도 하나의 검사 툴의 스캔 동안 상기 분류 동작들을 위해 요구되는 CDA, DRC 및 라이브러리 매치 계산들 중 임의의 것을 제공하도록 추가로 구성되는,
    검사 시스템.
  17. 제 16 항에 있어서,
    상기 검사 시스템은 상기 적어도 하나의 검사 툴의 스캔 이후에 설계-기반 비닝을 포함하는 적어도 하나의 분류 동작을 제공하도록 추가로 구성되는,
    검사 시스템.
  18. 표본의 생산 층 상에서 검출되는 결함들을 분류할 수 있는 검사 시스템과 함께 동작가능한 프로세서로서,
    상기 프로세서는, 상기 프로세서에 의해 액세스가능하고 최종적으로 분류된 결함들을 저장하도록 구성된 메모리에 동작가능하게 커플링되고;
    상기 프로세서는, 상기 생산 층과 관련되며 2개 또는 그 초과의 분류 동작들 및 그 시퀀스를 특정하는 결정 알고리즘을 이용하여, 결함 표시 데이터 및 설계 표시 데이터를 프로세싱하도록 구성되고;
    상기 프로세서는 프로세싱된 결함들을 미리 정의된 빈들에 따라 소팅하도록 추가로 구성되고;
    각 빈은 상기 결정 알고리즘에 의해 특정되는 적어도 하나의 분류 동작과 관련되고;
    상기 결정 알고리즘에 의해 특정되는 상기 적어도 하나의 분류 동작은 상기 프로세싱된 결함들의 적어도 일부를 하나 또는 그 초과의 분류 빈들로 소팅하여, 최종적으로 분류된 결함들을 산출하며; 그리고
    상기 결정 알고리즘에 의해 특정되는 상기 시퀀스에서의 마지막 분류 동작을 제외한, 각각의 주어진 분류 동작은 상기 프로세싱된 결함들의 적어도 일부를 상기 결정 알고리즘에 의해 특정되는 상기 시퀀스에서의 상기 주어진 분류 동작에 후속하는 분류 동작들 중 하나 또는 그 초과의 분류 동작에 의해 프로세싱될 것으로 소팅하고,
    상기 분류 동작들의 순서는 다음의 것들:
    a. 각각의 다음 분류 동작에 의한 프로세싱을 위해 지정되는 결함들의 개수를 감소시키고;
    b. 각각의 다음 분류 동작에 대해 요구되는 입력 데이터 소스들의 양을 증가시키고;
    c. 분류 결정을 위해 더 적은 결함들이 프로세싱될 것을 요구하는 분류 동작들 이전에, 분류 결정을 위해 많은 개수의 결함들이 프로세싱될 것을 요구하는 분류 동작을 제공하고; 그리고
    d. 분류 결정을 위해 더 적은 결함들이 프로세싱될 것을 요구하는 분류 동작들 이후에, 분류 결정을 위해 많은 개수의 결함들이 프로세싱될 것을 요구하고, 분류 결정을 위해 많은 개수의 결함들이 프로세싱될 것을 요구하는 분류 동작에 의한 프로세싱을 위해 적절한 결함들이 수집되도록 소팅하도록 구성되는 분류 동작을 제공하는 것
    중에서 적어도 하나에 따라 미리 정의되는,
    프로세서.
  19. 제 18 항에 있어서,
    상기 후속하는 분류 동작들 중 하나 또는 그 초과의 분류 동작에 의해 프로세싱될 것으로 현재의 분류 동작에 의해 소팅된 결함들은,
    현재의 분류 동작에 의해 분류되지 않고, 상기 결정 알고리즘에 의해 정의되는 상기 분류 동작들에 매칭하지 않기 때문에 추가의 프로세싱으로부터 제거되는 결함들에 대응하는 빈들;
    현재의 동작에 의해, 미리 정의된 추가의 분류 동작에 지정된 것으로서 인식되고, 이에 따라 이러한 미리 정의된 분류 동작이 실행될 때 프로세싱될 것으로서 인식되는 결함들에 대응하는 빈들; 및
    상기 현재의 분류 동작에 의해, 상기 후속하는 분류 동작들 중 하나에 지정된 것으로서 인식되고, 이에 따라 추가적으로 분류될 때 까지 각각의 다음 분류 동작에 의해 프로세싱될 것으로서 인식되는 결함들에 대응하는 빈들
    을 포함하는 그룹으로부터 선택되며, 상기 현재의 분류 동작과 관련되는 하나 또는 그 초과의 빈들로 소팅되는,
    프로세서.
  20. 제 18 항에 있어서,
    상기 프로세서는 검사 스캔 동안, 프로세싱될 상기 결함들 각각에 대한 설계 속성들을 계산하도록 추가로 구성되는,
    프로세서.
  21. 제 20 항에 있어서,
    상기 프로세서는 상기 검사 스캔 동안 상기 분류 동작들을 위해 요구되는 CDA, DRC 및 라이브러리 매치 계산들 중 임의의 것을 제공하도록 추가로 구성되는,
    프로세서.
  22. 제 21 항에 있어서,
    상기 프로세서는 상기 검사 스캔 이후에 설계-기반 비닝을 포함하는 적어도 하나의 분류 동작을 제공하도록 추가로 구성되는,
    프로세서.
KR1020130012363A 2012-02-03 2013-02-04 설계-기반 결함 분류 방법 및 그 시스템 KR101897582B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261594952P 2012-02-03 2012-02-03
US61/594,952 2012-02-03

Publications (2)

Publication Number Publication Date
KR20130090382A KR20130090382A (ko) 2013-08-13
KR101897582B1 true KR101897582B1 (ko) 2018-09-12

Family

ID=49174086

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130012363A KR101897582B1 (ko) 2012-02-03 2013-02-04 설계-기반 결함 분류 방법 및 그 시스템

Country Status (3)

Country Link
JP (1) JP6197228B2 (ko)
KR (1) KR101897582B1 (ko)
TW (1) TWI574136B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9489599B2 (en) * 2013-11-03 2016-11-08 Kla-Tencor Corp. Decision tree construction for automatic classification of defects on semiconductor wafers
US9341580B2 (en) * 2014-06-27 2016-05-17 Applied Materials, Inc. Linear inspection system
KR102168737B1 (ko) * 2017-07-19 2020-10-22 미쓰비시덴키 가부시키가이샤 품질 분석 장치 및 품질 분석 방법
US11321633B2 (en) * 2018-12-20 2022-05-03 Applied Materials Israel Ltd. Method of classifying defects in a specimen semiconductor examination and system thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009516832A (ja) * 2005-11-18 2009-04-23 ケーエルエー−テンカー テクノロジィース コーポレイション 検査データと組み合わせて設計データを使用するための方法及びシステム

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5550839A (en) * 1993-03-12 1996-08-27 Xilinx, Inc. Mask-programmed integrated circuits having timing and logic compatibility to user-configured logic arrays
US6922482B1 (en) * 1999-06-15 2005-07-26 Applied Materials, Inc. Hybrid invariant adaptive automatic defect classification
JP4118703B2 (ja) * 2002-05-23 2008-07-16 株式会社日立ハイテクノロジーズ 欠陥分類装置及び欠陥自動分類方法並びに欠陥検査方法及び処理装置
US7536664B2 (en) * 2004-08-12 2009-05-19 International Business Machines Corporation Physical design system and method
US7331026B2 (en) * 2004-10-12 2008-02-12 Cadence Design Systems, Inc. Method and system for generating an initial layout of an integrated circuit
US7904852B1 (en) * 2005-09-12 2011-03-08 Cadence Design Systems, Inc. Method and system for implementing parallel processing of electronic design automation tools
US7570796B2 (en) * 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US7570800B2 (en) * 2005-12-14 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for binning defects detected on a specimen
RU2406136C2 (ru) * 2006-06-09 2010-12-10 Кейденс Дизайн Системс, Инк. Метод и механизм экстракции и распознавания многоугольников при проектировании интегральных схем
US7937179B2 (en) * 2007-05-24 2011-05-03 Applied Materials, Inc. Dynamic inline yield analysis and prediction of a defect limited yield using inline inspection defects
CN101681093B (zh) * 2007-06-04 2012-05-30 Asml荷兰有限公司 用于实施基于模型的光刻引导的布局设计的方法
US7900178B2 (en) * 2008-02-28 2011-03-01 International Business Machines Corporation Integrated circuit (IC) design method, system and program product

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009516832A (ja) * 2005-11-18 2009-04-23 ケーエルエー−テンカー テクノロジィース コーポレイション 検査データと組み合わせて設計データを使用するための方法及びシステム

Also Published As

Publication number Publication date
KR20130090382A (ko) 2013-08-13
TW201339778A (zh) 2013-10-01
JP2013162133A (ja) 2013-08-19
TWI574136B (zh) 2017-03-11
JP6197228B2 (ja) 2017-09-20

Similar Documents

Publication Publication Date Title
US9401013B2 (en) Method of design-based defect classification and system thereof
US9335277B2 (en) Region-of-interest determination apparatus, observation tool or inspection tool, region-of-interest determination method, and observation method or inspection method using region-of-interest determination method
JP6326465B2 (ja) ウェーハー上の設計欠陥および工程欠陥の検出、ウェーハー上の欠陥の精査、設計内の１つ以上の特徴を工程監視特徴として使用するための選択、またはそのいくつかの組み合わせのための方法
US9201022B2 (en) Extraction of systematic defects
US8194968B2 (en) Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions
US10483081B2 (en) Self directed metrology and pattern classification
KR102096136B1 (ko) 정밀 결함 위치들을 사용한 웨이퍼 검사 레시피들 튜닝
CN108291878A (zh) 单一图像检测
JP2017523390A (ja) 検査のための高解像度フルダイイメージデータの使用
KR101594267B1 (ko) 결함 검사 방법 및 결함 검사 장치
US20140177940A1 (en) Recipe generation apparatus, inspection support apparatus, inspection system, and recording media
JP5745573B2 (ja) 製造ツールのレシピを生成する方法及びそのシステム
KR101897582B1 (ko) 설계-기반 결함 분류 방법 및 그 시스템
US10928437B2 (en) Method of inspecting a specimen and system thereof
JP5323457B2 (ja) 観察条件決定支援装置および観察条件決定支援方法
JP4287863B2 (ja) レビューｓｅｍ
JP5036889B2 (ja) レビューｓｅｍ
JP4745380B2 (ja) レビューｓｅｍ
US8126257B2 (en) Alignment of semiconductor wafer patterns by corresponding edge groups
US20220207681A1 (en) Generating a metrology recipe usable for examination of a semiconductor specimen

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant