TW201522984A - 偏移補償電路及其補償方法 - Google Patents

偏移補償電路及其補償方法 Download PDF

Info

Publication number
TW201522984A
TW201522984A TW102146120A TW102146120A TW201522984A TW 201522984 A TW201522984 A TW 201522984A TW 102146120 A TW102146120 A TW 102146120A TW 102146120 A TW102146120 A TW 102146120A TW 201522984 A TW201522984 A TW 201522984A
Authority
TW
Taiwan
Prior art keywords
current
digital
offset compensation
transistor
pair
Prior art date
Application number
TW102146120A
Other languages
English (en)
Other versions
TWI524074B (zh
Inventor
Ying-Zong Juang
Hann-Huei Tsai
Po-Chang Wu
Chih-Yuan Yeh
Kuei-Cheng Lin
Original Assignee
Nat Applied Res Laboratories
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nat Applied Res Laboratories filed Critical Nat Applied Res Laboratories
Priority to TW102146120A priority Critical patent/TWI524074B/zh
Priority to US14/175,279 priority patent/US9118338B2/en
Publication of TW201522984A publication Critical patent/TW201522984A/zh
Application granted granted Critical
Publication of TWI524074B publication Critical patent/TWI524074B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45192—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45484—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit
    • H03F3/45596—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit by offset reduction
    • H03F3/456—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit by offset reduction by using a feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H03F3/45748—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H03F3/45748—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit
    • H03F3/45753—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/321—Use of a microprocessor in an amplifier circuit or its control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45514—Indexing scheme relating to differential amplifiers the FBC comprising one or more switched capacitors, and being coupled between the LC and the IC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一種電流導引式偏移補償電路用以校正一訊號處理器因製程與環境變異產生之誤差，該訊號處理器具有一對差動輸入端和一對差動輸出端，以及該電流導引式偏移補償電路包含一導引電路，與該訊號處理器連接；一數位控制器，根據該訊號處理器之該對差動輸出端的值，產生一數位控制訊號；一數位類比轉換電路，接收該數位控制訊號，並輸出一控制電壓，其中該導引電路接收該控制電壓，據以導引訊號處理器差動輸入對之電流，以抵銷來自該訊號處理器之誤差量。

Description

偏移補償電路及其補償方法
本發明涉及一種偏移補償電路及其補償方法，尤其是指一種電流導引式偏移補償電路及其補償方法。
感測器是用於將外在物理量轉換為電訊號，也因此感測器廣泛的應用在工業和生活中，相關的產品包括加速度計、陀螺儀、共振器、壓力感測器、呼吸感測器、磁力計、溫度感測器、環境光源感測器、距離感測器......等等。
感測器會因製程變異或外在環境變化而產生靜態或動態的誤差。舉例來說，第1圖出示一種採用互補式金屬氧化部半導體製程之微機電系統(CMOS MEMS)所製造之感測器晶片10，此類型的感測器晶片10常應用於手機的加速度計中，感測器根據偵測到電極11與相鄰的兩電極之間具有電容值差，以判斷目前手機正在進行一相對運動，因此，理論上，當無相對運動時，電極11與相鄰的兩電極之間的電容值應相同，也就是說，在感測器晶片10設計上，電極11與相鄰電極的面積與的間距必須相同。然而，在實際製程上，各電極的面積會存在些許的差異，各電極間的間距也可能不一致，造成即使當感測器無相對運動時，電極11與相鄰的兩電極之間已具有電容值差，這就是所謂感測器的靜態誤差。另一方面，當感測器的外 在環境例如溫度發生變化時，電極之間的電容值會因而產生變異，這就是所謂感測器的動態誤差。
在習知技術中，為解決上述感測器誤差的問題，會使用一種電容式補償電路。如第2圖所示，該圖為一電容式補償電路20。根據感測器正、負輸出端的值，決定將該電容式補償電路20所產生的等效電容值Ceq補償至感測器的正端或負端，例如，當感測器的負輸出端之電壓值大於正輸出端之電壓值時，將該等效電容值Ceq補償至感測器的正端。然而，為了產生微小的補償電容值，需要使用多個電容與多個開關元件組成電容網路，使得該電容式補償電路20占用感測器晶片大量的面積，而且該電容式補償電路20僅為一種補償電容陣列電路，該補償電容陣列電路不具有計算的功能，因此無法計算感測器的誤差量，也就是說，該補償電容陣列電路不但占用空間，且其能補償之最小誤差量亦有所限制，亦無法兼顧補償感測器之動態與靜態之誤差。
本發明之主要目的在於提供一種偏移補償電路及其補償方法，其可補償感測器之動態及靜態的誤差。
為達上述目的，本發明提供一種電流導引式偏移補償電路，用於補償一訊號處理器之差動誤差，該訊號處理器具有一對差動輸入端以及一對差動輸出端，該電流導引式偏移補償電路包含：一導引電路，與該訊號處理器連接；一數位控制器，根據該訊號處理器之該對差動輸出端的值，產生一數位控制訊號；一數位類比轉換電路，接收該數位控制訊號，並輸出一控制電壓，其中該導引電路接收該控制電壓，據以控制一校正電 流。。
根據本發明之一方面，該電流導引式偏移補償電路進一步包含一比較器，用於接收該對差動輸出的值，並產生一比較輸出，輸出至該數位控制器，該數位控制器該比較輸出產生該數位控制訊號。
根據本發明之另一方面，該電流導引式偏移補償電路進一步包含一低通濾波器，用於接收該對差動輸出的值，並且差動輸出一低頻訊號，輸出至該數位控制器，該數位控制器根據該低頻訊號產生該數位控制訊號。
本發明還提供一種訊號處理器之偏移補償方法，該訊號處理器具有一對差動輸入端、一對差動輸出端以及一電流導引式偏移補償電路，該電流導引式偏移補償電路包含一導引電路、一數位控制器、一數位類比轉換電路，該方法包括下列步驟：S10：該數位控制器根據該訊號處理器之該對差動輸出端的值，產生一數位控制訊號；S20：該數位類比轉換電路，接收該數位控制訊號，並輸出一控制電壓；S30：該導引電路接收該控制電壓，據以控制一校正電流。
根據本發明之另一方面，該電流導引式偏移補償電路包含一比較器，並且在步驟S10之前還包含：S40：該比較器接根據該訊號處理器之該對差動輸出端的值，產生一比較輸出。
根據本發明之另一方面，該電流導引式偏移補償電路包含一低通濾波器，並且在步驟S40之前還包含：S50：該低通濾波器根據該訊號處理器之該對差動輸出端的值，差動輸出一低頻訊號。
10‧‧‧感測器晶片
11‧‧‧電極
20‧‧‧電容式補償電路
110、210、310、410‧‧‧電流導引式偏移補償電路
120、420‧‧‧訊號處理器
111、211、311、411‧‧‧數位控制器
112、212、312、412‧‧‧數位類比轉換電路
113、213、413‧‧‧導引電路
114、214、314、414‧‧‧比較器
200‧‧‧加速度讀取電路
230‧‧‧前置放大器(Pre-Amp)
300‧‧‧三軸加速度讀取電路
415‧‧‧低通濾波器
M1、M2、M3、M4、M5、M6‧‧‧電晶體
A‧‧‧電流導引式偏移補償電路之特定一部分
B‧‧‧三軸加速度讀取電路之特定一部分
第1圖繪示一電容式感測器晶片之結構；第2圖繪示一電容式補償電路；第3圖繪示本發明之電流導引式偏移補償電路；第4圖繪示本發明第一實施例之電流導引式偏移補償電路；第5圖為第4圖所示的電流導引式偏移補償電路之虛線區域A之示意圖；第6圖繪示本發明第二實施例之電流導引式偏移補償電路；第7圖繪示本發明第三實施例之電流導引式偏移補償電路；第8圖繪示本發明之偏移補償方法之流程圖；以及第9圖繪示本發明第三實施例之偏移補償方法之流程圖。
本發明之數個較佳實施例藉由所附圖式與下面之說明作詳細描述，在不同的圖式中，相同的原件符號表示相同或相似的元件。
請參考第3圖，第3圖繪示本發明之電流導引式偏移補償電路110，該電流導引式偏移補償電路110與一訊號處理器120連接，該訊號處理器120在此以一放大器作為示例，該訊號處理器120包含一電流源Io、一對差動輸入端Vin與Vip以及一對差動輸出端Von與Vop，其中該訊號處理器120尚包含一對電晶體M1與M2，該訊號處理器120的負輸入端Vin輸入電壓至電晶體M1以及正輸入端Vip輸入電壓至電晶體M2，使得電晶體M1與M2分別輸 出電流至該訊號處理器200的差動輸出端Von與Vop。理想狀況而言，電晶體M1與M2所輸出的電流值應該相同，然而實際上會因感測器或該訊號處理器120的製程變異或外在環境例如溫度變化，造成電晶體M1與M2所輸出的靜態電流存在一誤差值。因此，本發明提供該電流導引式偏移補償電路110，用於補償電流誤差量。
該電流導引式偏移補償電路110包含一數位控制器111、一數位類比轉換電路112以及一導引電路113，可選地，該電流導引式偏移補償電路110可進一步包含一比較器114。
請參考第3圖，該比較器114接收來自於該訊號處理器120之該對差動輸出端Von與Vop的值，並偵測出該訊號處理器120差動輸出的值具有一誤差值，因而產生訊號為0或1之一比較輸出，輸出至該數位控制器111，其中該比較器114較佳可為一磁滯比較器，其可避免因雜訊干擾而影響校正之穩定性。該數位控制器111根據該比較器114之該比較輸出，判斷該補償該訊號處理器120之正端輸入或是負端輸入之電流以及需要補償的量，並據以產生數位控制訊號。該數位控制器111傳遞該數位控制訊號至該數位類比轉換電路112，並且控制該數位類比轉換電路112之輸入端數位碼，使得該數位類比轉換電路112開始輸出一控制電壓。採用該數位控制器111具有諸多優點，可實現演算法之功能，例如快速之SAR演算法，因此該數位類比轉換電路112設計上不需要太注重線性度。
該導引電路113包含一輸入級以及一輸出級，其中該輸入級包含一第一電晶體M3與第二電晶體M4，該輸出級包含一第三電晶體M5與第四電晶體M6，當該數位控制器111判斷應補償該訊號處理器120之負端之 電流時，該數位控制器111係藉由該數位控制訊號導通該第一電晶體M3，從而使與該第一電晶體M3耦接之該第三電晶體M5接收該控制電壓，並輸出具有第一數值之校正電流。同理，當該數位控制器111判斷應補償該訊號處理器120之正端之電流時，該數位控制器111係藉由該數位控制訊號導通該第二電晶體M4，從而使與該第二電晶體M4耦接之該第四電晶體M6接收該控制電壓，並輸出具有第二數值之校正電流。最後，當該數位控制器111偵測到來自該比較器114之該比較輸出轉態時，表示該訊號處理器120之校正已完成，即停止校正，此時該訊號處理器120的輸出達到穩態，且該差動輸出端之電壓Von與Vop會相當接近，即，該差動輸出端之偏移誤差接近0V，因此，該比較器114的解析度決定該電流導引式偏移補償電路110所能補償的最小誤差值。
請參考第4圖，第4圖繪示本發明之第一實施例，第4圖為一加速度讀取電路200，用以將外在的物理量(加速度或角度變化量)轉換為電訊號。當發生相對運動時，該加速度讀取電路200前端之兩個電容Csp與Csn的值產生變化，該對電容Csp與Csn差動輸出一對電容值，分別經由一電容轉電壓電路(C/V)，將該對電容值轉換為一對電壓訊號，之後經由前置放大器(Pre-Amp)230與可變增益放大器(PGA)將該對電壓訊號放大並輸出。然而在無加速度時該對電容Csp與Csn差動輸出電容值不一致，將會造成該電容轉電壓電路(C/V)所輸出之該對電壓訊號具有一偏移誤差值，該偏移誤差值經過前置放大器230與可變增益放大器(PGA)後，使得該偏移誤差值同時也被放大。因此，本發明提供該電流導引式偏移補償電路210，用於補償該加速度讀取電路200之差動誤差。
請參見第4圖與第5圖，其中第5圖為第4圖所示的電流導引式偏移補償電路210之虛線區域A之示意圖。在本發明第一實施例中，將該電流導引式偏移補償電路210之該導引電路213設置於該前置放大器230之內部電路，因此，本實施例是將該加速度讀取電路200之差動輸出端Vop與Von所輸出的值，經由該電流導引式偏移補償電路210提供一校正值補償至該前置放大器230，然而，可以理解地，在其他實施例中，可將該電流導引式偏移補償電路210之該導引電路213設置於該電容轉電壓電路(C/V)或者是該可變增益放大器(PGA)之中。
在本發明第一實施例中，比較器214接收該加速度讀取電路之差動輸出端Vop與Von所輸出的值，並偵測出該差動輸出的值具有一偏移誤差值，因而產生訊號為0或1之一比較輸出，輸出至該數位控制器211。該數位控制器211根據該比較器214之該比較輸出，判斷該補償該前置放大器230之正端輸入或是負端輸入之電流以及需要補償的量，並據以產生數位控制訊號。該數位控制器211傳遞該數位控制訊號至該數位類比轉換電路212，並且控制該數位類比轉換電路212之輸入端數位碼，使得該數位類比轉換電路212開始輸出一控制電壓。當該數位控制器211判斷應補償該前置放大器230之負端之電流時，該數位控制器211係藉由該數位控制訊號導通該第一電晶體M3，從而使與該第一電晶體M3耦接之該第三電晶體M5接收該控制電壓，並輸出具有第一數值之校正電流；相應的，當該數位控制器211判斷應補償該前置放大器230之正端之電流時，該數位控制器211係藉由該數位控制訊號導通該第二電晶體M4，從而使與該第二電晶體M4耦接之該第四電晶體M6接收該控制電壓，並輸出具有第二數值之校正電流，最後， 當該數位控制器211偵測到來自該比較器214之該比較輸出轉態時，表示該加速度讀取電路200之校正已完成，即停止校正，此時該加速度讀取電路200的輸出達到穩態，且該差動輸出端之電壓Von與Vop會相當接近，即，該差動輸出端之偏移誤差接近0V。
根據本發明的第一實施例可知，本發明所提供之電流導引式偏移補償電路110主要為與前置放大器230連接之該導引電路213、該數位類比轉換器212、該比較器214及相關之數位電路，因此該電流導引式偏移補償電路110僅占用感測器晶片極小的面積，而且，藉由該該數位類比轉換器212控制該導引電路213之第三電晶體M5或第四電晶體M6之閘級電壓，可以達到補償極小的誤差值以及寬廣的補償範圍。
請參考第6圖，第6圖繪示本發明之第二實施例，第6圖為一三軸加速度讀取電路300，該三軸加速度讀取電路300可分別讀取來自x、y、z軸的加速度值，該些加速度值經由該三軸加速度讀取電路300前端之三對電容Cxp、Cxn、Cyp、Cyn與Czp、Czn(虛線區域B)，轉換為三對差動輸出之電容值。該電流導引式偏移補償電路310補償該三軸加速度讀取電路300之補償方法與本發明第一實施例大致相同，其中該數位控制器311產生複數個數位控制訊號，並且儲存該複數個數位控制訊號，並以分時多工之方式，依序(例如以x、y、z此順序)控制該數位類比轉換電路312之輸入端數位碼，使得該數位類比轉換電路312依序開始輸出相應三軸其中之一之控制電壓，並且該數位控制器311依據該相應的數位控制訊號，使該電流導引式偏移補償電路310據以控制一相應的校正電流，直到該數位控制器311判斷該三軸所差動輸出的值，經由該比較器314所輸出之該比較輸出轉態時，該數 位控制器311即記憶該些對應的數位控制訊號，並在當該三軸加速度讀取電路300前端之該三對電容所對應之開關Φx、Φy或Φz導通時，相應的產生該數位控制訊號。根據本實施例，可以理解地，本發明之電流導引式偏移補償電路310可以與多個感測器連接，並且該多個感測器係用於感測不同的物理量(例如加速度或角速度)，再藉由分時多工之方式以實現多感測器共用同一偏移補償電路之功效。
請參考第7圖，第7圖繪示本發明之第三實施例，本實施例之電流導引式偏移補償電路410補償一訊號處理器420之補償方法與本發明第一實施例大致相同，其中該電流導引式偏移補償電路410進一步包含一低通濾波器415，該低通濾波器415接收該訊號處理器420之該對差動輸出端Von與Vop的值，並且擷取出該訊號處理器420因製程變異或外在環境例如溫度變化所造成之較低頻的誤差值，之後該低通濾波器415差動輸出一低頻訊號。該比較器414接收來自於該低通濾波器415之該低頻訊號，並偵測出該低通濾波器415差動輸出之該低頻訊號具有一誤差值，因而產生訊號為0或1之一比較輸出，使得該電流導引式偏移補償電路410據以控制一相應的校正電流。
根據本發明的第三實施例可知，藉由設置該低通濾波器415，可以擷取因製程變異所造成之靜態偏移誤差或是因外在環境溫度變化而產生之較低頻之動態偏移誤差，並經由該數位控制器411之內部的演算法運算後，達到兼具適應性地補償該加速度讀取電路之靜態與動態偏移誤差。
請參考第8圖，第8圖繪示本發明之偏移補償方法之流程圖，該流程圖示意根據本發明之電流導引式偏移補償電路補償一校正電流至一 訊號處理器之步驟。根據本實施例，該電流導引式偏移補償電路包含一導引電路、一數位控制器和一數位類比轉換電路，以及該訊號處理器具有一對差動輸入端、一對差動輸出端。首先，步驟S10：該數位控制器根據該訊號處理器之該對差動輸出端的值，產生一數位控制訊號。之後進行步驟S20：該數位類比轉換電路，接收該數位控制訊號，並輸出一控制電壓。最後，進行步驟S30：該導引電路接收該控制電壓，據以控制一校正電流。本實施例主要是用以補償該訊號處理器因製程上，在電路設計布局之電極的面積不匹配，所造成的靜態偏移誤差。
請參考第9圖，第9圖繪示本發明第三實施例之偏移補償方法之流程圖。相較上述第8圖所繪示之偏移補償方法，本實施例之電流導引式偏移補償電路進一步包含一低通濾波器與一比較器以及該導引電路包含一輸入級與一輸出級。首先，步驟S50：該低通濾波器根據該訊號處理器之該對差動輸出端的值，差動輸出一低頻訊號。之後進行步驟S40：該比較器接根據該訊號處理器之該對差動輸出端的值，產生一比較輸出，其中該比較器所接收的值是來自於該低通濾波器所差動輸出之該低頻訊號。之後依序進行步驟S10：該數位控制器根據該訊號處理器之該對差動輸出端的值，產生一數位控制訊號，以及步驟S20：該數位類比轉換電路，接收該數位控制訊號，並輸出一控制電壓，其中步驟S10裡，該數位控制器所接收的值是來自於該比較器所輸出之該比較輸出。最後再依序進行步驟S31：該導引電路接收該控制電壓並且該數位控制器藉由該數位控制訊號導通該輸入級，以及步驟S32：與該輸入級耦接之該輸出級根據該控制電壓，據以控制一校正電流。根據本實施例，由於該電流導引式偏移補償電路包含有該低通濾波 器，因此可進一步擷取出該訊號處理器因外在環境溫度變化所造成之較低頻的誤差值，兼具補償該訊號處理器之動態與靜態之偏移誤差。
110‧‧‧電流導引式偏移補償電路
120‧‧‧訊號處理器
111‧‧‧數位控制器
112‧‧‧數位類比轉換電路
113‧‧‧導引電路
114‧‧‧比較器
M1、M2、M3、M4、M5、M6‧‧‧電晶體

Claims (15)

  1. 一種電流導引式偏移補償電路，用於補償一訊號處理器之差動誤差，該訊號處理器具有一對差動輸入端以及一對差動輸出端，該電流導引式偏移補償電路包含：一導引電路，與該訊號處理器連接；一數位控制器，根據該訊號處理器之該對差動輸出端的值，產生一數位控制訊號；一數位類比轉換電路，接收該數位控制訊號，並輸出一控制電壓，其中該導引電路接收該控制電壓，據以控制一校正電流。
  2. 如申請專利範圍第1項之電流導引式偏移補償電路，尚包含一比較器，用於接收該對差動輸出的值，並產生一比較輸出，輸出至該數位控制器，該數位控制器根據該比較輸出產生該數位控制訊號。
  3. 如申請專利範圍第2項之電流導引式偏移補償電路，其中當該比較器的比較輸出轉態時，該數位控制器即停止繼續產生該數位控制訊號。
  4. 如申請專利範圍第3項之電流導引式偏移補償電路，其中該比較輸出為0或1之訊號。
  5. 如申請專利範圍第1項之電流導引式偏移補償電路，尚包括一低通濾波器，用於接收該對差動輸出的值，並且差動輸出一低頻訊號，輸出至該數位控制器，該數位控制器根據該低頻訊號產生該數位控制訊號。
  6. 如申請專利範圍第1項之電流導引式偏移補償電路，其中該訊號處理器包含一運算放大器。
  7. 如申請專利範圍第1項之電流導引式偏移補償電路，其中該導引電路包括：一輸入級，用於接收該數位控制訊號；以及一輸出級，與該輸入級耦接，根據該控制電壓，產生該校正電流。
  8. 如申請專利範圍第7項之電流導引式偏移補償電路，其中該導引電路之輸入級包括第一電晶體與第二電晶體，該輸出級包括第三電晶體與第四電晶體，當該訊號處理器的該對差動輸出的正輸出端之電壓值大於負輸 出端之電壓值，該數位控制器係藉由該數位控制訊號導通該第一電晶體，從而使與該第一電晶體耦接之該第三電晶體輸出具有第一數值之校正電流，而當該訊號產生器的該對差動輸出的正輸出端之電壓值小於負輸出端之電壓值，該數位控制器係藉由該數位控制訊號導通該第二電晶體，從而使與該第二電晶體耦接之該第四電晶體輸出具有第二數值之校正電流。
  9. 如申請專利範圍1之電流導引式偏移補償電路，其中該訊號處理器接收複數組該對差動輸入端的值，使得該數位控制器產生複數個數位控制訊號，其中該數位控制器記憶該複數個數位控制訊號，並以分時多工之方式校正該複數組差動輸入的值。
  10. 一種訊號處理器之偏移補償方法，該訊號處理器具有一對差動輸入端、一對差動輸出端以及一電流導引式偏移補償電路，該電流導引式偏移補償電路包含一導引電路、一數位控制器、一數位類比轉換電路，該方法包括下列步驟：S10：該數位控制器根據該訊號處理器之該對差動輸出端的值，產生一數位控制訊號；S20：該數位類比轉換電路，接收該數位控制訊號，並輸出一控制電壓；S30：該導引電路接收該控制電壓，據以控制一校正電流。
  11. 如申請專利範圍第10項之偏移補償方法，其中該電流導引式偏移補償電路包含一比較器，並且在步驟S10之前還包含：S40：該比較器接根據該訊號處理器之該對差動輸出端的值，產生一比較輸出。
  12. 如申請專利範圍第11項之偏移補償方法，其中當該比較器的比較輸出轉態，該數位控制器即停止繼續產生數位控制訊號。
  13. 如申請專利範圍第11項之偏移補償方法，其中該電流導引式偏移補償電路包含一低通濾波器，並且在步驟S40之前還包含：S50：該低通濾波器根據該訊號處理器之該對差動輸出端的值，差動輸出一低頻訊號。
  14. 如申請專利範圍第10項之偏移補償方法，其中該導引電路包含一輸入級和一輸出級，該輸入級與該輸出級耦接，並且在步驟S30進一步包含：S31：該導引電路接收該控制電壓並且該數位控制器藉由該數位控制訊號導通該輸入級；S32：與該輸入級耦接之該輸出級根據該控制電壓，據以控制一校正電流。
  15. 如申請專利範圍第14項之偏移補償方法，其中該輸入級包含一第一電晶體和一第二電晶體，該輸出級包括第三電晶體與第四電晶體，其中當該訊號處理器的該對差動輸出的正輸出端之電壓值大於負輸出端之電壓值，該數位控制器係藉由該數位控制訊號導通該第一電晶體，從而使與該第一電晶體耦接之該第三電晶體輸出具有第一數值之校正電流，而當該訊號產生器的該對差動輸出的正輸出端之電壓值小於負輸出端之電壓值，該數位控制器係藉由該數位控制訊號導通該第二電晶體，從而使與該第二電晶體耦接之該第四電晶體輸出具有第二數值之校正電流。
TW102146120A 2013-12-13 2013-12-13 偏移補償電路及其補償方法 TWI524074B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102146120A TWI524074B (zh) 2013-12-13 2013-12-13 偏移補償電路及其補償方法
US14/175,279 US9118338B2 (en) 2013-12-13 2014-02-07 Offset compensation circuit and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102146120A TWI524074B (zh) 2013-12-13 2013-12-13 偏移補償電路及其補償方法

Publications (2)

Publication Number Publication Date
TW201522984A true TW201522984A (zh) 2015-06-16
TWI524074B TWI524074B (zh) 2016-03-01

Family

ID=53369747

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102146120A TWI524074B (zh) 2013-12-13 2013-12-13 偏移補償電路及其補償方法

Country Status (2)

Country Link
US (1) US9118338B2 (zh)
TW (1) TWI524074B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109818604A (zh) * 2019-04-03 2019-05-28 江苏集萃微纳自动化系统与装备技术研究所有限公司 一种高精度差分电容mems接口电路及mems器件

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI535193B (zh) * 2014-07-10 2016-05-21 晶致半導體股份有限公司 具有校正功能之驅動裝置及其應用之無線充電驅動系統
US10241165B2 (en) * 2016-03-14 2019-03-26 Jeol Ltd Inductive coupling in multiple resonance circuits in a nuclear magnetic resonance probe and methods of use
US20180183455A1 (en) * 2016-12-23 2018-06-28 Avnera Corporation Multicore successive approximation register analog to digital converter
US10033396B1 (en) * 2017-03-26 2018-07-24 Nxp Usa, Inc. Active switch having low leakage current
US10651797B2 (en) 2018-04-09 2020-05-12 Infineon Technologies Austria Ag Amplifier offset and compensation
CN112994624B (zh) * 2019-12-17 2023-10-20 博通集成科技(深圳)有限公司 音频功率放大器直流偏移的校准
JP2021150806A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 半導体集積回路及び受信装置
EP4125219A1 (en) 2021-07-27 2023-02-01 Socionext Inc. Current-mode circuits and calibration thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2616985B1 (fr) * 1987-06-19 1991-07-19 Thomson Semiconducteurs Amplificateur differentiel a sorties differentielles et son application aux circuits de commutation de tetes de lecture pour magnetoscopes
US6795843B1 (en) * 2000-11-08 2004-09-21 Sequoia Communications Low-distortion differential circuit
KR100394318B1 (ko) * 2001-03-22 2003-08-09 주식회사 버카나와이어리스코리아 주파수 변환 믹서 출력의 디씨 오프셋 제거 장치 및 방법
US7193467B2 (en) * 2004-03-30 2007-03-20 Rambus Inc. Differential amplifiers and methods of using same
TWI261444B (en) * 2004-10-08 2006-09-01 Mediatek Inc DC offset calibration apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109818604A (zh) * 2019-04-03 2019-05-28 江苏集萃微纳自动化系统与装备技术研究所有限公司 一种高精度差分电容mems接口电路及mems器件

Also Published As

Publication number Publication date
US20150171885A1 (en) 2015-06-18
US9118338B2 (en) 2015-08-25
TWI524074B (zh) 2016-03-01

Similar Documents

Publication Publication Date Title
TWI524074B (zh) 偏移補償電路及其補償方法
TWI482947B (zh) 量測物理參數的方法與用於實施該方法之電容性感應器的電子介面電路
JP4671305B2 (ja) 物理量センサ
TWI585368B (zh) 用以於物理參數之測量期間減少非線性的方法及用以實施此方法之電子電路
US9438261B2 (en) Capacitance-to-digital converter and method for providing a digital output signal
US8981834B2 (en) Circuit and method for dynamic offset compensation in a MEMS sensor device
US9182433B2 (en) Detection circuit for capacitive sensor
JP2015154488A (ja) オフセット補償を備えた増幅器
JP4515241B2 (ja) 出力増幅回路及びそれを用いたセンサ装置
JP2007187509A (ja) 容量式物理量センサ
JP2006292469A (ja) 容量式物理量センサ
JP5891811B2 (ja) 全差動増幅回路、コンパレーター回路、ａ／ｄ変換回路、及び電子機器
US9903891B2 (en) Capacitive sensor
US8397571B2 (en) Sensor output circuit
JP5440521B2 (ja) 感度温特補正回路
JP6314813B2 (ja) 加速度センサ
Dutta et al. Low offset, low noise, variable gain interfacing circuit with a novel scheme for sensor sensitivity and offset compensation for MEMS based, Wheatstone bridge type, resistive smart sensor
US10371723B2 (en) Current sensor for biomedical measurements
CN116263464A (zh) 差分式电容装置与差分式电容校准方法
JP2000337982A (ja) 圧力センサ回路
US9939290B1 (en) Method for calibration of a system with time-multiplexed sensors
JP6413269B2 (ja) 回路装置、検出装置及び電子機器
KR20170062194A (ko) 차동 적분 회로 및 그를 이용한 센서 신호 처리 장치
JP6053997B1 (ja) フィルタ装置
CN113076024A (zh) 触控检测电路及相关芯片和触控装置