TW201517135A - 根據閘極優先高介電常數金屬閘極途徑所形成的完全矽化閘極 - Google Patents

根據閘極優先高介電常數金屬閘極途徑所形成的完全矽化閘極 Download PDF

Info

Publication number
TW201517135A
TW201517135A TW103122219A TW103122219A TW201517135A TW 201517135 A TW201517135 A TW 201517135A TW 103122219 A TW103122219 A TW 103122219A TW 103122219 A TW103122219 A TW 103122219A TW 201517135 A TW201517135 A TW 201517135A
Authority
TW
Taiwan
Prior art keywords
layer
gate
metal
transistor
coating layer
Prior art date
Application number
TW103122219A
Other languages
English (en)
Other versions
TWI543242B (zh
Inventor
Stefan Flachowsky
Gerd Zschaetzsch
Jan Hoentschel
Original Assignee
Globalfoundries Us Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Globalfoundries Us Inc filed Critical Globalfoundries Us Inc
Publication of TW201517135A publication Critical patent/TW201517135A/zh
Application granted granted Critical
Publication of TWI543242B publication Critical patent/TWI543242B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明涉及閘極優先高介電常數金屬閘極途徑所形成的完全矽化閘極，當形成場效電晶體時，一個常見的問題是在閘極電極中的金屬薄膜和形成在其上的半導體材料(通常是多晶矽)之間的介面處形成的蕭特基障壁(Schottky barrier)。本領域中所習知的完全矽化閘極可克服這個問題。然而，該源極和汲極區域以及該閘極電極的矽化通常是同時實行，從而阻礙完全矽化閘極的形成。本發明所請求的方法提出了二個連續的矽化製程，他們相對於彼此地分離(decoupled)。在第一矽化製程中，形成金屬矽化物來形成和源極和汲極區域的介面而不影響該閘極電極。在第二矽化製程中，形成和該閘極電極具有介面的金屬矽化物層而不影響該電晶體的源極和汲極區域。

Description

根據閘極優先高介電常數金屬閘極途徑所形成的完全矽化閘極
一般而言，本發明關於積體電路，尤其是關於包含具有金屬層的閘極的電晶體。
在現代的電子器件中，電晶體是主要的元件。目前，數百萬個電晶體可以被設置在現在可得的複雜積體電路中，譬如微處理器、CPU、儲存晶片等等。包含在積體電路中的電晶體具有盡可能小的典型尺寸是關鍵的，以便實現高積集密度。
最廣泛應用的其中一種技術是互補式金氧半導體(Complementary metal-oxide semiconductor,CMOS)技術，其中互補式場效電晶體(field effect transistor,FET)，例如，P通道FET和N通道FET，被用來形成電路元件，譬如反向器和其他邏輯閘，以設計高度複雜的電路構裝。
電晶體通常形成在由基板支撐的半導體層內所定義的主動區域中。目前，大部分積體電路所形成的層是由矽所製作，其可以設置成單晶、多晶或非晶形式。 其他材料，譬如舉例而言，摻雜原子或離子，可以被導入到原始的半導體層中。
在製造具有低於50nm的典型閘極尺寸的電晶體時，所謂的“高介電常數/金屬閘極”(high-k/metal gate,HKMG)技術現已成為新的製造標準。依據HKMG製程流程，包含在該閘極電極中的絕緣層是由高k材料構成。這是對比于傳統的氧化物/多晶矽(poly/SiON)方法，其閘極電極絕緣層典型地由氧化物構成，在矽基器件的情況下較佳地是二氧化矽或氮氧化矽。
目前，在半導體製造製程中存在二種不同的方法用於實現HKMG。在稱為閘極優先(gate-first)的第一種方法中，該製程流程類似于在傳統poly/SiON方法所使用者。先實行該閘極電極的形成，該閘極電極包含高k介電薄膜和功函數金屬薄膜，接著是晶體管制作的後續步驟，例如，定義源極和汲極區域、該基板表面的矽化部分、金屬化等等。另一方面，依據第二種方法，又被稱為閘極後制(gate-last)或替換閘極(replacement gate)，譬如摻雜離子植入、源極和汲極區域形成和基板矽化等製程步驟是在存在有犧牲偽閘極下實行的。在已經執行高溫的源極和汲極區域形成和所有的矽化退火迴圈之後，該偽閘極被真實閘極取代。
HKMG使得在該閘極電極中的絕緣層的厚度能夠增加，從而在即使電晶體通道的典型尺寸低到30nm或更低的情況下，可顯著地降低通過該閘極的漏電流通 道。然而，HKMG的實施帶來了新的挑戰並需要相對于傳統poly/SiON技術的新的整合方法。
舉例而言，為了調整閘極電極種類的功函數，需要找到新材料以將電晶體臨界電壓調整到想要的水準。
在閘極優先HKMG方法中，為了將電晶體臨界電壓調整到想要的水準，矽/鍺(SiGe)合金薄膜被沉積到矽層的表面上。因為該薄膜的一部分被包含在FET的通道區域中，所以該SiGe薄膜又常常被稱為“通道矽鍺”。
因為磊晶成長在矽上的磊晶矽鍺承受了壓應力，所以矽鍺合金也可以用來導入想要的應力分量(stress component)到P通道FET的通道區域中。這是想要的效應，因為當通道區域承受壓應力時，該通道在P通道FET的通道區域中的空穴的遷移性已知會增加。因此，可以在鄰接該通道區域的FET的源極和汲極區域的部分形成溝槽。矽鍺合金可接著磊晶成長在該溝槽中。該矽鍺也通常被稱為“嵌入式矽鍺”。
再者，在HKMG技術中，薄“功函數金屬”層插入在該高k介電質和設在該高k介電質上方的該閘極材料之間。藉由改變該金屬層的厚度，可因此調整臨界電壓。該閘極金屬層可包含，舉例而言，鉭(Ta)、鎢(W)、氮化鈦(TiN)或氮化鉭(TaN)。功函數金屬(譬如舉例而言，鋁)也可以被包含在該閘極金屬層中。
因為形成在該閘極金屬層的頂部上的該閘 極材料通常是半導體(舉例而言，多晶矽)，所以蕭特基障壁(Schottky barrier)被建立在該閘極金屬層和該閘極半導體材料之間的介面。這會限制電路切換速度而在不想要的情況下使AC效能惡化。
第1a到1c圖顯示依據習知的閘極優先HKMG方法的電晶體製造製程的一些態樣。
第1a圖示意地例示在先進製造階段中的半導體結構100的剖面圖。在半導體層102中形成隔離區域102b之後獲得該半導體結構100。隔離區域102b已經形成為淺溝槽隔離。該半導體層102，典型地包含單晶矽，是形成在基板101上，基板可以由任何適當的載體(carrier)所構成。
接著在該半導體層102中形成主動區域102a。這可能包含實行一個或多個阱植入(well implantation)。主動區域是被理解成一個或多個電晶體將要形成在其中或其上的半導體區域。為了方便顯示，例示單一個主動區域102a，其被隔離區域102b橫向地限制住。
第1a圖顯示FET 150在定義該主動區域102a之後已經被形成。在該閘極優先HKMG中，閘極結構160形成在該主動區域102a的上表面上。雖然未圖示，在形成該閘極結構160之前，薄矽鍺膜可能已經沉積在該主動區域102a的表面上。
該閘極結構160是通過連續地堆疊不同的材料層來形成，這些材料層被連續地圖案化以獲得想要的 閘極結構大小和尺寸。製作該閘極結構的堆疊包含：形成在該主動區域102a的表面上的絕緣層161、閘極金屬層164、閘極材料162、以及鄰接該閘極材料162並將其上表面曝露在外的蓋帽層(未圖示)。該閘極堆疊通常被間隔物結構163側向地界定，在後續的製程階段中，該間隔物結構163可以有利地用作為植入遮罩。
形成在該主動區域102a的表面上的該絕緣層161包含高k材料。該閘極金屬層164形成在該絕緣層161和該閘極材料162之間，以調整電晶體臨界電壓。直接地形成在該閘極金屬層164的上表面上的該閘極材料162典型地包含半導體，譬如多晶矽。該蓋帽層形成在該閘極堆疊的頂部且通常由絕緣、相對較堅韌的材料構成，譬如舉例而言，氮化矽(Si3N4)。
當需要時，在形成該閘極結構160之後，嵌入式矽鍺合金層可以形成在該主動區域102a中。
之後，執行數個植入以定義電晶體150的源極和汲極區域151。該植入可包含暈圈/延伸植入(halo/extension implants)，造成在該主動區域102a中的延伸區域151e和暈圈區域(未圖示)。在實行暈圈/延伸植入之後，該間隔物結構163可變寬，且可執行另外的一系列植入以形成該源極和汲極區域151的深入區域151d。
依據傳統製程流程，在實行這些植入之前，該絕緣蓋帽層從該閘極結構160的頂部被移除。典型地，在形成該閘極結構160之後並在實行該暈圈/延伸植入 之前移除該蓋帽層。在移除該蓋帽層之後，該閘極結構160將該閘極材料162曝露在外，如第1a圖所示。
退火步驟接續在定義源極和汲極區域151的一系列植入之後。實行退火是為了激發植入的摻雜物並允許結晶結構從植入的傷害中復原。
在該退火步驟之後，形成金屬矽化物層以降低該電晶體150的電極的接觸電阻。該金屬矽化物的形成的製造製程示意地例示在第1b和1c圖中。
如第1b圖所示，難熔金屬層108沉積在該半導體結構100曝露出來的面上。該難熔金屬層108可包含，舉例而言，譬如鎳、鈦、鈷等等的金屬。較佳地，該難熔金屬層108包含鎳。該難熔金屬層108還可包含鉑，在一些情況下，鉑可促進鎳單矽化物(nickel monosilicide)更為均勻地形成。
隨後對該半導體結構100施加熱處理以促成該層108的金屬原子和該半導體結構100曝露出來的表面的矽原子之間的化學反應。
第1c圖顯示由於該熱處理而形成的鎳矽化物區域153和162a，其實質上包含低電阻率的鎳單矽化物。特別是，該金屬矽化物層153部分形成在該主動區域102a中且部分形成在該主動區域102a的頂部上，因此和該源極和汲極區域151形成介面。另一方面，該金屬矽化物層162a形成在該閘極結構160的頂部上，因此和在沉積該金屬層108之前曝露出來的該閘極材料162形成介面。應 注意到，包含在該側壁間隔物結構163和該隔離區域102b中的矽材料未實質上參與該熱處理製程期間所引起的化學反應，因為矽材料存在在這些特徵中只作為熱穩定的二氧化矽及/或氮化矽材料。
如上所述，由上述製造流程所產生的電晶體會被形成在該閘極金屬層164和該閘極材料162之間的介面的蕭特基障壁的缺點影響。為了去掉這個蕭特基障壁，較便利的是形成有足夠厚度的金屬矽化物層162a，用以直接形成和該閘極金屬層164的介面。
達到這個目標的一種方法是形成所謂的“完全矽化”閘極，其中，該金屬矽化物層162a完全地取代該閘極材料162，以便直接接觸該閘極金屬層164。形成完全矽化閘極結構的方法的範例可以在美國專利第6,821,887號中發現。在此應用中，適當地選擇該閘極結構的高度，以在上述的矽化製程中允許全部的閘極材料和該難熔金屬反應。
然而，習知技術中形成完全矽化閘極結構的方法使用和如上所述的在該源極/汲極區域上形成該金屬矽化物層153以及在該閘極頂部上形成該金屬矽化物層162a相同的矽化步驟。因此，該閘極金屬矽化物層162a的厚度和該源極/汲極金屬矽化物層153的厚度是相關的。這是一個嚴重的限制，因為該源極/汲極金屬矽化物層153的厚度可能無法增加到超出最大值。一般而言，該源極/汲極金屬矽化物層153的厚度必須明顯地小於該半導體層 102的厚度。隨著典型器件尺寸的縮小，這個問題變得越來越緊急，因為，舉例而言，該閘極長度也需要源極和汲極區域151在垂直方向上對應地微縮。
因此，使用習知的方法實際上是難以獲得完全矽化閘極並同時保持該源極/汲極金屬矽化物層的厚度在一個足夠低的值。因此，產生了對於允許形成有想要的厚度的該源極/汲極金屬矽化物層和該閘極金屬/矽化物層的改良電晶體製造方法的需求。
以下呈現了本發明的簡化概要以便提供對本發明的一些態樣的基本理解。此概要並非本發明的詳盡綜述。此概要並非意在標識本發明的關鍵要件，也並非意在描繪本發明的範圍。該概要的唯一目的是以簡化的形式呈現本發明的一些概念，以作為稍後呈現的更詳細描述的前序。
本發明是基於可以將源極和汲極區域的矽化製程和該閘極電極的矽化製程分離以改善電晶體的製造製程的新穎和創新的想法。基於這個想法，一個電晶體的形成方法包含形成閘極結構在半導體層上，該閘極結構在其上表面上曝露出形成在閘極材料上的頂部絕緣層；形成該電晶體的源極和汲極區域在該半導體層中；形成和該源極和汲極區域具有介面的第一金屬矽化物層，該第一金屬矽化物層形成係在存在有該頂部絕緣層下被形成；在形成該第一金屬矽化物層之後，從該閘極結構移除該頂部絕緣 層以曝露出該閘極材料；以及在移除該頂部絕緣層之後，在該閘極結構中形成第二金屬矽化物層，該第二金屬矽化物層被形成以至少部分地替換該閘極材料。當形成該第一金屬矽化物層在該源極/汲極區域上時，該閘極被該頂部絕緣層遮蔽，因此避免金屬矽化物形成在該閘極的頂部上。在移除該頂部絕緣層之後，第二金屬矽化物層接著被形成在該閘極結構的頂部上。因此，該第一和第二矽化製程被彼此分離開。這使得該第一和第二金屬矽化物層的厚度能夠獨立地優化。特別是，可以獲得完全矽化閘極而不必同時增加該源極/汲極金屬矽化物層的厚度。
有利的是，當在該閘極頂部上形成該第二金屬矽化物層時，可以遮蔽該源極和汲極區域的的表面。以此方式，已經形成在該源極/汲極區域中的該第一金屬矽化物層不會被該第二矽化製程(亦即，造成在該閘極上的該第二金屬矽化物層的形成的製程)影響。這完全地將該第一和第二矽化製程彼此分離。
100、200‧‧‧半導體結構
101、201‧‧‧基板
102、202‧‧‧半導體層
102a、202a‧‧‧主動區域
102b、202b‧‧‧隔離區域
108、208a、208b‧‧‧難熔金屬層
150、250‧‧‧FET、電晶體
151、251‧‧‧源極和汲極區域
151d、251d‧‧‧深入區域
151e、251e‧‧‧延伸區域
153、253、162a、262a‧‧‧鎳矽化物區域、金屬矽化物層
160、260‧‧‧閘極結構
161‧‧‧絕緣層
162、262‧‧‧閘極材料
163、263‧‧‧間隔物結構
164、264‧‧‧閘極金屬層
220‧‧‧應力材料層
230‧‧‧層間介電層
234‧‧‧遮罩
255‧‧‧通道區域
261‧‧‧閘極絕緣層
266‧‧‧蓋帽層
270‧‧‧塗布層
270s‧‧‧上表面
272‧‧‧通孔開口、開口
274‧‧‧通孔開口
281‧‧‧回蝕刻
283‧‧‧蝕刻
參考以下敍述並結合附圖可以更瞭解本揭露，其中相同的元件符號意指類似的元件，且其中：第1a到1c圖示意地顯示依據先前技術的製程流程的連續步驟中的包含電晶體的半導體結構的剖面圖；以及第2a到2j圖示意地顯示依據本發明的一實施例的製程流程的連續步驟中的半導體結構的剖面圖。
雖然本文所揭露的標的容許各種的修改及替代形式， 但其特定的實施例已通過附圖中的例子來顯示，並在本文中詳細描述。然而，應該瞭解的是，本文中特定實施例的描述不是為了要限制本發明所披露的特定形式，相反地，本發明欲涵蓋落入本發明的精神與範疇內的所有修改物、相等物、以及替代物，其將如附加的申請專利範圍所定義。
下面將說明本發明的各種例示性實施例。為了清楚起見，本說明書中並不記載實際實施方式中的所有特徵。當然，應該理解，在研發任何這種實際實施例的過程中，必須考慮許多具體的實施因素來達到研發人員的特定目的，諸如符合系統相關以及商業相關的約束，這些約束在各個實施方式中都是不同的。而且，應該理解，這種研發的努力可能是複雜並且耗時的，雖然如此，本領域技術人員受益于本公開內容也能正常地實現。
現在參照附圖描述本發明主題。附圖中示意的各種結構、系統及器件只是出於解釋目的並用以避免由本領域技術人員已知的細節模糊本揭露。但是，該些附圖被包括來描述並解釋本揭露的實施例。這裏所用的詞語和片語的意思應當解釋為與相關領域技術人員對該些詞語及片語的理解一致。在本文中的連貫使用的術語或片語並不意圖隱含特別的定義，亦即與本領域技術人員所理解的通常慣用意思不同的定義。若術語或片語意圖具有特定意義，亦即不同于本領域技術人員所理解的意思，則此類特別定義會以直接明確地提供該術語或片語的特定定義的定 義方式明確表示於說明書中。
應注意到，當適合的時候，用來描述例示在第2a到2j圖中的各種元件的元件符號實質上對應於以上用來描述例示在第1a到1c圖中的對應元件的元件符號，除了用於對應的特徵的開頭號碼從1改成2。舉例而言，半導體器件100對應於半導體器件200、閘極絕緣層161對應於閘極絕緣層261、閘極電極160對應於閘極電極260等等。因此，使用來指明本發明的一些元件的元件符號名稱可能在第2a到2j圖中例示，但可能不會在以下的說明書中特別描述。在這些例子中，應瞭解到，未在以下詳細描述的顯示在第2a到2j圖中的被標記的元件實質上對應於顯示在第1a到1c圖中具有相似標記的元件，並且已經描述在以上的相關的說明書中。
再者，應該注意的是，除非特別指出，可能在以下使用的任何關於位置或方向的術語例如“上部”、“下部”、“在…上”、“鄰接”、“上方”、“下方”、“在…之上”、“在…之下”、“頂部”、“底部”、“垂直”、“水準”等等，應該建立在該術語在參考圖式中的關於構件或元件的正常或日常意思的描述上。舉例而言，參考例示在第2a圖中的半導體器件200的示意剖面圖，應瞭解到閘極電極結構260是形成在該主動區域202a“上方”並且該閘極金屬層264是形成在閘極材料262“之下”或“下方”。
第2a圖顯示實質上對應依據第1a圖所示的 先前技術的製造方法的先進製造階段中的半導體結構200的剖面圖。
該半導體結構200包含其中已經形成有隔離區域202b的半導體層202。隔離區域202b可包含，舉例而言，淺溝槽隔離。隔離區域202b側向地定義主動區域202a。雖然只有一個主動區域202a顯示在第2a圖中，但在該半導體層202中可以形成多個主動區域202a。已經實行一個或一系列的植入製程(例如，阱植入)，以提供想要的摻雜分佈(doping profile)給該主動區域202a。
依據一個具體實施例，該半導體層202包含矽。依據一個特定具體實施例，該半導體層202包含單晶矽。
該半導體層202是形成附接於基板201。該基板201可代表任何適當的載體材料，且該半導體層202可以形成絕緣體上覆矽(silicon-on-insulator,SOI)結構。或者，該半導體層202可以形成在該基板201的塊材中。
雖然未圖示，半導體合金薄膜(例如，通道矽鍺薄膜)可能已經磊晶形成在該半導體層202的表面上。
該半導體結構200包含部分形成在該半導體層202中且部分形成在該半導體層202上的電晶體250。該電晶體250可以是FET，舉例而言，N通道FET或P通道FET。舉例而言，該電晶體250可能和相反極性的第二電晶體(未圖示)形成用在CMOS技術中的一對。
該電晶體250包含閘極結構260，其在定義 該主動區域202a之後以及(需要時)在形成該通道矽鍺薄膜之後，形成在該半導體層202的表面上。該閘極結構260較佳地是依據HKMG技術來形成。依據特定具體實施例，依據閘極優先HKMG技術來實現該閘極結構260。
因此，該閘極結構260包括包含有高k材料的閘極絕緣層261。所謂高k材料是指具有高於10的介電常數“k”的材料。在閘極電極中用作為絕緣層的高k材料的範例是氧化鉭(Ta2O5)、氧化鍶鈦(SrTiO3)、氧化鉿(HfO2)、氧化矽鉿(HfSiO)、氧化鋯(ZrO2)等等。
該閘極結構260還包括形成在該閘極絕緣層261上的閘極金屬層264，以允許臨界電壓的調整。該閘極金屬層264可包含譬如鉭或鎢的金屬。較佳地，該閘極金屬層264包含氮化物，譬如舉例而言，氮化鈦或氮化鉭。一定比例的功函數金屬種類(譬如鋁等等)可被包含在該閘極金屬層264中和其他材料結合。
閘極材料262隨後形成在該閘極金屬層264上。典型地，該閘極材料262包含半導體。在一些具體實施例中，該閘極材料262包含多晶矽。如上所述，蕭特基障壁是不希望被建立在該閘極金屬層264和該閘極材料262之間的介面。
蓋帽層266最後形成在該閘極材料262的頂部上。該蓋帽層266包含向該閘極結構260的外部曝露的上表面。該蓋帽層266典型地包含堅韌的絕緣體，譬如舉例而言，氮化矽。
依據一個具體實施例，該閘極結構260的長度(亦即，該閘極材料262朝著第2a圖中的水準方向的延伸)小於50nm。依據特定具體實施例，該閘極結構260的長度是28nm或更小。
在形成該閘極結構260之後，溝槽可以形成在該閘極結構260旁邊，其可以用例如矽鍺合金的半導體合金磊晶填充。該半導體合金可以被嵌入在該主動區域202a中以施加預定的應力給該電晶體250的該通道區域。這在P通道FET的例子中可能是想要的，其中，已知壓應變分量有利於增加該通道區域中的空穴的遷移性。
在形成該閘極結構260之後，當需要時，在嵌入該半導體合金到該主動區域202a中之後，定義該電晶體250的源極和汲極區域251。這可以通過執行一系列的離子植入來達成。
在第一植入階段，形成該源極/汲極區域251的暈圈區域(未圖示)和延伸區域251e。該延伸區域251e定義該電晶體250的該通道區域255的長度。有利地，在暈圈/延伸植入中，該間隔物結構263可以用作為植入遮罩。該間隔物結構263可以形成在該閘極結構260的側壁上或形成為鄰接該閘極結構260的側壁。該間隔物結構263也執行保護包含在該閘極堆疊中的敏感材料的任務，該敏感材料譬如是，舉例而言，包含在該閘極金屬層264中的材料。
依據先前技術中習知的方法，該閘極結構 260的該蓋帽層266在實行該暈圈/延伸植入之前會被移除。相反地，在本揭露中，在該暈圈/延伸植入期間保留該蓋帽層266。
在實行該暈圈/延伸植入之後，實行進一步的植入階段以形成該源極/汲極區域251的深入區域251d。方便的是，在該暈圈/延伸植入和深入植入之間，該間隔物結構263可能已經被拓寬，使得當實行該深入植入時能夠作為適當厚度的植入遮罩。此外，深入植入是在該蓋帽層存在的情形下實行的。
在實行該暈圈/延伸植入和該深入源極/汲極植入之後，實行退火步驟以激發該摻雜成分並允許該半導體層202的晶格在該植入傷害後復原。
在定義該源極/汲極區域251並實行該激發退火之後，對該半導體結構200執行第一矽化製程以形成電性接觸該源極和汲極區域251的金屬矽化物層。該第一矽化製程示意地顯示在第2b和2c圖中。
第2b圖顯示接續在第2a圖所示的階段之後的製造製程階段中的該半導體結構200。難熔金屬層208a已經沉積在該半導體結構200的表面上。該難熔金屬層208a包含以上描述層108時所提到的任何金屬。較佳地，該難熔金屬層208a包含鎳。對比於依據先前技術的方法，該難熔金屬層208a的沉積是在該閘極蓋帽層266存在的情形下實行的。
在沉積該難熔金屬層208a之後，施加第一 熱處理至該半導體結構200，以便起始在該208a層中的金屬原子以及該源極和汲極區域251與該金屬層208a接觸的區域中的矽原子之間的化學反應，從而形成實質上包含低電阻率鎳單矽化物的金屬矽化物區域。在該第一熱處理之後，移除該208a層中未反應的金屬原子。
第2c圖顯示施加該第一熱處理的結果。金屬矽化物層253形成在該主動區域202a中和該主動區域202a頂部上，以便形成和該源極和汲極區域251的介面。該金屬矽化物層253較佳地是包含鎳矽化物。該難熔金屬層208a的厚度和該第一熱處理的參數(譬如溫度和加熱時間)經過適當選擇以便得到想要的該金屬矽化物層253的厚度。
應注意到，在該第一熱處理中，在該間隔物結構263中和在該蓋帽層266中的矽原子不會參與到和該208a層的金屬的化學反應，因為其促成熱穩定的二氧化矽或氮化矽層的形成。因此，既然該第一矽化製程是在該間隔物結構263和該蓋帽層266存在下執行的，所以在沉積該難熔金屬層208a和施加該第一熱處理之後，沒有金屬矽化物區域形成在該閘極結構260的頂部。以此方式，可以選擇該第一矽化製程的參數以得到想要的該金屬矽化物層253的厚度，而不影響後續將要形成在該閘極結構260頂部上的金屬矽化物層的特性。
在完成上述的該第一矽化製程之後，移除該閘極蓋帽層266並對該半導體結構200實行第二矽化步 驟以形成電性接觸該電晶體250的該閘極電極260的金屬矽化物層。第2d到2i圖示意地顯示依據具體實施例的該蓋帽層移除步驟和該第二矽化製程。
如第2d圖所示，在實行該第一矽化製程之後，塗布層270被沉積到該半導體結構200的表面上。該塗布層270較佳地是包含延展性金屬。可以形成該塗布層270的材料包含：環氧樹脂、丙烯酸脂、乙烯基化學物質以及含有矽或金屬的有機金屬化合物。該塗布層270也可以是介電材料，譬如苯環丁烯(butylcyclobutene,BCB)、各種聚醯亞胺或低介電常數材料。依據一個先進具體實施例，該塗布層270可包含旋塗玻璃。
可以使用廣為接受的薄膜沉積技術來沉積該塗布層270。依據一個具體實施例，該塗布層270是旋轉塗布在該半導體層200的表面上。當該塗布層270包含旋塗玻璃時，這個具體實施例是較佳的。較佳地，該塗布層270是首先沉積以便完全地覆蓋該半導體結構200而不讓其任何部分曝露出來。
在沉積之後，可以平坦化該塗布層270。依據一個先進具體實施例，該塗布層270包含光學平坦化層(optical planarization layer,OPL)。在這個情況中，可以藉由將該塗布層270壓抵剛性的、透明的平坦表面並固化它，從而有效地平坦化該塗布層270。可以透過該透明表面發射紫外光輻射至該塗布層270或加熱該塗布層270來完成該塗布層270的固化。由於該平坦化步驟的結果，該 塗布層270的上表面270s是實質上平坦的並位在實質水準的平面上，如第2d圖所示。
如第2e圖所示，在如上參考第2d圖的平坦化之後，可以回蝕刻(back-etched)該塗布層270。該回蝕刻281可以是等向性或非等向性蝕刻。實行該回蝕刻281是來移除該塗布層270的上部。特別是，該回蝕刻281移除該塗布層270中足夠厚而能將該閘極結構260的上部曝露出來的頂部部分。然後，執行該回蝕刻281直到該閘極結構260想要的部分曝露出來。在實行該回蝕刻281之後，該半導體結構200的表面未被該閘極結構260佔據的部分仍然被該塗布層270覆蓋。
雖然上述的製造製程中該塗布層270被平坦化和回蝕刻，但應瞭解到可以使用造成塗布層270遮蔽該半導體結構200的表面除了該閘極結構260的上部之外的全部部分的任何方法，如第2e圖所示。舉例而言，可以使用光阻作為該塗布層270，該光阻可以被沉積和適當的圖案化，以便只曝露出該閘極結構260的上部。
第2f圖顯示，在曝露出該閘極結構260的頂部部分之後，實行進一步的蝕刻製程283，以便從該閘極結構260移除該蓋帽層266。該蝕刻283可以包含能夠移除譬如，舉例而言，氧化物或氮化物的絕緣層的任何廣為接受的技術。在完成該蝕刻283之後，該閘極材料262是朝向外側地曝露出來，如第2f圖所示。應觀察到，由於存在有該塗布層270，所以未包含在該閘極結構260中的 該半導體結構200的表面的部分不受該蝕刻283影響。
在從該閘極結構260的頂部移除該蓋帽層266之後，執行第二矽化製程，如第2g和2h圖示意顯示者。參考第2g圖，第二難熔金屬層208b被沉積在該半導體結構200的表面上。較佳地，該第二難熔金屬層208b包含和該第一難熔金屬層208a相同的材料。然而，該第二難熔金屬層208b可能具有和該第一難熔金屬層208a不同的厚度。該第二難熔金屬層208b形成與該閘極材料262的介面。然而，由於存在有該塗布層270，所以該金屬層208b並未接觸該主動區域202a的表面，而且和該金屬矽化物層253隔離開來。
在沉積該第二難熔金屬層208b之後，對該半導體結構200施加第二熱處理以促進在該208b層中的金屬原子和在該閘極材料262中的半導體原子(典型的是矽)之間的化學反應。
第2h圖顯示完成該第二熱處理之後的該半導體結構200。該化學反應造成部分在該閘極結構260中且部分在該閘極金屬層260的頂部上的金屬矽化物層262a的形成。該金屬矽化物層262a較佳地是包含鎳矽化物並降低該閘極電極的接觸電阻。由於該塗布層270的存在，該第二矽化製程既不影響該金屬矽化物層253，也不影響該源極/汲極區域251。在完成該第二矽化製程之後，移除該金屬層208b的全部未反應的金屬。
有利地選擇該第二矽化製程的參數，譬如 舉例而言，該第二難熔金屬層208b的厚度和該第二熱處理的溫度和時間，以獲得金屬矽化物層262a想要的厚度。
該金屬矽化物層262a的形成發生在該閘極材料262的消耗。因此，該金屬矽化物層262a的厚度增加通常會造成該閘極材料262的厚度減低。第2h圖顯示一特定具體實施例，其中，該金屬層208b的厚度足夠厚，且該第二熱處理施加足夠長的時間和足夠高的溫度，使得在該閘極材料262中的全部半導體原子和該難熔金屬層208b反應。從這個製程產生的該金屬矽化物層262a完全地取代該閘極材料262，從而形成和該閘極金屬層264的介面。依據如第2h圖所示的具體實施例，該第二矽化製程因此產生完全矽化閘極。其優點是在於因為該金屬矽化物層262a電性接觸該閘極金屬層264，所以該閘極材料262和該閘極金屬層264之間的蕭特基障壁被移除。
在實行該第二矽化製程之後，可移除該塗布層270。第2i圖顯示已經移除該塗布層270之後的該半導體結構200。金屬矽化物層253和262a向外部曝露出來，分別用於允許電性接觸該源極/汲極區域251和該閘極電極260。
因此，依據所提出的方法，該第一矽化和該第二矽化製程可以彼此分離。因為該第一矽化製程是在該閘極蓋帽層266存在下實施的，在該第一矽化製程的過程中，沒有金屬矽化物層形成在該閘極結構260上，造成該金屬矽化物層253的形成。另外，因為該塗布層270的 存在，該第二矽化製程造成在該閘極260中的該金屬矽化物層262a的形成而不影響先前形成的該金屬矽化物層253。以此方法，該第一和第二矽化製程的參數可以獨立於彼此地調整。這造成形成和該金屬矽化物層253具有不同特性的該金屬矽化物層262a的可能性。舉例而言，該金屬矽化物層253和262a的厚度可以被獨立地調整。特別是，可以獲得完全矽化閘極，同時保持該金屬矽化物層253在適當低的厚度。
在形成該金屬矽化物層253和262a之後，該製程流程以傳統方法繼續。第2j圖顯示接續在第2i圖所示的製造階段之後的先進製造製程階段中的該半導體結構200。
如第2j圖所示，在形成該矽化物層253和262a之後，沉積應力材料層220在該半導體結構200的表面上。接著，在從400到500℃範圍的溫度施加UV固化製程。
層間介電層230隨後沉積在該應力材料層220上。然後施加蝕刻製程，舉例而言，透過圖案化遮罩234，以形成通孔開口272和274。該開口272曝露出該金屬矽化物層253接觸該源極和汲極區域251的預定部分。另一方面，通孔開口274曝露出該金屬矽化物層262a接觸該閘極260的預定部分。
最後，可以用金屬(例如，鎢或銅)填充該通孔開口272和274，以形成和該電晶體250的源極和汲極 區域以及該閘極電極材料的電性接觸。
本發明提供用於形成接觸電晶體的源極和汲極區域和該閘極電極的金屬矽化物層的便利方法，該電晶體可以是，舉例而言，FET。該方法在次50nm製造技術中發現有利的應用。可以有利地結合HKMG技術，特別是閘極優先HKMG技術的框架中來施加該方法。
以上所述的具體實施例僅是說明性的，因為本發明可以以不同的但等效的方式修改和實施，這些方式對於獲得這裏講授的益處的本領域的技術人員是顯然的。舉例而言，可以不同的順序實行所闡述的製程步驟。此外，除在下面的申請專利範圍中描述的之外，不打算限制這裏表示的構造或設計的細節。因此證實，以上公開的具體實施例可以改變或修改，並且所有這樣的變化認為在本發明的範圍和精神內。因而，這裏尋求的保護在下面的申請專利範圍中敍述。
200‧‧‧半導體結構
201‧‧‧基板
202‧‧‧半導體層
202a‧‧‧主動區域
202b‧‧‧隔離區域
250‧‧‧FET、電晶體
251‧‧‧源極和汲極區域
251d‧‧‧深入區域
251e‧‧‧延伸區域
253、262a‧‧‧鎳矽化物區域、金屬矽化物層
255‧‧‧通道區域
260‧‧‧閘極結構
261‧‧‧閘極絕緣層
263‧‧‧間隔物結構
264‧‧‧閘極金屬層
270‧‧‧塗布層

Claims (16)

  1. 一種形成電晶體的方法，包括：形成閘極結構在半導體層上，該閘極結構在其上表面上曝露出形成在閘極材料上的頂部絕緣層；形成該電晶體的源極和汲極區域在該半導體層中；形成和該源極和汲極區域具有介面的第一金屬矽化物層，該第一金屬矽化物層形成係在存在有該頂部絕緣層下被形成；在形成該第一金屬矽化物層之後，從該閘極結構移除該頂部絕緣層，以曝露出該閘極材料；以及在移除該頂部絕緣層之後，在該閘極結構中形成第二金屬矽化物層，該第二金屬矽化物層被形成，以至少部分地替換該閘極材料。
  2. 如申請專利範圍第1項所述之方法，其中，該第二金屬矽化物層完全地替換該閘極材料，以產生完全矽化閘極結構。
  3. 如申請專利範圍第1項所述之方法，其中，該閘極結構還包含直接形成在該閘極材料下方的閘極金屬層，以及其中，形成有該第二金屬矽化物層，以和該閘極金屬層具有介面。
  4. 如申請專利範圍第1項所述之方法，還包括在形成該第一金屬矽化物層之後和在形成該第二金屬矽化物層之前，在該電晶體的表面上沉積塗布層，以遮蔽該電晶體的該表面的預定部分。
  5. 如申請專利範圍第4項所述之方法，其中，被該塗布層所遮蔽的該預定部分包含未被該閘極結構佔據的該電晶體的該表面的部分。
  6. 如申請專利範圍第4項所述之方法，還包括：沉積該塗布層，以均勻地覆蓋該電晶體的該表面；以及部分地移除該塗布層，以曝露該閘極電極結構的上部，該部分地移除係在移除該頂部絕緣層之前實行。
  7. 如申請專利範圍第4項所述之方法，其中，沉積該塗布層包含旋轉塗布該塗布層在該電晶體的該表面上。
  8. 如申請專利範圍第4項所述之方法，其中，該塗布層包含光學平坦化層。
  9. 如申請專利範圍第4項所述之方法，其中，該塗布層包含旋塗玻璃。
  10. 如申請專利範圍第4項所述之方法，還包括：將該塗布層壓到平坦表面上，以平坦化該塗布層；以及在壓該塗布層時以及在移除該頂部絕緣層之前，固化該塗布層。
  11. 如申請專利範圍第10項所述之方法，其中，該平坦表面係光學透明的，且其中，該固化步驟包含透過該光學透明的平坦表面發射紫外光輻射到該塗布層。
  12. 如申請專利範圍第4項所述之方法，其中，形成該第二金屬矽化物層係在存在有該塗布層下實行。
  13. 如申請專利範圍第4項所述之方法，還包括在形成該第二金屬矽化物層之後，移除該塗布層。
  14. 如申請專利範圍第1項所述之方法，其中，該閘極電極結構係依據閘極優先高介電常數金屬閘極途徑所形成。
  15. 如申請專利範圍第1項所述之方法，其中，該閘極電極結構具有28nm或更小的長度。
  16. 如申請專利範圍第1項所述之方法，其中，該電晶體包含場效電晶體。
TW103122219A 2013-08-13 2014-06-27 根據閘極優先高介電常數金屬閘極途徑所形成的完全矽化閘極 TWI543242B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/965,860 US9218976B2 (en) 2013-08-13 2013-08-13 Fully silicided gate formed according to the gate-first HKMG approach

Publications (2)

Publication Number Publication Date
TW201517135A true TW201517135A (zh) 2015-05-01
TWI543242B TWI543242B (zh) 2016-07-21

Family

ID=52467128

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103122219A TWI543242B (zh) 2013-08-13 2014-06-27 根據閘極優先高介電常數金屬閘極途徑所形成的完全矽化閘極

Country Status (3)

Country Link
US (1) US9218976B2 (zh)
CN (1) CN104377169B (zh)
TW (1) TWI543242B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI744774B (zh) * 2019-02-01 2021-11-01 台灣積體電路製造股份有限公司 半導體器件及其製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108269762B (zh) * 2016-12-30 2021-06-08 联华电子股份有限公司 半导体存储装置的制作方法
US10177043B1 (en) * 2017-08-14 2019-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing multi-voltage devices using high-K-metal-gate (HKMG) technology
CN108831859A (zh) * 2018-06-15 2018-11-16 武汉新芯集成电路制造有限公司 通孔的制造方法
CN114334830B (zh) * 2021-12-31 2023-09-29 无锡物联网创新中心有限公司 一种肖特基结源漏CMOS finFET及其制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6194279B1 (en) * 1999-06-28 2001-02-27 United Silicon Incorporated Fabrication method for gate spacer
US7060633B2 (en) * 2002-03-29 2006-06-13 Texas Instruments Incorporated Planarization for integrated circuits
DE10234931A1 (de) 2002-07-31 2004-02-26 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines Metallsilizidgates in einer standardmässigen MOS-Prozesssequenz
US7019351B2 (en) * 2003-03-12 2006-03-28 Micron Technology, Inc. Transistor devices, and methods of forming transistor devices and circuit devices
DE10335101B4 (de) * 2003-07-31 2010-02-04 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Polysiliziumleitung mit einem Metallsilizidgebiet, das eine Linienbreitenreduzierung ermöglicht
FR2881575B1 (fr) * 2005-01-28 2007-06-01 St Microelectronics Crolles 2 Transistor mos a grille totalement siliciuree
JP4920310B2 (ja) * 2006-05-30 2012-04-18 株式会社東芝 半導体装置およびその製造方法
US20080153241A1 (en) * 2006-12-26 2008-06-26 Chia-Jung Hsu Method for forming fully silicided gates
DE102011080440B4 (de) * 2011-08-04 2013-04-04 Globalfoundries Inc. Verfahren zur Herstellung von Metallgateelektrodenstrukturen mit großem ε mittels einer frühen Deckschichtanpassung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI744774B (zh) * 2019-02-01 2021-11-01 台灣積體電路製造股份有限公司 半導體器件及其製造方法

Also Published As

Publication number Publication date
CN104377169B (zh) 2017-10-03
TWI543242B (zh) 2016-07-21
US9218976B2 (en) 2015-12-22
US20150050787A1 (en) 2015-02-19
CN104377169A (zh) 2015-02-25

Similar Documents

Publication Publication Date Title
US9595442B2 (en) Method of forming semiconductor structure with anti-punch through structure
EP2257977B1 (en) Method for manufacturing an integrated circuit having long and short channel metal gate devices
TWI540681B (zh) 簡化的閘極優先高介電常數金屬閘極製造流程
TWI397951B (zh) 製造半導體裝置的方法
US9281390B2 (en) Structure and method for forming programmable high-K/metal gate memory device
US8343837B2 (en) Work function adjustment in a high-k gate electrode structure after transistor fabrication by using lanthanum
US9177871B2 (en) Balancing asymmetric spacers
TWI543242B (zh) 根據閘極優先高介電常數金屬閘極途徑所形成的完全矽化閘極
TW201013792A (en) Semiconductor device and fabrication method thereof
US9570318B1 (en) High-k and p-type work function metal first fabrication process having improved annealing process flows
TWI538060B (zh) 藉由單步驟沉積完成閘極包覆
TWI531008B (zh) 藉由雜質離子植入調整通道半導體合金層生長
US9236440B2 (en) Sandwich silicidation for fully silicided gate formation
US9012956B2 (en) Channel SiGe removal from PFET source/drain region for improved silicide formation in HKMG technologies without embedded SiGe
TWI446447B (zh) 薄膜電阻之製作方法
TW200905798A (en) Semiconductor device fabricating method

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees