TW201512665A - 探針卡 - Google Patents

Abstract

本發明的探針卡具有一耦合器模組、一第一匹配阻抗、一第一針及一第二針。該第一匹配阻抗係電連接該耦合器模組。該第一針係電連接該耦合器模組。該第二針係電連接該耦合器模組。本發明係可以藉由該第一匹配阻抗來模擬傳輸路徑的損失，並藉由該耦合器模組的優點，使本發明的探針卡更具有優勢。

Description

探針卡

本發明係與探針卡有關，特別是指一種應用耦合器的探針卡。

隨著可攜式無線通訊產品的發展，相關的高頻半導體元件也順應該趨勢而蓬勃發展。然而，高頻半導體元件的功能特性是否良好，將攸關最終可攜式無線通訊產品的品質，因此，高頻探針卡就成為檢測高頻半導體元件的重要工具。

如台灣新型第M431327號係揭露一種高頻測試探針卡，其揭露利用衰減器或同軸電纜來模擬實際使用環境，進而達到利用該高頻測試探針卡測試一待測元件的目的。

如第1圖所示，在自送回路(loopback)架構中，傳統的探針卡90係用以測試該待測元件(device under test,DUT)95，待測元件95具有一傳送接點TX及一接收接點RX，自送回路是指待測元件95的傳送接點TX傳送一信號，經由外接線路(如第1圖的探針卡90)將信號傳送到接收接點RX，由待測元件95自行進行信號檢測。探針卡90具有一傳送探針91及一接收探針92，在進行自送回路測試時，傳送探針91與傳送接點TX接觸，接收探針92與接收接點RX接觸，該傳送探針91及該接收探針92之間通常係連接一元件93來模擬測試回路中的線路衰減。該元件93係選自電纜(cable)、衰減器(attenuator)、跳線(jumper)或電容器(capacitor)。其中，使用電纜需要預留較大空間的尺寸，而造成空間的浪費。使用衰減器、跳線或電容器則無法在作自送回路測試時，將測試信號傳送至測試機來進行測試。

由前述可知，傳統的探針卡90使用上述的各式線路衰減模擬只能進行自送回路測試，其他只針對該待測元件95的傳送接點TX或接 收接點RX的其他需求測試(舉凡高頻信號測試、直流準位測試等，可以針對實際需求來進行的測試都在此範圍內)都無法進行。如第2圖所示，為另一種傳統的探針卡中應用自送回路的架構。第2圖的探針卡90a在進行自送回路測試之外，還能夠進行上述的需求測試，探針卡90a係利用在線路中連接兩個電驛94a，並利用電驛94a的多餘接腳連接至兩測試機通道(channel)96a、97a。其中，當在進行自送回路測試時，該兩電驛94a係切換至使該傳送探針91a及該接收探針92a之間係形成短路，以測試該待測元件95a；當在進行上述的其他需求測試時，該兩電驛94a則需分別切換使該傳送探針91a及該接收探針92a分別連接到該兩測試機通道96a、97a，以分別測試該待測元件95a的傳送接點及接收接點。但使用電驛94a也需預留固定的空間尺寸，且其屬於機械式的切換方式，而有使用壽命的問題。再者，高頻切換的電驛94a價格係隨著頻率提升而倍增。

又，當在高頻測試時，如第3圖所示，在傳統直流與高頻交流的架構中，通常會因該測試機通道96b不足，而需要共用該測試機通道96b，使得傳統的探針卡90b的直流(DC)探針91b與高頻交流(HF)探針92b的傳輸路徑形成並聯，而導致傳輸路徑的傳輸頻率降低。因此，通常需要降頻才能獲得準確的測試。

本發明的探針卡係用以檢測一待測元件。該探針卡具有一耦合器模組、一第一匹配阻抗、一第一針及一第二針。該第一匹配阻抗係電連接該耦合器模組。該第一針係電連接該耦合器模組。該第二針係電連接該耦合器模組。由於，該耦合器模組具有體積小及至壽命長的優點，因此，本發明的探針卡對於元件設計放置的複雜度相較於上述傳統的探針卡的架構低。

較佳地，該耦合器模組具有一第一方向耦合器。該第一方向耦合器具有一第一路徑及與該第一路徑間隔並排的一第二路徑。該第一路徑具有一第一端點及一第二端點。該第二路徑具有一第三端點及一第四端點。該第一端點與該第四端點位在同側。該第二端點及該第三端點係位在同側。該第一端點及該第三端點之間係藉由耦合方式作為信號傳遞的路 徑。該第二端點及該第四端點之間係藉由耦合方式作為信號傳遞的路徑。該第一匹配阻抗係電連接該第二路徑的其中一端點。該第一針係電連接該第一路徑的其中一端點，該第二針係電連接該第二路徑的另外一端點，以使該探針卡可對該待測元件進行自送回路測試或高頻測試。

較佳地，該探針卡還有一第三匹配阻抗。該耦合器模組還包括一第二方向耦合器。該第二方向耦合器具有一第三路徑及與該第三路徑間隔並排的一第四路徑。該第三路徑具有一第五端點及一第六端點。該第四路徑具有一第七端點及一第八端點。該第五端點及該第八端點係位在同側。該第六端點及該第七端點係位在同側。該第五端點及該第七端點之間係藉由耦合方式作為信號傳遞的路徑。該第六端點及該第八端點之間係藉由耦合方式作為信號傳遞的路徑。該第四路徑的第七端點係電連接該第二路徑的第三端點。該第三匹配阻抗係電連接該第四路徑的第八端點。該第二針係電連接該第三路徑的第五端點。其中，該第一及第二兩耦合器還分別連接測試機的兩通道，以使該探針卡對該待測元件進行自送回路測試及直流準位測試。

10、30、40、50‧‧‧探針卡

11、41‧‧‧耦合器模組

12、42、52‧‧‧第一匹配阻抗

13‧‧‧第二匹配阻抗

14、44、54‧‧‧第一針

15、45、55‧‧‧第二針

16、46、56‧‧‧第一方向耦合器

161、361、461、561‧‧‧第一路徑

162、462、562‧‧‧第二路徑

47‧‧‧第二方向耦合器

471‧‧‧第三路徑

472‧‧‧第四路徑

43‧‧‧第三匹配阻抗

20、20a、20b、20c、95‧‧‧待測元件

21、21a、21b、21c、22、22a、22b、22c‧‧‧接點

7a‧‧‧垂直式探針卡

71a、71b‧‧‧印刷電路板

72a、72b‧‧‧空間轉換器

73a‧‧‧多層板

74a‧‧‧導電薄膜

75a‧‧‧探針座

76a、74b‧‧‧探針

7b‧‧‧懸臂式探針卡

73b‧‧‧懸臂探針組

80、80a、80b、80c‧‧‧測試機通道

90、90a、90b‧‧‧傳統的探針卡

91、91a、91b、92、92a、92b‧‧‧探針

93‧‧‧元件

94a‧‧‧電驛

95、95a‧‧‧待測元件

96a、96b、97a‧‧‧測試機通道

N1‧‧‧第一端點

N2‧‧‧第二端點

N3‧‧‧第三端點

N4‧‧‧第四端點

N5‧‧‧第五端點

N6‧‧‧第六端點

N7‧‧‧第七端點

N8‧‧‧第八端點

第1至3圖係分別繪示應用傳統的探針卡測試待測元件的示意圖。

第4圖係繪示本發明的第一較佳實施例的探針卡的應用示意圖。

第5圖係繪示本發明的第二較佳實施例的探針卡的應用示意圖。

第6圖係繪示本發明的第三較佳實施例的探針卡的應用示意圖。

第7圖係繪示本發明的第四較佳實施例的探針卡的應用示意圖。

第8圖係繪示垂直式探針卡的示意圖。

第9圖係繪示懸臂式探針卡的示意圖。

如第4圖所示，該圖係繪示本發明的探針卡電連接一待測元件(DUT)的第一較佳實施例的示意圖，該實施例係自送回路(loopback)架構。本發明的探針卡10包括一耦合器模組11、一第一匹配阻抗12、一第二匹配阻抗13、一第一針14及一第二針15。

其中，該耦合器模組11具有一第一方向耦合器(directional coupler)16。該第一方向耦合器16具有一第一路徑161及與該第一路徑161間隔並排的一第二路徑162。該第一路徑161具有一第一端點N1及一第二端點N2。該第二路徑162具有一第三端點N3及一第四端點N4。該第一端點N1及該第四端點N4係位在同側。該第二端點N2及該第三端點N3係位在同側。該第一方向耦合器16具有下述的特性，該第一端點N1及該第三端點N3之間係藉由耦合方式作為信號傳遞的路徑，該第二端點N2及該第四端點N4之間係藉由耦合方式作為信號傳遞的路徑。

該第一方向耦合器16不需要使用的端點會直接連接系統的阻抗，這邊所指系統的阻抗是該第一方向耦合器16內部電路所設計的阻抗值。在本實施例中，該第一匹配阻抗12係電連接該第一方向耦合器16的第二路徑162的第四端點N4。該第二匹配阻抗13係電連接該第一方向耦合器16的第一路徑161的第二端點N2，代表第二端點N2及第四端點N4並未使用到，一般而言，該第一匹配阻抗12及該第二匹配阻抗13是使用50歐姆，但並不以此為限。

該第一針14係電連接該第一方向耦合器16的第一路徑161的第一端點N1。該第二針15係電連接該第一方向耦合器16的第二路徑162的第三端點N3。

該第一針14的針尖係接觸該待測元件20的接點21，該第二針15的針尖係接觸該測元件20的接點22。其中，該待測元件20的接點21係傳送端，用以輸出一測試信號。該待測元件20的接點22係接收端，用以接收該接點21輸出的測試信號。該第一針14作為接觸該接點21的探針，故可稱之為傳送(TX)探針。該第二針15作為接觸該接點22的探針，故可稱之為接收(RX)探針。

在本實施例中，自送回路的測試方式如後所述，該待測元件20的接點21輸出該測試信號，該測試信號經由該第一針14傳送至第一端點N1；接著，該測試信號由該第一端點N1被耦合至該第三端點N3；最終，該測試信號由第三端點N3被傳送至該第二針15，再由該第二針15被傳送到該接點22。

其中，該第一端點N1及第三端點N3之間的耦合係數C可透過公式一來計算，以設計適合本發明的耦合係數，其中，公式一中的P1及P3係分別表示該第一及第三端點的功率；該第一端點N1及第二端點N2之間的損失L也可以透過公式二來計算，其中，公式二中的P1及P2係分別表示該第一及第二端點N1、N2的功率。由於本發明的探針卡10係利用該第一及二兩匹配阻抗12、13來提供測試阻抗，且該第一方向耦合器16的物理尺寸係小於纜線及衰減器，所以，本發明的探針卡10係可相較傳統使用纜線或衰減器體積小。

如第5圖所示，該圖係繪示本發明的探針卡30的第二較佳實施例的示意圖。其中，第二較佳實施例與第一較佳實施例的主要差異在於，本發明的探針卡30沒有該第二匹配阻抗，而是將該探針卡30的第一路徑361的第二端點N2電連接至一測試機(tester)的通道80，以測試該待測元件20a的接點21a功能是否正常。需要注意的是，由於該測試機通道80本身可以提供一匹配阻抗，在進行自送回路測試期間，與第一實施例的測試方式相同，該待測元件20a的接點21a送出一測試信號。該測試信號會經過第一端點N1，接著該測試信號被耦合至第三端點N3，而傳送至待測元件20a的接點22a。而第一路徑361的第二端點N2並沒有被使用，所以第二端點N2是連接到該測試機通道80所提供的阻抗，該第一路徑361的第二端點N2至該測試機通道80之間不需要外接額外的第二匹配阻抗。

而在進行該待測元件20a的傳送接點21a的其他需求測試(例如高頻信號測試、直流準位測試等)時，將由接點21a傳輸一信號經由第一端點N1、第二端點N2至測試機通道80。如此，本發明的探針卡30不僅可進行自送回路測試，還有額外的端點可以與該測試機通道80電連接來進行電性測試。

如第6圖所示，該圖係繪示本發明的探針卡40的第三較佳實施例的示意圖。相較於第一較佳實施例，該探針卡40的耦合器模組41 具有一第一方向耦合器46及一第二方向耦合器47。該第一方向耦合器46的結構、特性及設計方式與第一較佳實施例相同，於此不再贅述。該第二方向耦合器47具有一第三路徑471及與該第三路徑471間隔並排的一第四路徑472。該第三路徑471具有一第五端點N5及一第六端點N6。該第四路徑472具有一第七端點N7及一第八端點N8。該第五端點N5及該第八端點N8係位在同側。該第六端點N6及該第七端點N7係位在同側。其中，該第五端點N5及該第七端點N7之間係藉由耦合方式作為信號傳遞的路徑，該第六端點N6及該第八端點N8之間係藉由耦合方式作為信號傳遞的路徑。

該第四路徑472的第七端點N7係電連接該第二路徑462的第三端點N3。該第一匹配阻抗42係電連接該第一路徑461的第四端點N4。該探針卡40還包括一第三匹配阻抗43，其係電連接該第四路徑472的第八端點N8。該第一針44係電連接該第一路徑461的第一端點N1，該第二針45係電連接該第三路徑471的第五端點N5。

本發明的探針卡40係用以電連接該測試機通道80a、80b及一待測元件20b。其中，該測試機的兩通道80a、80b係分別電連接該第一方向耦合器46的第二端點N2及該第二方向耦合器47的第六端點N6。該第一針44及該第二針45係分別電連接該待測元件20b的兩接點21b、22b，該第一針44係傳送探針，該第二針45係接收探針，傳送探針及接收探針的定義與功用係與前述相同，於此不再贅述。於實際應用中，該探針卡40係可操作在自送回路測試或對待測元件20b的接點21b、22b的其他需求測試。

當本實施例進行自送回路測試時，該待測元件20b的接點21b送出一測試信號會經過第一方向耦合器46的第一端點N1耦合至第三端點N3，接著該測試信號由第三端點N3傳送至第七端點N7，最後該測試信號由第七端點N7耦合至第五端點N5，而進入該待測元件20b的接點22b。而第二端點N2、第四端點N4、第六端點N6及第八端點N8未被使用，因此需要電連接系統阻抗，這邊所指的系統阻抗，第二端點N2及第四端點N4需要連接該第一方向耦合器46內部電路所設計的阻抗值，第六端點N6及第八端點N8需要連接該第二方向耦合器47內部電路所設計的阻抗值。第四端點N4連接第一匹配阻抗42，第八端點N8連接第三匹配阻抗43，而 該測試機通道80a、80b可分別提供第二端點N2及第六端點N6的匹配阻抗。

當本實施例進行待測元件20b的接點21b、22b的其他需求測試(舉凡高頻信號測試、直流準位測試等，可以針對實際需求來進行的測試都在此範圍內，本實施例係以直流準位測試為例)時，該待測元件20b的接點21b傳送信號至該測試機通道80a，該測試機通道80a傳送直流信號至該待測元件20b的接點22b。該接點21b送出的直流信號係藉由該第一路徑461的第一端點N1傳送至第二端點N2而輸出該測試機通道80a，從該測試機通道80b送出的直流信號係藉由該第三路徑471的第六端點N6傳送第五端點N5而輸出至該接點22b。

需要特別注意的是，該第一及第二方向耦合器46、47可以利用前述的方式進行自送回路測試，或者與測試機連接以對該待測元件20b的接點21b、22b的測試。本發明的探針卡40不需要使用到第2圖的探針卡90a架構，即不需使用到電驛作為自送回路架構，一樣可以達到自送回路測試或對待測元件各自接點的測試，因此不會有電驛進行機械式切換接點所造成的使用壽命損耗問題產生，再者，本發明的探針卡40是使用第一及第二方向耦合器46、47等電子元件及電路，在測試的信號路徑中僅是電信號的傳輸及反應，並未使用到機械式的切換，因此相較於使用電驛作為測試電路的探針卡40，本發明的探針卡40測試時的反應速度較為快速。

如第7圖所示，該圖係繪示本發明的探針卡50的第四較佳實施例的示意圖。該探針卡50的第一方向耦合器56的第一匹配阻抗52係電連接該第二路徑562的第三端點N3。該第一針54係電連接該第一路徑561的第一端點N1。該第二針55係電連接該第二路徑562的第四端點N4。該第一及第二針54、55係分別電連接該待測元件20c的兩接點21c、22c。該第一路徑561的第二端點N2係連接該測試機通道80c。在實務中，該第一方向耦合器56的第一路徑561的第一端點N1及第二端點N2的位置係可以對調，且在該第一及第二端點N1、N2對調後，該第三及第四端點N3、N4也要順應地對調，故不以第7圖繪示為限。

其中，該兩接點21c、22c分別是直流(DC)端接點及交流高頻(HF)端接點。該第一針54作為接觸該接點21c的探針，故被稱為直流(DC) 探針。該第二針55作為接觸接點22c的探針，故被稱為交流高頻(HF)探針。

該測試機通道80c係用以輸出一直流信號及一交流高頻信號。該直流信號係藉由該第一路徑561的第二端點N2傳送至該第一路徑561的第一端點N1，而輸出至該待測元件20c的接點21c。該交流高頻信號係藉由該第一路徑561的第二端點N2耦合至第二路徑562的第四端點N4，而輸出至該待測元件20c的接點22c。其中，第三端點N3未被使用，因此需要電連接系統阻抗，這邊所指的系統阻抗，是指第三端點N3需要連接該第一方向耦合器56內部電路所設計的阻抗值。

由於方向耦合器的特性僅供交流高頻信號耦合，故在該第二端點N2的直流信號不會被耦合至該第二路徑562的第四端點N4。相同地，直流信號也無法在該第一端點N1及該第三端點N3之間耦合。

於此實施例中，高頻係指頻率大於或等於1G赫茲(Hz)。藉由前述的說明可知，該第一方向耦合器56的第一路徑561的第二端點N2係可接收該測試機通道80c送出的直流信號或交流高頻信號，表示，共用該測試機通道80c。

相較於先前技術，本實施例使用該第一方向耦合器56將直流與交流信號進行分離，可以維持直流信號的導通，和兼顧交流高頻信號測試的頻寬。由於該第一方向耦合器56具有前述的信號傳輸特性，在該交流高頻信號在傳輸時，該交流高頻信號係從該第二端點N2被耦合至該第四端點N4而傳送至該第二針55，該第一針54及該第二針55分別電連接該第一方向耦合器56的第一端點N1及第四端點N4，然而第一端點N1及第四端點N4彼此之間並不導通，因此，該第一針54及該第二針55不會形成並聯，而造成阻抗不匹配，所以，本發明的探針卡50在共用測試機通道80c時，傳輸路徑的匹配阻抗值相較於傳統的探針卡更穩定，且不需要降頻測試，使得傳輸路徑的效率可以維持在最佳狀態。

再者，當頻率越高時，該第一方向耦合器56的尺寸係可設計的更小，故本發明的探針卡50相較於先前技術所述的探針卡更適合被應用於高頻測試環境中。

綜上所述，由於本發明的探針卡適用於多種測試環境，且該 耦合器模組的方向耦合器(directional coupler)數量可依測試時的實際需求來調整，因此，該耦合器模組的方向耦合器數量及組合係不以前述的各個實施例為限。

實務上，依探針卡的結構可分為垂直式探針卡(vertical probe card,VPC)(如第8圖)及懸臂式探針卡(cantilever probe card,CPC)(如第9圖)。如第8圖所示，該垂直式探針卡7a包括一印刷電路板(printed circuit board,PCB)71a、一空間轉換器72a及一探針座(probe head,PH)75a。該空間轉換器72a係電連接該印刷電路板71a及該探針座75a，且位在該印刷電路板71a及該探針座75a之間。該空間轉換器72a的主要結構是以多層板(Multiple Layer)73a為基礎，多層板73a可以是多層陶瓷板(Multiple Layer Ceramic，MLC)或多層有機板(Multiple Layer Organic，MLO)或其他材質。該空間轉換器72a更包含一導電薄膜(thin film,TF)74a，在多層板73a設計內部電路以外，亦可以增加導電薄膜74a的電路設計，來擴充空間轉換器72a內部的電路佈局設計，該導電薄膜74a係鄰接該探針座75a。需要注意的是，前述各個實施例中的第一針及第二針係設置於該探針座75a的探針76a，而該耦合器模組的方向耦合器係可直接形成於該導電薄膜74a上，可以增加探針卡測試的穩定性，若設計上有錯誤時，可以將導電薄膜74a移除重新製作。

如第9圖所示，該懸臂式探針卡7b係包括一印刷電路板71b及兩懸臂探針組73b。其中，前述各個實施例中的第一針及第二針係分別是該兩懸臂探針組73b內的探針74b，而該耦合器模組及該些匹配阻抗較佳係直接形成於該印刷電路板71b上，以降低製造成本。

在前述的各實施例中，本發明是藉由在探針卡上設置第一方向耦合器，依照前述各實施例測試需求上的不同，例如：只進行自送回路測試，或者將直流與交流信號進行分離等，進行不同的電路設計，以期達到前述實施例的測試需求。相同點在於探針卡上設置是以下列設計為基礎進行改良，即探針卡以該第一匹配阻抗電連接該第一方向耦合器的第二路徑的其中一端點，該第一針電連接該第一方向耦合器的第一路徑的其中一端點，該第二針係電連接該第一方向耦合器的第二路徑的另外一端點。

此外，雖然前述的各個較佳實施例的匹配阻抗均以50歐姆 為例，但在實務中，該匹配阻抗係依據實際測試環境的條件設計，故不以上述的50歐姆為限。

10‧‧‧探針卡

11‧‧‧耦合器模組

12‧‧‧第一匹配阻抗

13‧‧‧第二匹配阻抗

14‧‧‧第一針

15‧‧‧第二針

16‧‧‧第一方向耦合器

161‧‧‧第一路徑

162‧‧‧第二路徑

20‧‧‧待測元件

21、22‧‧‧接點

N1‧‧‧第一端點

N2‧‧‧第二端點

N3‧‧‧第三端點

N4‧‧‧第四端點

Claims (13)

1. 一種探針卡，包括：一耦合器模組；一第一匹配阻抗，係電連接該耦合器模組；一第一針，係電連接該耦合器模組；及一第二針，係電連接該耦合器模組。
2. 如申請專利範圍第1項所述的探針卡，其中，該耦合器模組具有一第一方向耦合器，該第一方向耦合器具有一第一路徑及與該第一路徑間隔並排的一第二路徑，該第一路徑具有一第一端點及一第二端點，該第二路徑具有一第三端點及一第四端點，該第一端點與該第四端點位在同側，該第二端點及該第三端點係位在同側，該第一端點及該第三端點之間係藉由耦合方式作為信號傳遞的路徑，該第二端點及該第四端點之間係藉由耦合方式作為信號傳遞的路徑。
3. 如申請專利範圍第2項所述的探針卡，該第一匹配阻抗係電連接該第二路徑的其中一端點，該第一針係電連接該第一路徑的其中一端點，該第二針係電連接該第二路徑的另外一端點。
4. 如申請專利範圍第3項所述的探針卡，其中，該第一匹配阻抗係電連接該第二路徑的第四端點，該第一針係電連接該第一路徑的第一端點，該第二針係電連接該第二路徑的第三端點。
5. 如申請專利範圍第4項所述的探針卡，其中，該第一針係傳送探針，該第二針係接收探針。
6. 如申請專利範圍第4或5項所述的探針卡，其中，該第二端點係用以電連接至一測試機通道，若該第一針接收一信號，該信號將由該第一端點耦合到該第三端點輸出或者由該第一端點傳輸到該第二端點。
7. 如申請專利範圍第4或5項所述的探針卡，還包括一第二匹配阻抗，該 第二匹配阻抗係電連接該第一路徑的第二端點。
8. 如申請專利範圍第4項所述的探針卡，還包括一第三匹配阻抗，其中，該耦合器模組還包括一第二方向耦合器，該第二方向耦合器具有一第三路徑及與該第三路徑間隔並排的一第四路徑，該第三路徑具有一第五端點及一第六端點，該第四路徑具有一第七端點及一第八端點，該第五端點及該第八端點係位在同側，該第六端點及該第七端點係位在同側，該第五端點及該第七端點之間係藉由耦合方式作為信號傳遞的路徑，該第六端點及該第八端點之間係藉由耦合方式作為信號傳遞的路徑，該第四路徑的第七端點係電連接該第二路徑的第三端點，該第三匹配阻抗係電連接該第四路徑的第八端點，該第二針係電連接該第三路徑的第五端點。
9. 如申請專利範圍第8項所述的探針卡，其中，該第一方向耦合器的第二端點及該第二方向耦合器的第六端點係分別用以連接至一測試機的兩通道。
10. 如申請專利範圍第8項所述的探針卡，其中，該第一針係傳送探針，該第二針係接收探針。
11. 如申請專利範圍第3項所述的探針卡，其中，該第一匹配阻抗係電連接該第二路徑的第三端點，該第一針係電連接該第一路徑的第一端點，該第二針係電連接該第二路徑的第四端點。
12. 如申請專利範圍第11項所述的探針卡，其中，該第一針係直流探針，該第二針係交流探針。
13. 如申請專利範圍第11或12項所述的探針卡，其中，該第一路徑的第二端點係用以電連接一測試機通道，該測試機通道係用以輸出一直流信號及一交流信號，該直流信號由該第一路徑的第二端點傳送至該第一路徑的第一端點，該交流信號由該第一路徑的第二端點耦合到該第二路徑的第四端 點。