TW201511031A - 可在不存取記憶體陣列的情況下對輸出資料路徑進行特徵化的記憶體架構及方法 - Google Patents

可在不存取記憶體陣列的情況下對輸出資料路徑進行特徵化的記憶體架構及方法 Download PDF

Info

Publication number
TW201511031A
TW201511031A TW102140919A TW102140919A TW201511031A TW 201511031 A TW201511031 A TW 201511031A TW 102140919 A TW102140919 A TW 102140919A TW 102140919 A TW102140919 A TW 102140919A TW 201511031 A TW201511031 A TW 201511031A
Authority
TW
Taiwan
Prior art keywords
register
data
data type
pattern
output
Prior art date
Application number
TW102140919A
Other languages
English (en)
Other versions
TWI514417B (zh
Inventor
Timothy M Hollis
Jeffrey P Wright
Kang-Yong Kim
Eric J Stave
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of TW201511031A publication Critical patent/TW201511031A/zh
Application granted granted Critical
Publication of TWI514417B publication Critical patent/TWI514417B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Dram (AREA)

Abstract

一種可在不存取一記憶體陣列的情況下對輸出資料路徑進行特徵化之記憶體結構，包含複數條輸出資料路徑及複數個暫存器。該些暫存器係耦接於該些輸出資料路徑，該些暫存器包含至少一第一資料型樣暫存器與一第二資料型樣暫存器，以及至少一第一映射暫存器。該第一資料型樣暫存器及該第二資料型樣暫存器係分別用以儲存一第一資料型樣及一第二資料型樣。該第一映射暫存器係用以儲存複數個二進位值，且每一二進位值指示是否將該第一資料型樣或該第二資料型樣映射至該些輸出資料路徑中一相對應輸出資料路徑。

Description

可在不存取記憶體陣列的情況下對輸出資料路徑進行特徵化 的記憶體架構及方法
本發明係關於對動態隨機存取記憶體(dynamic random access memory,DRAM)中資料輸出路徑的訊號完整性(integrity)進行特徵化(characterization)，尤指藉由旁通(bypass)主陣列以及自一暫存器序列讀取資料，來對資料輸出路徑的訊號完整性進行特徵化。本發明可應用在晶片之間的介面(chip-to-chip interface)。
對記憶體介面進行特徵化是半導體生產過程中的關鍵部份，為了測量出記憶體陣列完整的運作情形以及記憶體陣列在不同狀況下如何運作，往往需要對其一些參數作設定及測試。
此外，晶片的輸入/輸出(input/output,I/O)訊號在設計上面臨一些考驗，例如，在低速傳輸時，只有在傳輸線過長的時候訊號才會發生問題；然而在高速時，即使是用最短的傳輸線來傳輸也可能發生問題，譬如因高頻效應所造成的碼間(inter-symbol)干擾及交互干擾(crosstalk)。
為了測試記憶體讀取訊號在多條輸出路徑上的完整性，資料型樣(data pattern)會先被寫入主要陣列(main array)，並在之後被讀出。在讀取操作下，當陣列需要被存取時，會有相當程度的雜訊附加於其中，且資料路 徑的時序可能會被陣列的時序限制，因而造成對I/O架構進行特徵化的困難。
因此，如何在不存取記憶體陣列的情況下對資料輸出路徑進行資料特徵化，實為一個亟待研究的議題。
本發明的目的在於提供一種在一讀取操作中，以不透過存取記憶體陣列的方式，對輸出資料路徑的訊號完整性進行特徵化之方法及裝置。
本發明之一實施例提供一種可在不存取一記憶體陣列的情況下對輸出資料路徑進行特徵化之記憶體結構。該記憶體結構包含複數條輸出資料路徑及複數個暫存器。該些暫存器係耦接於該些輸出資料路徑，該些暫存器包含至少一第一資料型樣暫存器、一第二資料型樣暫存器以及至少一第一映射暫存器。該至少一第一資料型樣暫存器及該第二資料型樣暫存器係分別用以儲存一第一資料型樣及一第二資料型樣。該至少一第一映射暫存器係用以儲存複數個二進位值，且每一二進位值指示是否將該第一資料型樣或該第二資料型樣映射至該些輸出資料路徑中一對應輸出資料路徑。
本發明之另一實施例提供一種用以在不存取一記憶體之一記憶體陣列的情況下對複數輸出資料路徑進行特徵化的方法。該方法包含：將複數個暫存器耦接於該輸出資料路徑；將該些暫存器中的一暫存器指定為一第一資料型樣暫存器，並將一第一資料型樣儲存於該第一資料型樣暫存器；將該些暫存器中的一暫存器指定為一第二資料型樣暫存器，並將一第二資料型樣儲存於該第二資料型樣暫存器；將該些暫存器中的一暫存器指定為一第一映射暫存器，並將複數個二進位值儲存於該第一映射暫存器，其中每一該些二進位值係對應於一輸出資料路徑；於該第一映射暫存器中存取該些二進位值，以決定是否將該第一資料型樣或該第二字資料型樣映射至一對應的輸出 資料路徑；及根據儲存在該第一映射暫存器中的該些二近進位值，在一對應輸出資料路徑上輸出該第一資料型樣或該第二資料型樣。
本發明揭示一種快速且有效率的方法，其對DRAM/DDR4記憶體進行讀取訊號完整性的特徵化，由於旁通主要記憶體陣列，故訊號不會受到雜訊干擾以及訊號時序限制，故可得到更正確的訊號讀取結果。此外，資料型樣暫存器及鄰近於讀取路徑的映射暫存器的使用則表示兩筆不同的資料型樣可同時被輸出，因而可近一步上述架構的效率。
102、202、302‧‧‧第一資料型樣暫存器
104、204、304‧‧‧第二資料型樣暫存器
107‧‧‧映射暫存器
207‧‧‧第一映射暫存器
209‧‧‧第二映射暫存器
DQ0~DQ15‧‧‧輸出資料路徑
UI0~UI7‧‧‧位元
MPR0~MPR3‧‧‧多用途暫存器模式
第1圖係為本發明第一實施例之動態隨機存取記憶體的暫存器架構之示意圖。
第2圖係為本發明第二實施例之動態隨機存取記憶體的暫存器架構之示意圖。
第3圖係為本發明第三實施例之動態隨機存取記憶體的暫存器架構之示意圖(其中所述之暫存器係為線性回授移位暫存器)。
第4A圖係為習知技術在串列模式下自多用途暫存器讀取一資料型樣之示意圖。
第4B圖係為習知技術在平行模式下自多用途暫存器讀取一資料型樣之示意圖。
第4C圖係為習知技術在交錯模式下自多用途暫存器讀取一資料型樣之示意圖。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，硬體製造商可能會用不同的 名詞來稱呼同樣的元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。另外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或透過其他裝置或連接手段間接地電氣連接至該第二裝置。
為了能在一訊號輸出路徑讀取資料時對記憶體陣列進行旁通(bypass)，本發明提供了一種用於記憶體的暫存器架構，其包含串列的複數個暫存器，設置在鄰近於資料讀取路徑的位置且獨立於主要陣列。資料型樣係儲存在該複數個暫存器中，並被映射(map)至特定的輸出資料路徑。換言之，在進行讀取操作時，資料可在不存取記憶體陣列的情況下於輸出資料路徑上被讀出。所述之映射操作也可致能(enable)一個以上的資料型樣以被讀取至輸出資料路徑。
請參考第1圖，第1圖係為本發明第一實施例之動態隨機存取記憶體(DRAM)的暫存器架構之示意圖。第1圖提供了三個8位元(8-bit)暫存器，由上而下依序是第一資料型樣暫存器102(PR<0>)、第二資料型樣暫存器104(PR<1>)及一映射暫存器107(MR<0>)。第一資料型樣暫存器102及第二資料型樣暫存器104係分別用以儲存一8位元資料型樣，而映射暫存器107係用以將資料型樣映射至特定的資料輸出路徑。
如圖所示，第一資料型樣暫存器102儲存了由八個“1”所組成的8位元資料型樣，第二資料型樣暫存器104儲存了由八個“0”所組成的資料型樣。映射暫存器107中的位元儲存了多個連續的“1”及多個連續的“0”，用以 指示(indicate)資料要被哪個輸出資料路徑輸出。在映射暫存器107中的每個位元係分別對應至複數個輸出資料路徑DQ0~DQ7的其中一個輸出資料路徑，且儲存於其中每一位元的二進位(binary)值係對應第一資料型樣暫存器102抑或第二資料型樣暫存器104。換言之，映射暫存器107的左起第一至第四個位元係分別對應輸出資料路徑DQ0~DQ3，當映射暫存器107在前四個位元儲存四個“0”時，則輸出資料路徑DQ0~DQ3會全部用來輸出儲存在第一資料型樣暫存器102中的資料型樣，即8個高準位的“1”；相似地，映射暫存器107左起第五至第八個位元係分別對應輸出資料路徑DQ4~DQ7，當映射暫存器107在後四個位元儲存四個“1”時，輸出資料路徑DQ0~DQ3會全部用來輸出第二資料型樣暫存器104中的資料型樣，即8個低準位的“0”。如此一來，在進行讀取操作時，可在不存取記憶體陣列的情況下將兩筆不同的資料型樣於輸出資料路徑輸出。
除了映射暫存器107之外，本發明也可額外設置更多的映射暫存器，請參考第2圖，第2圖係為本發明第二實施例之動態隨機存取記憶體的暫存器架構之示意圖。第2圖提供了四個8位元暫存器，由上而下依序是第一資料型樣暫存器202(PR<0>)、第二資料型樣暫存器204(PR<1>)、第一映射暫存器207(MR<0>)及第二映射暫存器209(MR<1>)。同前所述，若映射暫存器207/209中的位元儲存“1”，其對應的輸出資料路徑將會輸出第二資料型樣暫存器204中的資料型樣；若映射暫存器207/209中的位元儲存“0”，其對應的輸出資料路徑將會輸出第一資料型樣暫存器202中的資料型樣。
此外，資料型樣的位元數可能多於資料型樣暫存器的位元數，並會於輸出資料路徑被輸出，在此情形下，資料型樣暫存器可被設置為一線性回授移位暫存器(linear feedback shift register,LFSR)，如第3圖所示。第3圖係為本發明第三實施例之動態隨機存取記憶體的暫存器架構之示意圖，其 中第一資料型樣暫存器302與第二資料型樣暫存器304均為線性回授移位暫存器。第一資料型樣暫存器302(PR<0>)係為一4位元暫存器，包含一互斥或(XOR)閘，其輸出端係耦接於第一資料型樣暫存器302之第一位元，且互斥或閘的二輸入端係分別耦接於第一資料型樣暫存器302的第三及第四位元。第二資料型樣暫存器304(PR<1>)係為另一4位元暫存器，其互斥或閘的輸出端係耦接於第二資料型樣暫存器304之第一位元，以及二輸入端係分別耦接於第二資料型樣暫存器304的第三、第四位元。在此設置下，第一資料型樣暫存器302及第二資料型樣暫存器304可分別儲存兩筆不同的資料型樣，且該兩筆不同的資料型樣每15個循環(cycle)會重複一次。
在要被讀取的資料型樣長度超過8位元且不使用線性回授移位暫存器的情況下，可使用反向邏輯(inverting logic)或映射暫存器進行重寫(rewrite)，以順利地輸出所有資料。以下將以第1圖所示之暫存器作為範例說明。一個要被輸出的資料型樣具有15個位元，並將被寫入至第一資料型樣暫存器102及第二資料型樣暫存器104。首先，映射暫存器107係被設定以將第一資料型樣暫存器102中的資料型樣輸出至全部的輸出資料路徑(例如所有位元均儲存“0”)。接著，映射暫存器107中的位元會被反相(invert)，使得第二資料型樣暫存器104中的資料型樣會被輸出至全部的輸出資料路徑(例如所有位元均儲存“1”)。可透過直接將位元反相，或是進行一邏輯運算來將位元反相。若資料型樣的位元數係多於15位元，第一資料型樣暫存器102及第二資料型樣暫存器104中的資料可被重寫以儲存更多資料型樣。於一設計變化中，若要輸出一第二資料型樣，則第一資料型樣暫存器102及第二資料型樣暫存器104可被重寫以儲存該第二資料型樣，且映射暫存器107會具有一相對應的二進位遮罩(binary mask)寫入其中，以使得正確的資料型樣可被輸出。
請注意，在以上例子中，雖然第一資料型樣暫存器302及第二資料型樣暫存器係為304係均為4位元線性回授移位暫存器，且其中的資料型樣係為15位元資料型樣，然而本發明並不限於此，例如可將第一資料型樣暫存器302及第二資料型樣暫存器係為304設置為8位元線性回授移位暫存器，且其中的資料型樣係為63位元資料型樣。
請注意，上述的資料型樣暫存器及映射暫存器僅作為本發明的舉例說明，並不用以限制本發明的範疇，本領域通常知識者在閱讀本發明之內容後當可作等效之修改，例如在映射暫存器的映射位元數量充足的情況下，設置兩個以上的資料型樣暫存器。此外，本發明也不侷限於必須應用在記憶體裝置。
本發明的資料型樣暫存器可設置為可寫入(write-able)以及可讀取(read-able)，如此一來，新的資料型樣將可被寫入其中；或者是設置為唯讀(readable only)，如此一來，資料型樣暫存器會進行硬編碼(hard-coded)來儲存資料型樣。
以上實施例適合應用在第四代雙倍資料率(fourth generation double data rate,DDR4)陣列，DDR4陣列定義了四種可寫入的多用途暫存器(multi-purpose register,MPR)。每一多用途暫存器係由四個邏輯頁(logical page)組成，其中每一邏輯頁具有四個8位元暫存器，且只有第1個邏輯頁(亦即page 0)是有可寫入及可讀取兩種功能，因此只有此一邏輯頁被應用至本發明。
DDR4的規格書允許資料在三種不同的模式下被映射至輸出資料路徑，並分別列舉於以下第4A~4C圖。請參考第4A~4C圖，第4A圖係為 習知技術在串列(serial)模式下自多用途暫存器讀取一資料型樣之示意圖，第4B圖係為習知技術在平行(parallel)模式下自多用途暫存器讀取一資料型樣之示意圖，以及第4C圖係為習知技術在交錯(staggered)模式下自多用途暫存器讀取一資料型樣之示意圖。如第4A圖所示，串列模式將相同的串列資料型樣映射至每一輸出資料路徑，例如第一資料輸出路徑DQ0與其他的資料輸出路徑輸出相同的資料型樣。如第4B圖所示，平行模式下，每一輸出資料路徑輸出資料型樣不一定相同，但資料型樣的每一位元皆會重複，例如第一資料輸出路徑DQ0輸出的資料型樣的每一位元皆為0。如第4C圖所示，在交錯模式下，資料會被交錯分配，而不一定遵照原本的順序，例如第一資料輸出路徑DQ0~第四資料輸出路徑DQ3的第一位元UI0至第八位元UI7各根據多用途暫存器模式MPR0~MPR3之一作排列。
雖然預設(default)值係被DDR4規格書所定義，但本發明不限於此，根據本發明的概念，可寫入各種自訂值。此外，根據本發明的概念，無論是哪一種輸出模式下，多用途暫存器皆可輸出一個以上的資料型樣。
此外，多用途暫存器可用與第2圖相似的方式來運作，例如，將一第一多用途暫存器及一第二多用途暫存器作為資料型樣暫存器，以儲存一第一資料型樣A及一第二資料型樣B，並使用一第三多用途暫存器及一第四多用途暫存器儲存來指示要輸出第一資料型樣A或第二資料型樣B的一二進位序列(binary sequence)。如前所述，在一多用途暫存器處於寫入狀態下，資料型樣可被寫入至多用途暫存器，或者，也可對多用途暫存器進行硬編碼來儲存資料型樣，故不需要寫入狀態。
第三多用途暫存器及第四多用途暫存器會載入遮罩，其中每一位元對應於一特定的資料輸出路徑，譬如第三多用途暫存器的第八位元 (R2<7>)會對應於第八資料輸出路徑DQ<7>，以此類推。以下係為資料型樣A及資料型樣B之輸出的例子，其中R<0>~R<3>分別對應第2圖中的PR<0>、PR<1>、MR<0>及MR<1>。
R<0>=0000 0000
R<1>=1111 1111
R<2>=0000 1111
R<3>=0101 0000
資料型樣A(0000 0000)係被載入至第一多用途暫存器(PR<0>)，而資料型樣B(1111 1111)則是被載入至第二用途暫存器(PR<1)。第三多用途暫存器係針對較低(lower)資料輸出路徑(LDQ)而被載入一二進位遮罩(0000 1111)，以及第四多用途暫存器(PR<3>)係針對較高(upper)資料輸出路徑(UDQ)而被載入一二進位遮罩(0101 1100)。
另外，第一資料輸出路徑DQ0~第四資料輸出路徑DQ3將會輸出R<0>中的資料型樣，第五資料輸出路徑DQ4~第八資料輸出路徑DQ7將會輸出R<1>中的資料，第九資料輸出路徑DQ8、第十一資料輸出路徑DQ10、第十五資料輸出路徑DQ14及第十六資料輸出路徑DQ15將會輸出R<0>中的資料，以及第十資料輸出路徑DQ9、第十二資料輸出路徑DQ11、第十三資料輸出路徑DQ12及第十四資料輸出路徑DQ13將會輸出R<1>中的資料。
總而言之，本發明揭示一種快速且有效率的方法，其對DRAM/DDR4記憶體進行讀取訊號完整性的特徵化，由於旁通主要記憶體陣列，故訊號不會受到雜訊干擾以及訊號時序限制，故可得到更正確的訊號讀取結果。此外，資料型樣暫存器及鄰近於讀取路徑的映射暫存器的使用則表示兩筆不同的資料型樣可同時被輸出，因而可近一步上述架構的效率。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
102‧‧‧第一資料型樣暫存器
104‧‧‧第二資料型樣暫存器
107‧‧‧映射暫存器
DQ0~DQ7‧‧‧輸出資料路徑

Claims (16)

  1. 一種可在不存取一記憶體陣列的情況下對輸出資料路徑進行特徵化之記憶體結構，包含：複數條輸出資料路徑；以及複數個暫存器，耦接於該些輸出資料路徑，該些暫存器包含：至少一第一資料型樣暫存器及一第二資料型樣暫存器，分別用以儲存一第一資料型樣及一第二資料型樣；以及至少一第一映射暫存器，用以儲存複數個二進位值，其中每一二進位值係指示應該將該第一資料型樣或是該第二資料型樣映射至該些輸出資料路徑中一相對應輸出資料路徑。
  2. 如申請專利範圍第1項所述之記憶體結構，其中該第一映射暫存器係為一8位元暫存器，以及該8位元暫存器中每一位元係對應於該些輸出資料路徑之中不同的輸出資料路徑。
  3. 如申請專利範圍第1項所述之記憶體結構，另包含一第二映射暫存器，用以儲存複數個二進位值，其中每一二進位值係指示應該將該第一資料型樣或該第二資料型樣映射至該些輸出資料路徑中一相對應輸出資料路徑。
  4. 如申請專利範圍第3項所述之記憶體結構，其中該記憶體係為一第四代雙倍資料率動態隨機存取記憶體，該第一資料型樣暫存器、該第二資料型樣暫存器、該第一映射暫存器及該第二映射暫存器係為該第四代雙倍資料率動態隨機存取記憶體之多用途暫存器。
  5. 如申請專利範圍第1項所述之記憶體結構，其中該第一資料型樣暫存器 及該第二資料型樣暫存器係為8位元暫存器，且該第一資料型樣及該第二資料型樣係為8位元資料型樣。
  6. 如申請專利範圍第1項所述之記憶體結構，其中該第一資料型樣暫存器及該第二資料型樣暫存器係為8位元線性回授移位暫存器，且該第一資料型樣及該第二資料型樣係為63位元資料型樣。
  7. 如申請專利範圍第1項所述之記憶體結構，其中該第一資料型樣暫存器及該第二資料型樣暫存器係為8位元暫存器；該第一資料型樣及該第二資料型樣係超過8位元；該第一資料型樣係儲存於第一資料型樣暫存器及該第二資料型樣暫存器，並先藉由將該第一映射暫存器中所有的二進位值對應至該第一資料型樣暫存器以將該第一資料型樣讀出至該些輸出資料路徑，再將該第一映射暫存器中所有二進位值反相以對應至該第二資料型樣暫存器。
  8. 如申請專利範圍第7項所述之記憶體結構，其中該第二資料型樣接著會儲存於該第一資料型樣暫存器及該第二資料型樣暫存器中，並藉由將該第一映射暫存器中所有的二進位值對應至該第一資料型樣暫存器以將該第二資料型樣讀出至該些輸出資料路徑，接著再將該第一映射暫存器中所有二進位值反相為對應至該第二資料型樣暫存器。
  9. 一種用以在不存取一記憶體之一記憶體陣列的情況下對複數條輸出資料路徑進行特徵化的方法，包含：將複數個暫存器耦接於該些輸出資料路徑；將該些暫存器中的一暫存器指定為一第一資料型樣暫存器，並將一第一資料型樣儲存於該第一資料型樣暫存器； 將該些暫存器中的一暫存器指定為一第二資料型樣暫存器，並將一第二資料型樣儲存於該第二資料型樣暫存器；將該些暫存器中的一暫存器指定為一第一映射暫存器，並將複數個二進位值儲存於該第一映射暫存器，其中每一二進位值係對應於一輸出資料路徑；於該第一映射暫存器中存取該些二進位值，以決定是否將該第一資料型樣或該第二字資料型樣映射至一相對應的輸出資料路徑；以及根據儲存在該第一映射暫存器中的該些二近進位值，在一相對應輸出資料路徑上輸出該第一資料型樣或該第二資料型樣。
  10. 如申請專利範圍第9項所述之方法，其中該第一映射暫存器係為一8位元暫存器，且該8位元暫存器之每一位元係對應於不同的資料路徑。
  11. 如申請專利範圍第9項所述之方法，另包含：將該些暫存器之一暫存器指定為一第二映射暫存器，其中於該第一映射暫存器中存取該些二進位值的步驟另包含：存取該第二映射暫存器中的複數個二進位值，以決定是否將該第一資料型樣或該第二資料型樣映射至一相對應的輸出資料路徑；其中決定是否將該第一資料型樣或該第二字資料型樣映射至一相對應的輸出資料路徑的步驟另包含：根據該第二映射暫存器中的該些二進位值，在一相對應的輸出資料路徑上輸出該第一資料型樣或該第二資料型樣。
  12. 如申請專利範圍第11項所述之方法，其中該記憶體係為一第四代雙倍資料率動態隨機存取記憶體，且該第一資料型樣暫存器、該第二資料型 樣暫存器、該第一映射暫存器及該第二映射暫存器係為該第四代雙倍資料率動態隨機存取記憶體之多用途暫存器。
  13. 如申請專利範圍第9項所述之方法，其中該第一資料型樣暫存器及該第二資料型樣暫存器係為8位元暫存器，且該第一資料型樣及該第二資料型樣係為8位元資料型樣。
  14. 如申請專利範圍第9項所述之方法，其中該第一資料型樣暫存器及該第二資料型樣暫存器係為4位元線性回授移位暫存器，且該第一資料型樣及該第二資料型樣係為15位元資料型樣。
  15. 如申請專利範圍第9項所述之方法，其中該第一資料型樣暫存器及該第二資料型樣暫存器係為8位元暫存器；該第一資料型樣及該第二資料型樣係超過8位元；該第一資料型樣係儲存於第一資料型樣暫存器及該第二資料型樣暫存器；以及於一相對應的輸出資料路徑輸出該第一資料型樣或該第二資料型樣的步驟包含：將該第一資料型樣儲存於該第一資料型樣暫存器及該第二資料型樣暫存器；使該第一映射暫存器中所有的二進位值對應至該第一資料型樣暫存器；將該第一資料型樣暫存器中的該第一資料型樣映射至該些輸出資料路徑；反相該第一資料型樣暫存器中的所有二進位值，以對應該第二資料型樣暫存器；以及將該第二資料型樣暫存器中的該第一資料型樣映射至該些輸出資料路徑。
  16. 如申請專利範圍第15項所述之方法，另包含：將該第二資料型樣儲存於該第一資料型樣暫存器及該第二資料型樣暫存器中；使該第一映射暫存器中所有的二進位值對應至該第一資料型樣暫存器；將該第一資料型樣暫存器中的該第二資料型樣映射至該些輸出資料路徑；反相該第一映射暫存器中所有的二進位值，以對應該第二資料型樣暫存器；以及將該第二資料型樣暫存器中的該第二資料型樣映射至該輸出資料路徑。
TW102140919A 2013-09-03 2013-11-11 可在不存取記憶體陣列的情況下對輸出資料路徑進行特徵化的記憶體架構及方法 TWI514417B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/017,277 US9122570B2 (en) 2013-09-03 2013-09-03 Data pattern generation for I/O training and characterization

Publications (2)

Publication Number Publication Date
TW201511031A true TW201511031A (zh) 2015-03-16
TWI514417B TWI514417B (zh) 2015-12-21

Family

ID=52584868

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102140919A TWI514417B (zh) 2013-09-03 2013-11-11 可在不存取記憶體陣列的情況下對輸出資料路徑進行特徵化的記憶體架構及方法

Country Status (3)

Country Link
US (1) US9122570B2 (zh)
CN (1) CN104424126B (zh)
TW (1) TWI514417B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324454B2 (en) * 2013-12-30 2016-04-26 Qualcomm Incorporated Data pattern generation for I/O testing of multilevel interfaces
US9792246B2 (en) * 2014-12-27 2017-10-17 Intel Corporation Lower-power scrambling with improved signal integrity

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6473873B1 (en) * 1997-12-09 2002-10-29 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device
US6442628B1 (en) * 1998-05-01 2002-08-27 Adaptec, Inc. Method and system for automatically determining maximum data throughput over a bus
JP4179827B2 (ja) * 2002-08-30 2008-11-12 Ｎｅｃエレクトロニクス株式会社 メモリのテスト回路
US6959256B2 (en) * 2003-05-16 2005-10-25 Analog Devices, Inc. Universally accessible fully programmable memory built-in self-test (MBIST) system and method
US7668893B2 (en) * 2005-08-30 2010-02-23 Micron Technology, Inc. Data generator having linear feedback shift registers for generating data pattern in forward and reverse orders
US9116828B2 (en) 2008-06-11 2015-08-25 Micron Technology, Inc. Data bus inversion usable in a memory system
US8713277B2 (en) * 2010-06-01 2014-04-29 Apple Inc. Critical word forwarding with adaptive prediction
CN104054133B (zh) 2012-01-20 2017-06-16 英特尔公司 经由每dram可寻址性模式的多用途寄存器编程

Also Published As

Publication number Publication date
US9122570B2 (en) 2015-09-01
TWI514417B (zh) 2015-12-21
US20150067197A1 (en) 2015-03-05
CN104424126B (zh) 2017-08-18
CN104424126A (zh) 2015-03-18

Similar Documents

Publication Publication Date Title
US9324454B2 (en) Data pattern generation for I/O testing of multilevel interfaces
US7622908B2 (en) Built-in system and method for testing integrated circuit timing parameters
JP5665263B2 (ja) 半導体記憶装置、及び該半導体記憶装置のテスト方法
US20150187440A1 (en) Data pattern generation for i/o testing
US7765442B2 (en) Memory device testable without using data and dataless test method
CN108039190A (zh) 一种测试方法及装置
US20020154536A1 (en) Multi-function serial I/O circuit
TWI514417B (zh) 可在不存取記憶體陣列的情況下對輸出資料路徑進行特徵化的記憶體架構及方法
KR20120068620A (ko) 반도체 메모리 장치 및 그 테스트 방법
US20210312974A1 (en) Semiconductor devices
KR100564033B1 (ko) 단일 버퍼 선택 입력 단자를 가지는 반도체 메모리 및반도체 메모리 테스트 방법
US20080077746A1 (en) Multi-port memory device
US20150213883A1 (en) Testing signal development on a bit line in an sram
JP5834798B2 (ja) 半導体メモリ、半導体メモリの動作方法、システムおよび半導体メモリの製造方法
JP2009301612A (ja) 半導体記憶装置
KR101865935B1 (ko) Ｂｉｓｔ 장치 및 이를 포함하는 반도체 장치
KR101287863B1 (ko) 반도체 메모리 장치의 입력회로, 및 이를 구비한 테스트시스템
JPS6132756B2 (zh)
JP2008171504A (ja) メモリ試験装置
JP2013196739A (ja) Ｒｏｍ装置及びその故障検出方法
JP2014038680A (ja) 半導体装置
Manikandan et al. A programmable BIST with macro and micro codes for embedded SRAMs
TW202223654A (zh) 記憶體測試電路
Gadge et al. Design of fault detection module for embedded RAM memory
CN112309445A (zh) 存储器接口电路、存储器存储装置及信号产生方法