CN104424126B - 对输出数据路径进行特征化的内存架构及方法 - Google Patents

对输出数据路径进行特征化的内存架构及方法 Download PDF

Info

Publication number
CN104424126B
CN104424126B CN201410003724.1A CN201410003724A CN104424126B CN 104424126 B CN104424126 B CN 104424126B CN 201410003724 A CN201410003724 A CN 201410003724A CN 104424126 B CN104424126 B CN 104424126B
Authority
CN
China
Prior art keywords
carrying
out data
data pattern
buffer
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410003724.1A
Other languages
English (en)
Other versions
CN104424126A (zh
Inventor
提摩西·M·霍里斯
杰弗瑞·P·莱特
金康永
艾瑞克·J·司戴夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN104424126A publication Critical patent/CN104424126A/zh
Application granted granted Critical
Publication of CN104424126B publication Critical patent/CN104424126B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Dram (AREA)

Abstract

一种可在不存取一内存数组的情况下对输出数据路径进行特征化的内存结构及方法，该内存结构包含复数条输出数据路径及复数个缓存器。该些缓存器是耦接于该些输出数据路径，该些缓存器包含至少一第一数据型样缓存器与一第二数据型样缓存器，以及至少一第一映像缓存器。该第一数据型样缓存器及该第二数据型样缓存器是分别用以储存一第一数据型样及一第二资料型样。该第一映像缓存器是用以储存复数个二进制值，且每一二进制值指示是否将该第一资料型样或该第二数据型样映像至该些输出数据路径中一相对应输出数据路径。通过本发明进行读取信号完整性的特征化，使信号不会受到噪声干扰以及信号时序限制，故可得到正确的信号读取结果。

Description

对输出数据路径进行特征化的内存架构及方法
技术领域
本发明是关于对动态随机存取内存(dynamic random access memory,DRAM)中数据输出路径的信号完整性(integrity)进行特征化(characterization)，尤指通过旁通(bypass)主数组以及自一缓存器序列读取数据，来对数据输出路径的信号完整性进行特征化。本发明可应用在芯片之间的接口(chip-to-chip interface)。
背景技术
对内存接口进行特征化是半导体生产过程中的关键部份，为了测量出内存数组完整的运作情形以及内存数组在不同状况下如何运作，往往需要对其一些参数作设定及测试。
此外，芯片的输入/输出(input/output,I/O)信号在设计上面临一些考验，例如，在低速传输时，只有在传输线过长的时候信号才会发生问题；然而在高速时，即使是用最短的传输线来传输也可能发生问题，譬如因高频效应所造成的码间(inter-symbol)干扰及交互干扰(crosstalk)。
为了测试内存读取信号在多条输出路径上的完整性，数据型样(data pattern)会先被写入主要数组(main array)，并在之后被读出。在读取操作下，当数组需要被存取时，会有相当程度的噪声附加于其中，且数据路径的时序可能会被数组的时序限制，因而造成对I/O架构进行特征化的困难。
因此，如何在不存取内存数组的情况下对数据输出路径进行数据特征化，实为一个亟待研究的议题。
发明内容
本发明的目的在于公开一种在一读取操作中，以不通过存取内存数组的方式，对输出数据路径的信号完整性进行特征化的方法及装置。
本发明的一实施例公开一种可在不存取一内存数组的情况下对输出数据路径进行特征化的内存结构。所述内存结构包括多条输出数据路径及多个缓存器。所述缓存器是耦接于所述输出数据路径，所述缓存器包括至少一第一数据型样缓存器、一第二数据型样缓存器以及至少一第一映像缓存器。所述至少一第一数据型样缓存器及所述第二数据型样缓存器是分别用以储存一第一数据型样及一第二数据型样。所述至少一第一映像缓存器是用以储存多个二进制值，且每一二进制值指示是否将所述第一数据型样或所述第二数据型样映像至所述输出数据路径中一对应输出数据路径。
本发明的还一实施例公开一种用以在不存取一内存的一内存数组的情况下对多个输出数据路径进行特征化的方法。所述方法包括：将多个缓存器耦接于所述输出数据路径；将所述缓存器中的一缓存器指定为一第一数据型样缓存器，并将一第一数据型样储存于所述第一数据型样缓存器；将所述缓存器中的一缓存器指定为一第二数据型样缓存器，并将一第二数据型样储存于所述第二数据型样缓存器；将所述缓存器中的一缓存器指定为一第一映像缓存器，并将多个二进制值储存于所述第一映像缓存器，其中每一所述二进制值是对应于一输出数据路径；于所述第一映像缓存器中存取所述二进制值，以决定是否将所述第一数据型样或所述第二数据型样映像至一对应的输出数据路径；及根据储存在所述第一映像缓存器中的所述二进制值，在一对应输出数据路径上输出所述第一数据型样或所述第二数据型样。
本发明介绍一种快速且有效率的方法，其对DRAM/DDR4内存进行读取信号完整性的特征化，由于旁通主要内存数组，故信号不会受到噪声干扰以及信号时序限制，故可得到更正确的信号读取结果。此外，数据型样缓存器及邻近于读取路径的映像缓存器的使用则表示两笔不同的数据型样可同时被输出，因而可进一步提高上述架构的效率。
发明内容
本发明的目的在于公开一种在一读取操作中，以不通过存取内存数组的方式，对输出数据路径的信号完整性进行特征化的方法及装置。
本发明的一实施例公开一种可在不存取一内存数组的情况下对输出数据路径进行特征化的内存结构。所述内存结构包括多条输出数据路径及多个缓存器。所述缓存器是耦接于所述输出数据路径，所述缓存器包括至少一第一数据型样缓存器、一第二数据型样缓存器以及至少一第一映像缓存器。所述至少一第一数据型样缓存器及所述第二数据型样缓存器是分别用以储存一第一数据型样及一第二数据型样。所述至少一第一映像缓存器是用以储存多个二进制值，且每一二进制值指示是否将所述第一数据型样或所述第二数据型样映像至所述输出数据路径中一对应输出数据路径。
本发明的还一实施例公开一种用以在不存取一内存的一内存数组的情况下对多个输出数据路径进行特征化的方法。所述方法包括：将多个缓存器耦接于所述输出数据路径；将所述缓存器中的一缓存器指定为一第一数据型样缓存器，并将一第一数据型样储存于所述第一数据型样缓存器；将所述缓存器中的一缓存器指定为一第二数据型样缓存器，并将一第二数据型样储存于所述第二数据型样缓存器；将所述缓存器中的一缓存器指定为一第一映像缓存器，并将多个二进制值储存于所述第一映像缓存器，其中每一所述二进制值是对应于一输出数据路径；于所述第一映像缓存器中存取所述二进制值，以决定是否将所述第一数据型样或所述第二数据型样映像至一对应的输出数据路径；及根据储存在所述第一映像缓存器中的所述二进制值，在一对应输出数据路径上输出所述第一数据型样或所述第二数据型样。
本发明介绍一种快速且有效率的方法，其对DRAM/DDR4内存进行读取信号完整性的特征化，由于旁通主要内存数组，故信号不会受到噪声干扰以及信号时序限制，故可得到更正确的信号读取结果。此外，数据型样缓存器及邻近于读取路径的映像缓存器的使用则表示两笔不同的数据型样可同时被输出，因而可进一步提高上述架构的效率。
附图说明
图1是本发明第一实施例的动态随机存取内存的缓存器架构的示意图。
图2是本发明第二实施例的动态随机存取内存的缓存器架构的示意图。
图3是本发明第三实施例的动态随机存取内存的缓存器架构的示意图(其中所述的缓存器是线性回授移位寄存器)。
图4A是现有技术在串行模式下自多用途缓存器读取一数据型样的示意图。
图4B是现有技术在平行模式下自多用途缓存器读取一数据型样的示意图。
图4C是现有技术在交错模式下自多用途缓存器读取一数据型样的示意图。
其中，附图标记说明如下：
102、202、302 第一数据型样缓存器
104、204、304 第二数据型样缓存器
107 映像缓存器
207 第一映像缓存器
209 第二映像缓存器
DQ0～DQ15 输出数据路径
UI0～UI7 位
MPR0～MPR3 多用途缓存器模式
具体实施方式
在说明书及后续的权利要求当中使用了某些词汇来指称特定的组件。所属领域中具有通常知识者应可理解，硬件制造商可能会用不同的名词来称呼同样的组件。本说明书及后续的权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及后续的请求项当中所提及的「包括」是一开放式的用语，故应解释成「包括但不限定于」。另外，「耦接」一词在此是包括任何直接及间接的电气连接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表所述第一装置可直接电气连接于所述第二装置，或通过其他装置或连接手段间接地电气连接至所述第二装置。
为了能在一信号输出路径读取数据时对内存数组进行旁通(bypass)，本发明公开了一种用于内存的缓存器架构，其包括串行的多个缓存器，设置在邻近于数据读取路径的位置且独立于主要数组。数据型样是储存在所述多个缓存器中，并被映像(map)至特定的输出数据路径。亦即，在进行读取操作时，数据可在不存取内存数组的情况下于输出数据路径上被读出。所述的映射操作也可致能(enable)一个以上的数据型样以被读取至输出数据路径。
请参考图1，图1是本发明第一实施例的动态随机存取内存(DRAM)的缓存器架构的示意图。图1公开了三个8位(8-bit)缓存器，由上而下依序是第一数据型样缓存器102(PR<0>)、第二数据型样缓存器104(PR<1>)及一映像缓存器107(MR<0>)。第一数据型样缓存器102及第二数据型样缓存器104是分别用以储存一8位数据型样，而映像缓存器107是用以将数据型样映像至特定的数据输出路径。
如图所示，第一数据型样缓存器102储存了由八个“1”所组成的8位数据型样，第二数据型样缓存器104储存了由八个“0”所组成的数据型样。映像缓存器107中的位储存了多个连续的“1”及多个连续的“0”，用以指示(indicate)数据要被哪个输出数据路径输出。在映像缓存器107中的每个位是分别对应至多个输出数据路径DQ0～DQ7的其中一个输出数据路径，且储存于其中每一位的二进制(binary)值是对应第一数据型样缓存器102抑或第二数据型样缓存器104。亦即，映像缓存器107的左起第一至第四个位是分别对应输出资料路径DQ0～DQ3，当映像缓存器107在前四个位储存四个“0”时，则输出资料路径DQ0～DQ3会全部用来输出储存在第一数据型样缓存器102中的数据型样，即8个高准位的“1”；相似地，映像缓存器107左起第五至第八个位是分别对应输出数据路径DQ4～DQ7，当映像缓存器107在后四个位储存四个“1”时，输出数据路径DQ0～DQ3会全部用来输出第二数据型样缓存器104中的数据型样，即8个低准位的“0”。如此一来，在进行读取操作时，可在不存取内存数组的情况下将两笔不同的数据型样于输出数据路径输出。
除了映像缓存器107之外，本发明也可额外设置更多的映像缓存器，请参考图2，图2是本发明第二实施例的动态随机存取内存的缓存器架构的示意图。图2公开了四个8位缓存器，由上而下依序是第一数据型样缓存器202(PR<0>)、第二数据型样缓存器204(PR<1>)、第一映像缓存器207(MR<0>)及第二映像缓存器209(MR<1>)。同前所述，若第一映像缓存器207/第二映像缓存器209中的位储存“1”，其对应的输出数据路径将会输出第二数据型样缓存器204中的数据型样；若第一映像缓存器207/第二映像缓存器209中的位储存“0”，其对应的输出数据路径将会输出第一数据型样缓存器202中的数据型样。
此外，数据型样的位数可能多于数据型样缓存器的位数，并会于输出数据路径被输出，在此情形下，数据型样缓存器可被设置为一线性回授移位寄存器(linear feedbackshift register,LFSR)，如图3所示。图3是本发明第三实施例的动态随机存取内存的缓存器架构的示意图，其中第一数据型样缓存器302与第二数据型样缓存器304均为线性回授移位寄存器。第一数据型样缓存器302(PR<0>)是一4位缓存器，包括一互斥或(XOR)门，其输出埠是耦接于第一数据型样缓存器302的第一位，且互斥或门的二输入埠是分别耦接于第一数据型样缓存器302的第三及第四位。第二数据型样缓存器304(PR<1>)是还一4位缓存器，其互斥或门的输出埠是耦接于第二数据型样缓存器304的第一位，以及二输入端口是分别耦接于第二数据型样缓存器304的第三、第四位。在此设置下，第一数据型样缓存器302及第二数据型样缓存器304可分别储存两笔不同的数据型样，且所述两笔不同的数据型样每15个循环(cycle)会重复一次。
在要被读取的数据型样长度超过8位且不使用线性回授移位寄存器的情况下，可使用反向逻辑(inverting logic)或映像缓存器进行重写(rewrite)，以顺利地输出所有数据。以下将以图1所示的缓存器作为范例说明。一个要被输出的数据型样具有15个位，并将被写入至第一数据型样缓存器102及第二数据型样缓存器104。首先，映像缓存器107是被设定以将第一数据型样缓存器102中的数据型样输出至全部的输出数据路径(例如所有位均储存“0”)。接着，映像缓存器107中的位会被反相(invert)，使得第二数据型样缓存器104中的数据型样会被输出至全部的输出数据路径(例如所有位均储存“1”)。可通过直接将位反相，或是进行一逻辑运算来将位反相。若数据型样的位数是多于15位，第一数据型样缓存器102及第二数据型样缓存器104中的数据可被重写以储存更多数据型样。于一设计变化中，若要输出一第二数据型样，则第一数据型样缓存器102及第二数据型样缓存器104可被重写以储存所述第二数据型样，且映像缓存器107会具有一相对应的二进制屏蔽(binary mask)写入其中，以使得正确的数据型样可被输出。
请注意，在以上例子中，虽然第一数据型样缓存器302及第二数据型样缓存器是304是均为4位线性回授移位寄存器，且其中的数据型样是15位数据型样，然而本发明并不限于此，例如可将第一数据型样缓存器302及第二数据型样缓存器是304设置为8位线性回授移位寄存器，且其中的数据型样是63位数据型样。
请注意，上述的数据型样缓存器及映像缓存器仅作为本发明的举例说明，并不用以限制本发明的范畴，本领域具有通常知识者在阅读本发明的内容后当可作等效的修改，例如在映像缓存器的映像位数量充足的情况下，设置两个以上的数据型样缓存器。此外，本发明也不局限于必须应用在内存装置。
本发明的数据型样缓存器可设置为可写入(write-able)以及可读取(read-able)，如此一来，新的数据型样将可被写入其中；或者是设置为只读(readable only)，如此一来，数据型样缓存器会进行硬编码(hard-coded)来储存数据型样。
以上实施例适合应用在第四代双倍数据率(fourth generation double datarate,DDR4)数组，DDR4数组定义了四种可写入的多用途缓存器(multi-purpose register,MPR)。每一多用途缓存器是由四个逻辑页(logical page)组成，其中每一逻辑页具有四个8位缓存器，且只有第1个逻辑页(亦即page 0)是有可写入及可读取两种功能，因此只有此一逻辑页被应用至本发明。
DDR4的规格书允许数据在三种不同的模式下被映像至输出数据路径，并分别列举于以下第4A～4C图。请参考第4A～4C图，图4A是现有技术在串行(serial)模式下自多用途缓存器读取一数据型样的示意图，图4B是现有技术在平行(parallel)模式下自多用途缓存器读取一数据型样的示意图，以及图4C是现有技术在交错(staggered)模式下自多用途缓存器读取一数据型样的示意图。如图4A所示，串行模式将相同的串行数据型样映像至每一输出数据路径，例如第一数据输出路径DQ0与其他的数据输出路径输出相同的数据型样。如图4B所示，平行模式下，每一输出数据路径输出数据型样不一定相同，但数据型样的每一位皆会重复，例如第一数据输出路径DQ0输出的数据型样的每一位皆为0。如图4C所示，在交错模式下，数据会被交错分配，而不一定遵照原本的顺序，例如第一数据输出路径DQ0～第四数据输出路径DQ3的第一位UI0至第八位UI7各根据多用途缓存器模式MPR0～MPR3的一作排列。
虽然默认(default)值是被DDR4规格书所定义，但本发明不限于此，根据本发明的概念，可写入各种自定义值。此外，根据本发明的概念，无论是哪一种输出模式下，多用途缓存器皆可输出一个以上的数据型样。
此外，多用途缓存器可用与图2相似的方式来运作，例如，将一第一多用途缓存器及一第二多用途缓存器作为数据型样缓存器，以储存一第一数据型样A及一第二数据型样B，并使用一第三多用途缓存器及一第四多用途缓存器储存来指示要输出第一数据型样A或第二数据型样B的一二进制序列(binary sequence)。如前所述，在一多用途缓存器处于写入状态下，数据型样可被写入至多用途缓存器，或者，也可对多用途缓存器进行硬编码来储存数据型样，故不需要写入状态。
第三多用途缓存器及第四多用途缓存器会加载屏蔽，其中每一位对应于一特定的数据输出路径，譬如第三多用途缓存器的第八位(R2<7>)会对应于第八数据输出路径DQ<7>，以此类推。以下是数据型样A及数据型样B的输出的例子，其中R<0>～R<3>分别对应图2中的PR<0>、PR<1>、MR<0>及MR<1>。
R<0>＝0000 0000
R<1>＝1111 1111
R<2>＝0000 1111
R<3>＝0101 0000
数据型样A(0000 0000)是被载入至第一多用途缓存器(PR<0>)，而数据型样B(1111 1111)则是被加载至第二用途缓存器(PR<1)。第三多用途缓存器是针对较低(lower)数据输出路径(LDQ)而被加载一二进制屏蔽(00001111)，以及第四多用途缓存器(PR<3>)是针对较高(upper)数据输出路径(UDQ)而被加载一二进制屏蔽(0101 1100)。
另外，第一数据输出路径DQ0～第四数据输出路径DQ3将会输出R<0>中的数据型样，第五数据输出路径DQ4～第八数据输出路径DQ7将会输出R<1>中的数据，第九数据输出路径DQ8、第十一数据输出路径DQ10、第十五数据输出路径DQ14及第十六数据输出路径DQ15将会输出R<0>中的数据，以及第十数据输出路径DQ9、第十二数据输出路径DQ11、第十三数据输出路径DQ12及第十四数据输出路径DQ13将会输出R<1>中的数据。
本发明介绍一种快速且有效率的方法，其对DRAM/DDR4内存进行读取信号完整性的特征化，由于旁通主要内存数组，故信号不会受到噪声干扰以及信号时序限制，故可得到更正确的信号读取结果。此外，数据型样缓存器及邻近于读取路径的映像缓存器的使用则表示两笔不同的数据型样可同时被输出，因而可进一步提高上述架构的效率。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (18)

1.一种可在不存取一内存数组的情况下对输出数据路径进行特征化的装置，其特征在于，包括：
多条输出数据路径；以及
多个缓存器，耦接于所述输出数据路径，所述多个缓存器包括：
至少一第一数据型样缓存器及一第二数据型样缓存器，分别用以储存一第一数据型样及一第二数据型样；以及
至少一第一映像缓存器，用以储存多个二进制值，其中每一二进制值是指示是否将所述第一数据型样或是所述第二数据型样映像至所述输出数据路径中一相对应输出数据路径；
其中所述第一数据型样是储存于第一数据型样缓存器及所述第二数据型样缓存器，并先通过将所述第一映像缓存器中所有的二进制值对应至所述第一数据型样缓存器以将所述第一数据型样读出至所述输出数据路径，再将所述第一映像缓存器中所有二进制值反相以对应至所述第二数据型样缓存器。
2.如权利要求1所述的可在不存取一内存数组的情况下对输出数据路径进行特征化的装置，其特征在于，所述第一映像缓存器是一8位缓存器，以及所述8位缓存器中每一位是对应于所述输出数据路径的中不同的输出数据路径。
3.如权利要求1所述的可在不存取一内存数组的情况下对输出数据路径进行特征化的装置，其特征在于，所述多个缓存器还包括一第二映像缓存器，用以储存多个二进制值，其中每一二进制值是指示是否将所述第一数据型样或所述第二数据型样映像至所述输出数据路径中一相对应输出数据路径。
4.如权利要求3所述的可在不存取一内存数组的情况下对输出数据路径进行特征化的装置，其特征在于，所述内存是一第四代双倍数据率动态随机存取内存，所述第一数据型样缓存器、所述第二数据型样缓存器、所述第一映像缓存器及所述第二映像缓存器是所述第四代双倍数据率动态随机存取内存的多用途缓存器。
5.如权利要求1所述的可在不存取一内存数组的情况下对输出数据路径进行特征化的装置，其特征在于，所述第一数据型样缓存器及所述第二数据型样缓存器是8位缓存器，且所述第一数据型样及所述第二数据型样是8位数据型样。
6.如权利要求1所述的可在不存取一内存数组的情况下对输出数据路径进行特征化的装置，其特征在于，所述第一数据型样缓存器及所述第二数据型样缓存器是8位线性回授移位寄存器，且所述第一数据型样及所述第二数据型样是63位数据型样。
7.如权利要求1所述的可在不存取一内存数组的情况下对输出数据路径进行特征化的装置，其特征在于，所述第一数据型样缓存器及所述第二数据型样缓存器是8位缓存器；以及所述第一数据型样及所述第二数据型样是超过8位。
8.如权利要求1所述的可在不存取一内存数组的情况下对输出数据路径进行特征化的装置，其特征在于，所述第二数据型样接着会储存于所述第一数据型样缓存器及所述第二数据型样缓存器中，并通过将所述第一映像缓存器中所有的二进制值对应至所述第一数据型样缓存器以将所述第二数据型样读出至所述输出数据路径，接着再将所述第一映像缓存器中所有二进制值反相为对应至所述第二数据型样缓存器。
9.一种用以在不存取一内存的一内存数组的情况下对多条输出数据路径进行特征化的方法，其特征在于，包括：
将多个缓存器耦接于所述输出数据路径；
将所述多个缓存器中的一缓存器指定为一第一数据型样缓存器，并将一第一数据型样储存于所述第一数据型样缓存器；
将所述多个缓存器中的一缓存器指定为一第二数据型样缓存器，并将一第二数据型样储存于所述第二数据型样缓存器；
将所述多个缓存器中的一缓存器指定为一第一映像缓存器，并将多个二进制值储存于所述第一映像缓存器，其中每一二进制值是对应于一输出数据路径；
于所述第一映像缓存器中存取所述二进制值，以决定是否将所述第一数据型样或所述第二数据型样映像至一相对应的输出数据路径；以及
根据储存在所述第一映像缓存器中的所述二进制值，在一相对应输出数据路径上输出所述第一数据型样或所述第二数据型样；
其中于一相对应的输出数据路径输出所述第一数据型样或所述第二数据型样的步骤包括：
将所述第一数据型样储存于所述第一数据型样缓存器及所述第二数据型样缓存器；
使所述第一映像缓存器中所有的二进制值对应至所述第一数据型样缓存器；
将所述第一数据型样缓存器中的所述第一数据型样映像至所述输出数据路径；
反相所述第一数据型样缓存器中的所有二进制值，以对应所述第二数据型样缓存器；以及
将所述第二数据型样缓存器中的所述第一数据型样映像至所述输出数据路径。
10.如权利要求9所述的用以在不存取一内存的一内存数组的情况下对多条输出数据路径进行特征化的方法，其特征在于，所述第一映像缓存器是一8位缓存器，且所述8位缓存器的每一位是对应于不同的数据路径。
11.如权利要求9所述的用以在不存取一内存的一内存数组的情况下对多条输出数据路径进行特征化的方法，其特征在于，还包括：
将所述多个缓存器的一缓存器指定为一第二映像缓存器，其中于所述第一映像缓存器中存取所述二进制值的步骤还包括：
存取所述第二映像缓存器中的多个二进制值，以决定是否将所述第一数据型样或所述第二数据型样映像至一相对应的输出数据路径；
其中决定是否将所述第一数据型样或所述第二数据型样映像至一相对应的输出数据路径的步骤还包括：
根据所述第二映像缓存器中的所述二进制值，在一相对应的输出数据路径上输出所述第一数据型样或所述第二数据型样。
12.如权利要求11所述的用以在不存取一内存的一内存数组的情况下对多条输出数据路径进行特征化的方法，其特征在于，所述内存是一第四代双倍数据率动态随机存取内存，且所述第一数据型样缓存器、所述第二数据型样缓存器、所述第一映像缓存器及所述第二映像缓存器是所述第四代双倍数据率动态随机存取内存的多用途缓存器。
13.如权利要求9所述的用以在不存取一内存的一内存数组的情况下对多条输出数据路径进行特征化的方法，其特征在于，所述第一数据型样缓存器及所述第二数据型样缓存器是8位缓存器，且所述第一数据型样及所述第二数据型样是8位数据型样。
14.如权利要求9所述的用以在不存取一内存的一内存数组的情况下对多条输出数据路径进行特征化的方法，其特征在于，所述第一数据型样缓存器及所述第二数据型样缓存器是4位线性回授移位寄存器，且所述第一数据型样及所述第二数据型样是15位数据型样。
15.如权利要求9所述的用以在不存取一内存的一内存数组的情况下对多条输出数据路径进行特征化的方法，其特征在于，所述第一数据型样缓存器及所述第二数据型样缓存器是8位缓存器；所述第一数据型样及所述第二数据型样是超过8位；以及所述第一数据型样是储存于第一数据型样缓存器及所述第二数据型样缓存器。
16.如权利要求9所述的用以在不存取一内存的一内存数组的情况下对多条输出数据路径进行特征化的方法，其特征在于，所述方法还包括：
将所述第二数据型样储存于所述第一数据型样缓存器及所述第二数据型样缓存器中；
使所述第一映像缓存器中所有的二进制值对应至所述第一数据型样缓存器；
将所述第一数据型样缓存器中的所述第二数据型样映像至所述输出数据路径；
反相所述第一映像缓存器中所有的二进制值，以对应所述第二数据型样缓存器；以及
将所述第二数据型样缓存器中的所述第二数据型样映像至所述输出数据路径。
17.一种可在不存取一内存数组的情况下对输出数据路径进行特征化的装置，其特征在于，包括：
多条输出数据路径；以及
多个缓存器，耦接于所述输出数据路径，所述多个缓存器包括：
至少一第一数据型样缓存器及一第二数据型样缓存器，分别用以储存一第一数据型样及一第二数据型样；以及
至少一第一映像缓存器，用以储存多个二进制值，其中每一二进制值是指示是否将所述第一数据型样或是所述第二数据型样映像至所述输出数据路径中一相对应输出数据路径；以及
一第二映像缓存器，用以储存多个二进制值，其中每一二进制值是指示是否将所述第一数据型样或所述第二数据型样映像至所述输出数据路径中一相对应输出数据路径。
18.一种用以在不存取一内存的一内存数组的情况下对多条输出数据路径进行特征化的方法，其特征在于，包括：
将多个缓存器耦接于所述输出数据路径；
将所述多个缓存器中的一缓存器指定为一第一数据型样缓存器，并将一第一数据型样储存于所述第一数据型样缓存器；
将所述多个缓存器中的一缓存器指定为一第二数据型样缓存器，并将一第二数据型样储存于所述第二数据型样缓存器；
将所述多个缓存器中的一缓存器指定为一第一映像缓存器，并将多个二进制值储存于所述第一映像缓存器，其中每一二进制值是对应于一输出数据路径；
于所述第一映像缓存器中存取所述二进制值，以决定是否将所述第一数据型样或所述第二数据型样映像至一相对应的输出数据路径；
根据储存在所述第一映像缓存器中的所述二进制值，在一相对应输出数据路径上输出所述第一数据型样或所述第二数据型样；以及
将所述多个缓存器的一缓存器指定为一第二映像缓存器；
其中于所述第一映像缓存器中存取所述二进制值的步骤还包括：
存取所述第二映像缓存器中的多个二进制值，以决定是否将所述第一数据型样或所述第二数据型样映像至一相对应的输出数据路径；
其中决定是否将所述第一数据型样或所述第二数据型样映像至一相对应的输出数据路径的步骤还包括：
根据所述第二映像缓存器中的所述二进制值，在一相对应的输出数据路径上输出所述第一数据型样或所述第二数据型样。
CN201410003724.1A 2013-09-03 2014-01-03 对输出数据路径进行特征化的内存架构及方法 Active CN104424126B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/017,277 US9122570B2 (en) 2013-09-03 2013-09-03 Data pattern generation for I/O training and characterization
US14/017,277 2013-09-03

Publications (2)

Publication Number Publication Date
CN104424126A CN104424126A (zh) 2015-03-18
CN104424126B true CN104424126B (zh) 2017-08-18

Family

ID=52584868

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410003724.1A Active CN104424126B (zh) 2013-09-03 2014-01-03 对输出数据路径进行特征化的内存架构及方法

Country Status (3)

Country Link
US (1) US9122570B2 (zh)
CN (1) CN104424126B (zh)
TW (1) TWI514417B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324454B2 (en) * 2013-12-30 2016-04-26 Qualcomm Incorporated Data pattern generation for I/O testing of multilevel interfaces
US9792246B2 (en) * 2014-12-27 2017-10-17 Intel Corporation Lower-power scrambling with improved signal integrity

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7275187B2 (en) * 2002-08-30 2007-09-25 Nec Electronics Corporation Test circuit for memory
CN102822810A (zh) * 2010-06-01 2012-12-12 苹果公司 具有自适应预测的关键字转送

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6473873B1 (en) * 1997-12-09 2002-10-29 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device
US6442628B1 (en) * 1998-05-01 2002-08-27 Adaptec, Inc. Method and system for automatically determining maximum data throughput over a bus
US6959256B2 (en) * 2003-05-16 2005-10-25 Analog Devices, Inc. Universally accessible fully programmable memory built-in self-test (MBIST) system and method
US7668893B2 (en) * 2005-08-30 2010-02-23 Micron Technology, Inc. Data generator having linear feedback shift registers for generating data pattern in forward and reverse orders
US9116828B2 (en) 2008-06-11 2015-08-25 Micron Technology, Inc. Data bus inversion usable in a memory system
US20140244922A1 (en) 2012-01-20 2014-08-28 Kuljit S. Bains Multi-purpose register programming via per dram addressability mode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7275187B2 (en) * 2002-08-30 2007-09-25 Nec Electronics Corporation Test circuit for memory
CN100359608C (zh) * 2002-08-30 2008-01-02 恩益禧电子股份有限公司 存储器测试电路
CN102822810A (zh) * 2010-06-01 2012-12-12 苹果公司 具有自适应预测的关键字转送

Also Published As

Publication number Publication date
US9122570B2 (en) 2015-09-01
US20150067197A1 (en) 2015-03-05
TWI514417B (zh) 2015-12-21
TW201511031A (zh) 2015-03-16
CN104424126A (zh) 2015-03-18

Similar Documents

Publication Publication Date Title
CN104078082B (zh) 用于测试存储器件的电路和方法
KR960002013B1 (ko) 테스트회로를 구비한 반도체기억장치
US7499364B2 (en) Multi-port semiconductor memory device and signal input/output method therefor
JPS63102098A (ja) 集積回路
US5214654A (en) Memory tester
JPH04293135A (ja) メモリアクセス方式
CN109712665B (zh) 存储器及存储器的功能测试方法
KR20030006933A (ko) 반도체 기억 장치
CN107799135A (zh) 半导体系统
CN104424126B (zh) 对输出数据路径进行特征化的内存架构及方法
CN110164487A (zh) 一种动态随机存储器的架构
CN102142269B (zh) 半导体存储装置
Zorian et al. An effective BIST scheme for ring-address type FIFOs
CN208922741U (zh) 半导体存储器
CN105335296B (zh) 一种数据处理方法、装置及系统
US5724367A (en) Semiconductor memory device having scan path for testing
KR100884587B1 (ko) 멀티포트 메모리 장치
US6701470B1 (en) Method for testing a memory device having different number of data pads than the tester
US6452861B1 (en) Semiconductor memory device allowing simultaneous inputting of N data signals
KR100371476B1 (ko) 반도체 집적 회로
JP2000030491A (ja) 不良解析メモリ
KR100221073B1 (ko) 동기식 반도체 메모리 장치
KR101865935B1 (ko) Ｂｉｓｔ 장치 및 이를 포함하는 반도체 장치
US20230359573A1 (en) Field programmable gate array (fpga) for implementing data transmission by using built-in edge module
KR100212135B1 (ko) 동적 메모리 장치의 테스트 회로

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant