TW201511005A - 相變化記憶體、其寫入方法及其讀取方法 - Google Patents

相變化記憶體、其寫入方法及其讀取方法 Download PDF

Info

Publication number
TW201511005A
TW201511005A TW103116188A TW103116188A TW201511005A TW 201511005 A TW201511005 A TW 201511005A TW 103116188 A TW103116188 A TW 103116188A TW 103116188 A TW103116188 A TW 103116188A TW 201511005 A TW201511005 A TW 201511005A
Authority
TW
Taiwan
Prior art keywords
phase change
change memory
memory cells
item
pulse wave
Prior art date
Application number
TW103116188A
Other languages
English (en)
Other versions
TWI571872B (zh
Inventor
Chao-I Wu
Ming-Hsiu Lee
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Publication of TW201511005A publication Critical patent/TW201511005A/zh
Application granted granted Critical
Publication of TWI571872B publication Critical patent/TWI571872B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0059—Security or protection circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

一種相變化記憶體、其寫入方法及其讀取方法。相變化記憶體具有數個記憶胞。寫入方法包括以下步驟。施加至少一加壓脈波以老化此些記憶胞之至少其中之一。施加一起始脈波至相變化記憶體之所有的記憶胞，以降低各個記憶胞之阻抗。施加一偵測脈波至相變化記憶體之所有的記憶胞，以偵測其中已老化之部份記憶胞與未老化之部份記憶胞。施加一設定脈波於已老化之部份記憶胞。施加一重置脈波於未老化之部份記憶胞。

Description

相變化記憶體、其寫入方法及其讀取方法 【0001】
本發明是有關於一種記憶體、其寫入方法及其讀取方法，且特別是有關於一種相變化記憶體、其寫入方法及其讀取方法。
 【0002】
隨著科技的發展，各種記憶體不斷推陳出新。舉例來說，快閃記憶體（flash memory）、磁性記憶體（magnetic core memory）或相變化記憶體（phase change memories, PCM）均廣泛使用於電子裝置中。
【0003】
相變化記憶體是一種非揮發性隨機存取記憶體。相變化記憶體之材料例如是一氮化鈦（TiN）、鍺/銻/碲合金（Ge 2 Sb 2 Te 5 , GST）或鍺/銻/碲合金（GeTe-Sb 2 Te 3 ）。相變化記憶體的材料可以被轉換於一結晶狀態（crystalline state）或一非結晶狀態（amorphous state），以儲存數位資料。
 【0004】
本發明係有關於一種相變化記憶體、其寫入方法及其讀取方法。
【0005】
根據本發明之第一方面，提出一種相變化記憶體（phase change memory, PCM）之寫入方法（writing method）。相變化記憶體具有數個記憶胞。寫入方法包括以下步驟。施加至少一加壓脈波（stress plus）以老化（aging）此些記憶胞之至少其中之一。被老化（aged）之此些記憶胞之至少其中之一係被寫為狀態「1」，且為低阻態，而未被老化之此些記憶胞之其餘部份係被定義為狀態「0」，且為高阻態。銲接相變化記憶體於一基板上。施加一起始脈波（starting pulse）至相變化記憶體之所有的記憶胞，以降低各個記憶胞之阻抗。施加一偵測脈波（detection pulse）至相變化記憶體之所有的記憶胞，以偵測各個記憶胞之該阻抗。若此些記憶胞之其中之一的阻抗低於一預定值，則具有低於預定值之阻抗之記憶胞被讀取為位於已老化狀態且位於狀態「1」，施加一設定脈波（set pulse）於已老化之部份記憶胞。若此些記憶胞之其中之一的阻抗不低於一預定值，則具有不低於預定值之阻抗之記憶胞被讀取為位於未老化狀態且位於狀態「0」，施加一重置脈波（reset pulse）於未老化之部份記憶胞。
【0006】
根據本發明之第二方面，提出一種相變化記憶體（phase change memory, PCM）之讀取方法。相變化記憶體具有數個記憶胞。讀取方法包括以下步驟。施加一起始脈波（starting pulse）至相變化記憶體之所有的記憶胞，以降低各個記憶胞之阻抗。施加一偵測脈波（detection pulse）至相變化記憶體之所有的記憶胞，以偵測各個記憶胞之阻抗。若此些記憶胞之其中之一的阻抗低於一預定值，則判斷為低阻態並具有低於預定值之阻抗之記憶胞被讀取為位於已老化狀態，且位於狀態「1」。若此些記憶胞之其中之一的阻抗不低於一預定值，則判斷為高阻態並具有不低於預定值之阻抗之記憶胞被讀取為位於未老化狀態，且位於狀態「0」。
【0007】
根據本發明之第三方面，提出一種相變化記憶體（phase change memory, PCM）。相變化記憶體具有數個記憶胞。相變化記憶體包括一預編資料（pre-coded data）及一使用者資料（user data）。預編資料之寫入程序係藉由施加至少一加壓脈波（stress pulse）以老化（aging）此些記憶胞之至少其中之一。被老化（aged）之此些記憶胞之至少其中之一係被寫為狀態「1」，係為低阻態，而未被老化之此些記憶胞之其餘部份係被定義為狀態「0」，係為高阻態。使用者資料之寫入程序係藉由施加一設定脈波（set pulse）或一重置脈波（reset pulse）於此些記憶胞之至少其中之一，以使其結晶化（crystalline）或非結晶化（amorphous）。使用者資料與預編資料無相關性。
【0008】
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
C11、C21‧‧‧未老化之記憶胞的阻抗曲線
C12、C22‧‧‧已老化之記憶胞的阻抗曲線
S100、S101、S200、S201、S201、S203、S204、S205、S300、S301、S302、S501、S502、S503、S504、S505、S601、S602、S603、S604、S605、S701、S702、S703、S704、S705、S706、S801、S802、S803、S804、S805、S900、S901、S902、S903、S904、S905‧‧‧流程步驟
第1圖繪示一相變化記憶體（phase change memory, PCM）之寫入方法的流程圖。
第2圖繪示高溫製程之前的未老化之記憶胞的阻抗曲線及已老化之記憶胞之阻抗曲線。
第3A～3F圖繪示加壓脈波之各種實施例。
第4圖繪示在高溫製程之後的未老化之記憶胞的阻抗曲線及已老化之記憶胞之阻抗曲線。
第5圖繪示相變化記憶體之安全控制程序之一實施例。
第6圖繪示相變化記憶體之安全控制程序之一實施例。
第7圖繪示相變化記憶體之安全控制程序之一實施例。
第8圖繪示相變化記憶體之安全控制程序之一實施例。
第9圖繪示相變化記憶體之安全控制程序之一實施例。
 【0009】
以下係提出一實施例進行詳細說明，實施例僅用以作為範例說明，並不會限縮本發明欲保護之範圍。此外，實施例中之圖式係省略不必要之元件，以清楚顯示本發明之技術特點。
【0010】
第1圖繪示一相變化記憶體（phase change memory, PCM）之寫入方法的流程圖。相變化記憶體之寫入方法包括一預編資料寫入程序（pre-coded data writing procedure）S100、一預編資料讀取程序（pre-coded data reading procedure）S200及一使用者資料寫入程序（user data writing procedure）S300。預編資料寫入程序S100用以寫入一預編資料（pre-coded data）至相變化記憶體。預編資料可以保存於攝氏300度以上之環境，而不會在高溫製程中遺失，例如是銲接製程。預編資料讀取程序S200用以在高溫製程之後讀取相變化記憶體之預編資料。使用者資料寫入程序S300用以在高溫製程之後寫入一使用者資料（user data）至相變化記憶體。由於使用者資料係寫入於高溫製程之後，所以使用者資料不會遺失。
【0011】
相變化記憶體具有數個記憶胞。舉例來說，各個記憶胞可以被寫入「0」或「1」。在步驟S101中，施加至少一加壓脈波（stress pulse）以老化（aging）此些記憶胞之至少其中之一。已老化（aged）之此些記憶胞之至少其中之一係被寫為狀態「1」且未老化之此些記憶胞之其餘部份係被定義為狀態「0」。
【0012】
第2圖繪示高溫製程之前的未老化之記憶胞的阻抗曲線C11及已老化之記憶胞之阻抗曲線C12。比較未老化之記憶胞及以老化之記憶胞，阻抗曲線C11不同於阻抗曲線C12。在施加加壓脈波後，記憶胞被老化，經施加不同電流之重置脈波後，阻抗曲線C11朝右移動且變為阻抗曲線C12，關鍵重置電流（Critical RESET current）增加，也就是將記憶胞重置為高阻態所需的最低電流增加。以第2圖為例，未老化記憶胞的關鍵重置電流約為145uA，但經過加壓脈波而老化的記憶胞的關鍵重置電流約為215uA。阻抗曲線C11與阻抗曲線C12之差異稱為一老化效果（aging effect）或一加壓效果（stress effect）。
【0013】
第3A～3F圖繪示加壓脈波之各種實施例。加壓脈波施加於記憶胞之總能量係用以老化記憶胞。在一實施例中，加壓脈波之電流可以是固定的。在一實施例中，加壓脈波之電流可以是遞減的。在一實施例中，加壓脈波之電流可以是複數個脈衝。
【0014】
參照第1圖，在步驟S900中，銲接相變化記憶體於一基板上。在步驟S900的銲接步驟中，其溫度可能高於260℃。請參照第4圖，其繪示在高溫製程之後的未老化之記憶胞的阻抗曲線C21及已老化之記憶胞之阻抗曲線C22。比較未老化之記憶胞及已老化之記憶胞，阻抗曲線C11不同於阻抗曲線C12。未老化之記憶胞的阻抗曲線C11與已老化之記憶胞的阻抗曲線C12之差異仍然存在。也就是說，老化效果（或稱加壓效果）在高溫製程之後仍然存在。因此，藉由施加加壓脈波所寫入的預編資料不會在高溫製程中遺失。
【0015】
請參照第1圖，在步驟S201中，施加一起始脈波（starting pulse）至相變化記憶體之所有的記憶胞，以降低各個記憶胞之阻抗。請參照第4圖，舉例來說，起始脈波之電流可以是100微安培（microampere, uA）且各個記憶胞之阻抗被降低至低於一預定值（例如是100千歐姆（Kohm））。
【0016】
在步驟S202中，施加一偵測脈波（detection pulse）至相變化記憶體之所有的記憶胞，以偵測各個記憶胞之阻抗。偵測脈波之電流高於起始脈波之電流。請參照第4圖，舉例來說，偵測脈波之電流可以是145-215微安培（microampere, uA）之間，例如是175微安培，且未老化之記憶胞與已老化之記憶胞之間的阻抗存在一相當大的差異。在此步驟中，偵測脈波係持續100納秒（ns）～1000微秒（ms）之100～400微安培（microampere, uA）的電流。
【0017】
在步驟S203中，判斷記憶胞之阻抗是否低於預定值（例如是100千歐姆（Kohm））。若阻抗低於預定值，則判斷為低阻態並進入步驟S204；若阻抗不低於預定值，則判斷為高阻態並進入步驟S205。
【0018】
在步驟S204中，具有低於預定值之阻抗之記憶胞被讀取為位於已老化狀態且位於狀態「1」。
【0019】
在步驟S205中，具有不低於該預定值之阻抗之記憶胞被讀取為位於未老化狀態且位於狀態「0」。
【0020】
如上所述，藉由步驟S201～S205，在高溫製程之後，預編資料仍可以被讀取而沒有遺失。
【0021】
接著，在步驟S301中，施加一設定脈波（set pulse）於讀取為位於已老化且位於狀態「1」之記憶胞，以使其結晶化（crystalline）。當設定脈波施加於記憶胞時，記憶胞之分子將被融化。接著，記憶胞被逐漸冷卻而對分子進行排列。在此步驟中，設定脈波之電流是低的且設定脈波係長時間施加以將分子排列成結晶狀。
【0022】
在步驟S302中，施加一重置脈波（reset pulse）於讀取為位於未老化且位於狀態「0」之記憶胞，以使其非結晶化（amorphous）。當重置脈波施加於記憶胞時，記憶胞之分子被融化。接著，記憶胞被逐漸冷卻以對分子進行排列。在此步驟中，重置脈波之電流是高的，且重置脈波係短時間施加以將分子排列成非結晶狀。
【0023】
關於步驟S202之偵測脈波，偵測脈波之電流係為50%～95%之重置脈波之電流。偵測脈波不同於重置脈波且不同於設定脈波。偵測脈波並不是用以使所有的記憶胞均被結晶化，也不是用以使所有的記憶胞均被非結晶化。事實上，偵測脈波將會使未老化之記憶胞非結晶化，並使已老化之記憶胞結晶化。
【0024】
關於步驟S201之起始脈波，起始脈波可以相同於步驟S301的設定脈波。步驟S201之起始脈波用以使所有的記憶胞均被結晶化。因此，記憶胞之分子可以在下一步驟S202被重新排列成結晶化或非結晶化。
【0025】
在另一實施例中，起始脈波可以不同於步驟S301的設定脈波。起始脈波可以設計成任何形式，只要所有記憶胞之分子可以被重新排列成結晶狀即可。
【0026】
如上所述，相變化記憶體包括預編資料及使用者資料。預編資料之寫入程序係藉由施加至少一加壓脈波以老化此些記憶胞之至少其中之一。被老化之此些記憶胞之至少其中之一係被寫為狀態「1」且未被老化之此些記憶胞之其餘部份係被定義為狀態「0」。
【0027】
使用者資料之寫入程序係藉由施加設定脈波或重置脈波於此些記憶胞之至少其中之一，以使其結晶化或非結晶化。結晶化之此些記憶胞例如是狀態「1」，非結晶化之此些記憶胞例如是狀態「0」。使用者資料與預編資料並無相關性，而可以分別獨立地寫入與讀取。
【0028】
在一實施例中，預編資料可以相同於使用者資料。在另一實施例中，預編資料可以不同於使用者資料。預編資料與使用者資料可以作為安全控制程序（security controlling procedure）。
【0029】
請參照第5圖，其繪示相變化記憶體之安全控制程序之一實施例。在相變化記憶體中，預編資料藉由數個步驟來讀取，例如是第1圖之步驟S201～S205。預編資料讀取程序S200必須使用特殊工作才可執行。一般的電子裝置無法讀取預編資料。因此，預編資料可以設計為一安全金鑰（security key）。第5圖係為讀取此安全金鑰的程序。
【0030】
在步驟S501中，判斷使用者資料是否需要保留。若使用者資料需要保留，則進入步驟S502；若使用者資料不需保留，則進入步驟S503。
【0031】
在步驟S502中，使用者資料被移至一暫存器中。由於在預編資料讀取程序中，將施加偵測脈波而會重新排列相變化記憶體之分子，所以使用者資料必須先移至暫存器。
【0032】
在步驟S504及S503中，以預編資料讀取程序S200讀取預編資料。在步驟S504及S503中，預編資料讀取程序S200的偵測脈波將使得相變化記憶體之使用者資料遺失。
【0033】
在步驟S505中，使用者資料藉由使用者資料寫入程序S300寫回至相變化記憶體。因此，即使使用者資料會在步驟S504中遺失，使用者資料仍可以透過移至暫存器來寫回。
【0034】
也就是說，預編資料可以設計為大部分電子裝置無法讀取的安全金鑰。舉例來說，預編資料可以作為一加密金鑰、一解密金鑰、一辨識金鑰或一生物金鑰。
【0035】
請參照第6圖，其繪示相變化記憶體之安全控制程序之一實施例。在第6圖中，預編資料係作為一加密金鑰。在步驟S601中，輸入欲寫入之一原始資料。原始資料可以藉由預編資料加密為一已加密資料。
【0036】
在步驟S602中，判斷是否啟用一加密程序。若啟用加密程序，則進入步驟S603；若不啟用加密程序，則進入步驟S605。
【0037】
在步驟S603中，藉由預編資料讀取程序S200讀取預編資料。
【0038】
在步驟S604中，根據預編資料，將原始資料加密為已加密資料。原始資料可以透過數種計算程序進行加密，例如是「XOR」、「OR」或「NOR」。
【0039】
在步驟S605中，藉由使用者資料寫入程序S300寫入原始資料或已加密資料至相變化記憶體。
【0040】
也就是說，預編資料可以設計為一加密金鑰。原始資料可以加密為已加密資料，而讓使用者無法直接讀取內容。
【0041】
請參照第7圖，其繪示相變化記憶體之安全控制程序之一實施例。在第7圖中，預編資料係作為一解密金鑰。在步驟S701中，判斷是否啟用一解密程序。 若啟用解密程序，則進入步驟S702 ；若不啟用解密程序，則進入步驟S703。
【0042】
在步驟S702及S703中，讀取使用者資料。
【0043】
在步驟S704中，藉由預編資料讀取程序S200讀取預編資料。步驟S704係執行於步驟S702之後，因此使用者資料可以在偵測脈波所造成的遺失前被讀取出來。
【0044】
在步驟S705中，根據預編資料，將使用者資料解密為一已解密資料。使用者資料可以透過各種計算程序進行解密，例如是「XOR」、「OR」或「NOR」。
【0045】
在步驟S706中，輸出已解密資料或使用者資料。
【0046】
也就是說，預編資料可以被設計為一解密金鑰。若使用者資料係為一已加密資料，則此使用者資料可以被解密為使用者可以直接讀取的已解密資料。
【0047】
請參照第8圖，其繪示相變化記憶體之安全控制程序之一實施例。在第8圖中，預編資料係作為一辨識金鑰。在步驟S801中，藉由預編資料讀取程序S200讀取預編資料。
【0048】
在步驟S802中，根據一特定演算法，驗證預編資料。特定演算法包括各種計算程序，例如是「XOR」、「OR」或「NOR」。舉例來說，特定演算法係用以辨識預編資料是否為「MXIC」。
【0049】
在步驟S803中，判斷預編資料之驗證是否通過。若預編資料之驗證通過，則進入步驟S804；若預編資料之驗證不通過，則進入步驟S805。
【0050】
在步驟S804中，相變化記憶體被允許讀取或寫入使用者資料。
【0051】
在步驟S805，相變化記憶體被禁止讀取或寫入使用者資料。
【0052】
也就是說，預編資料可以被設計為一辨識金鑰。仿冒的相變化記憶體可以被驗證出來，以確保產品的品質。
【0053】
請參照第9圖，其繪示相變化記憶體之安全控制程序之一實施例。在第9圖中，預編資料係作為一生物金鑰。在步驟S901中，輸入一生物資料。舉例來說，生物資料例如是一指紋或一聲紋。在此步驟中，生物資料被儲存於一暫存器中。
【0054】
在步驟S902中，藉由預編資料讀取程序S200讀取預編資料。
【0055】
在步驟S903中，根據預編資料，判斷生物料之驗證程序是否通過。舉例來說，此步驟係判斷生物資料是否近似於預編資料。若生物資料近似於預編資料，則生物資料之驗證程序通過，且進入步驟S904。若生物資料不近似於預編資料，則生物資料之厭證據不通過，且進入步驟S905。
【0056】
在步驟S904中，解開鎖定。
【0057】
在步驟S905，維持鎖定。也就是說，預編資料可以設計為一生物金鑰。
【0058】
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
S100、S101、S200、S201、S202、S203、S204、S205、S300、S301、S302、S900‧‧‧流程步驟

Claims (20)

  1. 【第1項】
    一種相變化記憶體（phase change memory, PCM）之寫入方法（writing method），其中該相變化記憶體具有複數個記憶胞，該寫入方法包括：
    施加至少一加壓脈波（stress plus）以老化（aging）該些記憶胞之至少其中之一；
    施加一起始脈波（starting pulse）至該相變化記憶體之所有的該些記憶胞，以降低各該記憶胞之阻抗；
    施加一偵測脈波（detection pulse）至該相變化記憶體之所有的該些記憶胞，以偵測其中已老化（aged）之部份該些記憶胞與未老化之部份該些記憶胞；
    施加一設定脈波（set pulse）於已老化之部份該些記憶胞；並且
    施加一重置脈波（reset pulse）於未老化之部份該些記憶胞。
  2. 【第2項】
    如申請專利範圍第1項所述之相變化記憶體之寫入方法，更包括：
    銲接該相變化記憶體於一基板上，其中施加該至少一加壓脈波之步驟係執行於銲接該相變化記憶體之步驟之前。
  3. 【第3項】
    如申請專利範圍第1項所述之相變化記憶體之寫入方法，更包括：
    若該些記憶胞之其中之一的阻抗低於一預定值，則具有低於該預定值之阻抗之該記憶胞被讀取為位於已老化狀態；以及
    若該些記憶胞之其中之一的阻抗不低於該預定值，則具有不低於該預定值之阻抗之該記憶胞被讀取為位於未老化狀態。
  4. 【第4項】
    如申請專利範圍第3項所述之相變化記憶體之寫入方法，其中該預定值係為100千歐姆（Kohm）。
  5. 【第5項】
    如申請專利範圍第1項所述之相變化記憶體之寫入方法，其中施加該設定脈波之步驟及施加該重置脈波之步驟係執行於銲接該相變化記憶體之步驟之後。
  6. 【第6項】
    如申請專利範圍第1項所述之相變化記憶體之寫入方法，其中該偵測脈波係持續100納秒（ns）～1000微秒（ms）之100～400微安培（microampere, uA）的電流。
  7. 【第7項】
    如申請專利範圍第1項所述之相變化記憶體之寫入方法，其中該偵測脈波之電流高於該起始脈波之電流。
  8. 【第8項】
    如申請專利範圍第1項所述之相變化記憶體之寫入方法，其中該偵測脈波之電流係為50%～95%之該重置脈波之電流。
  9. 【第9項】
    如申請專利範圍第1項所述之相變化記憶體之寫入方法，其中該偵測脈波之電流係為145~215微安培（uA）。
  10. 【第10項】
    如申請專利範圍第1項所述之相變化記憶體之寫入方法，其中該起始脈波相同於該設定脈波。
  11. 【第11項】
    如申請專利範圍第1項所述之相變化記憶體之寫入方法，其中該起始脈波不同於該設定脈波。
  12. 【第12項】
    一種相變化記憶體（phase change memory，PCM）之讀取方法，其中該相變化記憶體具有複數個記憶胞，該讀取方法包括：
    施加一起始脈波（starting pulse）至該相變化記憶體之所有的該些記憶胞，以降低各該記憶胞之阻抗；
    施加一偵測脈波（detection pulse）至該相變化記憶體之所有的該些記憶胞，以偵測各該記憶胞之阻抗；
    若該些記憶胞之其中之一的阻抗低於一預定值，則判斷為低阻態；以及
    若該些記憶胞之其中之一的阻抗不低於該預定值，則判斷為高阻態。
  13. 【第13項】
    如申請專利範圍第12項所述之相變化記憶體之讀取方法，其中該偵測脈波係持續100納秒（ns）～1000微秒（ms）之100～400微安培（microampere，uA）的電流。
  14. 【第14項】
    如申請專利範圍第12項所述之相變化記憶體之讀取方法，其中該偵測脈波之電流高於該起始脈波之電流。
  15. 【第15項】
    如申請專利範圍第12項所述之相變化記憶體之讀取方法，其中該偵測脈波之電流係為145～215微安培（uA）。
  16. 【第16項】
    如申請專利範圍第12項所述之相變化記憶體之讀取方法，其中該預定值係為100千歐姆（Kohm）。
  17. 【第17項】
    一種相變化記憶體（phase change memory，PCM），具有複數個記憶胞，該相變化記憶體包括：
    一預編資料（pre-coded data），其中該預編資料之寫入程序係藉由施加至少一加壓脈波（stress pulse）以老化（aging）該些記憶胞之至少其中之一；以及
    一使用者資料（user data），其中該使用者資料之寫入程序係藉由施加一設定脈波（set pulse）或一重置脈波（reset pulse）於該些記憶胞之至少其中之一，以使其結晶化（crystalline）或非結晶化（amorphous） ，該使用者資料與該預編資料無相關性。
  18. 【第18項】
    如申請專利範圍第17項所述之相變化記憶體，其中該預編資料係為一安全金鑰。
  19. 【第19項】
    如申請專利範圍第17項所述之相變化記憶體，其中該相變化記憶體之該預編資料用以保存於攝氏300度以上之環境。
  20. 【第20項】
    如申請專利範圍第17項所述之相變化記憶體，其中該預編資料不同於該使用者資料。
TW103116188A 2013-06-21 2014-05-07 相變化記憶體、其寫入方法及其讀取方法 TWI571872B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201361837647P 2013-06-21 2013-06-21

Publications (2)

Publication Number Publication Date
TW201511005A true TW201511005A (zh) 2015-03-16
TWI571872B TWI571872B (zh) 2017-02-21

Family

ID=52110813

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103116188A TWI571872B (zh) 2013-06-21 2014-05-07 相變化記憶體、其寫入方法及其讀取方法

Country Status (3)

Country Link
US (1) US9396793B2 (zh)
CN (1) CN104241526B (zh)
TW (1) TWI571872B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI713981B (zh) * 2018-08-06 2020-12-21 日商東芝記憶體股份有限公司 半導體記憶裝置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7742985B1 (en) * 2003-06-26 2010-06-22 Paypal Inc. Multicurrency exchanges between participants of a network-based transaction facility
TWI559303B (zh) * 2015-02-04 2016-11-21 旺宏電子股份有限公司 相變化記憶體之寫入方法及讀取方法
CN105989875B (zh) * 2015-02-09 2019-02-15 旺宏电子股份有限公司 相变化存储器的写入方法及读取方法
US9613691B2 (en) * 2015-03-27 2017-04-04 Intel Corporation Apparatus and method for drift cancellation in a memory
US9824767B1 (en) 2016-06-29 2017-11-21 Intel Corporation Methods and apparatus to reduce threshold voltage drift

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6327183B1 (en) * 2000-01-10 2001-12-04 Advanced Micro Devices, Inc. Nonlinear stepped programming voltage
US6570784B2 (en) * 2001-06-29 2003-05-27 Ovonyx, Inc. Programming a phase-change material memory
DE102004016408B4 (de) * 2003-03-27 2008-08-07 Samsung Electronics Co., Ltd., Suwon Phasenwechselspeicherbaustein und zugehöriges Programmierverfahren
US7099180B1 (en) * 2005-02-15 2006-08-29 Intel Corporation Phase change memory bits reset through a series of pulses of increasing amplitude
US7423901B2 (en) * 2006-03-03 2008-09-09 Marvell World Trade, Ltd. Calibration system for writing and reading multiple states into phase change memory
KR100934851B1 (ko) * 2007-08-10 2010-01-06 주식회사 하이닉스반도체 상 변화 메모리 장치 및 그 동작방법
KR101291721B1 (ko) * 2007-12-03 2013-07-31 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템
JP5151439B2 (ja) * 2007-12-12 2013-02-27 ソニー株式会社 記憶装置および情報再記録方法
JP5063337B2 (ja) * 2007-12-27 2012-10-31 株式会社日立製作所 半導体装置
KR101069680B1 (ko) * 2009-07-29 2011-10-04 주식회사 하이닉스반도체 비휘발성 반도체 메모리 회로 및 그의 제어 방법
US7944740B2 (en) * 2009-09-22 2011-05-17 International Business Machines Corporation Multi-level cell programming of PCM by varying the reset amplitude
US8649212B2 (en) * 2010-09-24 2014-02-11 Intel Corporation Method, apparatus and system to determine access information for a phase change memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI713981B (zh) * 2018-08-06 2020-12-21 日商東芝記憶體股份有限公司 半導體記憶裝置

Also Published As

Publication number Publication date
CN104241526B (zh) 2017-01-11
US20140376308A1 (en) 2014-12-25
TWI571872B (zh) 2017-02-21
CN104241526A (zh) 2014-12-24
US9396793B2 (en) 2016-07-19

Similar Documents

Publication Publication Date Title
TWI571872B (zh) 相變化記憶體、其寫入方法及其讀取方法
JP6794297B2 (ja) 認証装置および認証方法
CN106257860B (zh) 随机数处理装置以及集成电路卡
CN106257590B (zh) 具有防篡改性的非易失性存储装置以及集成电路卡
JP6474056B2 (ja) 耐タンパ性を有する不揮発性メモリ装置、集積回路カード、不揮発性メモリ装置の認証方法、不揮発性メモリ装置を用いた暗号化方法および復号化方法
CN107437431B (zh) 非易失性存储装置
TWI715850B (zh) 用於程式化積體電路中otp記憶體單元之方法及裝置
EP3576341B1 (en) Random code generator and associated random code generating method
US11057223B2 (en) Anti-counterfeit communication system
JP2016105344A (ja) 耐タンパ性を有する不揮発性メモリ装置、および集積回路カード
JP2016105278A (ja) 耐タンパ性を有する不揮発性メモリ装置、および集積回路カード
US20160197899A1 (en) Method of Dynamically Encrypting Fingerprint Data and Related Fingerprint Sensor
US9588908B2 (en) Memory circuit using resistive random access memory arrays in a secure element
JP6399523B2 (ja) メモリ・デバイスの内容を保護するための方法およびメモリ・デバイス
JP6793044B2 (ja) 不揮発性メモリ装置
KR102126760B1 (ko) 비휘발성 메모리 장치의 구동 방법
US11195582B2 (en) Non-volatile memory device and method of writing to non-volatile memory device
JP6937288B2 (ja) 不揮発性メモリ装置およびチャレンジ・レスポンス方法
US10269441B1 (en) Systems and methods for threshold voltage modification and detection
TW201706997A (zh) 電阻式記憶體裝置及其讀取方法