TWI559303B - 相變化記憶體之寫入方法及讀取方法 - Google Patents

相變化記憶體之寫入方法及讀取方法 Download PDF

Info

Publication number
TWI559303B
TWI559303B TW104103657A TW104103657A TWI559303B TW I559303 B TWI559303 B TW I559303B TW 104103657 A TW104103657 A TW 104103657A TW 104103657 A TW104103657 A TW 104103657A TW I559303 B TWI559303 B TW I559303B
Authority
TW
Taiwan
Prior art keywords
phase change
impedance
pulse wave
memory cells
change memory
Prior art date
Application number
TW104103657A
Other languages
English (en)
Other versions
TW201629966A (zh
Inventor
吳昭誼
李明修
Original Assignee
旺宏電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旺宏電子股份有限公司 filed Critical 旺宏電子股份有限公司
Priority to TW104103657A priority Critical patent/TWI559303B/zh
Publication of TW201629966A publication Critical patent/TW201629966A/zh
Application granted granted Critical
Publication of TWI559303B publication Critical patent/TWI559303B/zh

Links

Landscapes

  • Semiconductor Memories (AREA)

Description

相變化記憶體之寫入方法及讀取方法 【0001】
本揭露內容是有關於一種記憶體之寫入方法及讀取方法，且特別是有關於一種相變化記憶體之寫入方法及讀取方法。
 【0002】
隨著科技的發展，各種記憶體不斷推陳出新。舉例來說，快閃記憶體(flash memory)、磁性記憶體(magnetic core memory)或相變化記憶體(phase change memories，PCM)均廣泛使用於電子裝置中。
【0003】
相變化記憶體是一種非揮發性隨機存取記憶體。相變化記憶體之材料例如是一氮化鈦(TiN)、鍺/銻/碲合金(Ge2Sb2Te5，GST)或鍺/銻/碲合金(GeTe-Sb2Te3)。相變化記憶體的材料可以被轉換於一結晶狀態(crystalline state)或一非結晶狀態(amorphous state)，以儲存數位資料。
 【0004】
本揭露內容係有關於一種相變化記憶體之寫入方法及讀取方法。
【0005】
根據本揭露內容之一實施例，提出一種相變化記憶體(phase change memory，PCM)之寫入方法(writing method)。相變化記憶體具有數個記憶胞。寫入方法包括以下步驟。施加至少一加壓脈波(stress plus)以老化(aging)此些記憶胞之至少其中之一。被老化(aged)之此些記憶胞之至少其中之一係被寫為狀態「1」，而未被老化之此些記憶胞之其餘部份係被定義為狀態「0」。銲接相變化記憶體於一基板上。施加一起始脈波(starting pulse)至相變化記憶體之所有的記憶胞，以提高各個記憶胞之阻抗。施加一偵測脈波(detection pulse)至相變化記憶體之所有的記憶胞以降低各個記憶胞之阻抗，並偵測各個記憶胞之阻抗變化速度。已老化(aged)之部份記憶胞具有之一阻抗變化速度大於未老化之部份記憶胞具有之一阻抗變化速度，已老化之部份記憶胞位於狀態「1」，未老化之部份記憶胞位於狀態「0」。施加一設定脈波(set pulse)於已老化之部份記憶胞。施加一重置脈波(reset pulse)於未老化之部份記憶胞。
【0006】
根據本揭露內容之另一實施例，提出一種相變化記憶體(phase change memory，PCM)之讀取方法。相變化記憶體具有數個記憶胞。讀取方法包括以下步驟。施加一起始脈波(starting pulse)至相變化記憶體之所有的記憶胞，以提高各個記憶胞之阻抗。施加一偵測脈波(detection pulse)至相變化記憶體之所有的記憶胞以降低各該記憶胞之阻抗，並偵測各個記憶胞之阻抗。若此些記憶胞之其中之一的阻抗下降至低於一預定值，則判斷為低阻態並具有低於預定值之阻抗之記憶胞被讀取為位於已老化狀態，且位於狀態「1」。若此些記憶胞之其中之一的阻抗下降至等於或高於一預定值，則判斷為高阻態並具有等於或高於預定值之阻抗之記憶胞被讀取為位於未老化狀態，且位於狀態「0」。
【0007】
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
 【0036】

I-1、II-1、III-3、III-5：未老化之記憶胞的阻抗曲線
I-2、II-2、III-4、III-6：已老化之記憶胞的阻抗曲線
S100、S101、S200、S201、S201、S203、S204、S205、S300、S301、S302、S900：流程步驟

【0008】

第1圖繪示一相變化記憶體(phase change memory，PCM)之寫入方法的流程圖。
第2圖繪示高溫製程之前的未老化之記憶胞的阻抗曲線及已老化之記憶胞之阻抗曲線。
第3圖繪示在高溫製程之後的未老化之記憶胞的阻抗曲線及已老化之記憶胞之阻抗曲線。
第4A圖繪示比較例之在高溫製程之前和之後的記憶胞之阻抗曲線。
第4B圖繪示實施例之在高溫製程之後的已老化之記憶胞的阻抗曲線。
第4C圖繪示實施例之在高溫製程之後的未老化之記憶胞之阻抗曲線。
 【0009】
以下係提出一實施例進行詳細說明，實施例僅用以作為範例說明，並不會限縮本發明欲保護之範圍。此外，實施例中之圖式係省略不必要之元件，以清楚顯示本發明之技術特點。
【0010】
第1圖繪示一相變化記憶體(phase change memory，PCM)之寫入方法的流程圖。相變化記憶體之寫入方法包括一預編資料寫入程序(pre-coded data writing procedure)S100、一預編資料讀取程序(pre-coded data reading procedure)S200及一使用者資料寫入程序(user data writing procedure)S300。預編資料寫入程序S100用以寫入一預編資料(pre-coded data)至相變化記憶體。預編資料可以保存於攝氏300度以上之環境，而不會在高溫製程中遺失，例如是銲接製程。預編資料讀取程序S200用以在高溫製程之後讀取相變化記憶體之預編資料。使用者資料寫入程序S300用以在高溫製程之後寫入一使用者資料(user data)至相變化記憶體。由於使用者資料係寫入於高溫製程之後，所以使用者資料不會遺失。
【0011】
相變化記憶體具有數個記憶胞。舉例來說，各個記憶胞可以被寫入「0」或「1」。在步驟S101中，施加至少一加壓脈波(stress pulse)以老化(aging)此些記憶胞之至少其中之一。已老化(aged)之此些記憶胞之至少其中之一係被寫為狀態「1」且未老化之此些記憶胞之其餘部份係被定義為狀態「0」。
【0012】
第2圖繪示高溫製程之前的未老化之記憶胞的阻抗曲線I-1及已老化之記憶胞之阻抗曲線I-2。比較未老化之記憶胞及以老化之記憶胞，阻抗曲線I-1不同於阻抗曲線I-2。在施加加壓脈波後，記憶胞被老化，經施加不同電流之重置脈波後，阻抗曲線I-1朝左移動且變為阻抗曲線I-2，設定速度(SET speed)增加，也就是將記憶胞從高組態設定為低阻態所需的時間減短。以第2圖為例，同樣在施加設定脈波持續100納秒(ns)時，未老化記憶胞的阻抗約為103千歐姆(Kohm)以上，但經過加壓脈波而老化的記憶胞的阻抗約為小於1千歐姆。阻抗曲線I-1與阻抗曲線I-2之差異稱為一老化效果(aging effect)或一加壓效果(stress effect)。
【0013】
根據本揭露內容之實施例，加壓脈波施加於記憶胞之總能量係用以老化記憶胞。實施例中，施加加壓脈波可以包括許多方式，例如直流電流加壓(DC current stress)、循環週期式(cycling)、設定波形循環(SET waveform cycling)、重置波形循環(RESET waveform cycling)、結合式重置/設定波形循環(combined RESET/SET waveform cycling)等。在一實施例中，加壓脈波之電流可以是固定的。在一實施例中，加壓脈波之電流可以是遞減的。在一實施例中，加壓脈波之電流可以是複數個脈衝。
【0014】
參照第1圖，在步驟S900中，銲接相變化記憶體於一基板上。在步驟S900的銲接步驟中，其溫度可能高於260℃。請參照第3圖，其繪示在高溫製程之後的未老化之記憶胞的阻抗曲線II-1及已老化之記憶胞之阻抗曲線II-2。比較未老化之記憶胞及已老化之記憶胞，阻抗曲線II-1不同於阻抗曲線II-2。未老化之記憶胞的阻抗曲線II-1與已老化之記憶胞的阻抗曲線II-2之差異仍然存在。也就是說，老化效果(或稱加壓效果)在高溫製程之後仍然存在。因此，藉由施加加壓脈波所寫入的預編資料不會在高溫製程中遺失。
【0015】
請參照第1圖，在步驟S201中，施加一起始脈波(starting pulse)至相變化記憶體之所有的記憶胞，以提高各個記憶胞之阻抗。舉例來說，起始脈波之電流可以是50~400微安培(microampere，μA)且各個記憶胞之阻抗被提高至高於一預定值(例如是100千歐姆(Kohm)~1百萬歐姆(Mohm))。
【0016】
在步驟S202中，施加一偵測脈波(detection pulse)至相變化記憶體之所有的記憶胞，以降低各個記憶胞之阻抗、並偵測各個記憶胞之阻抗變化速度。偵測脈波之電流低於起始脈波之電流。一實施例中，偵測脈波之電流例如是1/2~1/4之起始脈波之電流。請參照第3圖，舉例來說，偵測脈波之電流可以是持續10~1000納秒(ns)之25~200微安培(microampere，μA)之間，例如是100微安培，且在施加偵測脈波的期間，未老化之記憶胞與已老化之記憶胞之間的阻抗存在一相當大的差異，換言之，未老化之記憶胞的阻抗變化速度與已老化之記憶胞的阻抗變化速度之間存在一相當大的差異。在此步驟中，偵測脈波例如係持續100納秒之80微安培(microampere，μA)的電流。
【0017】
實施例中，在施加偵測脈波期間的同樣的時間點時，例如同樣在施加偵測脈波持續100納秒(ns)時，偵測到的未老化之記憶胞的阻抗與已老化之記憶胞的阻之間抗的差異則代表此兩者記憶胞的阻抗變化速度的差異；根據本揭露內容之實施例，已老化之記憶胞具有的阻抗變化速度大於未老化之記憶胞具有的阻抗變化速度。舉例來說，被施加起始脈波的所有記憶胞均具有大致相同的高阻抗，因此，接著在施加偵測脈波持續同樣時間後，偵測到具有較低阻抗的記憶胞，便代表其阻抗在單位時間內的變異較大(阻抗下降較多)，也就表示其阻抗變化速度較大。
【0018】
在步驟S203中，判斷記憶胞之阻抗是否下降至低於預定值(例如是100千歐姆(Kohm))。若阻抗下降至低於預定值，則判斷為低阻態且具有較大的阻抗變化速度並進入步驟S204；若阻抗下降至不低於預定值，也就是等於或高於預定值，則判斷為高阻態且具有較小的阻抗變化速度並進入步驟S205。
【0019】
在步驟S204中，具有低於預定值之阻抗且具有較大的阻抗變化速度之記憶胞被讀取為位於已老化狀態且位於狀態「1」。
【0020】
在步驟S205中，具有等於或高於預定值且具有較小的阻抗變化速度之阻抗之記憶胞被讀取為位於未老化狀態且位於狀態「0」。
【0021】
如上所述，藉由步驟S201～S205，在高溫製程之後，預編資料仍可以被讀取而沒有遺失。
【0022】
接著，在步驟S301中，施加一設定脈波(set pulse)於讀取為位於已老化且位於狀態「1」之記憶胞，以使其結晶化(crystalline)。當設定脈波施加於記憶胞時，記憶胞之分子將被融化。接著，記憶胞被逐漸冷卻而對分子進行排列。在此步驟中，設定脈波之電流是低的且設定脈波係長時間施加以將分子排列成結晶狀。
【0023】
在步驟S302中，施加一重置脈波(reset pulse)於讀取為位於未老化且位於狀態「0」之記憶胞，以使其非結晶化(amorphous)。當重置脈波施加於記憶胞時，記憶胞之分子被融化。接著，記憶胞被逐漸冷卻以對分子進行排列。在此步驟中，重置脈波之電流是高的，且重置脈波係短時間施加以將分子排列成非結晶狀。
【0024】
關於步驟S202之偵測脈波，偵測脈波不同於重置脈波且不同於設定脈波。偵測脈波並不是用以使所有的記憶胞均被結晶化，也不是用以使所有的記憶胞均被非結晶化。事實上，偵測脈波將會使未老化之記憶胞非結晶化，並使已老化之記憶胞結晶化。
【0025】
關於步驟S201之起始脈波，起始脈波可以相同於步驟S302的重置脈波。步驟S201之起始脈波用以使所有的記憶胞均被非結晶化。因此，記憶胞之分子可以在下一步驟S202被重新排列成結晶化或非結晶化。
【0026】
在另一實施例中，起始脈波可以不同於步驟S302的重置脈波。起始脈波可以設計成任何形式，只要所有記憶胞之分子可以被重新排列成非結晶化即可。
【0027】
第4A圖繪示比較例之在高溫製程之前和之後的記憶胞之阻抗曲線。以傳統方法讀取記憶胞時，高溫製程之前，施加設定脈波後而具有高結晶性且低阻抗的記憶胞具有阻抗曲線III-1，施加重置脈波後而具有非結晶性且高阻抗的記憶胞具有阻抗曲線III-2，如第4A圖所示，在高溫製程之前，此兩個阻抗曲線III-1和III-2的阻抗具有很大的差異。
【0028】
然而，高溫製程之後，由於高溫熱處理影響了相變化記憶體之記憶胞材料的結晶性，因此原本具有阻抗曲線III-1的低阻抗記憶胞在高溫製程後，由於其材料的結晶性質被熱處理破壞，其阻抗曲線III-1改變為阻抗曲線III-3。同樣地，高溫製程之後，原本具有阻抗曲線III-2的高阻抗記憶胞在高溫製程後，其材料的結晶性質同樣被熱處理所影響，其阻抗曲線III-2改變為阻抗曲線III-4。如第4A圖所示，由於記憶胞的結晶性受到高溫製程的影響，高溫製程後的兩個阻抗曲線III-3和III-4的阻抗差異變得很小，已無法分辨。換言之，若以傳統的結晶性質定義記憶胞的「0」或「1」之狀態，則此些狀態經過高溫製程後很可能被破壞，而導致相變化記憶體之儲存資料的遺失。
【0029】
第4B圖繪示實施例之在高溫製程之後的已老化之記憶胞的阻抗曲線，第4C圖繪示實施例之在高溫製程之後的未老化之記憶胞之阻抗曲線。根據本揭露內容之實施例，施加加壓脈波以老化部分記憶胞並寫為狀態「1」，且使未老化之其餘部分記憶胞被定義為狀態「0」。舉例而言，可以老化具有如第4A圖所示之具有阻抗曲線III-3的記憶胞，而具有阻抗曲線III-4的記憶胞則未老化。
【0030】
如第4B圖所示，施加起始脈波至相變化記憶體之所有的記憶胞以提高各個記憶胞之阻抗、以及施加偵測脈波至相變化記憶體之所有的記憶胞以降低各個記憶胞之阻抗後，高溫製程後的已老化的記憶胞之阻抗曲線III-3移動至阻抗曲線III-5。類似地，如第4C圖所示，施加起始脈波至相變化記憶體之所有的記憶胞以提高各個記憶胞之阻抗、以及施加偵測脈波至相變化記憶體之所有的記憶胞以降低各個記憶胞之阻抗後，高溫製程後的未老化的記憶胞之阻抗曲線III-4移動至阻抗曲線III-6。
【0031】
實施例中，由於已老化記憶胞和非老化的記憶胞在施加偵測脈波後，兩者的阻抗下降的速度差異相當大；因此，如第4B~4C圖所示，高溫製程後，在施加偵測脈波持續一定的時間後所偵測到的阻抗曲線III-5之阻抗和阻抗曲線III-6之阻抗之間會具有相當大的差異，而可以非常輕易分辨出阻抗曲線III-5之記憶胞和阻抗曲線III-6之記憶胞的不同狀態。換言之，根據本揭露內容之實施例，並非僅以傳統的結晶性質定義記憶胞的「0」或「1」之狀態，而是在高溫製程之前便經由老化的流程定義所選定的記憶胞的狀態，因此此些狀態經過高溫製程後完全不會被熱處理破壞，而可以完整地保存相變化記憶體之儲存資料。
【0032】
如上所述，相變化記憶體包括預編資料及使用者資料。預編資料之寫入程序係藉由施加至少一加壓脈波以老化此些記憶胞之至少其中之一。被老化之此些記憶胞之至少其中之一係被寫為狀態「1」且未被老化之此些記憶胞之其餘部份係被定義為狀態「0」。
【0033】
使用者資料之寫入程序係藉由施加設定脈波或重置脈波於此些記憶胞之至少其中之一，以使其結晶化或非結晶化。結晶化之此些記憶胞例如是狀態「1」，非結晶化之此些記憶胞例如是狀態「0」。使用者資料與預編資料並無相關性，而可以分別獨立地寫入與讀取。
【0034】
在一實施例中，預編資料可以相同於使用者資料。在另一實施例中，預編資料可以不同於使用者資料。
【0035】
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
S100、S101、S200、S201、S202、S203、S204、S205、S300、S301、S302、S900：流程步驟

Claims (17)

  1. 【第1項】
    一種相變化記憶體(phase change memory，PCM)之寫入方法(writing method)，其中該相變化記憶體具有複數個記憶胞，該寫入方法包括：
    施加至少一加壓脈波(stress plus)以老化(aging)該些記憶胞之至少其中之一；
    施加一起始脈波(starting pulse)至該相變化記憶體之所有的該些記憶胞，以提高各該記憶胞之阻抗；
    施加一偵測脈波(detection pulse)至該相變化記憶體之所有的該些記憶胞以降低各該記憶胞之阻抗，並偵測各該記憶胞之阻抗變化速度，其中已老化(aged)之部份該些記憶胞具有之一阻抗變化速度大於未老化之部份該些記憶胞具有之一阻抗變化速度；
    施加一設定脈波(set pulse)於已老化之部份該些記憶胞；以及
    施加一重置脈波(reset pulse)於未老化之部份該些記憶胞。
  2. 【第2項】
    如申請專利範圍第1項所述之相變化記憶體之寫入方法，更包括：
    銲接該相變化記憶體於一基板上，其中施加該至少一加壓脈波之步驟係執行於銲接該相變化記憶體之步驟之前。
  3. 【第3項】
    如申請專利範圍第1項所述之相變化記憶體之寫入方法，更包括：
    若該些記憶胞之其中之一的阻抗下降至低於一預定值，則具有低於該預定值之阻抗之該記憶胞被讀取為位於已老化狀態；以及
    若該些記憶胞之其中之一的阻抗下降至等於或高於該預定值，則具有等於或高於該預定值之阻抗之該記憶胞被讀取為位於未老化狀態。
  4. 【第4項】
    如申請專利範圍第3項所述之相變化記憶體之寫入方法，其中該預定值係為100千歐姆(Kohm)。
  5. 【第5項】
    如申請專利範圍第1項所述之相變化記憶體之寫入方法，其中施加該設定脈波之步驟及施加該重置脈波之步驟係執行於銲接該相變化記憶體之步驟之後。
  6. 【第6項】
    如申請專利範圍第1項所述之相變化記憶體之寫入方法，其中該偵測脈波係持續10~1000納秒(ns)之25~200微安培(microampere, μA)的電流。
  7. 【第7項】
    如申請專利範圍第1項所述之相變化記憶體之寫入方法，其中該偵測脈波係持續約100納秒之80微安培的電流。
  8. 【第8項】
    如申請專利範圍第1項所述之相變化記憶體之寫入方法，其中該偵測脈波之電流低於該起始脈波之電流。
  9. 【第9項】
    如申請專利範圍第1項所述之相變化記憶體之寫入方法，其中該起始脈波之電流係為50~400微安培(μA)。
  10. 【第10項】
    如申請專利範圍第1項所述之相變化記憶體之寫入方法，其中該起始脈波相同於該重置脈波。
  11. 【第11項】
    如申請專利範圍第1項所述之相變化記憶體之寫入方法，其中該起始脈波不同於該重置脈波。
  12. 【第12項】
    一種相變化記憶體(phase change memory，PCM)之讀取方法，其中該相變化記憶體具有複數個記憶胞，該讀取方法包括：
    施加一起始脈波(starting pulse)至該相變化記憶體之所有的該些記憶胞，以提高各該記憶胞之阻抗；
    施加一偵測脈波(detection pulse)至該相變化記憶體之所有的該些記憶胞以降低各該記憶胞之阻抗，並偵測各該記憶胞之阻抗；
    若該些記憶胞之其中之一的阻抗下降至低於一預定值，則判斷為低阻態；以及
    若該些記憶胞之其中之一的阻抗下降至等於或高於該預定值，則判斷為高阻態。
  13. 【第13項】
    如申請專利範圍第12項所述之相變化記憶體之讀取方法，其中該偵測脈波係持續10~1000納秒(ns)之25~200微安培(microampere，μA)的電流。
  14. 【第14項】
    如申請專利範圍第12項所述之相變化記憶體之讀取方法，其中該偵測脈波係持續約100納秒之80微安培的電流。
  15. 【第15項】
    如申請專利範圍第12項所述之相變化記憶體之讀取方法，其中該偵測脈波之電流低於該起始脈波之電流。
  16. 【第16項】
    如申請專利範圍第12項所述之相變化記憶體之讀取方法，其中該起始脈波之電流係為50～400微安培(μA)。
  17. 【第17項】
    如申請專利範圍第12項所述之相變化記憶體之讀取方法，其中該預定值係為100千歐姆(Kohm)~1百萬歐姆(Mohm)。
TW104103657A 2015-02-04 2015-02-04 相變化記憶體之寫入方法及讀取方法 TWI559303B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW104103657A TWI559303B (zh) 2015-02-04 2015-02-04 相變化記憶體之寫入方法及讀取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104103657A TWI559303B (zh) 2015-02-04 2015-02-04 相變化記憶體之寫入方法及讀取方法

Publications (2)

Publication Number Publication Date
TW201629966A TW201629966A (zh) 2016-08-16
TWI559303B true TWI559303B (zh) 2016-11-21

Family

ID=57182223

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104103657A TWI559303B (zh) 2015-02-04 2015-02-04 相變化記憶體之寫入方法及讀取方法

Country Status (1)

Country Link
TW (1) TWI559303B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7930468B2 (en) * 2006-05-23 2011-04-19 Dataram, Inc. System for reading and writing on flash memory device having plural microprocessors
US8166368B2 (en) * 2009-02-24 2012-04-24 International Business Machines Corporation Writing a special symbol to a memory to indicate the absence of a data signal
US8897062B2 (en) * 2009-02-24 2014-11-25 International Business Machines Corporation Memory programming for a phase change memory cell
US8908414B2 (en) * 2009-12-18 2014-12-09 Micron Technology, Inc. Modified reset state for enhanced read margin of phase change memory
US20140376308A1 (en) * 2013-06-21 2014-12-25 Macronix International Co., Ltd. Phase change memory, writing method thereof and reading method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7930468B2 (en) * 2006-05-23 2011-04-19 Dataram, Inc. System for reading and writing on flash memory device having plural microprocessors
US8166368B2 (en) * 2009-02-24 2012-04-24 International Business Machines Corporation Writing a special symbol to a memory to indicate the absence of a data signal
US8897062B2 (en) * 2009-02-24 2014-11-25 International Business Machines Corporation Memory programming for a phase change memory cell
US8908414B2 (en) * 2009-12-18 2014-12-09 Micron Technology, Inc. Modified reset state for enhanced read margin of phase change memory
US20140376308A1 (en) * 2013-06-21 2014-12-25 Macronix International Co., Ltd. Phase change memory, writing method thereof and reading method thereof

Also Published As

Publication number Publication date
TW201629966A (zh) 2016-08-16

Similar Documents

Publication Publication Date Title
US7535756B2 (en) Method to tighten set distribution for PCRAM
TWI473093B (zh) 電阻可變記憶體裝置及操作方法
US7391643B2 (en) Semiconductor memory device and writing method thereof
JP6124269B2 (ja) 抵抗変化型メモリの制御方法
US20100078620A1 (en) Semiconductor device with thermally coupled phase change layers
JP2009295264A (ja) 相変化メモリ装置及びその読み出し方法
TWI571872B (zh) 相變化記憶體、其寫入方法及其讀取方法
US7308067B2 (en) Read bias scheme for phase change memories
US9536606B2 (en) Seasoning phase change memories
CN109147844B (zh) 电阻式存储器及其电阻式存储单元的恢复电阻窗口方法
US20130336050A1 (en) Processors and Systems with Read-Qualified-on-Startup Phase-Change Memory
JP2006134398A (ja) 記憶装置及び半導体装置
US9508435B1 (en) Writing method for resistive memory apparatus
TWI708247B (zh) 用於編程可編程電阻性記憶元件之方法與其記憶體
US20200202953A1 (en) Method of rewriting data of memory device, memory controller controlling the memory device, and controlling method of the memory controller
TWI559303B (zh) 相變化記憶體之寫入方法及讀取方法
TWI626654B (zh) 電阻式記憶體及其電阻式記憶胞的恢復電阻窗口方法
JP5645778B2 (ja) 情報記憶素子
US8102702B2 (en) Phase change memory and operation method of the same
US11489111B2 (en) Reversible resistive memory logic gate device
JP6121580B2 (ja) 抵抗性メモリ装置及びその読み取り方法
CN105989875B (zh) 相变化存储器的写入方法及读取方法
US20160225445A1 (en) Writing method and reading method of phase change memory
TWI574263B (zh) 電阻式記憶體裝置及其讀取方法
TWI658469B (zh) 記憶體陣列與資料儲存方法