TWI713981B - 半導體記憶裝置 - Google Patents
半導體記憶裝置 Download PDFInfo
- Publication number
- TWI713981B TWI713981B TW108102567A TW108102567A TWI713981B TW I713981 B TWI713981 B TW I713981B TW 108102567 A TW108102567 A TW 108102567A TW 108102567 A TW108102567 A TW 108102567A TW I713981 B TWI713981 B TW I713981B
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- memory device
- semiconductor memory
- wiring
- electrode
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 76
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 16
- 239000004020 conductor Substances 0.000 claims abstract description 10
- 239000012212 insulator Substances 0.000 claims abstract description 6
- 229910002804 graphite Inorganic materials 0.000 claims description 8
- 239000010439 graphite Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 150000002736 metal compounds Chemical class 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 description 17
- 238000005530 etching Methods 0.000 description 11
- 150000004770 chalcogenides Chemical class 0.000 description 10
- 239000000758 substrate Substances 0.000 description 10
- 238000001020 plasma etching Methods 0.000 description 9
- 238000009413 insulation Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/861—Thermal details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/861—Thermal details
- H10N70/8613—Heating or cooling means other than resistive heating electrodes, e.g. heater in parallel
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/861—Thermal details
- H10N70/8616—Thermal insulation means
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
實施形態之半導體記憶裝置包含：第1電極及第2電極，其於第1方向上對向配置；相變化膜，其設置於該等第1電極及第2電極之間；第1膜，其設置於上述相變化膜之與上述第1方向交叉之第2方向之側面且包含絕緣體；及第2膜，其介隔上述第1膜設置於上述相變化膜之上述第2方向之側面且包含含碳之導電體。
Description
本發明之實施形態係關於一種半導體記憶裝置。
作為記憶大容量資料之半導體記憶裝置，已知使記憶體單元之電阻值變化而記憶資訊之電阻變化型半導體記憶裝置。其中相變化記憶體(PCM：Phase Change Memory)係於記憶體單元中使用相變化膜，利用相變化膜之電阻值於結晶狀態與非晶質狀態下數位不同而記憶資訊。
實施形態提供一種減少了熱對鄰接單元之影響之半導體記憶裝置。
一實施形態之半導體記憶裝置包含：第1電極及第2電極，其於第1方向上對向配置；相變化膜，其設置於該等第1電極及第2電極之間；第1膜，其設置於上述相變化膜之與上述第1方向交叉之第2方向之側面且包含絕緣體；及第2膜，其介隔上述第1膜設置於上述相變化膜之上述第2方向之側面且包含含碳之導電體。
另一實施形態之半導體記憶裝置包含：第1電極及第2電極，其於第1方向上對向配置；相變化膜，其設置於該等第1電極及第2電極之間；第1膜，其設置於上述相變化膜之與上述第1方向交叉之第2方向之側面；及第2膜，其介隔上述第1膜設置於上述相變化膜之上述第2方向之側面；上述第1膜包含絕緣體，上述第2膜包含面內方向之導熱度大於膜
厚方向之導熱度之導電體。
又一實施形態之半導體記憶裝置包含：第1配線，其於第1方向上延伸；第2配線，其於與上述第1方向交叉之第2方向上延伸；第3配線，其與上述第2配線在上述第1方向上相鄰，且於上述第2方向上延伸；第1積層體，其設置於上述第1配線與上述第2配線之間，且包含第1電阻變化層及第1電極；第2積層體，其設置於上述第1配線與上述第3配線之間，且包含第2電阻變化層及第2電極；第1膜，其設置於上述第1積層體與上述第2積層體之間，且與上述第1積層體相接；及第2膜，其設置於上述第2積層體與上述第1膜之間，與上述第1膜相接且包含含碳之導電體。
1:半導體記憶裝置
11:記憶體單元陣列
11':記憶體單元陣列
12:列解碼器
13:行解碼器
14:高階塊解碼器
15:電源
16:控制電路
20:絕緣層
21:下部電極層
22:選擇器層
23:中間電極層
24:相變化膜
25:上部電極層
26:絕緣膜
27:導電膜
28:絕緣膜
29:導電膜
200:導電層
201:絕緣層
211:導電層
221:半導體層
231:導電層
241:硫族化合物膜
251:導電層
261:絕緣膜
271:導電膜
281:絕緣膜
291:導電膜
301:硬罩
BL:位元線
MC:記憶體單元
MC1:記憶體單元
MC2:記憶體單元
MC1':記憶體單元
MC1":記憶體單元
MC2":記憶體單元
MM0:記憶體墊
MM1:記憶體墊
PCM:相變化膜
SB:半導體基板
SEL:選擇器
WL:字元線
WL1:字元線
WL2:字元線
X:方向
Y:方向
Z:方向
圖1係第1實施形態之半導體記憶裝置之方塊圖。
圖2係表示該半導體記憶裝置之記憶體單元陣列之構成之電路圖。
圖3係表示該記憶體單元陣列之構成之立體圖。
圖4(a)及(b)係表示該半導體記憶裝置之記憶體墊(mat)之構成之剖視圖。
圖5係表示該半導體記憶裝置之記憶體墊之製造方法之剖視圖。
圖6係表示該半導體記憶裝置之記憶體墊之製造方法之剖視圖。
圖7係表示該半導體記憶裝置之記憶體墊之製造方法之剖視圖。
圖8係表示該半導體記憶裝置之記憶體墊之製造方法之剖視圖。
圖9係表示該半導體記憶裝置之記憶體墊之製造方法之剖視圖。
圖10係表示該半導體記憶裝置之記憶體墊之製造方法之剖視圖。
圖11係表示該半導體記憶裝置之記憶體墊之製造方法之剖視圖。
圖12(a)及(b)係表示第2實施形態之半導體記憶裝置之記憶體墊之構成之剖視圖。
圖13係表示該半導體記憶裝置之記憶體墊之製造方法之剖視圖。
圖14係表示該半導體記憶裝置之記憶體墊之製造方法之剖視圖。
圖15係表示該半導體記憶裝置之記憶體墊之製造方法之剖視圖。
圖16係表示該半導體記憶裝置之記憶體墊之製造方法之剖視圖。
圖17係表示該半導體記憶裝置之記憶體墊之製造方法之剖視圖。
圖18係表示該半導體記憶裝置之記憶體墊之製造方法之剖視圖。
圖19係表示第3實施形態之半導體記憶裝置之記憶體單元陣列之構成之立體圖。
以下，參照圖式對實施形態之半導體記憶裝置進行詳細說明。另外，以下之實施形態僅為一例，並非意圖限定本發明而表示。
圖1係第1實施形態之半導體記憶裝置之方塊圖。
本實施形態之半導體記憶裝置1具備：記憶體單元陣列11，從記憶體單元陣列11中選擇所期望之記憶體單元MC之列解碼器12及行解碼器13，對該等解碼器12、13提供列位址及行位址之高階塊解碼器14，對半導體記憶裝置1之各部供給電力之電源15，及控制該等之控制電路16。
記憶體單元陣列11分別具備複數個記憶1位元或多位元之資料之記憶體單元MC。記憶體單元陣列11構成為藉由對由列解碼器12及行解碼器13選擇之所期望之位元線BL及字元線WL施加特定之電壓，能夠存取所期望之記憶體單元MC(資料刪除/寫入/讀出)。
圖2係表示記憶體單元陣列11之一部分構成之等效電路圖。
記憶體單元陣列11具備複數個位元線BL、複數個字元線WL1、WL2、及連接於該等位元線BL及字元線WL1、WL2之複數個記憶體單元MC1、MC2。
該等記憶體單元MC1、MC2經由字元線WL1、WL2連接於列解碼器12，並且經由位元線BL連接於行解碼器13。記憶體單元MC1、MC2分別記憶例如1位元量之資料。又，連接於共通之字元線WL1、WL2之複數個記憶體單元MC1、MC2記憶例如1頁面量之資料。
記憶體單元MC1、MC2包含相變化膜PCM及選擇器SEL之串聯電路。相變化膜PCM根據電流圖案(加熱圖案)獲取低電阻之結晶狀態與高電阻之非晶狀態這兩種狀態，因而作為可變電阻元件發揮功能。藉由使這2種電阻值之狀態與“0”、“1”之資訊對應，能夠使相變化膜PCM作為記憶體單元發揮功能。又，記憶體單元MC1、MC2之選擇器SEL作為整流元件發揮功能。因此，所選擇之字元線WL1、WL2以外之字元線WL1、WL2中幾乎不流動電流。
另外，以下，將包含與記憶體單元陣列11之第1層對應之複數個位元線BL、複數個字元線WL1及複數個記憶體單元MC1之構成稱作記憶體墊MM0。同樣地，將包含與記憶體單元陣列11之第2層對應之複數個位元線BL、複數個字元線WL2及複數個記憶體單元MC2之構成稱作記
憶體墊MM1。
圖3係表示記憶體單元陣列11之一部分構成之概略立體圖。
記憶體單元陣列11於該例中，係所謂之交叉點型記憶體單元陣列。即，於半導體基板SB之上方設置有複數個字元線WL1，上述複數個字元線WL1於與半導體基板SB之上表面平行之Y方向上隔開特定間隔配置，且於與半導體基板SB之上表面平行且與Y方向交叉之X方向上平行地延伸。又，於該等複數個字元線WL1之上方設置有複數個位元線BL，上述複數個位元線BL於X方向上隔開特定間隔配置且與Y方向平行地延伸。進而，於複數個位元線BL之上方設置有複數個字元線WL2，上述複數個字元線WL2於Y方向上隔開特定間隔配置且與X方向平行地延伸。又，於複數個字元線WL1及複數個位元線BL之交叉部分別設置有記憶體單元MC1。同樣地，於複數個位元線BL及複數個字元線WL2之交叉部分別設置有記憶體單元MC2。另外，該例中，記憶體單元MC1、MC2為角柱狀，但亦可為圓柱狀。
圖4係表示記憶體墊MM0之一部分構成之剖視圖。圖4(a)表示與X方向正交之截面，圖4(b)表示與Y方向正交之截面。另外，以下之說明中，有時亦將Z方向上遠離半導體基板SB(圖3)之方向表現為上，將Z方向上向半導體基板SB靠近之方向表現為下。
記憶體墊MM0具備：字元線WL1，其配置於半導體基板SB側且於X方向上延伸；位元線BL，其相對於該字元線WL1而對向配置在半導體基板SB之相反側且於Y方向上延伸；記憶體單元MC1，其配置於上述字元線WL1與位元線BL之間；及絕緣層20，其設置於複數個記憶體單元MC1之XY方向之側面間。
記憶體單元MC1從字元線WL1側朝向位元線BL側依次具備如下而構成：於與X方向及Y方向交叉之Z方向(第1方向)上依次積層之下部電極層21，選擇器層22(選擇器SEL)，中間電極層23(第1電極)，相變化膜24(相變化膜PCM)，及上部電極層25(第2電極)。於下部電極層21、選擇器層22、中間電極層23、相變化膜24及上部電極層25之Y方向及X方向之側面設置有絕緣膜26(第1、3、5膜)。又，於下部電極層21、選擇器層22、中間電極層23、相變化膜24及上部電極層25之Y方向及X方向之側面介隔絕緣膜26設置有導電膜27(第2、4、6膜)。絕緣膜26於圖4(a)所示之與X方向正交之截面中，從字元線WL1之上表面延伸至位元線BL之下表面，於圖4(b)所示之與Y方向正交之截面中，從字元線WL之上表面延伸至較位元線BL靠上方處。又，導電膜27於圖4(a)所示之與X方向正交之截面中，從字元線WL1之上表面延伸至相變化膜24之上方且較位元線BL之下表面靠下之位置，於圖4(b)所示之與Y方向正交之截面中，從字元線WL之上表面延伸至較位元線BL靠上方。
字元線WL1、位元線BL、下部電極層21、中間電極層23及上部電極層25例如包含鎢(W)、鈦(Ti)、多晶矽(Si)等導電材料。電極層21、23及25中可視需要使用障壁金屬層。又，該等電極層21、23及25中，為了加熱相變化膜24，亦可使用熱電阻效應高之材料。選擇器層22例如包含pin二極體等非歐姆元件，該pin二極體包含p型半導體層、本徵半導體層及n型半導體層。絕緣層20例如包含氧化矽(SiO2)、氮化矽(Si3N4)等絕緣體。相變化膜24例如由包含鍺(Ge)、銻(Sb)及碲(Te)之Ge-Sb-Te系(GST系)等硫族化合物材料形成。
絕緣膜26例如包含類鑽碳(DLC)。DLC為非晶，作為絕緣
體發揮功能。又，絕緣膜26除DLC外，亦可為玻璃系膜、金屬氧化膜等絕緣膜。
導電膜27含碳，面內方向(相變化膜24之側面中之Z方向)之導熱度大於絕緣膜26之導熱度。又，導電膜27具有例如面內方向之導熱度大於膜厚方向(相變化膜24之側面中之X、Y方向)之導熱度之各向異性。作為這種導電膜27，例如能夠使用石墨。其中，例如可使用面內方向之導熱度為50W/m‧K以上，膜厚方向之導熱度為面內方向之導熱度之1/10以下之材料。例如，熱分解石墨膜之面內方向之導熱度為數百W/m‧K，電阻率為數μΩ‧m，膜厚方向之導熱度為數W/m‧K，電阻率為數千μΩ‧m，能夠用作本實施形態中之導電膜27。
另外，導電膜27除上述石墨外，可使用由金屬膜、金屬化合物膜(氮化物、碳化物及硼化物等)與絕緣膜之積層體形成之其他各向異性膜。
接下來，對本實施形態之效果進行說明。
相變化膜24藉由熔融溫度以上之加熱及急速冷卻而成為非晶狀態(復位(reset)狀態)。又，相變化膜24加熱至較熔融溫度低且較結晶化溫度高之溫度，藉由緩慢冷卻而成為結晶化狀態(設定(set)狀態)。因此，相變化膜24重複由利用復位、設定進行之加熱、冷卻所致之熔融、固化。為了實現記憶體容量之更大容量化，必須進行包含相變化膜24之記憶體單元之更微細化、排列間距之縮小化。該情況會產生如下課題，即，發生由對鄰接單元之熱之串擾所引起之誤寫入。
本實施形態中，於相變化膜24之側面添設有低導熱度之絕緣膜26與朝向面方向之導熱度大於絕緣膜26之導熱度之各向異性之高導
熱度之導電膜27之雙層結構體，因而相變化膜24中產生之熱不會向絕緣膜26及導電膜27之膜厚方向(X、Y方向)傳輸，而是嚮導電膜27之面內方向(Z方向)傳熱，並經由字元線WL1散熱。因而，能夠有效果地阻斷鄰接記憶體單元MC1間之熱之影響。
且說，導電膜27是例如具有各向異性之石墨，關於在相變化膜24之側面直接形成導電膜27、和密接性及絕緣性方面存在難點。又，當導電膜27與相變化膜24直接接觸時，設定、復位時施加至相變化膜24之熱因導電膜27而散熱，因而亦存在寫入電力增加之問題。因此，藉由在兩者之間介置絕緣膜26，能夠確保相變化膜24與導電膜27之密接性及絕緣性，並且亦實現寫入電力之降低。例如，當絕緣膜26為DLC且導電膜27為石墨時，絕緣膜26及導電膜27之雙方均含碳，因而絕緣膜26作為導電膜27與相變化膜24之間之間隔件發揮良好之密接性。
接下來，對第1實施形態之半導體記憶裝置之製造方法進行說明。
如圖5所示，於未圖示之半導體基板之上方，例如利用ALD(Atomic Layer Deposition，原子層沈積)、CVD(Chemical Vapor Deposition，化學氣相沈積)等方法依次形成構成字元線WL之導電層200、構成下部電極層21之導電層211、選構成擇器層22之半導體層221、構成中間電極層23之導電層231、構成相變化膜24之硫族化合物膜241及構成上部電極層25之導電層251。然後，利用微影於導電層251上形成硬罩301。
接下來，如圖6所示，使用硬罩301，例如利用RIE(Reactive Ion Etching，反應性離子蝕刻)等各向異性蝕刻，將從導電
層251到導電層211之積層結構體於Y方向上分斷。
接下來，如圖7所示，例如利用CVD等形成構成絕緣膜26之絕緣膜261。然後，如圖8所示，例如利用RIE等各向異性蝕刻，除去導電層200之上表面之絕緣膜261而使導電層200之上表面露出。接下來，如圖9所示，形成構成導電膜27之導電膜271。導電膜271為了表現出各向異性，例如可利用熱CVD、PECVD(Plasma-Enhanced CVD，等離子增強化學氣相沈積)等形成。
接下來，如圖10所示，藉由使用了硬罩301之RIE等各向異性蝕刻，除去導電膜271及導電層200，將導電層251、硫族化合物膜241、導電層231、半導體層221、導電層211及導電層200之積層結構體於Y方向上分斷。此時，將導電膜271之Z方向之上端以位於較硫族化合物膜241之上表面靠上且較導電層251之上表面靠下之方式除去。這樣是為了不會經由導電膜27而使字元線WL1與位元線BL短路。
接下來，如圖11所示，於由蝕刻分斷之積層體間形成構成絕緣層20之絕緣層201，利用CMP(Chemical Mechanical Polishing，化學機械研磨)等將絕緣層201之上表面及硬罩301削去，使導電層251之上表面露出。然後，於所露出之導電層251上形成構成位元線BL之未圖示之導電層。
藉由亦於X方向上重複相同之製造步驟，形成如圖4所示之半導體記憶裝置。
圖12係表示第2實施形態之半導體記憶裝置之一部分之剖視圖。另
外，本實施形態中與第1實施形態相同之部分標註相同符號，且省略詳細說明。
本實施形態中，形成於構成記憶體單元MC1'之相變化膜24之XY方向之側面之絕緣膜28僅形成於中間電極層23、相變化膜24及上部電極層25之側面。介隔絕緣膜28而配置於相變化膜24之側面之導電膜29直接添設在下部電極層21及選擇器層22之側面。
接下來，對第2實施形態之半導體記憶裝置之製造方法進行說明。
如圖13所示，於未圖示之半導體基板之上方依次形成：構成字元線WL之導電層200，構成下部電極層21之導電層211，構成選擇器層22之半導體層221，構成中間電極層23之導電層231，構成相變化膜24之硫族化合物膜241及構成上部電極層25之導電層251。然後，於導電層251上形成硬罩301。藉由使用了硬罩301之RIE等各向異性蝕刻，將導電層251、硫族化合物膜241及導電層231之積層結構體於Y方向上分斷。
然後，如圖14所示，利用構成絕緣膜28之絕緣膜281，以包含硫族化合物膜241之側面之方式覆蓋積層結構體之上表面。
接下來，如圖15所示，藉由使用了硬罩301之RIE等各向異性蝕刻，將絕緣膜281、半導體層221及導電層211之積層結構體於Y方向上分斷。
接下來，如圖16所示，形成構成導電膜29之導電膜291。與之前之實施形態同樣地，導電膜291為了表現出各向異性，例如可利用熱CVD、PECVD等形成。
然後，如圖17所示，藉由使用了硬罩301之RIE等各向異性
蝕刻，將導電膜291及導電層200於Y方向上分斷。
接下來，如圖18所示，於由蝕刻分斷之積層體間形成構成絕緣層20之絕緣層201，利用CMP等將絕緣層201之上表面及硬罩301削去，使導電層251之上表面露出。然後，於所露出之導電層251上，形成構成位元線BL之未圖示之導電層。
藉由亦於X方向上重複相同之製造步驟，形成圖12所示之半導體記憶裝置。
根據本實施形態，於最初之各向異性蝕刻中，於將導電層251、硫族化合物膜241及導電層231於Y方向上分斷之時間點使RIE結束，因而能夠減少使容易蝕刻之硫族化合物膜241之側面在RIE中暴露之時間。而且，藉由絕緣膜281之形成，於之後之各向異性蝕刻中能夠保護硫族化合物膜241之側面以使其不受損。
圖19係表示第3實施形態之半導體記憶裝置之記憶體單元陣列11'之一部分構成之概略立體圖。該實施形態之記憶體單元陣列11'中，構成記憶體單元MC1"、MC2"之相變化膜PCM沿著位元線BL之上下表面於Y方向上延伸。
這種記憶體單元陣列11'中，可僅於相變化膜PCM之X方向之側面形成絕緣膜26及導電膜27。
以上，已對本發明之若干實施形態進行了說明，但該等實施形態係作為示例而提出，並非意圖限定發明之範圍。該等新穎之實施形態可藉由其他各種形態實施，且可在不脫離發明主旨之範圍內進行各種省
略、置換、變更。該等實施形態或其變化包含在發明之範圍或主旨中，並且包含在申請專利範圍所記載之發明及其等同之範圍內。
本申請享有以日本專利申請2018-147332號(申請日：2018年8月6日)為基礎申請之優先權。本申請藉由參照該基礎申請而包含基礎申請之全部內容。
20‧‧‧絕緣層
21‧‧‧下部電極層
22‧‧‧選擇器層
23‧‧‧中間電極層
24‧‧‧相變化膜
25‧‧‧上部電極層
26‧‧‧絕緣膜
27‧‧‧導電膜
BL‧‧‧位元線
MC1‧‧‧記憶體單元
WL1‧‧‧字元線
X‧‧‧方向
Y‧‧‧方向
Z‧‧‧方向
Claims (20)
- 一種半導體記憶裝置，其包含： 第1電極及第2電極，其於第1方向上對向配置； 相變化膜，其設置於該等第1電極及第2電極之間； 第1膜，其設置於上述相變化膜之與上述第1方向交叉之第2方向之側面且包含絕緣體；及 第2膜，其介隔上述第1膜設置於上述相變化膜之上述第2方向之側面且包含含碳之導電體。
- 如請求項1之半導體記憶裝置，其中上述第1膜係面內方向之導熱度大於膜厚方向之導熱度。
- 如請求項1之半導體記憶裝置，其中上述第1膜含碳。
- 如請求項3之半導體記憶裝置，其中上述第1膜含類鑽碳。
- 如請求項1之半導體記憶裝置，其中上述第2膜含石墨。
- 一種半導體記憶裝置，其包含： 第1電極及第2電極，其於第1方向上對向配置； 相變化膜，其設置於該等第1電極及第2電極之間； 第1膜，其設置於上述相變化膜之與上述第1方向交叉之第2方向之側面；及 第2膜，其介隔上述第1膜設置於上述相變化膜之上述第2方向之側面； 上述第1膜包含絕緣體， 上述第2膜包含面內方向之導熱度大於膜厚方向之導熱度之導電體。
- 如請求項6之半導體記憶裝置，其中上述第1膜含碳。
- 如請求項7之半導體記憶裝置，其中上述第1膜含類鑽碳。
- 如請求項6之半導體記憶裝置，其中上述第2膜含碳。
- 如請求項9之半導體記憶裝置，其中上述第2膜含石墨。
- 如請求項6之半導體記憶裝置，其中上述第2膜係金屬膜或金屬化合物膜與絕緣膜之積層體。
- 如請求項6之半導體記憶裝置，其包括第1配線及第2配線，上述第1配線及第2配線之間介置上述第1電極、上述相變化膜及上述第2電極而形成電流路徑， 上述第2膜係與上述第1配線或上述第2配線連接。
- 一種半導體記憶裝置，其包含： 第1配線，其於第1方向上延伸； 第2配線，其於與上述第1方向交叉之第2方向上延伸； 第3配線，其與上述第2配線在上述第1方向上相鄰，且於上述第2方向上延伸； 第1積層體，其設置於上述第1配線與上述第2配線之間，且包含第1電阻變化層及第1電極； 第2積層體，其設置於上述第1配線與上述第3配線之間，且包含第2電阻變化層及第2電極； 第1膜，其設置於上述第1積層體與上述第2積層體之間，且與上述第1積層體相接；及 第2膜，其設置於上述第2積層體與上述第1膜之間，與上述第1膜相接且包含含碳之導電體。
- 如請求項13之半導體記憶裝置，其進而包含： 第3膜，其設置於上述第2積層體與上述第2膜之間，且與上述第2積層體相接；及 第4膜，其設置於上述第3膜與上述第2膜之間，與上述第3膜相接且包含含碳之導電體。
- 如請求項14之半導體記憶裝置，其進而包含絕緣層，上述絕緣層設置於上述第2膜與上述第4膜之間。
- 如請求項13之半導體記憶裝置，其中上述第1積層體包含第1選擇器，上述第2積層體包含第2選擇器。
- 如請求項13之半導體記憶裝置，其進而包含： 第4配線，其與上述第1配線在上述第2方向上相鄰，且於上述第1方向上延伸； 第3積層體，其設置於上述第4配線與上述第2配線之間，且包含第3電阻變化層及第3電極； 第5膜，其設置於上述第3積層體與上述第1積層體之間，且與上述第3積層體相接；及 第6膜，設其置於上述第5膜與上述第1積層體之間，與上述第5膜相接且包含含碳之導電體。
- 如請求項17之半導體記憶裝置，其中上述第3積層體進而包含第3選擇器。
- 如請求項13之半導體記憶裝置，其中上述第1膜含類鑽碳。
- 如請求項13之半導體記憶裝置，其中上述第2膜含石墨。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018-147332 | 2018-08-06 | ||
| JP2018147332A JP2020024965A (ja) | 2018-08-06 | 2018-08-06 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202008359A TW202008359A (zh) | 2020-02-16 |
| TWI713981B true TWI713981B (zh) | 2020-12-21 |
Family
ID=69229035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW108102567A TWI713981B (zh) | 2018-08-06 | 2019-01-23 | 半導體記憶裝置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10629809B2 (zh) |
| JP (1) | JP2020024965A (zh) |
| CN (1) | CN110808332B (zh) |
| TW (1) | TWI713981B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI789818B (zh) * | 2021-03-16 | 2023-01-11 | 日商鎧俠股份有限公司 | 半導體記憶裝置 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111584411A (zh) * | 2020-06-11 | 2020-08-25 | 中国科学院微电子研究所 | 半导体加工设备、沉积钝化层方法及pram制作方法 |
| KR20210155697A (ko) * | 2020-06-16 | 2021-12-23 | 삼성전자주식회사 | 집적회로 소자 |
| US11404091B2 (en) | 2020-06-19 | 2022-08-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory array word line routing |
| US11355516B2 (en) | 2020-07-16 | 2022-06-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Three-dimensional memory device and method |
| US11647634B2 (en) | 2020-07-16 | 2023-05-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Three-dimensional memory device and method |
| US11423966B2 (en) | 2020-07-30 | 2022-08-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory array staircase structure |
| JP2022041561A (ja) | 2020-09-01 | 2022-03-11 | キオクシア株式会社 | 半導体記憶装置 |
| CN112951876B (zh) * | 2021-03-31 | 2022-03-08 | 长江先进存储产业创新中心有限责任公司 | 相变存储器及其制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060172466A1 (en) * | 2005-01-28 | 2006-08-03 | Kazuyoshi Shiba | Semiconductor device and a method of manufacturing the same |
| US8134860B2 (en) * | 2002-12-13 | 2012-03-13 | Intel Corporation | Shunted phase change memory |
| TW201511005A (zh) * | 2013-06-21 | 2015-03-16 | Macronix Int Co Ltd | 相變化記憶體、其寫入方法及其讀取方法 |
| US20160071582A1 (en) * | 2010-08-20 | 2016-03-10 | Shine C. Chung | Method and System of programmable resistive devices with Read Capability Using a Low Supply Voltage |
| US9490428B2 (en) * | 2013-11-26 | 2016-11-08 | Hitachi, Ltd. | Phase-change memory and semiconductor recording/reproducing device |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200620473A (en) | 2004-09-08 | 2006-06-16 | Renesas Tech Corp | Nonvolatile memory device |
| US7417245B2 (en) | 2005-11-02 | 2008-08-26 | Infineon Technologies Ag | Phase change memory having multilayer thermal insulation |
| TW200847398A (en) | 2007-05-16 | 2008-12-01 | Ind Tech Res Inst | Phase-change memory element |
| JP5274799B2 (ja) | 2007-08-22 | 2013-08-28 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
| US9401474B2 (en) * | 2014-07-01 | 2016-07-26 | Micron Technology, Inc. | Methods of forming structures |
| US9704923B1 (en) * | 2015-12-23 | 2017-07-11 | Intel Corporation | Dual-layer dielectric in memory device |
| US9825098B2 (en) * | 2016-03-04 | 2017-11-21 | Toshiba Memory Corporation | Semiconductor memory device |
| US10128437B1 (en) * | 2017-08-31 | 2018-11-13 | Micron Technology, Inc. | Semiconductor structures including memory materials substantially encapsulated with dielectric materials, and related systems and methods |
-
2018
- 2018-08-06 JP JP2018147332A patent/JP2020024965A/ja active Pending
-
2019
- 2019-01-23 TW TW108102567A patent/TWI713981B/zh not_active IP Right Cessation
- 2019-01-30 CN CN201910094360.5A patent/CN110808332B/zh active Active
- 2019-02-25 US US16/285,109 patent/US10629809B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8134860B2 (en) * | 2002-12-13 | 2012-03-13 | Intel Corporation | Shunted phase change memory |
| US20060172466A1 (en) * | 2005-01-28 | 2006-08-03 | Kazuyoshi Shiba | Semiconductor device and a method of manufacturing the same |
| US20160071582A1 (en) * | 2010-08-20 | 2016-03-10 | Shine C. Chung | Method and System of programmable resistive devices with Read Capability Using a Low Supply Voltage |
| TW201511005A (zh) * | 2013-06-21 | 2015-03-16 | Macronix Int Co Ltd | 相變化記憶體、其寫入方法及其讀取方法 |
| US9490428B2 (en) * | 2013-11-26 | 2016-11-08 | Hitachi, Ltd. | Phase-change memory and semiconductor recording/reproducing device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI789818B (zh) * | 2021-03-16 | 2023-01-11 | 日商鎧俠股份有限公司 | 半導體記憶裝置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110808332A (zh) | 2020-02-18 |
| CN110808332B (zh) | 2023-05-09 |
| US10629809B2 (en) | 2020-04-21 |
| US20200044149A1 (en) | 2020-02-06 |
| TW202008359A (zh) | 2020-02-16 |
| JP2020024965A (ja) | 2020-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI713981B (zh) | 半導體記憶裝置 | |
| US8169819B2 (en) | Semiconductor storage device | |
| US10249680B2 (en) | Thermal management of selector | |
| US20090140233A1 (en) | Nonvolatile semiconductor memory device | |
| US20070187801A1 (en) | Semiconductor device | |
| CN107086269B (zh) | 存储器结构 | |
| WO2010140210A1 (ja) | 半導体記憶装置およびその製造方法 | |
| TWI704705B (zh) | 半導體記憶裝置 | |
| JP2015072977A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| US11594677B2 (en) | Semiconductor storage device with insulating films adjacent resistance changing films | |
| US20210083008A1 (en) | Semiconductor storage device | |
| KR100876767B1 (ko) | 상 변화 메모리 장치의 형성 방법 | |
| TWI768596B (zh) | 半導體記憶裝置 | |
| US20230403955A1 (en) | Semiconductor memory device | |
| US11145590B2 (en) | Semiconductor memory device and method of manufacturing the same | |
| TWI789818B (zh) | 半導體記憶裝置 | |
| US11856880B2 (en) | Semiconductor storage device | |
| US20240334712A1 (en) | Memory cell based on a phase-change material |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |