TW201507356A - 資料緩衝系統與電源控制方法 - Google Patents
資料緩衝系統與電源控制方法 Download PDFInfo
- Publication number
- TW201507356A TW201507356A TW102137524A TW102137524A TW201507356A TW 201507356 A TW201507356 A TW 201507356A TW 102137524 A TW102137524 A TW 102137524A TW 102137524 A TW102137524 A TW 102137524A TW 201507356 A TW201507356 A TW 201507356A
- Authority
- TW
- Taiwan
- Prior art keywords
- electrically coupled
- type transistor
- voltage
- buffers
- switching units
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
Abstract
一種資料緩衝系統在此揭露。資料緩衝系統包含多個資料緩衝模組與多個切換單元。資料緩衝模組用以緩衝一對應的資料信號。資料緩衝模組包含多個緩衝器,多個緩衝器彼此電性串接。切換單元用以根據一調節電壓而提供電源至對應的緩衝器。每一切換單元電性耦接於對應的一緩衝器與供應電壓之間。一種電源控制方法亦在此揭露。
Description
本發明是有關於一種積體電路,且特別是有關於一種資料緩衝系統。
資料緩衝系統廣泛地應用於各種電子電路中,例如一記憶體裝置。舉例而言,在記憶體裝置中的資料傳輸系統可用以根據寫入指令或讀取指令而傳輸多個資料信號。然而,電壓變異與雜訊的問題可能會嚴重地影響資料緩衝系統的效能。在某些情況下,更可能會造成記憶體裝置的操作失效。
請參照第1A圖與第1B圖,第1A圖根據先前技術繪示一種資料緩衝系統100之示意圖,第1B圖繪示第1A圖所示的資料緩衝系統100的波形示意圖。如第1A圖所示,資料緩衝系統包含多個資料緩衝器120。資料緩衝器120包含多個電性串接的反相器122。每一反相器122直接由供應電壓VCC所驅動。若當供應電壓VCC發生電壓變異時,如第1B圖所示,當供應電壓VCC變大時(亦即高
VCC),資料信號VDATAIN01與資料信號VDATAOUT01之時間差會較小,且資料緩衝系統100的功率消耗會增加。同樣地,當供應電壓VCC變小時(亦即低VCC),資料信號VDATAIN01與資料信號VDATAOUT01之時間差會變長,且資料緩衝系統100的功率消耗會降低。倘若在高VCC的情況下的資料信號VDATAOUT01與在低VCC的情況下的資料信號VDATAOUT01之間的時間相差過大,則記憶體裝置的讀寫操作可能會失效。
請參照第1C圖與第1D圖,第1C圖根據另一先前技術繪示一種資料緩衝系統100a之示意圖,第1D圖與第1E圖分別繪示第1C圖所示的資料緩衝系統100a的波形示意圖。資料緩衝系統100a包含放大器140、P型金氧半場效應電晶體(P-type Metal-Oxide-Semiconductor field-effect transistor,PMOS)160與多個資料緩衝器120。資料緩衝器120亦包含多個電性串接的反相器124。放大器140與PMOS 160用以產生調節電壓VINT以驅動所有的反相器124。資料緩衝系統100a可降低供應電壓VCC之變異的影響,但調節電壓VINT仍會受到資料傳輸時在反相器124中所產生的雜訊的影響。舉例來說,如第1D圖所示,資料信號VDATAIN01經由一資料緩衝器120所傳輸,且資料信號VDATAIN02、VDATAIN03並無進行傳輸。在此情況下(亦即單一資料信號傳送的情況),資料信號VDATAOUT01可正常地被產生。而如第1E圖所示,資料信號VDATAIN01、VDATAIN02與VDATAIN03各自經由對應的資料緩衝器
120進行傳輸(亦即全部資料信號傳送的情況),在此情況下調節電壓VINT會被自資料緩衝器120所產生的雜訊影響而變動,進而造成資料信號VDATAOUT01的時序產生變動。
由此可見,上述現有的方式,顯然仍存在不便與缺陷,而有待加以進一步改進。
為了解決上述的問題,本發明提供了一種資料緩衝系統。資料緩衝系統包含多個資料緩衝模組與多個切換單元。每一資料緩衝模組包含多個電性串接的緩衝器。多個切換單元用以根據調節電壓提供電源至多個緩衝器,其中每一切換單元電性耦接於多個緩衝器中之一對應者與供應電壓之間。
根據本發明之一實施例,其中前述的每一緩衝器包含偶數個電性串接的反相器。每一反相器包含P型電晶體與N型電晶體。P型電晶體電性串疊於N型電晶體,且每一切換單元電性耦接於多個緩衝器中之一對應者的多個P型電晶體與供應電壓之間。
根據本發明之一實施例,其中前述的每一切換單元包含N型電晶體。N型電晶體的第一端電性耦接供應電壓,N型電晶體的第二端電性耦接於多個緩衝器中之對應者的多個P型電晶體,N型電晶體的控制端電性耦接至調節電壓。
根據本發明之一實施例,其中資料緩衝系統更包含
電壓調節模組。電壓調節模組用以產生調節電壓。
根據本發明之一實施例,其中前述的電壓調節模組包含放大器。放大器用以根據參考電壓與回授電壓產生調節電壓。
根據本發明之一實施例,其中前述的電壓調節模組更包含感測開關、第一感測電阻與第二感測電阻。感測開關的第一端用以產生調節電壓,感測開關的第二端電性耦接至放大器的輸出端,感測開關的控制端電性耦接於感測開關的第二端。第一感測電阻的第一端電性耦接於感測開關的第二端,第一感測電阻的第二端用以產生回授電壓。第二感測電阻電性耦接於第一感測電阻的第二端與接地端之間。
本發明另一態樣係於提供一種適用於資料緩衝系統的電源控制方法,其中資料緩衝系統包含多個資料緩衝模組,每一資料緩衝模組包含多個電性串接的緩衝器。電源控制方法包含下列步驟:產生一調節電壓;以及根據調節電壓而經由多個切換單元提供電源至多個緩衝器,其中每一切換單元電性耦接於多個緩衝器之一對應者與一供應電壓之間。
根據本發明之一實施例,其中產生該調節電壓的步驟更包含:輸入參考電壓與回授電壓至放大器以產生調節電壓,其中更藉由感測調節電壓而產生回授電壓。
綜上所述,本發明之技術方案與現有技術相比具有明顯的優點和有益效果。藉由上述技術方案,可達到相當
的技術進步,並具有產業上的廣泛利用價值,本揭示內容所提供的資料緩衝系統可在具有較低延遲時間與較低的資料傳輸雜訊下進行正確的操作。
100、100a、200、200a‧‧‧資料緩衝系統
120、222‧‧‧緩衝器
122、224‧‧‧反相器
124‧‧‧反相器
140、262‧‧‧放大器
160‧‧‧PMOS
220‧‧‧資料緩衝模組
240‧‧‧切換單元
260‧‧‧電源調節模組
264‧‧‧感測開關
300‧‧‧方法
S320、S340‧‧‧步驟
R1、R2‧‧‧感測電阻
VCC‧‧‧供應電壓
VREF‧‧‧參考電壓
Vdrive‧‧‧驅動電壓
VFB‧‧‧回授電壓
VINT、VR‧‧‧調節電壓
M0、M2‧‧‧P型電晶體
M1、M3、Q0‧‧‧N型電晶體
VDATAIN01、VDATAIN02、VDATAIN03、VDATAIN0n、VDATAOUT01、VDATAOUT02、VDATAOUT03、VDATAOUT0n‧‧‧資料信號
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂,所附圖式之說明如下:第1A圖根據先前技術繪示一種資料緩衝系統之示意圖;第1B圖繪示第1A圖所示的資料緩衝系統的波形示意圖;第1C圖根據另一先前技術繪示一種資料緩衝系統之示意圖;第1D圖繪示第1C圖所示的資料緩衝系統的波形示意圖;第1E圖繪示第1C圖所示的資料緩衝系統的波形示意圖;第2A圖係依照本發明之一實施例繪示一種資料緩衝系統之方塊示意圖;第2B圖係依照本發明之一實施例繪示一種資料緩衝系統之電路示意圖;第2C圖根據本發明之一實施例繪示第2B圖中的資料緩衝系統的波形示意圖;第2D圖根據本發明之一實施例繪示第2B圖中的
資料緩衝系統的波形示意圖;以及第3圖根據本發明之一實施例繪示一種電源控制方法的步驟流程圖。
下文係舉實施例配合所附圖式作詳細說明,但所提供之實施例並非用以限制本發明所涵蓋的範圍,而結構操作之描述非用以限制其執行之順序,任何由元件重新組合之結構,所產生具有均等功效的裝置,皆為本發明所涵蓋的範圍。此外,圖式僅以說明為目的,並未依照原尺寸作圖。為使便於理解,下述說明中相同元件將以相同之符號標示來說明。
在全篇說明書與申請專利範圍所使用之用詞(terms),除有特別註明外,通常具有每個用詞使用在此領域中、在此揭露之內容中與特殊內容中的平常意義。某些用以描述本揭露之用詞將於下或在此說明書的別處討論,以提供本領域技術人員在有關本揭露之描述上額外的引導。
關於本文中所使用之『第一』、『第二』、...等,並非特別指稱次序或順位的意思,亦非用以限定本發明,其僅僅是為了區別以相同技術用語描述的元件或操作而已。
關於本文中所使用之『約』、『大約』或『大致』一般通常係指數值之誤差或範圍約百分之二十以內,較好地是約百分之十以內,而更佳地則是約百分五之以內。文中
若無明確說明,其所提及的數值皆視作為近似值,即如『約』、『大約』或『大致』所表示的誤差或範圍。
另外,關於本文中所使用之『耦接』或『連接』,均可指二或多個元件相互直接作實體或電性接觸,或是相互間接作實體或電性接觸,亦可指二或多個元件相互操作或動作。
請參照第2A圖,第2A圖係依照本發明之一實施例繪示一種資料緩衝系統200之方塊示意圖。如第2A圖所示,資料緩衝系統200包含多個資料緩衝模組220與多個切換單元240。資料緩衝模組220用以緩衝對應的資料信號VADATIN0n。資料緩衝模組220包含多個緩衝器222。多個緩衝器222互相電性串接。切換單元240用以根據調節電壓VR提供電源至一對應的緩衝器222。每一切換單元240電性耦接於多個緩衝器222中之一對應者與供應電壓VCC之間。
以下段落將提出數個實施例,可用以實現上述的資料緩衝系統200所述之功能與操作,但本發明並不僅以下列的實施例為限。
請參照第2B圖,第2B圖係依照本發明之一實施例繪示一種資料緩衝系統200a之電路示意圖。於此實施例中,緩衝器220可包含偶數個反相器224。在同一緩衝器222的多個反相器224為電性串接。
舉例而言,如第2B圖所示,緩衝器222包含兩個反相器224。緩衝器222包含第一P型電晶體M0、第二N
型電晶體M1、第二P型電晶體M2與第二N型電晶體M3。第一P型電晶體M0與第一N型電晶體M1形成一反相器224,且第二P型電晶體M2與第二N型電晶體M3形成另一反相器224。具體而言,第一N型電晶體M1的第一端電性耦接於第二P型電晶體M2的第二端,第一N型電晶體M1的第二端電性耦接至接地端,且第一N型電晶體M1的控制端電性耦接於第一P型電晶體M0的控制端。第二P型電晶體M2的第一端電性耦接於第一P型電晶體M0的第一端,且第二P型電晶體M2的控制端電性耦接於第一P型電晶體M0的第二端。第二N型電晶體M3的第一端電性耦接於第二P型電晶體M2的第二端,第二N型電晶體M3的第二端電性耦接於接地端,且第二N型電晶體M3的控制端電性耦接於第二P型電晶體M2的控制端。
再者,切換單元240電性耦接於對應的緩衝器222中的P型電晶體(例如:M0、M1)與供應電壓VCC之間。舉例而言,切換單元240包含N型電晶體Q0。N型電晶體Q0的第一端電性耦接供應電壓VCC,N型電晶體Q0的第二端電性耦接於第一P型電晶體M0的第一端,且N型電晶體Q0的控制端電性耦接於調節電壓VR。
於此實施例中,緩衝器222經由驅動電壓Vdrive所驅動,驅動電壓Vdrive為反相器224中的第一P型電晶體M0的第一端上之電壓。在資料信號於資料緩衝系統200a之間傳送時,驅動電壓Vdrive可以被維持在同一電壓準位。舉例來說,供應電壓VCC為1.4伏特(V),調節電壓為
1.6V,而N型電晶體Q0的臨界電壓Vtn為0.6V,驅動電壓Vdrive可由下式計算而得:Vdrive=VR-Vtn=1V。由於電晶體的臨界電壓可由製程所決定,也就是說,在資料信號傳輸期間或在供應電壓VCC出現變異的情況下,緩衝器222的調節電壓VR仍可被固定於同一電壓準位。
請參照第2C圖與第2D圖,第2C圖與第2D圖根據本發明之一實施例繪示第2B圖中的資料緩衝系統200a的波形示意圖。如第2C圖所示,資料信號VDATAIN01被傳送至單一資料緩衝模組220,此時其餘的資料緩衝模組220並未進行傳輸操作。在此情況下(亦即單一資料信號傳送的情況),因為驅動電壓Vdrive可被維持在一預定的電壓準位,例如為前述的1V,而不會被供應電壓VCC的變異所影響,故資料信號VDATAOUT01可以正常地被產生。如第2D圖所示,資料信號VDATAIN01、VDATAIN02與VDATAIN03分別被傳輸至一對應的資料緩衝模組220。在此情況中(亦即全部資料信號傳送的情況),在多個資料信號同時傳輸產生的雜訊影響下,驅動電壓Vdrive仍可被維持住,讓資料信號VDATAOUT01可以在具有最小的延遲時間下被產生。換句話說,在供應電壓產生變異時,資料緩衝系統200a仍可在具有最小的延遲時間下正確地操作。
在本發明另一實施例中,如先前第2A圖所示,資料緩衝系統200可更包含電源調節模組260。電源調節模組260用以產生調節電壓VR。舉例而言,如第2B圖所示,電源調節模組260包含放大器262、感測開關264、第一感
測電阻R1與第二感測電阻R2。放大器262用以根據參考電壓VREF與回授電壓VFB產生調節電壓VR。參考電壓VREF可由能隙(bandgap)參考電壓電路或諸如此類的電路所產生。感測開關264、第一感測電阻R1與第二感測電阻R2形成一回授路徑,此回授路徑用以感測調節電壓VR以產生回授電壓VFB。
具體而言,感測開關264的第一端用以產生調節電壓VR,感測開關264的控制端電性耦接於感測開關264的第二端。第一感測電阻R1的第一端電性耦接於感測開關264的第二端。第二感測電阻R2電性耦接於第一感測電阻R1與接地端之間,且第一感測電阻R1的第二端用以產生回授電壓VFB。放大器262的一輸入端用以接收參考電壓VREF,放大器262的另一輸入端電性耦接於第一感測電阻R1的第二端,且放大器262的輸出端電性耦接感測開關264的控制端,藉此產生調節電壓VR。
藉由使用放大器262與自感測開關264、第一感測電阻R1與第二感測電阻R2所形成的回授路徑,調節電壓VR可被調節為固定的電壓準位。但本發明並不以如第2B圖所示的電源調節模組260所限,本領域具有通常知識者可根據實際應用而使用各種類型的電源調節模組。
本發明之另一態樣係於提供一個電源控制方法,此電源控制方法適用於一個資料緩衝系統。此資料緩衝系統可包含多個資料緩衝模組,其中每一資料緩衝模組包含多個串接的反相器。請參照第3圖,第3圖根據本發明之一
實施例繪示一種電源控制方法300的步驟流程圖。如第3圖所示,電源控制方法300包含下列操作:產生一調節電壓VR(亦即步驟S320);以及根據調節電壓VR而經由多個切換單元提供電源至前述的多個緩衝器,其中每一個切換單元電性耦接於多個緩衝器中之一對應者與供應電壓之間(亦即步驟S340)。
在步驟S320中,舉例而言,如第2B圖所示,可輸入一參考電壓VREF與一回授電壓VFB至放大器260已產生調節電壓VR。回授電壓VFB則可藉由偵測調節電壓VR而產生。
在步驟S340中,舉例而言,如第2B圖所示,每一緩衝器222可包含偶數個反相器224。每一反相器224包含電性串接的P型電晶體M0與N型電晶體M1。每一切換單元(例如為電晶體Q0)電性耦接於一對應的緩衝器222的P型電晶體與供應電壓VCC之間。如先前所述,由於多個緩衝器222被驅動電壓Vdrive所驅動,其中驅動電壓Vdrive可藉由切換單元(例如為電晶體Q0)而保持在一固定的電壓準位。故在供應電壓發生變異的情況下,資料緩衝模組220仍可以正確地操作。
綜上所述,本發明提供了一種資料緩衝系統與一電源控制方法。在低電壓的操作中,即使供應電壓產生變異,資料緩衝系統仍可在具有較低延遲時間與較低的資料傳輸雜訊下進行正確的操作。
雖然本發明已以實施方式揭露如上,然其並非用以
限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
200‧‧‧資料緩衝系統
220‧‧‧資料緩衝模組
222‧‧‧緩衝器
240‧‧‧切換單元
260‧‧‧電源調節模組
VCC‧‧‧供應電壓
VR‧‧‧調節電壓
VDATAIN01、VDATAIN0n、VDATAOUT01、VDATAOUT0n‧‧‧資料信號
Claims (13)
- 一種資料緩衝系統,包含:含複數個資料緩衝模組,其中每一該些資料緩衝模組包複數個電性串接的緩衝器;以及複數個切換單元,用以根據一調節電壓提供電源至該些緩衝器,其中每一該些切換單元電性耦接於該些緩衝器中之一對應者與一供應電壓之間。
- 如請求項1所述之資料緩衝系統,其中每一該些緩衝器包含偶數個電性串接的反相器,其中每一反相器包含一P型電晶體與一N型電晶體,該P型電晶體電性串疊於該N型電晶體,其中每一該些切換單元電性耦接於該些緩衝器中之一對應者的該些P型電晶體與該供應電壓之間。
- 如請求項2所述之資料緩衝系統,其中每一該些切換單元包含:一N型電晶體,包含一第一端、一第二端與一控制端,其中該N型電晶體的該第一端電性耦接至該供應電壓,該N型電晶體的該第二端電性耦接於該些緩衝器中之一對應者的該些P型電晶體,該N型電晶體的該控制端電性耦接至該調節電壓。
- 如請求項1所述之資料緩衝系統,更包含:一電壓調節模組,用以產生該調節電壓。
- 如請求項4所述之資料緩衝系統,其中該電壓調節模組包含:一放大器,用以根據一參考電壓與一回授電壓產生該調節電壓。
- 如請求項5所述之資料緩衝系統,其中該電壓調節模組更包含:一感測開關,包含:一第一端,用以產生該調節電壓;一第二端,電性耦接該放大器的一輸出端;以及一控制端,電性耦接該感測開關的該第二端;一第一感測電阻,包含:一第一端,電性耦接至該感測開關的該第二端;一第二端,用以產生該回授電壓;以及一第二感測電阻,電性耦接於該第一感測電阻的該第二端與一接地端之間。
- 一種資料緩衝系統,包含:複數個資料緩衝模組,其中每一該些資料緩衝模組包含複數個電性串接的緩衝器,且每一該些緩衝器包含:一第一P型電晶體,包含一第一端、一第二端與一控制端;一第一N型電晶體,包含:一第一端,電性耦接該第一P型電晶體的 該第二端;一第二端,電性耦接一接地端;以及一控制端,電性耦接該第一P型電晶體的該控制端;一第二P型電晶體,包含:一第一端,電性耦接該第一P型電晶體的該第一端;一第二端;以及一控制端,電性耦接於該第一P型電晶體的該第二端;一第二N型電晶體,包含:一第一端,電性耦接該第二P型電晶體的該第二端;一第二端,電性耦接至該接地端;以及一控制端,電性耦接至該第二P型電晶體的該控制端;以及複數個切換單元,其中每一該些切換單元包含:一第一端,電性耦接至一供應電壓;一第二端,電性耦接至該些緩衝器之一對應者的該第一P型電晶體的該第一端;以及一控制端,用以接收一調節電壓。
- 如請求項7所述之資料緩衝系統,其中每一該些切換單元包含一N型電晶體。
- 如請求項7所述之資料緩衝系統,更包含:一感測開關,包含:一第一端,用以產生該調節電壓;一第二端;以及一控制端,電性耦接至該感測開關之該第二端;一第一感測電阻,其中該第一感測電阻的一第一端電性耦接於該感測開關的該第二端;一第二感測電阻,電性耦接於該第一感測電阻的一第二端與該接地端之間;以及一放大器,其中該放大器之一輸入端用以接收一參考電壓,且該放大器之另一輸入端電性耦接於該第一感測電阻的該第二端,且該放大器之一輸出端電性耦接至該感測開關的該控制端。
- 一種電源控制方法,適用於一資料緩衝系統,其中該資料緩衝系統包含複數個資料緩衝模組,且每一該些資料緩衝模組包含複數個電性串接的緩衝器,該電源控制方法包含:產生一調節電壓;以及根據該調節電壓而經由複數個切換單元提供電源至該些緩衝器,其中每一該些切換單元電性耦接於該些緩衝器 之一對應者與一供應電壓之間。
- 如請求項10所述的電源控制方法,其中每一該些緩衝器包含偶數個電性串接的反相器,且每一該些反相器包含一P型電晶體與一N型電晶體,該P型電晶體電性串疊於該N型電晶體,其中每一該些切換單元電性耦接於該些緩衝器中之一對應者的該些P型電晶體與該供應電壓之間。
- 如請求項11所述之電源控制方法,其中每一該些切換單元包含:一N型電晶體,包含:一第一端,電性耦接至該供應電壓,一第二端,電性耦接於該些緩衝器中之一對應者的該些P型電晶體;以及一控制端,電性耦接至該調節電壓。
- 如請求項10所述之電源控制方法,其中產生該調節電壓的步驟更包含:輸入一參考電壓與一回授電壓至一放大器以產生該調節電壓,其中更藉由感測該調節電壓而產生該回授電壓。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/960,815 US9207733B2 (en) | 2013-08-07 | 2013-08-07 | Data buffer system and power control method |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201507356A true TW201507356A (zh) | 2015-02-16 |
TWI563798B TWI563798B (en) | 2016-12-21 |
Family
ID=52449673
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102137524A TWI563798B (en) | 2013-08-07 | 2013-10-17 | Data buffer system and power control method |
Country Status (3)
Country | Link |
---|---|
US (1) | US9207733B2 (zh) |
CN (1) | CN104348476B (zh) |
TW (1) | TWI563798B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10360826B2 (en) * | 2015-10-09 | 2019-07-23 | Apple Inc. | Systems and methods for indirect light-emitting-diode voltage sensing in an electronic display |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5051625B1 (en) * | 1988-10-28 | 1993-11-16 | Nissan Motor Co.,Ltd. | Output buffer circuits for reducing noise |
US5440258A (en) * | 1994-02-08 | 1995-08-08 | International Business Machines Corporation | Off-chip driver with voltage regulated predrive |
EP0739097B1 (en) * | 1995-04-21 | 2004-04-07 | Nippon Telegraph And Telephone Corporation | MOSFET circuit and CMOS logic circuit using the same |
CN1187073A (zh) * | 1996-12-30 | 1998-07-08 | Lg半导体株式会社 | 低功耗输入缓冲器 |
US6285246B1 (en) * | 1998-09-15 | 2001-09-04 | California Micro Devices, Inc. | Low drop-out regulator capable of functioning in linear and saturated regions of output driver |
CN1209875C (zh) * | 2002-10-30 | 2005-07-06 | 威盛电子股份有限公司 | 可调整占空比的缓冲器及其操作方法 |
US7683697B2 (en) * | 2008-05-30 | 2010-03-23 | Freescale Semiconductor, Inc. | Circuitry and method for buffering a power mode control signal |
-
2013
- 2013-08-07 US US13/960,815 patent/US9207733B2/en active Active
- 2013-10-17 TW TW102137524A patent/TWI563798B/zh active
- 2013-12-19 CN CN201310700881.3A patent/CN104348476B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN104348476B (zh) | 2017-08-11 |
TWI563798B (en) | 2016-12-21 |
US20150046738A1 (en) | 2015-02-12 |
CN104348476A (zh) | 2015-02-11 |
US9207733B2 (en) | 2015-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5089094B2 (ja) | 出力ドライバ | |
US7940036B2 (en) | Voltage comparison circuit, and semiconductor integrated circuit and electronic device having the same | |
TW201833709A (zh) | 低壓差穩壓器 | |
KR100846369B1 (ko) | 출력 드라이빙 장치 | |
KR20090027163A (ko) | 정전압 회로 | |
US8004924B2 (en) | Voltage regulator for memory | |
KR100967099B1 (ko) | 반도체 메모리 장치와 그의 구동 방법 | |
EP3146622B1 (en) | Feed-forward bias circuit | |
US20230370060A1 (en) | Semiconductor integrated circuit device and semiconductor system including the same | |
KR100803363B1 (ko) | 반도체 메모리 장치의 전압 생성 회로 | |
US20190147956A1 (en) | Block decoder of nonvolatile memory and level shifter | |
US8922250B2 (en) | Semiconductor device and semiconductor system including the same | |
TW201507356A (zh) | 資料緩衝系統與電源控制方法 | |
CN103873044A (zh) | 低压差分信号lvds结构电路 | |
JP5025171B2 (ja) | 差動増幅装置 | |
KR100728557B1 (ko) | 반도체 메모리 장치의 입력 버퍼 | |
KR100950486B1 (ko) | 내부전압 생성회로 | |
JP2007166603A (ja) | 出力ドライバ | |
KR100762899B1 (ko) | 반도체 메모리 장치 | |
US11838010B2 (en) | Power supply circuit with adjustable channel switch impedance and electronic device | |
TWI671743B (zh) | 晶片外驅動器 | |
KR100813546B1 (ko) | 반도체 메모리 장치의 온도 의존형 전압 감지 회로 | |
KR100850276B1 (ko) | 반도체 장치에 적합한 내부전원전압 발생회로 | |
KR20080060322A (ko) | 반도체 소자의 내부전압 발생기 | |
KR101756113B1 (ko) | 레벨 다운 쉬프터 |