TW201506778A - 基於記憶體系統熱資訊之記憶體系統管理之系統及方法 - Google Patents

基於記憶體系統熱資訊之記憶體系統管理之系統及方法 Download PDF

Info

Publication number
TW201506778A
TW201506778A TW103109299A TW103109299A TW201506778A TW 201506778 A TW201506778 A TW 201506778A TW 103109299 A TW103109299 A TW 103109299A TW 103109299 A TW103109299 A TW 103109299A TW 201506778 A TW201506778 A TW 201506778A
Authority
TW
Taiwan
Prior art keywords
memory
region
regions
thermal
temperature
Prior art date
Application number
TW103109299A
Other languages
English (en)
Other versions
TWI594183B (zh
Inventor
Robert Walker
David A Roberts
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201506778A publication Critical patent/TW201506778A/zh
Application granted granted Critical
Publication of TWI594183B publication Critical patent/TWI594183B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G06F12/121—Replacement control using replacement algorithms
    • G06F12/122—Replacement control using replacement algorithms of the least frequently used [LFU] type, e.g. with individual count value
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5094—Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Memory System (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)

Abstract

本發明闡述基於記憶體區域之熱資料而將記憶體區域映射至處理程序之方法。在某些實施例中，一記憶體控制器可接收一記憶體分配請求。該記憶體分配請求可包含一邏輯記憶體位址。該方法可進一步包含基於記憶體系統之記憶體區域之熱資料而將該邏輯記憶體位址映射至該記憶體系統之一記憶體區域中之一位址。本發明亦闡述額外方法及系統。

Description

基於記憶體系統熱資訊之記憶體系統管理之系統及方法 優先權申請案
本申請案主張對2013年3月15日提出申請之美國臨時申請案第61/791,673號之優先權權益，該臨時申請案之全文以引用方式併入本文中。
本發明係關於記憶體系統管理之系統及方法，且更特定而言係關於基於一記憶體系統之熱資訊之記憶體系統管理之系統及方法。
記憶體系統用於諸如個人數位助理(PDA)、膝上型電腦、行動電話及數位相機之諸多電子裝置中。最近記憶體晶片設計(特別是使用3D堆疊式結構之彼等設計)可展現增加之資料密度及功率密度。伴隨著多通道記憶體及次級記憶體之使用以及跨越通道之工作負載之分割，可能在記憶體系統中出現熱點。
因此，通常需要執行熱管理(諸如藉由能量管理及資源共用或工作負載公平性方案)以減少或消除熱點。亦通常需要用於能量管理及資源共用或工作負載公平性方案之請求串流優先及異動節制機制。
本發明揭示一種將一第一邏輯記憶體位址映射至一記憶體系統中之一位址之方法，其由一記憶體控制器執行，該方法包括：接收一記憶體分配請求，該記憶體分配請求包含該第一邏輯記憶體位址；及基於該記憶體系統之記憶體區域之熱資料而將該第一邏輯記憶體位址映射至該記憶體系統之一第一記憶體區域中之該位址。
本發明進一步揭示一種用於將一記憶體系統中之記憶體分配至在一主機處理器上執行之一處理程序之方法，其由該主機處理器執行，該方法包括：查詢該記憶體系統之區域之溫度之一表格；基於該等溫度而創建該記憶體系統之區域之一經排序清單；及基於一區域在該經排序清單中之一位置而請求對該區域之分配。
本發明進一步揭示一種電腦可讀媒體，其包括在於一機器上執行時致使該機器進行以下操作之指令：維持一記憶體系統之可用區域之一清單，該清單呈基於該等可用區域之溫度之一順序；基於該清單中之一第一可用區域之該順序且進一步基於在該機器上執行之一處理程序之一特性而請求該清單中之該第一可用區域中之一第一位址至該處理程序之一分配。
本發明進一步揭示一種記憶體設備，其包括：一記憶體晶粒，其包含複數個記憶體單元區域，該複數個記憶體單元區域中之兩者或兩者以上各自包含用於感測一對應記憶體單元區域之一溫度之一熱感測器。
本發明進一步揭示一種系統，其包括：一記憶體系統，其具有一記憶體晶粒，該記憶體晶粒包含複數個記憶體單元區域且該複數個區域中之至少兩者包含一熱感測器；一處理器，其用以請求該記憶體系統中之記憶體之分配；一記憶體，其經組態以儲存該複數個記憶體單元區域之溫度資料；及一記憶體控制器，其用以基於來自該處理器之一分配請求而將一邏輯位址映射至該記憶體系統之一實體位址。
本發明進一步揭示一種用於操作一記憶體系統之方法，該方法包括：自熱感測器週期性地讀取該記憶體系統之複數個區域之溫度值；基於該等溫度而設定該記憶體系統之該複數個區域中之每一者之一再新率。
本發明進一步揭示一種用於一記憶體系統之記憶體控制器，該記憶體系統包含具有若干記憶體單元區域之一記憶體晶粒，該記憶體控制器包括：一記憶體，其經組態以儲存該等記憶體單元區域之溫度；及邏輯，其用以基於該等所儲存溫度而將在一分配請求中自一處理器接收之一邏輯記憶體位址映射至一區域之一位址。
本發明進一步揭示一種用於節制記憶體異動之方法，該方法包括：接收對存取一實體記憶體區域內之一位置之一記憶體異動的一請求；擷取該請求之一優先級位準；及基於該請求之該優先級位準且基於該實體記憶體區域之一溫度而保留用於該記憶體異動之一頻寬。
本發明進一步揭示一種方法，其包括用以基於一記憶體系統之熱資訊而在該記憶體系統中映射資料或重新定位資料之本文中之操作之任一組合。
本發明進一步揭示一種系統，其包括用以基於該系統之記憶體區域之熱資訊而映射資料或重新定位資料之本文中所論述之組件之任一組合。
100‧‧‧系統
110‧‧‧處理器/主機處理器/控制主機處理器
120‧‧‧記憶體控制器/晶粒上或晶粒外記憶體控制器/遠端記憶體控制器/外部記憶體控制器
121‧‧‧匯流排/第一匯流排
122‧‧‧第二匯流排
125‧‧‧指令
130‧‧‧記憶體系統/應用程式請求記憶體系統/處理程序存取記憶體系統/記憶體/目標記憶體/裝置/記憶體裝置
140‧‧‧映射隨機存取記憶體
145‧‧‧指令
200‧‧‧記憶體系統
210‧‧‧記憶體晶粒
220‧‧‧記憶體晶粒
230‧‧‧邏輯晶粒
610‧‧‧主機處理器
630‧‧‧記憶體系統
650‧‧‧區域
655‧‧‧區域
660‧‧‧區域
665‧‧‧區域
670‧‧‧雙向箭頭
710‧‧‧主機處理器
730‧‧‧記憶體系統
750‧‧‧熱點
751‧‧‧熱點
955‧‧‧記憶體位址區域
960‧‧‧熱點
在隨附圖式之各圖中以舉例方式而非限制方式圖解說明所揭示技術之某些實施例，其中：圖1係根據各種實施例之一系統之一圖式；圖2係根據各種實施例之一混合晶片堆疊之一圖式；圖3係圖解說明根據各種實施例之用於設定再新率之一方法之一流程圖； 圖4係根據各種實施例之邏輯系統結構之一圖式；圖5係圖解說明根據各種實施例之一記憶體節制方法之一流程圖；圖6係根據各種實施例之靜態及動態熱資訊共用之一實例；圖7A至圖7B係根據各種實施例之協作主機記憶體資料活動映射之實例；圖8係根據各種實施例之協作主機記憶體資料活動映射之一實例；圖9A至圖9B係根據各種實施例之使用靜態及動態熱資料之主機或記憶體控制器起始之資料分配之圖式；圖10係圖解說明根據各種實施例之用於映射記憶體之一方法之一流程圖；及圖11係圖解說明根據各種實施例之用於分配記憶體之一方法之一流程圖。
圖1係圖解說明其中可實施實例性實施例之一系統100之一圖式。系統100可包含透過一第一匯流排121耦合至一記憶體控制器120之一處理器110。記憶體控制器120可透過一第二匯流排122耦合至一記憶體系統130。記憶體控制器120可執行來自處理器110之記憶體異動請求。記憶體控制器120可經由第一匯流排121及第二匯流排122在處理器110與記憶體系統130之間傳送資料。第一匯流排121及第二匯流排122可採用一已知協定來將處理器110連接至記憶體控制器120並將記憶體控制器120連接至記憶體系統130。系統100之某些實例可包含個人電腦、膝上型電腦、個人數位助理(PDA)、數位相機、電子遊戲、數位媒體播放器/記錄及諸如此類。
記憶體系統130可包括一或多個實體裝置(未展示)，該一或多個 實體裝置各自由根據儲存於記憶體控制器120之一映射RAM 140中之一資料結構(下文中以舉例方式稱為一「表格」)映射至區域之一或多個實體通道(未展示)組成。一區域可係一通道、記憶組、記憶庫、群組或一記憶體系統中之任一其他分群。映射RAM 140可儲存如下文關於圖2所闡述之記憶體單元區域之溫度。記憶體控制器120可包含用以基於儲存於映射RAM 140中之溫度而將一記憶體分配請求中之自處理器110接收之一邏輯記憶體位址映射至一區域之一區塊位址之邏輯。記憶體系統130可包含堆疊式記憶體晶粒之一混合記憶體立方體(HMC)系統，但實例性實施例不限於此。
指令145可執行一作業系統(OS)及處理器110上之一或多個應用程式。OS可代表一或多個應用程式請求記憶體系統130中之記憶體。記憶體控制器120可將應用程式映射至記憶體系統130中之實體位置。
可鑒於效能或功率需要設計當前位址映射及記憶體組態系統。此等或其他系統可能不提供一記憶體系統130可藉由其影響主機處理器110之資料分配選擇、告知主機處理器110諸如熱緊急事件之事件或給其他熱連接之元件提供熱量變曲線之一機制。
晶粒上感測器及熱模型
在某些實施例中，處理器110或記憶體控制器120可使用晶粒上熱感測器及熱模型來指導如何映射並重新定位資料。在某些實例性實施例中，處理器110或記憶體控制器120可使用晶粒上熱感測器及熱模型來基於其溫度個別地調整跨越區域之記憶體單元再新。
圖2係根據各種實施例之一記憶體系統200之一圖式。記憶體系統200可服務於記憶體系統130(圖1)之功能。記憶體系統200可包括記憶體晶粒210及220。儘管圖解說明兩個記憶體晶粒，但記憶體系統200可包含兩個以下或兩個以上記憶體晶粒。記憶體晶粒210及220可包含兩個或更多個記憶體單元區域。該複數個記憶體單元區域中之兩 者或兩者以上可各自包含用於感測一對應記憶體單元區域之一溫度之一熱感測器(TS)。
記憶體系統200可包含獨立邏輯及記憶體晶粒、經由矽中介層堆疊之晶粒或直接堆疊式晶粒(「3D堆疊」)或者邏輯及儲存晶粒之任一其他配置。在實例性實施例中，熱感測器(TS)可包含於邏輯晶粒230中、包含於一或多個記憶體晶粒中或包含於邏輯晶粒230以及記憶體晶粒210及220兩者中。該複數個記憶體晶粒中之每一者可包含至少一個TS。該複數個記憶體晶粒中之每一者可包含位於記憶體晶粒之每一區域中之一TS。TS中之每一者可將資訊傳輸至該複數個記憶體晶粒中之每一其他者，且TS中之每一者可將資訊傳輸至熱控制邏輯(TCL)。TS之數目可基於晶粒大小、熱梯度及所需溫度感測解析度來判定。若需要一較高解析度，則可使用較多TS。若一較低解析度係充分的，則可使用較少TS。
溫度控制邏輯(TCL)可以韌體或硬體來開發。TCL可讀取熱感測器之狀態且可用於基於每一區域之溫度調整彼區域之再新率。TCL可讀取複數個熱感測器、該複數個熱感測器中之至少兩者對應於不同記憶體單元區域。為了支援不同裝置組合，TS可由外部邏輯經由一外部介面讀取。每一類型之記憶體或儲存裝置可由單獨TCL或其他控制邏輯單獨管理。
在某些實施例中，TCL可藉由將熱資訊傳輸至在主機處理器110(圖1)上執行之主機作業系統而指示熱點。TCL可進一步給記憶體控制器120之映射邏輯指示熱點，以使得記憶體控制器120可避免映射至熱點。TCL可進一步自主機處理器110或記憶體控制器120中之一者或兩者接收熱資訊。
在其中邏輯層並不緊密耦合至記憶體晶粒之一記憶體系統130中，TCL區塊可駐存於記憶體晶粒210或220中之一或多者上。在至少 此等實施例中，記憶體控制器120或其他區塊可自TCL讀取資料或TCL可將所需改變傳輸至處理器110。此傳輸可使用用以讀取記憶體中之暫存器之標準協定達成，其中使用中斷信號或添加至記憶體系統130之特殊IO來允許所需資訊(諸如一簡單串列介面)之轉變。TCL可駐存於包含記憶體系統130之單獨邏輯或記憶體晶粒之任一位置中。
熱控制邏輯之操作
TCL可連續地監視TS或TCL可週期性地對TS之狀態進行取樣。舉例而言，TCL可每隔幾微秒(uS)對TS狀態進行取樣。實例性實施例可提供一個以上或多個TS取樣演算法。例如，當記憶體系統130相對涼時，可藉由僅週期性(舉例而言，每秒八次)地對溫度感測器進行取樣而節省功率。當一溫度感測器報告一熱等級時，可更新演算法以更頻繁地對彼感測器進行取樣。取樣率可藉由裝置130可如何迅速地改變溫度而判定。可隨時間迅速地改變之裝置及系統將需要較快速取樣，較慢改變溫度之裝置或系統可被較緩慢地取樣。
TCL邏輯可跟蹤每一TS之狀態。在不同實例性實施例中，該等狀態可在不同設計之間及不同系統之間變化。
再新
實例性實施例可基於溫度控制記憶體單元之再新率。在實例性實施例中，關於對再新率之控制，並不以相同方式處理整個記憶體系統130。相反，可基於每一區域之溫度而非裝置之任一給定位置處之最差情形溫度個別地再新彼區域。
表1係可如何使用溫度梯度類別來控制再新之一實例：
如可在表1中看出，再新率可基於自局部溫度感測器取得之樣本針對記憶體之每一通道或區域獨立地改變。在表1之說明性實例中，暖及Hot1x接收同一再新率(裝置規範中所規定之速率)。當樣本展示裝置在冷區域中時，裝置或通道接收僅1/8正常再新命令，此乃因裝置之保存性在冷時較佳。當來自TS之樣本識別溫度在Hot2x區域中時，裝置或通道將被比所規定快兩倍地再新。隨著溫度增加，DRAM可需要較多再新循環，此乃因保存性隨熱量而惡化。然而，表1僅係一實例，且再新率變化可取決於記憶體類型及系統實施方案。
圖3係圖解說明根據各種實施例之用於設定再新率之一方法300之一流程圖。
在操作310中，熱控制邏輯(TCL)(圖2)可自記憶體系統130之複數個區域之熱感測器週期性地讀取溫度值。
在操作320中，熱控制邏輯(TCL)可基於溫度設定記憶體系統之複數個區域中之每一者之一再新率。TCL可基於溫度值調整讀取之間的時間間隔。在讀取在溫度上之大改變之後，TCL可旋即減小讀取之間的時間間隔，且若溫度在若干個讀取內保持不變，則TCL可增加讀取之間的時間間隔。TCL可將讀取自一第一記憶體區域傳輸至一第二 記憶體區域及自該第二記憶體區域傳輸至該第一記憶體區域。TCL可基於所傳輸讀取而幫助執行分配及遷移決策。
經熱調整位址映射
實例性實施例可提供用以將資料實體放置於記憶體中以改良效能或功率使用或滿足其他系統約束之方法。關於實例性實施例所論述之機制包含位址解碼器層級(例如，硬體)映射改變以及主機作業系統(例如，軟體)記憶體分配策略。
在實例性實施例中，可在實際使用系統之前表徵一系統之「靜態」熱點。熱點可位於高通量計算之區、介面或汲取大量電流之類比區塊周圍。此等熱點可取決於正在系統中執行哪一應用程式或功能而並非總是「熱」的，但此等熱點係已知基於裝置將執行之功能性變熱之區。此等熱點通常將熱量傳送至毗鄰晶粒，在此實例中，其他晶粒被視為DRAM但可係任一其他記憶體或邏輯類型。
某些軟體及韌體架構可偏好配置於區塊中之類似記憶體之大的區域，以使得其可接著針對特定應用程式細分大的區域而在記憶體映射圖中無孔或不連續。支援虛擬記憶體之處理器110可在所請求記憶體位置與其實體位址之間引入一間接位準。然而，可再次將目標實體位址重新映射成記憶體通道、秩、記憶組、列及行控制信號而不考量熱或其他物理非均勻區域。記憶體控制器120通常將邏輯擾碼成實體位址映射以達成較佳效能或功率特性。實例性實施例可給映射處理程序添加熱映射知識。
在實例性實施例中，實施於記憶體控制器120中之硬體可利用預表徵及運行時間(動態)熱資料來重新映射實體位置，以使得熱點在映射圖之一已知區域中。在實例性實施例中，此已知熱區域可係待指派之最後記憶體，因此若存在具有一較涼溫度映射之任一可用記憶體，則可首先使用彼等區域。當映射熱區域時，根據實例性實施例，可給 熱區域指派最不頻繁存取之邏輯位址。此外，隨著運行時間條件改變(軟體利用及硬體)，實例性實施例之監視及重新映射設施可相應地將資料遷移至不同於最初指派之區域之區域。
可以硬體或軟體執行實例性實施例之映射解決方案。針對一軟體解決方案，在一主機處理器110(圖1)上執行之作業系統可維持可經選擇以保持新分配之資料之一自由實體頁清單。一經增強作業系統可以最低至最高溫度之順序連續地更新自由頁清單。該等更新可係硬體輔助的，藉此記憶體控制器120或其他硬體將熱/冷自由清單維持於其自身經保留儲存區(例如，SRAM、快閃、PCM或一經保留DRAM區域)(舉例而言，映射RAM 140(圖1))中。可在一虛擬化系統中經由記憶體管理系統(舉例而言，可基於對區域溫度之即時回饋做出分配決策(及週期性地，重新映射決策)之記憶體管理程式碼)操縱位址映射。
針對一硬體解決方案，實例性實施例可使用一中間位址映射(IAM)。IAM可提供輸入記憶體控制器120之實體位址與實際使用之主要記憶體(例如，DRAM)位址之間的另一間接位準。
某些記憶體系統(舉例而言，混合堆疊式記憶體)可具有堆疊式控制器晶粒中之熱組件(例如，I/O介面或通道控制器)。由於熱組件，應用根據實例性實施例之動態位址映射可平衡在運行時間跨越所有實體I/O鏈路之異動，從而移除熱點。
圖4係根據各種實施例之一實體動態隨機存取記憶體(DRAM)平面圖之一圖式。圖4圖解說明可如何與「均勻區域」之實體佈置相關地將實體位址空間細分成大的均勻區域。此位址轉譯可在藉助靜態及運行時間熱資訊增強之一記憶體控制器120(圖1)內發生。相同技術可用於非均勻記憶體區域(諸如具有不同延時及頻寬之彼等區域)之間的映射。在根據實例性實施例之某些系統中，記憶體晶粒可包含以不同延時操作之位址記憶組，因此根據實例性實施例，可給主機處理器 110指示熱資訊作為用於分配最常使用之資料之永久「冷」區域。
如圖4中所展示，一主機處理器110可將虛擬位址提供至一轉譯後備緩衝器(TLB)。TLB可儲存一虛擬位址(其係在主機處理器110上執行之一處理程序之位址)與實體位址(其係記憶體系統中之自然實體位置)之間的一映射。每當主機處理器110之一處理程序存取記憶體系統130中之記憶體時，主機處理器110提供由TLB轉譯為一實體位址之一虛擬位址。實體位址可由TLB提供至記憶體控制器120，且記憶體控制器120可進行另一重新映射位準以將實體位址映射至記憶體系統130內部之結構(舉例而言，映射至記憶體系統列、行、記憶組、通道等)。
圖4繪示可在記憶體控制器120將來自TLB之實體位址映射至記憶體系統130中之位置時由記憶體控制器120實施之兩項映射方案。在圖4中所展示之說明性實例中，可根據某些實施例實施單秩及雙秩區域深度映射模式之粗粒化實體區域映射。
在於記憶體系統130之熱區域之頂部列中實施之第一映射方案中，將記憶體位置映射為在記憶體中彼此實體毗鄰。將一第一組位址映射於區域Mem[0]中，接著將下一組實體位址映射至區域Mem[1]等等直至Mem[N/4-1]。在已使用區域Mem[N/4-1]之後，根據第一映射方案，將毗鄰熱區域中之區域Mem[N/4]映射至下一組實體位址。
在於記憶體系統130之熱區域之底部列中實施之第二記憶體映射方案中，首先將實體位址映射至區域Mem[N/2]，接著映射至記憶體區域Mem[N/2+1]，接著返回至Mem[N/2+2]，且隨後映射成左邊熱區域中之記憶體區域與右邊熱區域中之記憶體區域之間的交替映射。儘管第二記憶體映射方案可具有效能益處，但資料遷移可變得更困難，因此將在實例性實施例中較佳地最小化必要性資料遷移。
若兩個熱區域具有類似溫度、面積及熱容，則可最小化資料遷 移之必要性，如下文將關於圖6至圖9論述。
記憶體控制器120可共同實施第一及第二映射方案兩者，或記憶體控制器120可實施第一映射方案及第二映射方案中之一者或另一者。
異動節制機制
在某些實施例中，處理器110或記憶體控制器120可在記憶體控制器120執行資料重新映射時使用一記憶體請求節制機制來塑造記憶體活動並暫時移除熱點。此等及其他實施例可減少或消除在突然熱事件未給一資料遷移留下充分時間時或在熱事件對實施資料遷移及重新映射而言太短時發生記憶體故障或降級。在某些實施例中，記憶體控制器120可關斷(例如，停用)對記憶體之特定通道、記憶組或區域之資料存取。記憶體控制器120可將資料自彼等記憶體單元遷移至其他記憶體單元以移除再新彼等記憶體單元之需要且最小化或減少包含彼等記憶體單元之區域中之功率消耗。
在某些實例性實施例中，記憶體控制器120可執行異動節制。在某些當前系統中，請求優先可允許來自不同源之較多記憶體異動請求。在某些實施例中異動節制可允許藉由減少定位目標之邏輯或記憶體中之切換活動而控制或移動記憶體及邏輯熱點。舉例而言，在某些實施例中，可減少對一3D堆疊式記憶體控制器及DRAM晶粒(諸如Micron HMC)之一熱區之請求。作為另一實例，可藉由限制其請求頻寬而在一3D堆疊式計算與DRAM晶粒中將一熱芯之活動間接節制。此間接節制可減小直接在芯上方之記憶體組件之溫度，從而允許較不頻繁地再新該等組件。在某些實施例中，被節制之記憶體位址可在DRAM晶粒中之完全不同實體位置中。
可在記憶體裝置內以不同粒度執行節制。以增加之複雜性之順序，可在一記憶體裝置中之通道或記憶庫層級、秩層級、記憶組層 級、子記憶組層級或者列或行層級處進行節制。
在某些實施例中，記憶體控制器120可執行節制。在某些實施例中，當存在一適當命令協定(其允許目標記憶體130(圖1)確證背壓或否定請求)時，可在記憶體控制器120外部執行節制。使用與JEDEC相似之協定，目標記憶體130可使用錯誤偵測機制實施節制。當記憶體130希望忽略請求時，記憶體130產生一假記憶體錯誤(例如，CRC或ECC錯誤)。主機處理器110可接著在一稍後時間重新嘗試請求。
具有一命令介面之當前晶粒堆疊式記憶體系統當前不支援進階請求優先級特徵。在某些實例性實施例中，可包含晶粒上或晶粒外記憶體控制器120之一記憶體系統130之命令協定可包含一優先級位準。優先級位準可支援一間接位準，藉此與一記憶體請求相關聯之一識別器起始一表查找(參見表2)。該表格可係可藉由特殊命令程式化的。查找可指示最小及最大頻寬限制以及最大延時值。可針對讀取及寫入規定單獨限制，且可存在一組硬限制及軟(「較佳」)限制。可使用硬限制來支援效能臨界或即時工作負載。
當違反此等限制時，可將外部訊息或信號提供至主機處理器 110，且可在任一時間每優先級ID查詢運行時間頻寬之當前狀態及延時。記憶體控制器120藉由其實行異動優先級特性之機制可包含但不限於：監視請求頻寬及延時之每優先級模式計數；對旋鈕之週期性遞增調整以接近目標限制，其中該等旋鈕可包含分配至每一優先級ID之記憶體控制器緩衝器條目之數目或用以改變相對優先級之命令仲裁器與選擇單元中之計數；忽略正好在其限制內之優先級ID群組而調整接近於其限制之優先級ID群組之旋鈕；及使用一主機處理器110執行緒、一專用微控制器或定製邏輯對記憶體控制器120設定之運行時間調整。
在使用一現有匯流排介面標準之異動節制之一實例性實施例中，除將對「熱」區域之記憶體訊務存取節制之記憶體裝置130之外，記憶體控制器120亦可進一步藉由限制對「熱」區域之存取或使該等存取緩慢而將發佈給該區域之訊務之數目節制。
異動節制亦可與ARM進階可擴展介面(AXI)匯流排虛擬化協定之若干版本一起使用。虛擬化協定可賦予每一處理器110或一組處理器110其自身網路ID。因此，一系統100中之數個處理器110可共用同一或若干實體匯流排及隊列，但處理器110可基於處理器110所屬之虛擬網路而繼續具有不同仲裁結果及從屬方式回應。在某些實施例中，當一處理器110在一虛擬網路及將目標定為一熱記憶體區域之處理器110上時，記憶體控制器120可減小與彼網路相關聯之隊列條目以減小請求率而不必須使用軟體介入或將邊頻帶信號往回添加至處理器110。以此方式，記憶體控制器120可塑造僅將目標定為熱點之訊務而不影響將目標定為較涼或冷區域之訊務，從而留下彼等區域在其預定操作點處操作。
圖5係根據至少一項實施例之用於將記憶體異動節制之一方法500之一流程圖。
在操作510中，一記憶體控制器120(圖1)可接收對存取一實體記憶體區域內之一位置之一記憶體異動的一請求。可自(舉例而言)一主機處理器110(圖1)接收該請求。
在操作520中，記憶體控制器120可擷取請求之一優先級位準。記憶體控制器120可自類似於先前所論述之表2之一表格擷取優先級位準。如上文所論述，該表格可係可藉由特殊命令程式化的，且該表格可指示最小及最大頻寬限制以及最大延時值。可針對讀取及寫入規定單獨限制，且可存在一組硬限制及軟(「較佳」)限制。可使用硬限制來支援效能臨界或即時工作負載。
在操作530中，記憶體控制器120可基於請求之優先級位準且基於實體記憶體區域之一溫度而保留用於記憶體異動之一頻寬。
方法500可進一步包含判定實體記憶體區域處於一第一溫度狀態，基於該判定而禁止請求存取位置，及將一錯誤訊息傳輸至一主機處理器110以通知該禁止。可使用當前匯流排介面標準(諸如ARM AXI匯流排虛擬化協定)實施如上文所論述之節制。
在某些實施例中，一主機處理器110可獲得一外部(3D堆疊或以其他方式)裝置(舉例而言，記憶體系統130(圖1))之熱物理特性。主機處理器110可自記憶體控制器120或該記憶體控制器之映射RAM 140獲得熱資訊。熱資訊可包含材料區域以及該等區域在空間中之位置之一圖表(舉例而言，一資料結構)及該等區域之熱容及電阻(RC)性質。亦可在一較高層級處(舉例而言，由用於收集及分發熱資訊之一單獨軟體應用程式)規定熱資訊。舉例而言，可自軟體而非一硬體表格載入裝置之靜態熱性質。
在某些實施例中，一記憶體控制器120可經由加密或透過對一享有特權之記憶體請求一之需要、透過自位址之一經保留區域之一讀取、或透過經由一單獨資料通道(例如，一單個串列介面)之讀取而保 護熱資訊。
在某些實施例中，主機處理器110可使用由記憶體控制器120傳遞至主機處理器110之熱資訊來以一優先級順序分配(且隨溫度改變而重新分配)記憶體頁。主機處理器110可根據至少兩項替代方案中之一者實施一優先級順序。在一第一替代方案中，可將最頻繁存取之頁分配至最涼區域。在至少此等實施例中，熱量可自I/O、感測放大器及其他存取邏輯分散至具有較多熱空餘空間之區中。
在一第二替代方案中，可將最頻繁存取之頁分配至最熱區域。一主機處理器110可實施此替代方案，此乃因某些揮發性記憶體(諸如DRAM)中之熱區域可需要比冷區域頻繁之再新操作。藉由將記憶體活動推給彼等區域，較少明確再新命令需要發送至彼等區域，此乃因頁打開及關閉活動充當一再新。
某些實施例可實施一額外「上載」機制，藉此諸如熱限制(針對一遠端記憶體控制器120)、一主機處理器110晶粒(或任一其他附近晶粒)之熱性質或動態溫度量測之資訊可由主機處理器110發送至記憶體系統130之單元、晶粒或區域。舉例而言，主機處理器110可儲存設定或量測(可儲存於主機處理器110之一記憶體中)，且主機處理器110可將設定或量測發送至記憶體控制器120。記憶體控制器120可使用此資訊來指導異動節制或資料移動操作。除所發送之資料之外，亦可將微碼或用於實施熱控制策略、節制策略或者其他記憶體控制器120行為之其他可執行指令發送至記憶體系統130。
在某些實施例中，主機處理器110、記憶體控制器120及記憶體系統130可在一開啟電源期間或在週期共用期間共用熱資料。在至少此等實施例中，附近晶粒可彼此傳遞其靜態熱性質及動態熱感測器資料。此共用可支援資料與執行緒佈置(分配)及遷移(移動)決策。共用可發生於系統100中之任何類型之組件之間，而非僅在計算與記憶體 晶粒之間。
在某些實施例中，記憶體控制器120可提供對作業系統頁分配及遷移機制之硬體支援。在至少此等實施例中，可由記憶體控制器120提供一記憶體中複製命令以執行熱資訊之內部傳送而不使用外部匯流排資源。可由記憶體控制器120控制之一映射RAM 140(SRAM/DRAM等)可提供應接下來分配之最冷頁位址之一「自由清單」。映射RAM140可替代地或另外由(舉例而言)熱控制邏輯(TCL)、主機處理器110或一軟體應用程式控制。
映射RAM 140可係可由一或若干主機處理器110(經由適當互斥或鎖定機制)定址的。為了避免將已分配自由清單條目提供至主機處理器110，記憶體控制器120可存取由主機處理器110維持之主機頁表格結構。記憶體控制器120可查詢主機頁表格結構以看看主機處理器110是否已映射一頁。
實例性實施例可進一步提供允許記憶體系統130或一外部記憶體控制器120通知主機處理器110或熱連接之裝置熱事件之一「記憶體中斷」信號或訊息。舉例而言，若一記憶體區域具有太多錯誤、具有太高之一再新頻率或已變為一熱點，則附近裝置或一控制主機處理器110可被通知採取逃避行動(重新映射資料、將頻率/電壓節制、將程式碼遷移至其他芯等)。
裝置性質查詢、映射及遷移支援機制
實例性實施例可包含如下機制：用於控制邏輯關於其溫度查詢記憶體裝置以設定對記憶體裝置之熱限制以將狀態及熱緊急事件之熱映射及通知傳遞至所連接控制或處理邏輯。記憶體裝置(舉例而言，記憶體系統130)可將其物理熱性質傳遞至一外部處理單元(舉例而言，記憶體控制器120或主機處理器110)。以此方式，已在處理器110上實施之熱管理機制可獨立於實際上連接至其之記憶體裝置之類型而 建立用於溫度預測之一熱模型。類似地，記憶體裝置可將指示特定控制器行動之能量及功率暗示之其他靜態資訊提供至處理器110或記憶體控制器120。靜態資訊可包含絕對或相對能量、隨請求頻寬、大小、頁命中率而變之功率或功率密度或者其他可量測訊務特徵之一表格。
圖6圖解說明根據某些實施例之協作主機記憶體資料活動映射。在圖6中，主機處理器610可操作以服務於主機處理器110(圖1)之功能。記憶體系統630可服務於記憶體系統130(圖1)之功能。記憶體系統630可包含3D堆疊式記憶體晶粒，但實例性實施例不限於此。記憶體系統630可包含一控制器邏輯層(舉例而言，一邏輯晶粒)。該邏輯晶粒可直接堆疊於記憶體晶片下方。記憶體控制器120邏輯中之所有或某些邏輯可實施於該邏輯晶粒中。諸如區域650及655之區域可係靜態界定之熱區域或預期變熱之區域。區域660及665係由溫度感測器(圖2)即時量測為熱之區域。區域之熱資訊可儲存於映射RAM 140(圖1)中。雙向箭頭670展示主機處理器610既可自記憶體系統630讀取溫度資訊又將主機處理器610溫度資訊提供至記憶體系統630。
在運行時間期間，主機處理器610可創建熱點且主機處理器610可將此資訊傳遞至其他熱連接之裝置。記憶體系統630可同樣地告知主機處理器610熱條件，包含儲存於映射RAM 140(圖1)中之靜態映射及由溫度感測器(圖2)量測之動態熱資訊。
圖7A繪示類似於圖6之一系統，其中主機處理器710已產生與記憶體系統730中之一熱點751重疊之一熱點750。因此，在圖7B中，主機處理器710或記憶體控制器120(圖1)可移動熱點751以使得熱點751不再與熱點750重疊。主機處理器710或記憶體控制器120可複製來自其原始位置之資料且更新映射RAM 140(圖1)以反映熱點751之新映射區域。
圖8繪示類似於上文關於圖6至圖7所闡述之系統之一系統。在圖8中，主機處理器110可將程式碼而非資料(如上文關於圖7所論述)遷移至另一主機處理器110(針對多處理器系統)。
圖9繪示類似於上文關於圖6至圖8所闡述之一系統。在圖9中，記憶體位址區域955被遷移遠離熱點960。
圖10係圖解說明根據某些實施例之用於映射記憶體之一方法1000之一流程圖。
在操作1010中，一記憶體控制器120(圖1)可自一主機處理器110接收一記憶體分配請求。該記憶體分配請求可包含一第一邏輯記憶體位址。
在操作1020中，記憶體控制器120可基於記憶體系統之記憶體區域之熱資料而將第一邏輯記憶體位址映射至記憶體系統之一第一記憶體區域中之區塊位址。第一記憶體區域可具有記憶體系統130之記憶體區域之一最低溫度。可自上文關於圖2所論述之熱感測器接收熱資料。方法1000可進一步包含將一第二邏輯記憶體位址映射至一第二記憶體區域。第二記憶體區域可具有比第一記憶體區域高之一溫度。
方法1000可進一步包含將熱資料儲存於(舉例而言)映射RAM 140(圖1)中之一表格中。方法1000可進一步包含將記憶體區域中之每一者之熱資料之一預設值儲存於記憶體系統130中。該預設值可基於記憶體區域中之每一者之一特性。方法1000可進一步包含基於記憶體區域之操作期間之一經感測溫度而更新映射RAM 140中之表格中之熱資料。該方法可進一步包含基於經更新熱資料而將第一邏輯記憶體位址重新映射至一第二記憶體區域中之一區塊位址。重新映射可包括將來自第一記憶體區域之資料複製至第二記憶體區域，如上文關於圖6所論述。
方法1000可進一步包含跨越記憶體系統之兩個或更多個記憶體 區域映射對應於第一邏輯記憶體位址之實體資料並存取兩個或更多個記憶體區域中之每一者中之實體資料。如上文關於圖4所論述，記憶體控制器120可使位址跨越區域交錯，如上文關於圖4所論述之第二映射方案中所展示。然而，若下部兩個區域中之任一者變熱，則該兩個區域之交錯可使將資料遷移至其他區域花費更多。若靜態熱映射指示圖4之下部兩個區域可能具有相等溫度，則可安全地執行兩個區域中所展示之類型之交錯。
圖11係圖解說明根據各種實施例之用於分配記憶體之一方法1100之一流程圖。
在操作1110中，主機處理器110(圖1)可查詢記憶體系統130之區域之溫度之一表格。在一實例中，該表格可儲存於映射RAM 140中，如上文關於圖1至圖2所論述。
在操作1120中，主機處理器110可基於自(舉例而言)映射RAM 140中之表格擷取之區域溫度而創建記憶體系統之區域之一經排序清單。可基於記憶體系統130之區域之一實體位置而進一步將經排序清單排序。
在操作1130中，主機處理器110可基於一區域在經排序清單中之一位置而請求對該區域之分配。舉例而言，主機處理器110可首先分配至清單上之最冷區域。請求可進一步基於處理程序之一特性。舉例而言，某些處理程序可需要特定量之頻寬或處理程序資料之特定能量需要。作為另一說明性實例，若預期再新操作針對某些處理程序更頻繁地發生，則可將彼處理程序分配至一較熱區域。
操作1100可進一步包含接收區域之溫度已改變之一指示。舉例而言，處理器110或記憶體控制器120可接收關於溫度之指示，如上文關於圖6至圖9所論述。處理器110可基於經更新溫度來重新排序該經排序清單。處理器110可基於接收到經更新溫度資訊而將對應於該分配 之一邏輯位址自一第一記憶體區域重新映射至一第二記憶體區域。重新映射包含將來自第一記憶體區域之資料複製至第二記憶體區域。處理器110可執行程式碼或資料之重新映射，如上文關於圖6至圖9所論述。
各種實施例之設備包含用於高速電腦中之電子電路、通信與信號處理電路、記憶體模組、可攜式記憶體儲存裝置(例如，拇指驅動器)、單處理器或多處理器模組、單個或多個嵌入式處理器、多核心處理器、資料交換機及包含多層、多晶片模組之應用特定模組，或者可包含於以上各項中。此等設備可進一步作為子組件包含於各種電子系統內，諸如電視、記憶體蜂巢式電話、個人電腦(例如，膝上型電腦、桌上型電腦、手持式電腦、平板電腦等)、工作站、無線電裝置、視訊播放器、音訊播放器(例如，MP3(動畫專家群組，音訊層3)播放器)、運載工具、醫療裝置(例如，心臟監視器、血壓監視器等)、機上盒及其他。
某些實施例可包含其上儲存有體現本文中所闡述之方法或功能中之任一者或多者之一或多個指令集(例如，軟體)之一機器可讀媒體。指令可在其由系統100執行期間完全或至少部分地駐存於處理器110或記憶體控制器120(圖1)內，其中處理器110及記憶體控制器120亦構成機器可讀媒體。
舉例而言，機器可讀媒體在於處理器110上執行時可致使處理器110維持一記憶體系統130之一可用區域清單。該清單可呈基於可用區域之溫度之一順序。該等溫度可係基於對應可用區域之一經預測溫度之預設溫度。經預測溫度可基於對應可用區域之一物理特性。
電腦可讀媒體可進一步致使處理器110請求基於清單中之一第一可用區域之順序且進一步基於在處理器110上執行之一處理程序之一特性的清單中之該第一可用區域中之一第一區塊位址至該處理程序之 一分配。機器可讀媒體可致使處理器110自(舉例而言)來自記憶體控制器120之映射RAM 140(圖1)或自記憶體系統130中之溫度感測器接收更新溫度資料。機器可讀媒體可致使處理器110基於經更新溫度資料而記錄清單並基於經重新排序清單而將待映射之一第二處理程序分配至記憶體系統130之一第二可用區域中之一第二區塊位址。
本文中所闡述之實例性實施例可在存在活動熱點之情況下提供對記憶體再新率之控制。實例性實施例可提供效能提升技術之增加之熱空餘空間，其中在大多數計算單元閒置時藉由將資料移動遠離熱芯或藉由將其記憶體頻寬節制而提升時脈頻率。與某些現有系統相比，關於實例性實施例所闡述之記憶體頻寬節制及自熱記憶體區域之資料重新映射可完全在記憶體邏輯之控制下。因此，實例性實施例可准許記憶體賣家使用嵌入於記憶體中之專利性感測器來避免熱危害。實例性實施例可使用一混合記憶體立方體(HMC)或不與主機處理裝置堆疊之其他記憶體之一記憶體控制器堆疊層來提供熱控制。
機器可讀媒體可係一單個媒體或可係儲存一或多個指令集之多個媒體(例如，一集中式或散佈式資料庫及/或相關聯快取記憶體及伺服器)。「機器可讀媒體」可包含能夠儲存、編碼或載運由機器執行之一指令集之任一非暫時性媒體。以舉例而非限制方式，「機器可讀媒體」可包含固態記憶體、光學媒體或磁性媒體。
以上說明及圖式圖解說明實施例以使得熟習此項技術者能夠實踐該等實施例。其他實施例可併入結構改變、邏輯改變、電改變、處理程序改變及其他改變。在圖式中，遍及數個視圖，相似特徵或相似編號闡述實質上類似特徵。某些實施例之部分及特徵可包含於其他實施例之部分及特徵中或替代其他實施例之部分及特徵。在閱讀並理解以上說明後，熟習此項技術者將明瞭諸多其他實施例。
發明摘要經提供以符合需要允許讀者迅速確定技術性發明之本 質之一摘要之37 C.F.R.§1.72(b)。基於以下理解提交摘要：其將不用於解釋或限制申請專利範圍。
100‧‧‧系統
110‧‧‧處理器/主機處理器/控制主機處理器
120‧‧‧記憶體控制器/晶粒上或晶粒外記憶體控制器/遠端記憶體控制器/外部記憶體控制器
121‧‧‧匯流排/第一匯流排
122‧‧‧第二匯流排
125‧‧‧指令
130‧‧‧記憶體系統/應用程式請求記憶體系統/處理程序存取記憶體系統/記憶體/目標記憶體/裝置/記憶體裝置
140‧‧‧映射隨機存取記憶體
145‧‧‧指令

Claims (47)

  1. 一種將一第一邏輯記憶體位址映射至一記憶體系統中之一位址之方法，其由一記憶體控制器執行，該方法包括：接收一記憶體分配請求，該記憶體分配請求包含該第一邏輯記憶體位址；及基於該記憶體系統之記憶體區域之熱資料而將該第一邏輯記憶體位址映射至該記憶體系統之一第一記憶體區域中之該位址。
  2. 如請求項1之方法，其進一步包括：將該熱資料儲存於一表格中，且其中該第一記憶體區域具有該記憶體系統之該等記憶體區域之一最低溫度。
  3. 如請求項2之方法，其進一步包括：儲存該等記憶體區域中之每一者之熱資料之一預設值，該預設值基於該等記憶體區域中之每一者之一特性。
  4. 如請求項3之方法，其進一步包括：基於該等記憶體區域之操作期間之一經感測溫度而更新該表格中之熱資料；及基於該經更新熱資料而將該第一邏輯記憶體位址重新映射至一第二記憶體區域中之一位址。
  5. 如請求項4之方法，其中該重新映射包括將來自該第一記憶體區域之資料複製至該第二記憶體區域。
  6. 如請求項1之方法，其進一步包括：在映射該第一邏輯記憶體位址之後將一第二邏輯記憶體位址映射至一第二記憶體區域，該第二記憶體區域具有比該第一記 憶體區域高之一溫度。
  7. 如請求項1之方法，其進一步包括：跨越該記憶體系統之兩個或更多個記憶體區域映射對應於該第一邏輯記憶體位址之實體資料；存取該兩個或更多個記憶體區域中之每一者中之實體資料。
  8. 一種用於將一記憶體系統中之記憶體分配至在一主機處理器上執行之一處理程序之方法，其由該主機處理器執行，該方法包括：查詢該記憶體系統之區域之溫度之一表格；基於該等溫度而創建該記憶體系統之區域之一經排序清單；及基於一區域在該經排序清單中之一位置而請求對該區域之分配。
  9. 如請求項8之方法，其中該請求進一步基於該處理程序之一特性。
  10. 如請求項8之方法，其進一步包括：接收該等區域之該等溫度已改變之一指示；及基於經更新溫度而將該經排序清單重新排序。
  11. 如請求項10之方法，其進一步包括：基於接收到經更新溫度資訊而將對應於該分配之一邏輯位址自一第一記憶體區域重新映射至一第二記憶體區域，該重新映射包含將來自該第一記憶體區域之資料複製至該第二記憶體區域。
  12. 如請求項10之方法，其進一步包括：基於接收到經更新溫度資訊而將該處理程序自該主機處理器之一第一處理單元重新映射至該主機處理器之一第二處理單 元。
  13. 如請求項8之方法，其中基於該記憶體系統之該等區域之一實體位置而進一步將該經排序清單排序。
  14. 一種電腦可讀媒體，其包括在於一機器上執行時致使該機器進行以下操作之指令：維持一記憶體系統之可用區域之一清單，該清單呈基於該等可用區域之溫度之一順序；基於該清單中之一第一可用區域之該順序且進一步基於在該機器上執行之一處理程序之一特性而請求該清單中之該第一可用區域中之一第一位址至該處理程序之一分配。
  15. 如請求項14之電腦可讀媒體，其進一步包括在於該機器上執行時致使該機器進行以下操作之指令：接收經更新溫度資料；基於該經更新溫度資料而將該清單重新排序；基於該經重新排序清單而將待映射之一第二處理程序分配至一第二可用區域中之一第二位址。
  16. 如請求項14之電腦可讀媒體，其中該等溫度係基於對應可用區域之一經預測溫度之預設溫度，該經預測溫度基於該對應可用區域之一物理特性。
  17. 一種記憶體設備，其包括：一記憶體晶粒，其包含複數個記憶體單元區域，該複數個記憶體單元區域中之兩者或兩者以上各自包含用於感測一對應記憶體單元區域之一溫度之一熱感測器。
  18. 如請求項17之記憶體設備，其進一步包括：熱控制邏輯(TCL)，其用以讀取該等熱感測器，及 將基於該等讀取之溫度值提供至一溫度值表格。
  19. 如請求項18之記憶體設備，其中該TCL連續地讀取該等熱感測器。
  20. 如請求項18之記憶體設備，其中該TCL週期性地讀取該等熱感測器。
  21. 如請求項18之記憶體設備，其中若該記憶體系統之一狀態係一第一狀態，則該TCL連續地讀取該等熱感測器，且若該記憶體系統之該狀態係不同於該第一狀態之一第二狀態，則該TCL週期性地讀取該等熱感測器。
  22. 如請求項18之記憶體設備，其中該TCL讀取複數個熱感測器，該複數個熱感測器中之至少兩者對應於不同記憶體單元區域。
  23. 如請求項22之記憶體設備，其中該TCL將熱資訊傳輸至一主機處理器。
  24. 如請求項22之記憶體設備，其中該TCL自一主機處理器接收熱資訊。
  25. 如請求項17之記憶體設備，其進一步包括耦合至該記憶體晶粒之一邏輯晶片。
  26. 如請求項25之記憶體設備，其中該邏輯晶片進一步包含用於量測該邏輯晶片之一溫度之一熱感測器。
  27. 如請求項26之記憶體設備，其中該設備包括配置成一垂直堆疊之複數個記憶體晶粒。
  28. 如請求項27之記憶體設備，其中該複數個記憶體晶粒中之每一者包含一熱感測器，該等熱感測器中之每一者將資訊傳輸至以下各項：該複數個記憶體晶粒中之每一其他者，及熱控制邏輯。
  29. 一種系統，其包括：一記憶體系統，其具有一記憶體晶粒，該記憶體晶粒包含複數個記憶體單元區域且該複數個區域中之至少兩者包含一熱感測器；一處理器，其用以請求該記憶體系統中之記憶體之分配；一記憶體，其經組態以儲存該複數個記憶體單元區域之溫度資料；及一記憶體控制器，其用以基於來自該處理器之一分配請求而將一邏輯位址映射至該記憶體系統之一實體位址。
  30. 如請求項29之系統，其中該記憶體系統進一步包括一邏輯晶粒且該記憶體系統包含配置成一堆疊之複數個記憶體晶粒。
  31. 如請求項30之系統，其中該邏輯晶粒進一步包含用於基於該記憶體系統之一區域之一溫度而調整該區域之一再新率之熱控制邏輯。
  32. 如請求項29之系統，其中該記憶體晶粒進一步包含用於基於該記憶體晶粒之一區域之一溫度而調整該區域之一再新率之熱控制邏輯。
  33. 如請求項29之系統，其進一步包括：一轉譯後備緩衝器(TLB)，其用以提供該處理器與該記憶體控制器之間的邏輯位址轉譯。
  34. 一種用於操作一記憶體系統之方法，該方法包括：自熱感測器週期性地讀取該記憶體系統之複數個區域之溫度值；基於該等溫度而設定該記憶體系統之該複數個區域中之每一者之一再新率。
  35. 如請求項34之方法，其進一步包括： 基於該等溫度值而調整讀取之間的時間間隔。
  36. 如請求項35之方法，其進一步包括：在讀取溫度上之大改變之後旋即減小讀取之間的該等時間間隔。
  37. 如請求項35之方法，其進一步包括：若該等溫度在若干個讀取內保持不變，則增加讀取之間的該等時間間隔。
  38. 如請求項35之方法，其進一步包括：將讀取自一第一記憶體區域傳輸至一第二記憶體區域及自該第二記憶體區域傳輸至該第一記憶體區域。
  39. 如請求項38之方法，其進一步包括：基於該等經傳輸讀取而執行分配及遷移決策。
  40. 一種用於一記憶體系統之記憶體控制器，該記憶體系統包含具有若干記憶體單元區域之一記憶體晶粒，該記憶體控制器包括：一記憶體，其經組態以儲存該等記憶體單元區域之溫度；及邏輯，其用以基於該等所儲存溫度而將在一分配請求中自一處理器接收之一邏輯記憶體位址映射至一區域之一位址。
  41. 一種用於節制記憶體異動之方法，該方法包括：接收對存取一實體記憶體區域內之一位置之一記憶體異動的一請求；擷取該請求之一優先級位準；及基於該請求之該優先級位準且基於該實體記憶體區域之一溫度而保留用於該記憶體異動之一頻寬。
  42. 如請求項41之方法，其進一步包括：判定該實體記憶體區域處於一第一溫度狀態； 基於該判定而禁止該請求存取該位置；及將一錯誤訊息傳輸至一主機處理器以通知該禁止。
  43. 如請求項41之方法，其中基於包含自其發送該記憶體異動之一處理器之一網路之一身分識別而針對該記憶體異動保留頻寬。
  44. 如請求項43之方法，其中該處理器基於一虛擬化協定而接收一網路識別符。
  45. 如請求項44之方法，其中該虛擬化協定係一ARM進階可擴展介面(AXI)匯流排虛擬化協定。
  46. 一種方法，其包括用以基於一記憶體系統之熱資訊而在該記憶體系統中映射資料或重新定位資料之本文中之操作之任一組合。
  47. 一種系統，其包括用以基於該系統之記憶體區域之熱資訊而映射資料或重新定位資料之本文中所論述之組件之任一組合。
TW103109299A 2013-03-15 2014-03-14 基於記憶體系統熱資訊之記憶體系統管理之系統及方法 TWI594183B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201361791673P 2013-03-15 2013-03-15

Publications (2)

Publication Number Publication Date
TW201506778A true TW201506778A (zh) 2015-02-16
TWI594183B TWI594183B (zh) 2017-08-01

Family

ID=51533939

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103109299A TWI594183B (zh) 2013-03-15 2014-03-14 基於記憶體系統熱資訊之記憶體系統管理之系統及方法

Country Status (7)

Country Link
US (5) US9342443B2 (zh)
EP (3) EP2972915B1 (zh)
JP (1) JP6097444B2 (zh)
KR (1) KR101786572B1 (zh)
CN (1) CN105122226B (zh)
TW (1) TWI594183B (zh)
WO (1) WO2014149860A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9767012B2 (en) 2013-03-15 2017-09-19 Micron Technology, Inc. Systems and methods for memory system management based on thermal information of a memory system
TWI724036B (zh) * 2015-12-03 2021-04-11 南韓商三星電子股份有限公司 具有記憶體管理機制之電子系統及其操作方法

Families Citing this family (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6098301B2 (ja) * 2013-03-29 2017-03-22 富士通株式会社 ストレージ制御装置、ストレージ制御方法、およびストレージ制御プログラム
JP2015041395A (ja) * 2013-08-20 2015-03-02 キヤノン株式会社 情報処理装置及びその制御方法、並びに、そのプログラムと記憶媒体
US10241717B2 (en) * 2013-12-30 2019-03-26 Qualcomm Technologies International, Ltd. Memory boosting
US9959936B1 (en) * 2014-03-12 2018-05-01 Marvell International Ltd. Temperature-based memory access
US10289604B2 (en) * 2014-08-07 2019-05-14 Wisconsin Alumni Research Foundation Memory processing core architecture
JP6425462B2 (ja) * 2014-08-27 2018-11-21 ルネサスエレクトロニクス株式会社 半導体装置
US9947386B2 (en) * 2014-09-21 2018-04-17 Advanced Micro Devices, Inc. Thermal aware data placement and compute dispatch in a memory system
US20160093345A1 (en) * 2014-09-26 2016-03-31 Qualcomm Incorporated Dynamic random access memory timing adjustments
US9489146B2 (en) * 2014-12-09 2016-11-08 Sandisk Technologies Llc Memory system and method for selecting memory dies to perform memory access operations in based on memory die temperatures
US9996276B2 (en) * 2015-03-04 2018-06-12 Toshiba Memory Corporation Memory system, memory controller and control device
KR102316441B1 (ko) * 2015-04-14 2021-10-25 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
JP6381480B2 (ja) * 2015-05-12 2018-08-29 東芝メモリ株式会社 半導体装置
US10007435B2 (en) 2015-05-21 2018-06-26 Micron Technology, Inc. Translation lookaside buffer in memory
US9563505B2 (en) * 2015-05-26 2017-02-07 Winbond Electronics Corp. Methods and systems for nonvolatile memory data management
US9836349B2 (en) 2015-05-29 2017-12-05 Winbond Electronics Corp. Methods and systems for detecting and correcting errors in nonvolatile memory
US9760402B2 (en) * 2015-07-23 2017-09-12 Dell Products L.P. Systems and methods for input/output traffic shaping for optimal performance under thermal constraints
US9846612B2 (en) 2015-08-11 2017-12-19 Qualcomm Incorporated Systems and methods of memory bit flip identification for debugging and power management
US20170109090A1 (en) * 2015-10-16 2017-04-20 Qualcomm Incorporated System and method for page-by-page memory channel interleaving
US20170162235A1 (en) * 2015-12-02 2017-06-08 Qualcomm Incorporated System and method for memory management using dynamic partial channel interleaving
US9640242B1 (en) * 2015-12-02 2017-05-02 Qualcomm Incorporated System and method for temperature compensated refresh of dynamic random access memory
KR102456118B1 (ko) * 2016-02-24 2022-10-19 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
CN107179877B (zh) * 2016-03-09 2019-12-24 群联电子股份有限公司 数据传输方法、存储器控制电路单元与存储器存储装置
US9734887B1 (en) * 2016-03-21 2017-08-15 International Business Machines Corporation Per-die based memory refresh control based on a master controller
US10331352B2 (en) 2016-06-06 2019-06-25 Toshiba Memory Corporation Dynamic processing of storage command based on internal operations of storage system
US10235085B2 (en) * 2016-06-27 2019-03-19 International Business Machines Corporation Relocating storage unit data in response to detecting hotspots in a dispersed storage network
US9653144B1 (en) 2016-06-28 2017-05-16 Intel Corporation Apparatuses, methods, and systems for package on package memory refresh and self-refresh rate management
US9871020B1 (en) * 2016-07-14 2018-01-16 Globalfoundries Inc. Through silicon via sharing in a 3D integrated circuit
US10372635B2 (en) 2016-08-26 2019-08-06 Qualcomm Incorporated Dynamically determining memory attributes in processor-based systems
US10318428B2 (en) 2016-09-12 2019-06-11 Microsoft Technology Licensing, Llc Power aware hash function for cache memory mapping
US10496482B1 (en) * 2016-09-30 2019-12-03 EMC IP Holding Company LLC Selective raid repair based on content mapping
KR20180038109A (ko) * 2016-10-05 2018-04-16 삼성전자주식회사 모니터링 회로를 포함하는 전자 장치 및 그것에 포함되는 스토리지 장치
JP6765940B2 (ja) * 2016-11-16 2020-10-07 キヤノン株式会社 画像処理装置およびその制御方法
KR102669687B1 (ko) 2016-12-05 2024-05-28 삼성전자주식회사 메모리의 온도에 따라 상이하게 동작하는 스토리지 장치
JP6756965B2 (ja) * 2016-12-09 2020-09-16 富士通株式会社 半導体装置及び半導体装置の制御方法
TWI712925B (zh) * 2017-01-24 2020-12-11 瑞昱半導體股份有限公司 電子裝置與其控制方法
US20180210836A1 (en) * 2017-01-24 2018-07-26 Microsoft Technology Licensing, Llc Thermal and reliability based cache slice migration
US10809780B2 (en) 2017-03-13 2020-10-20 Samsung Electronics Co., Ltd. Active disturbance rejection based thermal control
US10698460B2 (en) 2017-03-13 2020-06-30 Samsung Electronics Co., Ltd. Advanced thermal control for SSD
US11016545B2 (en) * 2017-03-29 2021-05-25 Western Digital Technologies, Inc. Thermal throttling for memory devices
US10241561B2 (en) 2017-06-13 2019-03-26 Microsoft Technology Licensing, Llc Adaptive power down of intra-chip interconnect
US10115437B1 (en) 2017-06-26 2018-10-30 Western Digital Technologies, Inc. Storage system and method for die-based data retention recycling
US10949361B1 (en) * 2017-08-04 2021-03-16 Nimbus Data, Inc. Multiprocessor software-defined solid-state storage drive
US11551990B2 (en) 2017-08-11 2023-01-10 Advanced Micro Devices, Inc. Method and apparatus for providing thermal wear leveling
US11742038B2 (en) 2017-08-11 2023-08-29 Advanced Micro Devices, Inc. Method and apparatus for providing wear leveling
US10642727B1 (en) * 2017-09-27 2020-05-05 Amazon Technologies, Inc. Managing migration events performed by a memory controller
KR102499255B1 (ko) 2018-02-19 2023-02-13 에스케이하이닉스 주식회사 통합 메모리 디바이스 및 그의 동작 방법
KR102414047B1 (ko) * 2017-10-30 2022-06-29 에스케이하이닉스 주식회사 통합 메모리 디바이스 및 그의 동작 방법
US11544168B2 (en) * 2017-10-30 2023-01-03 SK Hynix Inc. Memory system
US10331377B2 (en) * 2017-11-01 2019-06-25 Micron Technology, Inc. NAND flash thermal alerting
US10515173B2 (en) * 2017-12-29 2019-12-24 Advanced Micro Devices, Inc. Input-output processing on a remote integrated circuit chip
US10880401B2 (en) * 2018-02-12 2020-12-29 Micron Technology, Inc. Optimization of data access and communication in memory systems
KR102583448B1 (ko) 2018-04-10 2023-09-27 에스케이하이닉스 주식회사 온도 관리를 위해 주소를 제어하는 반도체 메모리 장치
US10564861B2 (en) 2018-04-17 2020-02-18 Western Digital Technologies, Inc. Parity relocation for reducing temperature throttling
US11516042B2 (en) * 2018-07-19 2022-11-29 Panasonic Intellectual Property Management Co., Ltd. In-vehicle detection system and control method thereof
CN108959153B (zh) * 2018-08-01 2021-04-06 广州视源电子科技股份有限公司 一种一体机、数据续传的方法、装置、设备和存储介质
KR102653147B1 (ko) 2018-08-21 2024-04-02 삼성전자주식회사 반도체 메모리 장치, 반도체 메모리 모듈 및 불휘발성 메모리를 액세스하는 방법
US10650875B2 (en) * 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US20190041928A1 (en) * 2018-09-12 2019-02-07 Intel Corporation Technologies for predictive feed forward multiple input multiple output ssd thermal throttling
US10901893B2 (en) * 2018-09-28 2021-01-26 International Business Machines Corporation Memory bandwidth management for performance-sensitive IaaS
US10852792B2 (en) * 2018-10-25 2020-12-01 Dell Products, L.P. System and method for recovery of sideband interfaces for controllers
US10929062B2 (en) 2018-11-07 2021-02-23 International Business Machines Corporation Gradually throttling memory due to dynamic thermal conditions
US11321008B2 (en) * 2018-11-15 2022-05-03 Micron Technology, Inc. Temperature-based memory management
US11017834B2 (en) * 2018-11-30 2021-05-25 Micron Technology, Inc. Refresh command management
US10831396B2 (en) * 2018-12-18 2020-11-10 Micron Technology, Inc. Data storage organization based on one or more stresses
US11036406B2 (en) 2019-05-21 2021-06-15 International Business Machines Corporation Thermally aware memory management
US11061819B2 (en) * 2019-05-28 2021-07-13 Micron Technology, Inc. Distributed computing based on memory as a service
US11269552B2 (en) * 2019-06-14 2022-03-08 Micron Technology, Inc. Multi-pass data programming in a memory sub-system having multiple dies and planes
US10942655B2 (en) * 2019-07-09 2021-03-09 Seagate Technology Llc Mitigating data errors in a storage device
US10978136B2 (en) * 2019-07-18 2021-04-13 Apple Inc. Dynamic refresh rate control
US11681909B2 (en) * 2019-10-14 2023-06-20 Micron Technology, Inc. Memory component with a bus to transmit data for a machine learning operation and another bus to transmit host data
US11755475B2 (en) * 2020-01-31 2023-09-12 Dell Products L.P. System and method for utilizing enhanced thermal telemetry for differential storage of data on a memory module
CN114902331A (zh) * 2020-02-24 2022-08-12 华为技术有限公司 一种存储装置、带宽调整方法及电子设备
US11309011B2 (en) * 2020-02-26 2022-04-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for refresh of memory devices
TWI725773B (zh) * 2020-03-13 2021-04-21 華邦電子股份有限公司 溫度感測電路及其感測方法
CN111443875B (zh) * 2020-04-13 2022-08-12 Oppo广东移动通信有限公司 基于地址关系表的数据处理方法、装置及设备
JP2022049531A (ja) * 2020-09-16 2022-03-29 キオクシア株式会社 メモリシステム
US11722138B2 (en) * 2020-10-20 2023-08-08 Micron Technology, Inc. Dynamic power and thermal loading in a chiplet-based system
KR20220061579A (ko) 2020-11-06 2022-05-13 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
KR20220091162A (ko) 2020-12-23 2022-06-30 삼성전자주식회사 온도에 대한 리프레쉬 레이트 승수와 상관없는 메모리 장치의 리프레쉬 방법
US20220206916A1 (en) * 2020-12-28 2022-06-30 Advanced Micro Devices, Inc. Methods and apparatus for managing data in stacked drams
US11687432B2 (en) * 2021-01-14 2023-06-27 Silicon Motion, Inc. Data accessing method using dynamic speed adjustment with aid of thermal control unit, and associated apparatus
US20220300049A1 (en) * 2021-03-16 2022-09-22 Intel Corporation Thermal management in horizontally or vertically stacked dies
US11935796B2 (en) * 2021-03-23 2024-03-19 Cisco Technology, Inc. Temperature control for multiple die types in a common package
CN113220227B (zh) * 2021-04-27 2022-10-14 锐捷网络股份有限公司 信息存取任务的睡眠时长动态调整方法及装置
US11733902B2 (en) 2021-04-30 2023-08-22 International Business Machines Corporation Integrating and increasing performance of disaggregated memory in operating systems
US11531485B1 (en) 2021-09-07 2022-12-20 International Business Machines Corporation Throttling access to high latency hybrid memory DIMMs
EP4390925A1 (en) * 2021-11-04 2024-06-26 Samsung Electronics Co., Ltd. Electronic device for controlling operation of volatile memory and operation method thereof
US11797190B2 (en) 2021-12-03 2023-10-24 Western Digital Technologies, Inc. Data storage device and method for providing a temperature-driven variable storage capacity point
US20230185471A1 (en) * 2021-12-14 2023-06-15 Micron Technology, Inc. Temperature controlled zone creation and allocation
US11915764B2 (en) 2022-03-25 2024-02-27 Micron Technology, Inc. Apparatus and methods for thermal management in a memory
US11886260B2 (en) 2022-05-19 2024-01-30 Western Digital Technologies, Inc. Thermal management of storage devices increasing host write performance
JP7425170B1 (ja) 2022-12-09 2024-01-30 Ｎｅｃプラットフォームズ株式会社 メモリリフレッシュ制御装置、メモリリフレッシュ制御方法、及び、メモリリフレッシュ制御プログラム
CN117591304B (zh) * 2024-01-19 2024-03-26 深圳市众智空调设备有限公司 基于计算机视觉的机房高效能耗控制方法及系统

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0462070A (ja) 1990-06-25 1992-02-27 Sanyo Electric Co Ltd 熱転写ビデオプリンタ
JP3177207B2 (ja) 1998-01-27 2001-06-18 インターナショナル・ビジネス・マシーンズ・コーポレ−ション リフレッシュ間隔制御装置及び方法、並びにコンピュータ
JP4194561B2 (ja) * 2003-04-23 2008-12-10 富士通マイクロエレクトロニクス株式会社 半導体記憶装置
US8224639B2 (en) * 2004-03-29 2012-07-17 Sony Computer Entertainment Inc. Methods and apparatus for achieving thermal management using processing task scheduling
KR100610011B1 (ko) * 2004-07-29 2006-08-09 삼성전자주식회사 셀프 리프레쉬 주기 제어회로
JP4569921B2 (ja) 2004-08-04 2010-10-27 パナソニック株式会社 省電力メモリアクセス制御装置
US7149645B2 (en) * 2004-12-30 2006-12-12 Intel Corporation Method and apparatus for accurate on-die temperature measurement
US7260007B2 (en) * 2005-03-30 2007-08-21 Intel Corporation Temperature determination and communication for multiple devices of a memory module
US20070005996A1 (en) * 2005-06-30 2007-01-04 Nalawadi Rajeev K Collecting thermal, acoustic or power data about a computing platform and deriving characterization data for use by a driver
US7549034B2 (en) * 2005-11-10 2009-06-16 International Business Machines Corporation Redistribution of memory to reduce computer system power consumption
US20070219747A1 (en) * 2006-03-07 2007-09-20 Hughes James E HDD throttle polling based on blade temperature
US8118483B2 (en) 2006-06-21 2012-02-21 Intel Corporation Thermal sensor having toggle control
US7500078B2 (en) * 2006-08-25 2009-03-03 Dell Products L.P. Thermal control of memory modules using proximity information
US7830690B2 (en) * 2006-10-30 2010-11-09 Intel Corporation Memory module thermal management
TWI434032B (zh) * 2007-01-11 2014-04-11 Marvell World Trade Ltd 溫度感測系統
US7705721B1 (en) * 2007-03-13 2010-04-27 Network Appliance, Inc. Apparatus and method for sensing and responding to environmental conditions of a computer system at non-uniform polling intervals
US7818499B2 (en) * 2007-09-18 2010-10-19 Hitachi, Ltd. Methods and apparatuses for heat management in storage systems
US20090138220A1 (en) * 2007-11-28 2009-05-28 Bell Jr Robert H Power-aware line intervention for a multiprocessor directory-based coherency protocol
US8200999B2 (en) * 2008-08-11 2012-06-12 International Business Machines Corporation Selective power reduction of memory hardware
US7929368B2 (en) * 2008-12-30 2011-04-19 Micron Technology, Inc. Variable memory refresh devices and methods
US8248831B2 (en) 2008-12-31 2012-08-21 Apple Inc. Rejuvenation of analog memory cells
US8322154B2 (en) * 2009-09-09 2012-12-04 International Business Machines Corporation Control of system coolant to facilitate two-phase heat transfer in a multi-evaporator cooling system
US20110093132A1 (en) 2009-10-19 2011-04-21 Apple Inc. Platform-independent thermal management of components in electronic devices
JP2011154744A (ja) * 2010-01-26 2011-08-11 Sony Corp 記憶装置
US8639964B2 (en) * 2010-03-17 2014-01-28 Dell Products L.P. Systems and methods for improving reliability and availability of an information handling system
US8799553B2 (en) * 2010-04-13 2014-08-05 Apple Inc. Memory controller mapping on-the-fly
US8751056B2 (en) * 2010-05-25 2014-06-10 Motorola Mobility Llc User computer device with temperature sensing capabilities and method of operating same
US20140013129A1 (en) * 2012-07-09 2014-01-09 L. Pierre de Rochemont Hybrid computing module
JP2012185764A (ja) * 2011-03-08 2012-09-27 Nec Corp メモリアクセス処理システム、制御方法、及びプログラム
US9658678B2 (en) * 2011-03-31 2017-05-23 Intel Corporation Induced thermal gradients
US8942857B2 (en) * 2011-04-22 2015-01-27 Qualcomm Incorporated Method and system for thermal load management in a portable computing device
US8750065B2 (en) * 2011-06-28 2014-06-10 Rochester Institute Of Technology Thermal management apparatuses with temperature sensing resistive random access memory devices and methods thereof
US8688289B2 (en) * 2011-07-07 2014-04-01 Qualcomm Incorporated Method and system for preempting thermal load by proactive load steering
US9164898B2 (en) * 2011-09-09 2015-10-20 International Business Machines Corporation Administering thermal distribution among memory modules of a computing system
JP5960269B2 (ja) 2011-09-30 2016-08-02 インテル コーポレイション メモリ装置、制御方法、メモリコントローラ及びメモリシステム
US8595520B2 (en) * 2011-10-12 2013-11-26 Qualcomm Incorporated System and method for determining thermal management policy from leakage current measurement
US9442773B2 (en) * 2011-11-21 2016-09-13 Qualcomm Incorporated Thermally driven workload scheduling in a heterogeneous multi-processor system on a chip
US8985847B2 (en) * 2011-11-21 2015-03-24 International Business Machines Corporation Thermal resistance-based monitoring of cooling of an electronic component
CN104115227B (zh) * 2011-12-23 2017-02-15 英特尔公司 使用系统热传感器数据的存储器操作
TW201344427A (zh) * 2012-04-27 2013-11-01 Hon Hai Prec Ind Co Ltd 伺服器的工作參數監控系統及方法
US9508607B2 (en) * 2012-07-20 2016-11-29 Qualcomm Incorporated Thermal management of tightly integrated semiconductor device, system and/or package
US9342443B2 (en) 2013-03-15 2016-05-17 Micron Technology, Inc. Systems and methods for memory system management based on thermal information of a memory system
US9760136B2 (en) * 2014-08-15 2017-09-12 Intel Corporation Controlling temperature of a system memory
KR102254098B1 (ko) * 2014-11-20 2021-05-20 삼성전자주식회사 온도를 센싱할 수 있는 반도체 칩, 및 상기 반도체 칩을 포함하는 반도체 시스템
KR102276374B1 (ko) * 2015-01-09 2021-07-14 삼성전자주식회사 PoP 구조의 반도체 패키지 및 그에 따른 리프레쉬 제어방법
US9658663B2 (en) * 2015-09-22 2017-05-23 Advanced Micro Devices, Inc. Thermally-aware throttling in a three-dimensional processor stack
US20190161341A1 (en) * 2017-11-28 2019-05-30 Micron Technology, Inc. Systems and methods for temperature sensor access in die stacks

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9767012B2 (en) 2013-03-15 2017-09-19 Micron Technology, Inc. Systems and methods for memory system management based on thermal information of a memory system
US10089221B2 (en) 2013-03-15 2018-10-02 Micron Technology, Inc. Systems and methods for memory system management based on information of a memory system
US10713156B2 (en) 2013-03-15 2020-07-14 Micron Technology, Inc. Systems and methods for memory system management
US11119908B2 (en) 2013-03-15 2021-09-14 Micron Technology, Inc. Systems and methods for memory system management
TWI724036B (zh) * 2015-12-03 2021-04-11 南韓商三星電子股份有限公司 具有記憶體管理機制之電子系統及其操作方法

Also Published As

Publication number Publication date
EP2972915A4 (en) 2016-09-07
CN105122226A (zh) 2015-12-02
CN105122226B (zh) 2018-02-02
KR101786572B1 (ko) 2017-10-18
JP6097444B2 (ja) 2017-03-15
KR20150132460A (ko) 2015-11-25
US9767012B2 (en) 2017-09-19
EP3862844A1 (en) 2021-08-11
US11119908B2 (en) 2021-09-14
WO2014149860A1 (en) 2014-09-25
EP2972915A1 (en) 2016-01-20
TWI594183B (zh) 2017-08-01
EP3588501B1 (en) 2021-05-05
US20160259721A1 (en) 2016-09-08
EP3588501A1 (en) 2020-01-01
US10713156B2 (en) 2020-07-14
US20190121723A1 (en) 2019-04-25
US20200293438A1 (en) 2020-09-17
US20140281311A1 (en) 2014-09-18
EP2972915B1 (en) 2019-09-04
US9342443B2 (en) 2016-05-17
US10089221B2 (en) 2018-10-02
JP2016510930A (ja) 2016-04-11
US20140304444A1 (en) 2014-10-09

Similar Documents

Publication Publication Date Title
TWI594183B (zh) 基於記憶體系統熱資訊之記憶體系統管理之系統及方法
US11966581B2 (en) Data management scheme in virtualized hyperscale environments
US11036397B2 (en) Unified addressing and hierarchical heterogeneous storage and memory
US10282292B2 (en) Cluster-based migration in a multi-level memory hierarchy
US11658159B2 (en) Methods and apparatus for managing thermal behavior in multichip packages
US10248328B2 (en) Direct data move between DRAM and storage on a memory module
US20210200667A1 (en) Memory thin provisioning using memory pools
US10503655B2 (en) Data block sizing for channels in a multi-channel high-bandwidth memory
JP6761870B2 (ja) 低電力メモリのスロットリング
JP2024512623A (ja) マルチキューメモリコントローラのためのクレジット方式
US20230315293A1 (en) Data management scheme in virtualized hyperscale environments