TW201501535A

TW201501535A - 影像感測器計數補償方法

Info

Publication number: TW201501535A
Application number: TW102122261A
Authority: TW
Inventors: Jia-Shyang Wang
Original assignee: Himax Imaging Ltd
Priority date: 2013-06-21
Filing date: 2013-06-21
Publication date: 2015-01-01

Abstract

一種影像感測器計數補償方法，包含以下步驟:(1)使用一N位元斜坡式類比數位轉換器(ramp ADC)擷取一第一像素黑階(black level)值以產生第一延遲計數器計數(Dout1)，其中該第一延遲計數器計數係為一第一實際計數器計數(B1)延遲一第一延遲時間(dly1)；(2)使用一M位元斜坡式類比數位轉換器擷取一第二像素黑階值以產生第二延遲計數器計數(B2) 其中該第二延遲計數器計數係為一第二實際計數器計數(B2)延遲2^(N-M)*一第二延遲時間(dly2)，其中N大於M；(3)根據步驟(1)、（2）產生之該第一延遲計數器計數(Dout1)以及該第二延遲計數器計數(Dout2)，計算該第一實際計數器時間(B1)以及該第一延遲時間(dly1)；及(4)根據步驟(3)之計算結果，以該第一延遲時間(dly1)補償該第一延遲計數器計數(Dout1)。

Description

影像感測器計數補償方法

本發明係有關一種影像感測器計數補償方法，特別是關於一種CMOS影像感測器計數之補償方法。

在CMOS影像感測器（CMOS image sensor；CIS）的設計中，列並行類比數位轉換器(column-parallelADC)係為一種常用的結構。而由於列並行類比數位轉換器可平行處理類比轉數位的訊號，因此其可處理大量像素陣列。

請參閱第一A圖，係為理想狀態上，習知利用N位元斜坡式類比數位轉換器(ramp ADC)處理影像感測器所感應像素陣列的類比訊號處理示意圖。如第一A圖所示，在處理類比訊號的過程中，於理想狀況下，當N位元斜坡式類比數位轉換器的電壓值與像素電壓值發生交錯時，輸出訊號將會立即產生轉態，使得與其連接的比較器（未圖式）可因此改變輸出訊號的狀態。

然而，在處理類比訊號的過程中，往往由於比較器本身的運算速度限制，無法在轉態時立即地改變輸出訊號的狀態，使得擷取訊號（latch data）的時序無法與輸入斜坡訊號同步，造成延遲擷取訊號的結果，使得輸出的類比轉換為數位的訊號無法準確。

請參閱第一B圖，係為實際狀態上，習知利用N位元斜坡式類比數位轉換器(ramp ADC)處理影像感測器所感應像素陣列的類比訊號處理示意圖。如圖所示，當N位元斜坡式類比數位轉換器的電壓值與像素電壓值發生交錯時，由於比較器的運算速度限制，因而產生延遲的結果，使得原先應於計數1產生轉態的輸出訊號1於計數器計數2時方產生轉態，亦即計數器的計數產生延遲。因此，此種延遲誤差不僅造成計數器計數的錯誤，亦使得像素電壓值受到影響。

有鑑於此，如何提供一種補償延遲誤差的方法已成為目前業界亟需解決的問題。

鑑於上述，本發明實施例提出一種影像感測器計數補償方法，用以補償計數器造成的延遲誤差，使擷取訊號的時序可與輸入斜坡訊號同步，以獲得更準確的輸出訊號。

根據本發明實施例，影像感測器計數補償方法包含以下步驟: (1)使用一N位元斜坡式類比數位轉換器擷取一第一像素黑階值以產生第一延遲計數器計數，其中該第一延遲計數器計數係為一第一實際計數器計數延遲一第一延遲時間；(2)使用一M位元斜坡式類比數位轉換器擷取一第二像素黑階值以產生第二延遲計數器計數，其中該第二延遲計數器計數係為一第二實際計數器計數延遲2^(N-M)*一第二延遲時間；(3)根據步驟(1)、(2)產生之該第一延遲計數器計數以及該第二延遲計數器計數，計算該第一實際計數器時間以及第一延遲時間；以及(4)根據步驟(3)之計算結果，以該第一延遲時間補償該第一延遲計數器計數。

承上所述，根據本發明之影像感測器計數補償方法，可達到有效改善因比較器造成延遲的誤差，藉以補償ADC的輸出誤差。此外，本發明的影像感測器計數補償方法並不需使用額外電路即可獲得補償，因此，無論是何種晶片級製程上皆可使用，並且不受不同製程或溫度的影響。此外，即使是不同頻率的計數器所造的延遲亦可利用本發明的方法改善。再者，延遲的補償無論是在類比或是數位上皆可實現。

請一併參閱第二A圖及第二B圖，係為本發明分別利用N位元及M位元斜坡式類比數位轉換器之影像感測器計數補償方法的示意圖。本發明之影像感測器計數補償方法係使用N位元以及M位元斜坡式類比數位轉換器作為與輸入訊號比較的基礎，其原理為當輸入訊號的像素電壓超過斜坡式類比數位轉換器的電壓時，將使得輸出訊號轉變狀態，該技術領域中具有通常知識者應可了解其意義，在此不再贅述。此外，本發明之影像感測器計數補償方法係應用於CMOS影像感測器，但並不以此為限。

於第二A圖中，斜坡式類比數位轉換器可選擇例如10位元的斜坡式類比數位轉換器作為一實施例，其係根據設計電路的解析度做選擇。在理想狀況下，N位元斜坡式類比數位轉換器係與影像的第一像素黑階值對應至第一實際計數器計數B1，然而，由於比較器的延遲誤差，使得擷取訊號會有延遲的狀況，亦即，實際擷取到的計數器數值為經過一第一延遲時間dly1後的第一延遲計數器計數Dout 1而非第一實際計數器計數B1，因而造成輸出訊號1於第一延遲計數器計數Dout 1時才發生轉態，其輸出訊號1如虛線所示。

於第二B圖中，斜坡式類比數位轉換器可選擇例如9位元的斜坡式類比數位轉換器作為一實施例，亦即選擇M為N-1，但本發明並不以此為限。同理，在理想狀況下，M位元斜坡式類比數位轉換器係與影像的第二像素黑階值對應至第二實際計數器計數B2。然而，同樣地由於比較器的延遲誤差，使得擷取的計數器數值產生延遲，因而實際擷取到的數值為經過一第二延遲時間dly2後的第二延遲計數器計數Dout 2而非第二實際計數器計數B2。

據此，根據上述內容可得知以下關係：由於 Dout1=B1+dly1-------------------------------------(1)Dout2=B2+2*dly2-----------------------------------(2) 其中，dly1為第一延遲時間，dly2為第二延遲時間，且第二延遲時間(dly2)係為2^（N-M），於此實施例中，N=10＝10，M=9，亦即9位元斜坡式類比數位轉換器的斜坡斜率係為10位元斜坡式類比數位轉換器斜率的兩倍。

此外，令比較器延遲的時間為相等，亦即dly1=dly2，且若第一實際計數器計數B1及第二實際計數器計數B2的值遠大於1時，則以B1=B2計算，並根據第1式及第2式的計算式計算出第一實際計數器計數B1以及第一延遲時間dly1，使得第一延遲計數器計數Dout1可扣除第一延遲時間dly1作為補償。

承上所述，根據第1式以及第2式的計算式，將第2式減第1式得到dly1= Dout2- Dout1---------------------------(3) 將第1式乘以2得到2*Dout1=2*B1+2*dly1-------------------------(4) 將第4式減第2式得到2*Dout1-Dout2=2*B1-B2=B1------------------(5)

據此，由第3式及第5式可得到第一延遲時間dly1及第一實際計數器計數B1，帶入第1式後，將第一延遲計數器計數Dout1扣除第一延遲時間dly1即可獲得補償後的第一實際計數器計數B1，因此，可使擷取訊號的時序與輸入斜坡訊號同步，且準確地將輸出的類比訊號轉換為數位訊號。

請參閱第三圖，係為本發明影像感測器計數補償方法的流程圖。於步驟S1中，係使用N位元斜坡式類比數位轉換器擷取第一像素黑階值以產生第一延遲計數器計數Dout1，其中第一延遲計數器計數Dout1係為第一實際計數器計數B1延遲第一延遲時間dly1，亦即，Dout1=B1+dly1。

於步驟S2中，係使用一M位元斜坡式類比數位轉換器擷取第二像素黑階值以產生第二延遲計數器計數Dout2，其中第二延遲計數器計數Dout2係為第二實際計數器計數B2延遲2^（N-M）之第二延遲時間dly2，亦即Dout2=B2+2^（N-M）*dly2。

於步驟S3中，根據步驟S1、S2產生的第一延遲計數器計數Dout1以及第二延遲計數器計數Dout2計算第一實際計數器計數B1以及第一延遲時間dly1，亦即B1=2*Dout1-Dout2，dly1=Dout2- Dout1。

於步驟S4中，根據步驟S3的計算結果，補償由於計數器造成的第一延遲時間dly1，亦即藉由第一延遲計數器計數Dout1扣除第一延遲時間dly1以產生第一實際計數器計數B1，達到補償計數器延遲計數的目的。

綜上所述，根據本發明之影像感測器計數補償方法，可達到有效改善因比較器造成延遲的誤差，藉以補償ADC的輸出誤差。此外，本發明的影像感測器計數補償方法並不需使用額外電路即可獲得補償，因此，無論是何種晶片級製程上皆可使用，並且不受不同製程或溫度的影響。此外，即使是不同頻率的計數器所造的延遲亦可利用本發明的方法改善。再者，延遲的補償無論是在類比或是數位上皆可實現。

以上所述僅為本發明之較佳實施例而已，並非用以限定本發明之申請專利範圍；凡其它未脫離發明所揭示之精神下所完成之等效改變或修飾，均應包含在下述之申請專利範圍內。

S1～S4‧‧‧步驟
B1‧‧‧第一實際計數器計數
B2‧‧‧第二實際計數器計數
dly1‧‧‧第一延遲時間
dly2‧‧‧第二延遲時間
Dout1‧‧‧第一延遲計數器計數
Dout2‧‧‧第二延遲計數器計數

第一A圖係為理想狀態上，習知利用N位元斜坡式類比數位轉換器處理影像感測器所感應像素陣列的類比訊號處理示意圖；第一B圖係為實際狀態上，習知利用N位元斜坡式類比數位轉換器處理影像感測器所感應像素陣列的類比訊號處理示意圖；第二A圖係為本發明利用N位元斜坡式類比數位轉換器之影像感測器計數補償方法的示意圖；第二B圖係為本發明利用M位元斜坡式類比數位轉換器之影像感測器計數補償方法的示意圖；以及第三圖係為本發明影像感測器計數補償方法的流程圖。

S1~S4‧‧‧步驟

Claims

一種影像感測器計數補償方法，包含以下步驟：(1)使用一N位元斜坡式類比數位轉換器擷取一第一像素黑階值，以產生一第一延遲計數器計數，其中該第一延遲計數器計數係為一第一實際計數器計數延遲一第一延遲時間；(2)使用一M位元斜坡式類比數位轉換器擷取一第二像素黑階值，以產生一第二延遲計數器計數，其中該第二延遲計數器計數係為一第二實際計數器計數延遲2^(N-M)*一第二延遲時間，其中N大於M； (3)根據步驟(1)及(2)產生之該第一延遲計數器計數以及該第二延遲計數器計數，計算該第一實際計數器計數以及該第一延遲時間；及(4)根據步驟(3)之計算結果，以該第一延遲時間補償該第一延遲計數器計數。
如申請專利範圍第1項所述之影像感測器計數補償方法，該影像感測器係為CMOS影像感測器。
如申請專利範圍第1項所述之影像感測器計數補償方法，其中M值為N-1。
如申請專利範圍第1項所述之影像感測器計數補償方法，其中若該第一計數器計數及該第二計數器計數遠大於1，則該第一計數器計數等於該第二計數器計數。
如申請專利範圍第1項所述之影像感測器計數補償方法，其中該第一延遲時間等於該第二延遲時間。
如申請專利範圍第1項所述之影像感測器計數補償方法，其中步驟(4)之補償步驟係為由該第一延遲計數器計數扣除該第一延遲時間。