TW201448072A - 用於電子封裝之多孔的氧化鋁基板 - Google Patents

用於電子封裝之多孔的氧化鋁基板 Download PDF

Info

Publication number
TW201448072A
TW201448072A TW103108842A TW103108842A TW201448072A TW 201448072 A TW201448072 A TW 201448072A TW 103108842 A TW103108842 A TW 103108842A TW 103108842 A TW103108842 A TW 103108842A TW 201448072 A TW201448072 A TW 201448072A
Authority
TW
Taiwan
Prior art keywords
interposer
pores
conductive
connecting elements
contacts
Prior art date
Application number
TW103108842A
Other languages
English (en)
Inventor
Rajesh Katkar
Cyprian Emeka Uzoh
Belgacem Haba
Ilyas Mohammed
Original Assignee
Invensas Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Invensas Corp filed Critical Invensas Corp
Publication of TW201448072A publication Critical patent/TW201448072A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16113—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09545—Plated through-holes or blind vias without lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0323—Working metal substrate or core, e.g. by etching, deforming

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本文揭示中介層與製造中介層的方法。在一實施例中，一中介層包括：具有第一與第二相對面向的表面以及複數個細孔的一區域，每一細孔從該第一表面朝向該第二表面延伸於一第一方向中，其中氧化鋁沿著每一細孔的一壁部延伸；延伸於該第一方向中的複數個導電連接元件實質上由鋁構成並且藉由至少該氧化鋁而彼此電性隔離；設置於該第一表面處的一第一導電路徑，用於連接於該中介層外部的一第一組件；以及設置於該第二表面處的一第二導電路徑，用於連接於該中介層外部的一第二組件，其中該第一與第二導電路徑透過至少某些該等連接元件而電連接。

Description

用於電子封裝之多孔的氧化鋁基板
本申請案敘述一種中介層，例如可併入微電子裝置中的中介層，微電子裝置可包含未封裝的半導體晶粒或已封裝的半導體晶粒，以及敘述用於製造此種中介層的方法，中介層包含氧化鋁及/或鋁特徵。
例如半導體晶片的微電子裝置通常需要許多對於其他電子組件的輸入與輸出連接。半導體晶片或其他類似裝置的輸入與輸出接點通常設置成類似格柵的型態，其實質上覆蓋該裝置的表面(通常稱為「區域陣列」)，或者設置成伸長的列，其可延伸平行於該裝置的前表面的每一邊緣且相鄰於該每一邊緣，或在前表面的中心中。通常，例如晶片的裝置必須實體安裝於基板上(例如印刷電路板)，且該裝置的接點必須電連接於電路板的導電特徵。
半導體晶片通常設置於封裝中，封裝促進在製造期間以及在安裝晶片於外部基板上(例如電路板或其他電路板)的期間晶片的處理。例如，許多半導體晶片設置於適於表面安裝的封裝中。已經提出此種一般類型的數種封裝來用於多種應用。最一般的，此種封裝包含介電質元件(通 常稱為「晶片載體」)，具有形成為板狀或蝕刻金屬結構的端子在該介電質上。這些端子通常藉由例如沿著晶片載體本身延伸的細線路之特徵以及藉由延伸於晶片接點與端子或線路之間的細引線或導線，而連接於晶片本身的接點。在表面安裝操作中，封裝係置於電路板上，使得封裝上的每一端子對準於電路板上的對應接墊。焊錫或其他接合材料設置於端子與接墊之間。藉由加熱該裝置來熔化或「迴焊」焊錫或者活化該接合材料，該封裝可永久地接合在定位。
許多封裝包含焊錫塊係為焊錫球的形式，通常直徑為大約0.1mm至大約0.8mm(5與30密爾)，附接於封裝的端子。具有焊錫球陣列從其底表面突伸的封裝通常稱為球柵陣列或「BGA(ball grid array)」封裝。其他封裝(稱為平面柵格陣列或「LGA(land grid array)」封裝)係藉由焊錫形成的薄層或平面而固定至基板。此種封裝可以很精小。某些封裝(通常稱為「晶片級封裝」)占據電路板的面積係等於(或僅稍微大於)該封裝中所併入的裝置的面積。這是有利的，因為它減小裝置的整體尺寸，並且允許使用基板上的各種裝置之間的短互連，這接著限制了裝置之間的信號傳輸時間，且因此促成組件以高速操作。
可提供中介層作為互連元件，具有其接點以及頂與底表面在其頂或底表面之一者處電連接於一或更多個已封裝或未封裝半導體晶粒，且在其頂或底表面之另一者處電連接於另一組件。在某些實例中，另一組件可為封裝基板，封裝基板接著可電連接於另一個組件，其可為或可包含電路板。
雖然本領域中有上述所有進展，在中介層與製造中介層的方 法方面仍需要再進一步的改良。
本文揭示中介層與製造中介層的方法。
在一實施例中，一中介層包括：具有第一與第二相對面向的表面以及複數個細孔的一區域，每一細孔從該第一表面朝向該第二表面延伸於一第一方向中。氧化鋁可沿著每一細孔的一壁部延伸。複數個導電連接元件可延伸於該第一方向中，該等連接元件實質上由鋁構成並且藉由沿著該等細孔的該等壁部延伸之至少該氧化鋁而彼此電性隔離。該中介層可包括設置於該第一表面處的一第一導電路徑，用於連接於該中介層外部的一第一組件。該中介層可包括設置於該第二表面處的一第二導電路徑，用於連接於該中介層外部的一第二組件。在一範例中，該第一與第二導電路徑透過至少某些該等連接元件而電連接。
在一實施例中，每一細孔可具有小於大約2微米的一直徑。
在一實施例中，該第一與第二導電路徑係複數個接點或一重佈層(RDL,redistribution layer)的至少一者。
在一實施例中，該第一導電路徑可包含相鄰於該第一表面的複數個第一接點，用於連接於該中介層外部的一第一組件。
在一實施例中，該第二導電路徑可包含相鄰於該第二表面的複數個第二接點，用於連接於該中介層外部的一第二組件。在一範例中，至少某些該等第一接點可透過該等連接元件而電連接於至少某些對應的第二接點。
在一實施例中，該中介層的至少一部分可具有一散熱器功能。
在一實施例中，該中介層另包含一鋁區域，圍繞至少某些該等連接元件並且配置來提供一散熱器功能。
在一實施例中，至少某些該第一導電路徑可位於某些該等細孔之上。
在一實施例中，該至少某些第一導電路徑沒有任何部分可位於該等連接元件之上。
在一實施例中，至少某些該第一導電路徑可對準於該等連接元件。
在一實施例中，至少某些該等細孔可以以環狀圖案設置成彼此相鄰，且至少某些該等環狀圖案可圍繞該等複數個連接元件的連接元件，且沿著該等至少某些環狀圖案的該等細孔的該等壁部延伸之該氧化鋁將個別的連接元件彼此電性隔離。
在一實施例中，至少某些該等細孔可為空的。
在一實施例中，至少一連接元件可佔據該第一表面的一區域，該第一表面的該區域圍繞由其他連接元件所佔據的區域，該至少一連接元件係配置作為該中介層的一散熱器。
在一實施例中，至少某些該等細孔在該氧化鋁之上可至少部分填充有一介電質材料。
在一實施例中，至少某些該等細孔可至少部分填充有一導電材料。
在一實施例中，該中介層包含第二連接元件，延伸於該第一方向中，每一第二連接元件包含一導電材料係延伸於某些該等複數個細孔內，至少某些該等第一接點係透過該等第二連接元件而電連接於對應的第二接點。
在一實施例中，一種中介層可包含：具有第一與第二相對面向的表面以及複數個細孔的一區域，每一細孔從該第一表面朝向該第二表面延伸於一第一方向中。氧化鋁可沿著每一細孔的一壁部延伸。複數個連接元件可延伸於該第一方向中並且形成於某些該等複數個細孔中。每一連接元件可包含一導電材料係延伸進入一細孔中，該等連接元件藉由沿著該等細孔的該等壁部延伸之至少該氧化鋁而彼此電性隔離。該中介層可包含一第一導電路徑，設置於該第一表面處，用於連接於該中介層外部的一第一組件。該中介層可包含一第二導電路徑，設置於該第二表面處，用於連接於該中介層外部的一第二組件。在一範例中，該第一與第二導電路徑透過至少某些該等連接元件而電連接。
在一實施例中，每一細孔可具有小於2微米的一直徑。
在一實施例中，該第一與第二導電路徑可為複數個接點或一重佈層(RDL)的至少一者。
在一實施例中，該第一導電路徑可包含相鄰於該第一表面的複數個第一接點，用於連接於該中介層外部的一第一組件。
在一實施例中，該第二導電路徑可包含相鄰於該第二表面的複數個第二接點，用於連接於該中介層外部的一第二組件。在一範例中，至少某些該等第一接點係透過該等連接元件而電連接於至少某些對應的第 二接點。
在一實施例中，至少某些該第一導電路徑可位於不包含連接元件形成於其中的某些該等細孔之上。
在一實施例中，該至少某些第一導電路徑沒有任何部分可位於該等連接元件之上。
在一實施例中，至少某些該第一導電路徑可對準於該等連接元件。
在一實施例中，至少某些該等細孔可為空的。
在一實施例中，某些連接元件佔據該第一表面的一區域，該第一表面的該區域圍繞由其他連接元件所佔據的區域，該等某些連接元件係配置作為該中介層的一散熱器。
在一實施例中，至少某些該等其餘的細孔在該氧化鋁之上可至少部分填充有一介電質材料。
在一實施例中，至少某些該等其餘的細孔可至少部分填充有一導電材料。
在一實施例中，一種製造一中介層的方法包含：在包含鋁的一區域中形成複數個細孔，每一細孔從該區域的一第一表面朝向相對於該第一表面的一第二表面延伸於一第一方向中。氧化鋁可沿著每一細孔的一壁部延伸，該形成係執行成使得該區域的多個部分維持作為延伸於該第一方向中的複數個導電連接元件，該等連接元件實質上由鋁構成並且藉由沿著該等細孔的該等壁部延伸之至少該氧化鋁而彼此電性隔離。該方法可包含形成一第一導電路徑於該第一表面處，用於連接於該中介層外部的一第 一組件。該方法可包含形成一第二導電路徑於該第二表面處，用於連接於該中介層外部的一第二組件。在一範例中，該第一與第二導電路徑可透過至少某些該等連接元件而電連接。
在一實施例中，該第一與第二導電路徑可為複數個接點或一重佈層(RDL)的至少一者。
在一實施例中，每一細孔可具有小於2微米的一直徑。
在一實施例中，形成該第一導電路徑可包含形成相鄰於該第一表面的複數個第一接點，用於連接於該中介層外部的一第一組件。
在一實施例中，形成該第二導電路徑可包含形成相鄰於該第二表面的複數個第二接點，用於連接於該中介層外部的一第二組件。在一範例中，至少某些該等第一接點可透過該等連接元件而電連接於至少某些對應的第二接點。
在一實施例中，方法包含：利用一材料，部分或完全地填充至少某些該等細孔。
在一實施例中，用於部分或完全地填充該等至少某些細孔的該材料可為一導電或介電質材料之至少一者。
在一實施例中，一種製造一中介層的方法包含：在包含鋁的一區域中形成複數個細孔，每一細孔從該區域的一第一表面朝向相對於該第一表面的一第二表面延伸於一第一方向中。氧化鋁可沿著每一細孔的一壁部延伸。該方法可包含：藉由利用一導電材料至少部分地填充某些該等複數個細孔，形成延伸於該第一方向中的複數個導電連接元件，該等連接元件藉由沿著該等細孔的該等壁部延伸之至少該氧化鋁而彼此電性隔離。 該方法可包含：形成一第一導電路徑於該第一表面處，用於連接於該中介層外部的一第一組件。該方法可包含：形成一第二導電路徑於該第二表面處，用於連接於該中介層外部的一第二組件。在一範例中，該第一與第二導電路徑可透過至少某些該等連接元件而電連接。
在一實施例中，每一細孔可具有小於2微米的一直徑。
在一實施例中，該第一與第二導電路徑可為複數個接點或一重佈層(RDL)的至少一者。
在一實施例中，形成該第一導電路徑可包含：形成相鄰於該第一表面的複數個第一接點，用於連接於該中介層外部的一第一組件。
在一實施例中，形成該第二導電路徑可包含：形成相鄰於該第二表面的複數個第二接點，用於連接於該中介層外部的一第二組件。在一範例中，至少某些該等第一接點可透過該等連接元件而電連接於至少某些對應的第二接點。
在一實施例中，該方法可包含：利用一材料，部分或完全地填充至少某些該等其餘的細孔，其中該等至少某些細孔不包含一導電元件形成於其中。在一實施例中，用於部分或完全地填充該等至少某些其餘的細孔的該材料可為一導電或介電質材料之至少一者。
100‧‧‧微電子裝置
102‧‧‧中介層
104‧‧‧第一表面
105‧‧‧第一接點
106‧‧‧第二表面
107‧‧‧第二接點
108‧‧‧微電子元件
110‧‧‧封裝基板
111‧‧‧連接元件
112‧‧‧電路板
120‧‧‧微電子裝置
122‧‧‧第一微電子元件
124‧‧‧第二微電子元件
126‧‧‧中介層
128‧‧‧第一表面
129‧‧‧第二表面
130‧‧‧線路
140、142‧‧‧方向
150‧‧‧微電子裝置
151‧‧‧第一封裝基板
152‧‧‧第二封裝基板
153‧‧‧第一表面
154、156‧‧‧微電子元件
155‧‧‧第一表面
158‧‧‧中介層
159‧‧‧框區域
160‧‧‧孔
162‧‧‧第一表面
164‧‧‧第二表面
166‧‧‧第一接點
168‧‧‧第二接點
170‧‧‧連接元件
200‧‧‧結構
201‧‧‧結構
202‧‧‧第一表面
204‧‧‧第二表面
205‧‧‧氧化鋁
206‧‧‧細孔
207‧‧‧壁部
208‧‧‧連接元件
209‧‧‧環狀圖案
210‧‧‧區域
211‧‧‧區域
212‧‧‧中介層
213‧‧‧第一導電路徑
214‧‧‧第一接點
215‧‧‧焊錫球
216‧‧‧第二接點
217‧‧‧焊錫球
218‧‧‧介電質區域
220‧‧‧第一表面
224‧‧‧線路
226‧‧‧材料
228‧‧‧接合元件
230‧‧‧表面
231‧‧‧第二導電路徑
232‧‧‧介電質區域
300‧‧‧結構
301‧‧‧基底
302‧‧‧第一表面
304‧‧‧第二表面
308‧‧‧中介層
310‧‧‧連接元件
第1-1圖根據本發明的某些實施例，繪示微電子裝置的側部示意視圖。
第1-2圖根據本發明的某些實施例，繪示微電子裝置的側部 示意視圖。
第1-3圖根據本發明的某些實施例，繪示微電子裝置的側部示意視圖。
第1-4圖根據本發明的某些實施例，繪示微電子裝置的俯視示意視圖。
第2-1圖根據本發明的某些實施例，繪示基板的側部示意視圖，其包含多孔的氧化鋁。
第2-2圖根據本發明的某些實施例，繪示基板的俯視橫剖面視圖，其包含多孔的氧化鋁。
第2-3圖根據本發明的某些實施例，繪示基板的俯視橫剖面視圖，其包含多孔的氧化鋁。
第2-4圖根據本發明的某些實施例，繪示中介層。
第2-5圖根據本發明的某些實施例，繪示中介層的俯視圖。
第3-1圖根據本發明的某些實施例，繪示基板的側部示意視圖，其包含多孔的氧化鋁。
第3-2圖根據本發明的某些實施例，繪示中介層的側部示意視圖。
第3-3圖根據本發明的某些實施例，繪示中介層的俯視橫剖面視圖。
本文揭示中介層與製造中介層的方法。具體地，本文敘述中 介層與製造中介層的方法，該中介層包含多孔的氧化鋁，例如，具有第一與第二相對面向的表面以及複數個細孔的一區域，每一細孔從該第一表面朝向該第二表面延伸於第一方向中，並且具有氧化鋁沿著該等細孔的該等壁部延伸。某些實施例提供中介層，該中介層中的垂直互連在某些範例中可具有縱寬比係大於5：1，且在某些範例中大於10：1。某些實施例可有利地提供製造中介層的方法，其減少處理步驟的數量，例如，像是消除介電質、阻障、種晶、或金屬沉積的一或更多者。
第1-1圖至第1-4圖繪示微電子裝置的多個實施例，其包含中介層。例如，中介層可具有多種形式，例如具有連續表面104延伸在橫向方向140、142中，如同第1-1圖與第1-2圖所繪示，140係在圖示的剖面視圖中所繪示的方向中，且142係在沿著表面104但是出去所繪視圖的該平面之方向中。或者，中介層可包含框區域，其具有中心孔，例如第1-3圖與第1-4圖所繪示。除了第1-1圖至第1-3圖繪示的範例實施例以外，可能有包含中介層之微電子裝置的其他與進一步的實施例。
第1-1圖根據本發明的某些實施例，繪示微電子裝置100，其具有中介層102。中介層102可具有第一與第二相對面向的表面104、106，例如頂與底表面，第一與第二表面104、106處分別曝露出第一與第二接點105、107，用於分別電連接於微電子裝置100的第一與第二組件。如同第1-1圖所示，第一組件可為具有主動電路元件在其上的組件，例如微電子元件108，舉例來說，且該組件可具有在其第一側處的一面，該面係面朝中介層102的第一表面104並且連接於中介層102的第一接點105。在一範例中，微電子元件108可為已封裝或未封裝的半導體晶粒。如同第1-1圖另外所示的， 中介層102的第二接點107可電連接於該裝置的另一組件的對應接點，例如第1-1圖中例示的範例中的封裝基板110。提供第一與第二接點105、107之間的連接元件111，且連接元件111延伸於中介層102的第一與第二表面104、106之間的中介層厚度方向中。
作為第1-1圖所示的範例的替代或者除了第1-1圖所示的範例之外，某些或所有第二接點107可連接於第二微電子元件，第二微電子元件可為未封裝或已封裝的半導體晶粒，具有一表面係面向中介層102的第二表面106。封裝基板110或互連於中介層102的其他組件可接著安裝至電路板112的接點，如同第1-1圖所示。
第1-2圖根據另外的範例，例示微電子裝置120，其中第一與第二微電子元件122、124可透過曝露於中介層126的第一表面128處的第一接點105，而電性互連於中介層126。可為已封裝或未封裝的微電子元件122、124可透過設置於中介層上的導電結構，而電性互連於彼此，該導電結構例如係其上的線路130，線路130可延伸於平行中介層126的第一與第二表面128、129之方向中。在某些實例中，線路130可位於第一與第二表面128、129之一者或兩者之上，或者線路130可部分或完全地嵌入於在一或兩表面處的介電質材料內。在一範例中，如同第1-2圖所示，裝置包含多個微電子元件，該等微電子元件可透過第一接點105而電性互連於中介層126，且可透過線路130而另外電性互連於彼此。
第1-3圖根據另外的範例，例示微電子裝置150，其中垂直堆疊有第一與第二封裝基板151、152，第一與第二封裝基板151、152分別具有微電子元件154、156設置於其上，第一與第二封裝基板151、152可電性 互連於中介層158。如同第1-3圖與第1-4圖所示，中介層158可具有框區域159或周邊區域，其圍繞孔160。框區域159可位於第一封裝基板151的第一表面153之上，微電子元件154在第一表面153處電連接於第一封裝基板151。如同第1-3圖所示，微電子元件154可延伸至少部分於孔160內。框區域可包含第一與第二相對面向的表面162、164，在第一與第二表面162、164處分別曝露第一與第二接點166、168。提供第一與第二接點166、168之間的連接元件170，且連接元件170延伸於第一與第二表面162、164之間的框區域159厚度方向中。第一封裝基板151可透過在框區域159的第二表面164處的第二接點107，而電連接於中介層158。第二封裝基板152可透過在框區域159的第一表面162處的第一接點166，而電連接於中介層158。第二封裝基板152可位於框區域159的第一表面162與中心孔160之上。在一實施例中，第二封裝基板152可實質上類似於第一封裝基板151，第二封裝基板152在其第一表面155處具有半導體晶粒156電連接於第二封裝基板152。或者，封裝基板151、152的組件及/或配置可不同，或者一或更多個額外的組件(例如，封裝基板152之上的額外的封裝基板)可不同於封裝基板151、152。
第2圖根據本發明的某些實施例，繪示中介層。如同第2-1圖所示，中介層可形成具有一結構，該結構包含鋁與多孔的氧化鋁。在第2-1圖例示的處理階段中，結構200可包含第一與第二相對面向的表面202、204以及複數個細孔206，每一細孔206從第一表面202朝向第二表面204延伸於第一方向中，其中氧化鋁205沿著每一細孔206的壁部延伸。當在此使用時，用語「細孔」係表示：將鋁區域或層加以氧化的處理所導致的開孔，該處理將沿著開孔的壁部的鋁(Al)轉換為氧化鋁(Al2O3)。該處理可實行 成使得該等細孔足夠靠近彼此，以使沿著直接相鄰的細孔的壁部形成之氧化鋁區域在一電性隔離區域中融合在一起。在一實施例中，如同第2-1圖所示，直接相鄰的細孔206的壁部207可實質上包含氧化鋁。在一實施例中，相鄰細孔的壁部可包含鋁，其中鋁由沿著每一細孔的壁部延伸的氧化鋁205圍繞或者被隔離，使得它不會形成與下面討論的連接元件208的電連接。該處理通常實行成使得每一細孔可具有小於大約2微米的直徑，且每一細孔可實質上更小，例如從大約100奈米至大約兩微米的範圍。
如同第2-1圖所示，結構200可包含複數個導電連接元件208，延伸於該第一方向中。連接元件208可實質上包含鋁。連接元件208可藉由沿著細孔206的壁部延伸之至少該氧化鋁205而彼此電性隔離。例如，如同第2-2圖的俯視部分橫剖面視圖中所例示的，結構200或其至少一區域可實質上包含細孔，氧化鋁沿著每一細孔206的壁部延伸。雖然在第2-2圖中例示為具有圓形橫剖面，連接元件208可具有任何合適的橫剖面，例如非圓形、橢圓形、矩形、或其他適合的橫剖面。
替代地，如同第2-3圖的俯視部分橫剖面視圖中所例示的，結構200可具有其至少一區域211係實質上包含鋁。至少某些細孔206可以以環狀圖案209設置成彼此相鄰、設置在圍繞區域211內。在一具體範例中，此種鋁區域211可為連續的並且可延伸遍布結構201所延伸的相同區域。至少某些環狀圖案209圍繞複數個連接元件208的連接元件208，且沿著該等至少某些環狀圖案209的細孔206的壁部延伸之氧化鋁將個別的連接元件208彼此電性隔離。雖然在第2-3圖中例示為圓形，環狀圖案209可具有任何合適的環狀形狀，例如非圓形、橢圓形、矩形、或類似者。雖然在第2-3圖中例 示為單一層的細孔206，環狀圖案209可包含一或更多層的含氧化鋁的細孔206，在平行於結構200的表面202、204之方向中圍繞每一連接元件208。
本發明的中介層可具有散熱器功能。在一實施例中，實質上包含鋁的一區域(例如，在第2-3圖中例示的，圍繞至少某些連接元件208)可配置來提供散熱器功能。本發明的中介層可包含第2-2圖與第2-3圖中例示的兩個實施例，或者替代地，可包含每一實施例的概念的組合。例如，如同第2-2圖所示，實質上包含鋁的區域210可圍繞至少一或更多個連接元件208。區域210可設置於多孔的氧化鋁區域內。區域210可提供散熱器功能給本發明的中介層。第2-3圖中所見的鋁的圍繞區域211可作為由結構200所製造的中介層中的散熱器。
結構200可藉由低成本的陽極電鍍處理來形成，陽極電鍍處理可以產生規則的且非等方性的細孔。在一實施例中，細孔密度的範圍可從每平方公分(cm2)大約106至大約1012。在某些實施例中，根據所需的細孔直徑，細孔可均勻分布及/或雜亂分布。
製造結構200的範例方法可包含電性拋光實質上包含鋁的基板的表面。電性拋光可用以減小表面粗糙度至大約100奈米或更小。在一實施例中，為了形成結構200，可施加圖案化的遮罩層至電性拋光的表面，圖案化的遮罩層覆蓋電性拋光的表面中鋁將被保留的區域，例如連接元件208及/或區域210及/或如同第2-3圖中例示的鋁區域。基板可之後使用酸溶液(例如，具有小於大約5的pH值)來電解，以形成結構200。一或更多個處理變化也可能，例如多步驟的陽極電鍍處理，以改善細孔的均勻性。用於形成包含多孔氧化鋁的結構之陽極電鍍處理的更完整敘述可在S. Bandyopadhyay等人在Nanotechnology,Vol.7,1996中發表的文章找到，其在此藉由參照而併入。
在形成結構200之後，中介層212可由結構200形成。中介層212例示在第2-4圖中。中介層212可包含第一導電路徑213，設置於第一表面202處，用於連接於中介層212外部的第一組件。中介層212可包含第二導電路徑231，設置於第二表面204處。如同第2-4圖所示，在形成第二導電路徑231之前，第二表面204可變薄，直到曝露出在細孔206底部處的氧化鋁，如同本文討論的。第一與第二導電路徑213、231可包含本領域中已知的任何合適組件及/或方法，例如一或更多個接點、線路、微貫孔、或類似者。第一與第二導電路徑可被包含作為重佈層(RDL)、後段導線(BEOL,back end of line)層、或類似者的一或更多者的部分。將瞭解到，RDL及/或BEOL層可包含多個層。另外，雖然在中介層212中例示為具有不同的結構，第一與第二導電路徑213與231可為相同的或不同的。第一與第二導電路徑213、231可包含組件係形成自鋁(Al)、銅(Cu)、其合金、或其他導體的一或更多者。
第一導電路徑213可包含在第一表面202處的複數個第一接點214，用於連接於中介層212外部的第一組件。至少某些第一接點214可電連接於連接元件208，直接且延伸通過介電質區域218，或者透過延伸通過介電質區域218的元件。介電質區域218與第一接點214可藉由任何合適的介電質處理來形成。當在本揭示案中參照基板使用時，導電元件「在基板表面處」的陳述係指：當基板未組裝於任何其他元件時，導電元件可用於接觸於在垂直於基板表面的方向中從基板外部朝向基板表面移動的理論點。 因此，在基板表面處的端子或其他導電元件可從此種表面突伸；可齊平於此種表面；或可相對於此種表面凹入基板中的孔或凹陷處。
如同在第2-4圖中所見，介電質區域218可在細孔206之上或蓋住細孔206。在一實施例中，如同第2-4圖所示，至少某些細孔206可至少部分填充有材料226。在一實施例中，材料226可為源自介電質區域218的沉積所殘留的介電質材料。在一實施例中，材料226可為非導電材料，例如可為與介電質區域218的介電質材料相同的介電質材料或不同的介電質材料。在一實施例中，該材料可為導電材料，其可用於中介層212的散熱器功能。當至少某些細孔206部分填充有材料226或都未填充時，多個細孔可為空的。替代地，或組合地，至少某些細孔206可完全填充有材料226。
第一接點214可具有多種配置在第一表面202處，及/或在介電質區域218的第一表面220處，如同第2-4圖與第2-5圖中的中介層212的俯視圖中所例示的。第一接點可對準於連接元件208及/或細孔206、在連接元件208及/或細孔206之上、及/或不在連接元件208及/或細孔206之上。例如，焊錫球215可附接於一或更多個第一接點214，該等第一接點214可在單一連接元件208之上或橫跨多個相鄰的連接元件208。第一接點214可為接墊(在連接元件208之上、或不在連接元件208之上)，例如電連接於線路224，線路224可從連接元件208旁邊或之上的位置沿著介電質元件的第一表面220延伸。第一接點214可在某些細孔206或連接元件208之上。在一實施例中，至少某些第一接點在某些細孔206之上。在一實施例中，至少某些第一接點214在連接元件208之上。在一實施例中，可以有不在連接元件208之上的第一接點214。
第一接點214可藉由至少一接合元件228而電連接於至少一連接元件208，接合元件228可包含線路、貫孔或其組合。例如，每一接合元件228可設置於在第一表面202處的對應連接元件208的頂部上。接合元件可為一或更多個合適的導電材料，例如金屬、金屬的導電複合物、或聚合物基質內的導電材料，舉例來說。
第二導電路徑231可包含在中介層212的第二表面204處的複數個第二接點216。第二接點216可具有任何合適的配置，例如上面根據第一接點214所討論的那些配置的任何配置。第二接點216可延伸通過第二表面204之上的介電質區域232，及/或被配置於介電質區域232的曝露表面230處。如同第2-4圖所示，至少某些第一接點214可透過連接元件208而電連接於至少某些對應的第二接點216。
如同第2-4圖所示，該結構可由第二表面204變薄，直到在第二表面204處曝露出在細孔206底部處的氧化鋁。在一實施例中，在從第二表面204移除材料的期間，氧化鋁可使用作為拋光停止處與結束點。類似於第一接點214，第二接點216可電連接於至少一連接元件208或橫跨相鄰的連接元件208，或者藉由例如線路或類似者的接合元件而連接於至少一連接元件208。例如，焊錫球217可附接於在單一連接元件208之上的至少一第二接點216。替代地，或結合於中介層212，使用包含多孔氧化鋁結構的中介層的其他實施例係可能的。例如，第3-1圖例示結構300，其包含多孔的氧化鋁。其中結構300與結構200內係使用一些相同的元件符號。結構300可包含第一與第二相對面向的表面302、304以及複數個細孔206，每一細孔206從第一表面302朝向第二表面304延伸於第一方向中，其中氧化鋁205沿著每一細孔 206的壁部延伸。在一實施例中，如同第3-1圖所示，直接相鄰的細孔206的壁部207可實質上包含氧化鋁。在一實施例中，相鄰的細孔的壁部可包含鋁，其中鋁由沿著每一細孔的壁部延伸的氧化鋁205圍繞或者被隔離，使得它不會形成與下面討論的連接元件306的電連接。不像結構200，其包含連接元件308與其整合，結構300實質上包含細孔206，且可具有基底301係在第二表面304處實質上包含鋁。
製造結構300的範例方法類似於上面所討論用於形成結構200的方法，除了並沒有使用圖案化遮罩層而且連接元件並非該製造處理的結果所形成以外。
在形成結構300之後，中介層308可由結構300形成。中介層308例示在第3-2圖中。藉由利用導電材料至少部分地填充某些複數個細孔，中介層308可包含延伸於第一方向中的複數個連接元件310。每一連接元件310可包含導電材料至少部分地填充一細孔206。連接元件310可藉由沿著每一細孔206的壁部延伸之至少該氧化鋁而彼此電性隔離。如同第3-2圖與第3-3圖的俯視橫剖面視圖所示，連接元件310可聚集於相鄰的細孔206中，例如像是用於貫孔或其他互連結構。連接元件310的此聚集係僅為範例的，且中介層308內的連接元件310的其他配置也可能。例如，某些連接元件310可佔據第一表面202的一區域，第一表面202的該區域圍繞由其他連接元件310所佔據的區域，例如在類似於區域210的實施例中。某些連接元件310可配置作為中介層的散熱器。
如同第3-2圖所示，中介層308可包含第一與第二導電路徑213、231，類似於上面相關於第2-4圖所敘述的那些，且導電元件利用連接 元件310來連接它們。第一與第二導電路徑213、231可包含第一接點214與第二接點216，類似於上面相關於第2-4圖所敘述的那些。
第3-2圖所示的介電質區域218可在細孔206之上或蓋住細孔206。在一實施例中，如同第3-2圖所示，至少某些其餘細孔206(例如，未用於形成連接元件310的那些細孔206)可至少部分填充有材料226，例如上面相關於第2-4圖所敘述的。
如同第3-2圖所示，接點214或接點216可電連接於形成為聚集的數個連接元件310。
雖然本發明在此已經參照具體實施例來敘述，可瞭解到，這些實施例僅例示本發明的原理與應用。因此，可瞭解到，可對該等例示實施例作出多種修改，且可設想出其他配置，而不會偏離所附申請專利範圍所界定的本發明的範圍與精神。
100‧‧‧微電子裝置
102‧‧‧中介層
104‧‧‧第一表面
105‧‧‧第一接點
106‧‧‧第二表面
107‧‧‧第二接點
108‧‧‧微電子元件
110‧‧‧封裝基板
111‧‧‧連接元件
112‧‧‧電路板
140、142‧‧‧方向

Claims (37)

  1. 一種中介層，包含：一區域，具一第一表面，一第二表面及複數個細孔，該第一表面與該第二表面相對面向，每一細孔從該第一表面朝向該第二表面延伸於一第一方向中，其中有氧化鋁沿著每一細孔的一壁部延伸；複數個導電連接元件，延伸於該第一方向中，該等連接元件實質上由鋁構成並且藉由沿著該等細孔的該等壁部延伸之至少該氧化鋁而彼此電性隔離；一第一導電路徑，設置於該第一表面處，用於連接於該中介層外部的一第一組件；以及一第二導電路徑，設置於該第二表面處，用於連接於該中介層外部的一第二組件，其中該第一與第二導電路徑透過至少某些該等連接元件而電連接。
  2. 如申請專利範圍第1項之中介層，其中每一細孔具有小於大約2微米的一直徑。
  3. 如申請專利範圍第1項之中介層，其中該第一與第二導電路徑係複數個接點或一重佈層(RDL)的至少一者。
  4. 如申請專利範圍第1項之中介層，其中該第一導電路徑另包含：相鄰於該第一表面的複數個第一接點，用於連接於該中介層外部的一第一組件；及 其中該第二導電路徑另包含：相鄰於該第二表面的複數個第二接點，用於連接於該中介層外部的一第二組件；其中至少某些該等第一接點係透過該等連接元件而電連接於至少某些對應的該等第二接點。
  5. 如申請專利範圍第1項之中介層，其中該中介層的至少一部分具有一散熱器功能。
  6. 如申請專利範圍第1項之中介層，另包含：一鋁區域，圍繞至少某些該等連接元件並且配置來提供一散熱器功能。
  7. 如申請專利範圍第1項之中介層，其中至少某些該第一導電路徑位於某些該等細孔之上。
  8. 如申請專利範圍第7項之中介層，其中該至少某些第一導電路徑沒有任何部分位於該等連接元件之上。
  9. 如申請專利範圍第1項之中介層，其中至少某些該第一導電路徑對準於該等連接元件。
  10. 如申請專利範圍第1項之中介層，其中至少某些該等細孔之配置係彼此以環狀圖案相鄰，且至少某些該等環狀圖案圍繞該等複數個連接元件的連接元件，且沿著該等至少某些環狀圖案的該等細孔的該等壁部延伸之該氧化鋁將個別的連接元件彼此電性隔離。
  11. 如申請專利範圍第1項之中介層，其中至少某些該等細孔為空的。
  12. 如申請專利範圍第1項之中介層，其中至少一連接元件佔據該第一表面的一區域，該第一表面的該區域圍繞由其他連接元件所佔據的區域，該至少一連接元件係規劃作為該中介層的一散熱器。
  13. 如申請專利範圍第1項之中介層，其中至少某些該等細孔在該氧化鋁之上係至少部分填充有一介電質材料。
    13.如申請專利範圍第1項之中介層，其中至少某些該等細孔係至少部分填充有一導電材料。
  14. 如申請專利範圍第1項之中介層，另包含：第二連接元件，延伸於該第一方向中，每一第二連接元件包含一導電材料係延伸於某些該等複數個細孔內，至少某些該等第一接點係透過該等第二連接元件而電連接於對應的第二接點。
  15. 一種中介層，包含：一區域，具有第一與第二相對面向的表面以及複數個細孔，每一細孔從該第一表面朝向該第二表面延伸於一第一方向中，且具有沿著每一細孔的一壁部延伸的氧化鋁；複數個連接元件，延伸於該第一方向中並且形成於某些該等複數個細孔中，每一連接元件包含一導電材料係延伸進入一細孔中，該等連接元件藉由沿著該等細孔的該等壁部延伸之至少該氧化鋁而彼此電性隔離；一第一導電路徑，設置於該第一表面處，用於連接於該中介層外部的一第一組件；以及一第二導電路徑，設置於該第二表面處，用於連接於該中介層外部的一第二組件；其中該第一與第二導電路徑透過至少某些該等連接元件而電連接。
  16. 如申請專利範圍第15項之中介層，其中每一細孔具有小於2微米的一直徑。
  17. 如申請專利範圍第15項之中介層，其中該第一與第二導電路徑係複數個接點或一重佈層(RDL)的至少一者。
  18. 如申請專利範圍第15項之中介層，其中該第一導電路徑另包含：相鄰於該第一表面的複數個第一接點，用於連接於該中介層外部的一第一組件；及 其中該第二導電路徑另包含：相鄰於該第二表面的複數個第二接點，用於連接於該中介層外部的一第二組件；其中至少某些該等第一接點係透過該等連接元件而電連接於至少某些對應的第二接點。
  19. 如申請專利範圍第15項之中介層，其中至少某些該第一導電路徑係位於不包含連接元件形成於其中的某些該等細孔之上。
  20. 如申請專利範圍第19項之中介層，其中該至少某些第一導電路徑沒有任何部分位於該等連接元件之上。
  21. 如申請專利範圍第15項之中介層，其中至少某些該第一導電路徑對準於該等連接元件。
  22. 如申請專利範圍第15項之中介層，其中至少某些該等細孔為空的。
  23. 如申請專利範圍第15項之中介層，其中某些連接元件佔據該第一表面的一區域，該第一表面的該區域圍繞由其他連接元件所佔據的區域，該等某些連接元件係規劃作為該中介層的一散熱器。
  24. 如申請專利範圍第15項之中介層，其中至少某些該等其餘的細孔在該氧 化鋁之上係至少部分填充有一介電質材料。
  25. 如申請專利範圍第15項之中介層，其中至少某些該等其餘的細孔係至少部分填充有一導電材料。
  26. 一種製造一中介層的方法，包含：在包含鋁的一區域中形成複數個細孔，每一細孔從該區域的一第一表面朝向相對於該第一表面的一第二表面延伸於一第一方向中，並且具有沿著每一細孔的一壁部延伸的氧化鋁，該形成之進行使得該區域的多個部分維持作為延伸於該第一方向中的複數個導電連接元件，該等連接元件實質上由鋁構成，並且藉由沿著該等細孔的該等壁部延伸之至少該氧化鋁而彼此電性隔離；形成一第一導電路徑於該第一表面處，用於連接於該中介層外部的一第一組件；以及形成一第二導電路徑於該第二表面處，用於連接於該中介層外部的一第二組件，其中該第一與第二導電路徑透過至少某些該等連接元件而電連接。
  27. 如申請專利範圍第26項之方法，其中該第一與第二導電路徑係複數個接點或一重佈層(RDL)的至少一者。
  28. 如申請專利範圍第26項之方法，其中每一細孔具有小於2微米的一直徑。
  29. 如申請專利範圍第26項之方法，其中形成該第一導電路徑另包含：形成相鄰於該第一表面的複數個第一接點，用於連接於該中介層外部的一第一組件；及其中形成該第二導電路徑另包含：形成相鄰於該第二表面的複數個第二接點，用於連接於該中介層外部的一第二組件；其中至少某些該等第一接點係透過該等連接元件而電連接於至少某些對應的第二接點。
  30. 如申請專利範圍第26項之方法，另包含：利用一材料，部分或完全地填充至少某些該等細孔。
  31. 如申請專利範圍第30項之方法，其中用於部分或完全地填充該等至少某些細孔的該材料係一導電或介電質材料之至少一者。
  32. 一種製造一中介層的方法，包含：在包含鋁的一區域中形成複數個細孔，每一細孔從該區域的一第一表面朝向相對於該第一表面的一第二表面延伸於一第一方向中，其中氧化鋁沿著每一細孔的一壁部延伸；至少部分地填充一導電材料至某些該等複數個細孔中，形成延伸於該第一方向中的複數個導電連接元件，該等連接元件藉由沿著該等細孔的 該等壁部延伸之至少該氧化鋁而彼此電性隔離；形成一第一導電路徑於該第一表面處，用於連接於該中介層外部的一第一組件；以及形成一第二導電路徑於該第二表面處，用於連接於該中介層外部的一第二組件，其中該第一與第二導電路徑透過至少某些該等連接元件而電連接。
  33. 如申請專利範圍第32項之方法，其中每一細孔具有小於2微米的一直徑。
  34. 如申請專利範圍第32項之方法，其中該第一與第二導電路徑係複數個接點或一重佈層(RDL)的至少一者。
  35. 如申請專利範圍第32項之方法，其中形成該第一導電路徑另包含：形成相鄰於該第一表面的複數個第一接點，用於連接於該中介層外部的一第一組件；及其中形成該第二導電路徑另包含：形成相鄰於該第二表面的複數個第二接點，用於連接於該中介層外部的一第二組件；其中至少某些該等第一接點係透過該等連接元件而電連接於至少某些對應的第二接點。
  36. 如申請專利範圍第32項之方法，另包含： 將一材料部分或完全地填充到至少某些該等其餘的細孔，其中該等至少某些細孔不包含一導電元件形成於其中。
  37. 如申請專利範圍第36項之方法，其中用於部分或完全地填充該等至少某些該等其餘的細孔的該材料係一導電或介電質材料之至少一者。
TW103108842A 2013-03-12 2014-03-12 用於電子封裝之多孔的氧化鋁基板 TW201448072A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/797,355 US9226396B2 (en) 2013-03-12 2013-03-12 Porous alumina templates for electronic packages

Publications (1)

Publication Number Publication Date
TW201448072A true TW201448072A (zh) 2014-12-16

Family

ID=50625097

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103108842A TW201448072A (zh) 2013-03-12 2014-03-12 用於電子封裝之多孔的氧化鋁基板

Country Status (3)

Country Link
US (4) US9226396B2 (zh)
TW (1) TW201448072A (zh)
WO (1) WO2014165245A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9777966B2 (en) * 2014-01-30 2017-10-03 General Electric Company System for cooling heat generating electrically active components for subsea applications
US10123429B2 (en) * 2016-07-20 2018-11-06 Infineon Technologies Austria Ag Mounting of components on a printed circuit board
KR102550209B1 (ko) * 2018-09-19 2023-06-30 삼성전자주식회사 인쇄 회로 기판에 배치된 회로 소자를 둘러싸는 인터포저를 포함하는 전자 장치
KR102608888B1 (ko) * 2019-06-04 2023-12-01 (주)포인트엔지니어링 전기접속용 양극산화막 및 광소자 디스플레이 및 광소자 디스플레이 제조 방법
US11749629B2 (en) * 2020-12-10 2023-09-05 Advanced Micro Devices, Inc. High-speed die connections using a conductive insert

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2787953B2 (ja) * 1989-08-03 1998-08-20 イビデン株式会社 電子回路基板
JP3154713B2 (ja) 1990-03-16 2001-04-09 株式会社リコー 異方性導電膜およびその製造方法
JP3681542B2 (ja) * 1998-07-01 2005-08-10 富士通株式会社 プリント回路基板および多段バンプ用中継基板
JP3610293B2 (ja) * 1999-09-22 2005-01-12 キヤノン株式会社 細孔を有する構造体及び前記細孔を有する構造体を用いたデバイス
ITTO20020670A1 (it) * 2002-07-26 2004-01-26 Fiat Ricerche Dispositivo emettitore di luce comprendente allumina porosa e relativo procedimento di realizzazione
JP2004178863A (ja) * 2002-11-25 2004-06-24 Toshiba Corp 電子源装置および表示装置
US7242073B2 (en) 2003-12-23 2007-07-10 Intel Corporation Capacitor having an anodic metal oxide substrate
US20050257821A1 (en) * 2004-05-19 2005-11-24 Shriram Ramanathan Thermoelectric nano-wire devices
JP4343044B2 (ja) * 2004-06-30 2009-10-14 新光電気工業株式会社 インターポーザ及びその製造方法並びに半導体装置
EP2026379B1 (en) * 2006-06-02 2012-08-15 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and method for manufacturing same
JP5385682B2 (ja) * 2009-05-19 2014-01-08 新光電気工業株式会社 電子部品の実装構造
JP2011090865A (ja) 2009-10-22 2011-05-06 Shinko Electric Ind Co Ltd 導電フィルムおよびその製造方法、並びに半導体装置およびその製造方法
JP5363384B2 (ja) 2010-03-11 2013-12-11 新光電気工業株式会社 配線基板及びその製造方法
JP5362104B2 (ja) * 2010-03-31 2013-12-11 太陽誘電株式会社 応力緩衝層及びその作製方法

Also Published As

Publication number Publication date
US10159148B2 (en) 2018-12-18
US9615451B2 (en) 2017-04-04
US20170207159A1 (en) 2017-07-20
US20140262457A1 (en) 2014-09-18
US20170372994A1 (en) 2017-12-28
US20160044781A1 (en) 2016-02-11
US9226396B2 (en) 2015-12-29
WO2014165245A1 (en) 2014-10-09
US9761517B2 (en) 2017-09-12

Similar Documents

Publication Publication Date Title
TWI605558B (zh) 預置通孔之嵌入式封裝
KR101884971B1 (ko) 더미 다이들을 갖는 팬-아웃 적층 시스템 인 패키지(ｓｉｐ) 및 그 제조 방법
US9947641B2 (en) Wire bond support structure and microelectronic package including wire bonds therefrom
US9716068B2 (en) Semiconductor device
US10032705B2 (en) Semiconductor package and manufacturing method thereof
TWI531018B (zh) 半導體封裝及封裝半導體裝置之方法
US10159148B2 (en) Porous alumina templates for electronic packages
TW202015197A (zh) 半導體封裝
TW201733058A (zh) 重佈線路結構
US9875949B2 (en) Electronic package having circuit structure with plurality of metal layers, and fabrication method thereof
TWI553747B (zh) 半導體裝置及形成穿孔的開口於覆晶疊合式封裝組件之底部基板中以減少填充材料的流出之方法
TWI471991B (zh) 半導體封裝
TW202127595A (zh) 封裝結構及其製造方法
TWI247371B (en) Semiconductor package and method for manufacturing the same
US8928150B2 (en) Multi-chip package and method of manufacturing the same
TW202021085A (zh) 半導體封裝
KR20130110872A (ko) 반도체 패키지 및 그 제조 방법
US9312175B2 (en) Surface modified TSV structure and methods thereof
TWI262587B (en) Leadframe and the manufacturing method thereof
TWI685944B (zh) 三維直通矽晶貫孔結構
US9786515B1 (en) Semiconductor device package and methods of manufacture thereof
TWI834469B (zh) 半導體封裝及其製造方法
KR20230117007A (ko) 마이크로 범프 및 이의 제조 방법
KR20230153870A (ko) 금속 성형물 및 이의 제조 방법
CN116364663A (zh) 基于屏蔽金属载板的芯片扇出封装结构及其制备方法