TW201446454A - 將固體原材料製成之固體塊倒圓的方法，以及以此種方法製成的固體產品 - Google Patents

將固體原材料製成之固體塊倒圓的方法，以及以此種方法製成的固體產品 Download PDF

Info

Publication number
TW201446454A
TW201446454A TW103111797A TW103111797A TW201446454A TW 201446454 A TW201446454 A TW 201446454A TW 103111797 A TW103111797 A TW 103111797A TW 103111797 A TW103111797 A TW 103111797A TW 201446454 A TW201446454 A TW 201446454A
Authority
TW
Taiwan
Prior art keywords
wafer
solid
cylindrical
raw material
depressions
Prior art date
Application number
TW103111797A
Other languages
English (en)
Inventor
Wolfram Drescher
Stefan Eichler
Jan Richter
Franz Schilling
Original Assignee
Siltectra Gmbh
Freiberger Compound Mat Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltectra Gmbh, Freiberger Compound Mat Gmbh filed Critical Siltectra Gmbh
Publication of TW201446454A publication Critical patent/TW201446454A/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Dicing (AREA)

Abstract

本發明涉及一種對固體晶圓進行稜角倒圓的方法，本發明的目的是提出一種能夠在一個工作步驟中將晶圓已存在之環繞稜角倒圓，同時又能夠避免在分割晶圓的步驟中形成尖銳的稜角的方法，以降低稜角倒圓的成本。為達到這個目的，本發明建議在圓柱形固體原材料(1)的外殼面或長方六面體形固體原材料(1)的側表面上形成至少一個環繞凹陷(7)，而且這個/這些環繞凹陷的每一個點與固體原材料(1)的底面或頂面均相距一相等的距離。

Description

將固體原材料製成之固體塊倒圓的方法，以及以此種方法製成的固體產品
本發明涉及一種將固體原材料製成之固體塊倒圓的方法，這種方法是將圓柱形或長方六面體形的固體原材料製造成複數個圓柱形、圓盤形、或長方六面體形的固體塊。
本發明還涉及以此種方法製成的固體產品。
在本說明書中，所謂的固體原材料是指半導體或是由不同半導體構成的材料組合。
由單晶矽及多晶矽構成的塊狀物(半導體原料)，亦稱為矽條或矽錠均屬於本發明所稱之固體原材料，經過本發明之製造方法的步驟後，這些固體原材料被製作成晶圓，此種晶圓可進一步被製作成半導體晶片或太陽能電池。
固體原材料也可以是一種藍寶石。
雖然本說明書主要是描述矽構成的原材料，但熟習此項技術者很容易就可以將本發明的方法應用於其他半導體材料或半導體混合材料。
例如可以利用鋸開或斷裂的方法將矽錠分割成圓柱形或圓盤形的矽塊。這些矽塊可以代表一個晶圓。在另一種情況下，這些矽塊會被進一步分割，直到其厚度等於要製造之晶圓的厚度為止。
例如，在將半導體原材料製造成晶圓時，不論是以何種方法將一片片晶圓分開，例如將半導體原材料鋸開，都會在晶圓的外緣形成尖銳的稜角。
在稜角部分的材料會因為機械負荷、熱負荷或其他負荷的關係出現應力峰值，這種效應至少會升高靠近晶圓稜角部分的區域出現損壞的風險。為了降低這樣的應力峰值，一種已知的作法是將晶圓的稜角至少部分倒圓，以防止出現這種邊緣破損及裂縫，進而避免位於晶圓之邊緣部分的晶片損壞。
DE 199 53 131 A1及DE 44 14 373 A1都有揭示這種方法。這兩個專利除了描述如何將稜角倒圓成具有一規定的半徑外，亦有描述如何將稜角加工成具有梯形輪廓。
例如可以利用砂輪形成倒圓。鑲有鑽石的成形墊圈或銑刀也常被用來形成倒圓。
為了避免將半導體毛胚鋸開成晶圓時出現上述已知的缺點，DE 10 2012 001 620 A1提出的方法是在製造薄晶圓時在薄膜上塗上黏膠或加上一個黏膠層。接著將兩片以這種方式準備好的薄膜的黏膠層分別覆蓋在要加工的半導體毛胚的頂面及底面。待黏膠硬化後，將晶圓加熱形成熱應力。由於晶圓及聚合物的熱學特性不同，晶圓會裂成厚度比原來薄的兩半。這兩片薄晶圓各有一面仍黏著原來的薄膜，在下一個步驟中必須將這層薄膜從晶圓表面上去除。但是以這種方法製成的晶圓也會具有很尖銳的斷裂稜角，如前面所述，這些尖銳的斷裂稜角也必須接受倒圓處理。
本發明的目的是提出一種將固體原材料製成之固體塊倒圓的方法，以避免在將固體原材料或固體塊分割後形成尖銳的稜角，以及降低將稜角倒圓耗費的時間及成本。
本發明提出的將本文開頭提及之稜角倒圓的方法是，在圓柱形固體原材料(1)的外殼面或長方六面體形固體原材料(1)的側表面上形成至少一個環繞凹陷(7)，而且這個/這些環繞凹陷的每一個點與固體原材料(1)的底面或頂面均相距一相等的距離。
例如，以先前技術從圓柱形矽原材料分割出來的矽塊具有尖銳的稜角，因此在將矽塊或矽晶圓進一步加工之前，必須另外增加一個將稜角倒圓的步驟，以去除這些稜角。
本發明的方法的適用範圍並不限於圓柱形固體原材料，亦可應用於長方六面體形的固體原材料。
本發明的方法不需要另外增加一個將稜角倒圓的步驟，其作法是在要將圓柱形固體原材料分割或切開成固體塊的位置製作一個在固體原材料的外殼面上環繞的凹陷。這個凹陷的作用是為接下來的分割步驟準備一個額定斷裂位置，以及提供一個倒圓的稜角。
長方六面體形固體原材料具有一個頂面、一個底面、以及4個側表面。在這種情況下是沿著4個側表面形成環繞凹陷，同時環繞凹陷的每一個點與頂面的距離均相等。
本發明的方法特別適用於半導體原材料或是以矽(Si)、砷化鎵(GaAs)、氮化鎵(GaN)、碳化矽(SiC)、磷化銦(InP)、氧化鋅(ZnO)、氮化鋁(AlN)、鎵、三氧化二鎵(Ga2O3)、三氧化二鋁(Al2O3)等材料製成的晶圓，對於鑽石亦非常適用。
本發明的方法亦適用於由上述物質組合成的材料，以及利用外延生長法或晶圓鍵技術合製成的產品。
根據本發明的一種實施方式，圓柱形、圓盤形或長方六面體形固體塊都是晶圓。
例如，可以利用本發明的方法製作出矽塊，這些矽塊可以在後面的步驟中被進一步分割，或是在接下來的步驟中直接作為晶圓使用。在這種情況下，需要在圓柱形原材料或矽塊的外殼面上製作複數個彼此平行的相鄰的環繞凹陷，其中環繞凹陷之間的距離是由要達到的晶圓厚度決定。
1．．．固體原材料(矽錠)
2．．．固體塊
3．．．半導體晶圓
4．．．砂輪
5．．．晶圓的稜角
6．．．稜角輪廓/切口
7．．．凹陷
8．．．部分倒圓
9．．．額定斷裂處
10．．．塗層/電子元件
以下將配合圖式及一個實施例對本發明的內容做進一步的說明。其中：
第1a圖：一個圓柱形固體原材料(矽錠)。
第1b圖：由第1a圖之矽錠製成的固體矽塊。
第2a圖：在圓柱形固體原材料的外殼面上形成的多個本發明的凹陷。
第2b圖：本發明之方法的一種應用，其中形成多個分佈在圓柱形原材料的整個外殼面上的凹陷。
第2c圖：本發明之方法的一種應用，其中形成多個分佈在長方六面體原材料的4個側表面上的凹陷。
第3圖：一個利用先前技術以砂輪將晶圓的稜角倒圓的製造步驟。
第4圖：以具有不同輪廓的砂輪形成之本發明的稜角倒圓。
第5圖：一個具有本發明之倒圓的稜角的晶圓，此晶圓帶有已準備好的額定斷裂處。
第6圖：如第3圖之晶圓在分割後形成的晶圓。
第7圖：為晶圓準備兩個額定斷裂處的本發明之稜角倒圓的第一種實施方式。
第8圖：為晶圓準備兩個額定斷裂處的本發明之稜角倒圓的第二種實施方式，其中稜角倒圓具有不同的深度。
第9圖：在晶圓上形成稜角倒圓的另一種實施方式，其中在晶圓的頂面上已具有在不同的固體製造步驟中形成的電子元件。
根據本發明的一種實施方式，凹陷為楔形，並具有第一及第二部分倒圓。
在同一時間形成的凹陷是一個楔形凹陷，其具有兩個部分倒圓，並由這兩個倒圓組成凹陷的輪廓。可以將這兩個部分倒圓的半徑製作成和晶圓的一個相鄰稜角的倒圓的半徑一樣大。例如，上方稜角的半徑和楔形凹陷之上方部分倒圓的半徑一樣大，楔形凹陷的之下方部分倒圓的半徑和下方稜角的半徑一樣大。根據一種特殊的形式，所有稜角的半徑都一樣大。
本發明的另一種實施方式是製作複數個環繞凹陷。
本發明的一種實施方式是在晶圓上緣及晶圓下緣之間製作複數個如以上描述的楔形凹陷。這些凹陷都是環繞晶圓的外殼面，而且彼此之間的距離全部相等。如果有3個或3個以上的凹陷，這些凹陷彼此之間的距離可以是相等的，也可以是不等的。
本發明的一種特殊的實施方式是在同一個工作步驟中形成環繞凹陷，以及將圓柱形或圓盤形固體塊的外環繞稜角倒圓。
製造晶圓時可能會形成稜角，這些稜角具有如前面所述之斷裂及形成裂縫的風險。例如這些棱角可能出現在晶圓表面的外緣，並環繞整個晶圓。這些環繞稜角可能出現在晶圓的第一表面(例如頂面)及第二表面(例如晶圓的底面)。
根據本發明，在加工固體晶圓或矽塊時，去除固體晶圓或矽塊的兩個尖銳的環繞稜角及形成凹陷的作業是在同一個工作或過程步驟中完成。這個凹陷也是環繞晶圓的外緣，例如在兩個倒圓的稜角的中間環繞。
將晶圓稜角倒圓的方式可以是使每個稜角均形成一個倒圓，而且這些倒圓的半徑可以是一樣的，也可以是不一樣的，也可以形成一個將兩個稜角都包括在內的具有一規定之半徑的共同倒圓。
本發明的一種特殊的實施方式是形成具有不同的部分倒圓及/或不同深度的凹陷。
根據本發明，可以為每一個凹陷的兩個部分倒圓均選擇不同的深度及不同的半徑。
由於在將矽材料分割成如本文前面提及之先前技術所述之兩個或兩個以上的矽塊或晶圓時，所形成的凹陷是作為矽原材料或矽塊上的額定斷裂位置，因此形成凹陷不只能夠規定斷裂位置，而且可以透過不同深度的凹陷按順序對固體材料進行分割作業。例如，首先分割的是矽材料上凹陷深度最大的額定位置。如果分割出的矽塊也具有複數個不同深度的凹陷，則繼續以相應的機械負荷在凹陷深度最大的額定斷裂位置進行分割。
根據一種特殊的實施方式，在形成凹陷的同時，亦形成晶圓的取向特徵，例如在製造晶圓及/或辨識晶圓之種類時，校準晶圓用的凹槽及/或平坦處。
製造半導體時，通常至少會在晶圓上形成取向特徵。這些取向特徵被稱為凹槽及平坦處，其作用是在校準晶圓時以半導體結晶結構的取向(晶體取向)為準進行取向校準。
本發明的方法是製作一或複數個環繞凹陷，以及在一個處理或加工步驟中製作或形成必要的取向特徵。
根據本發明的一種實施方式，帶有至少一個環繞凹陷的圓柱形固體原材料的直徑大於或等於要製造之晶圓的目標直徑，其中如果圓柱形固體原材料的直徑大於要製造之晶圓的目標直徑，則在形成凹陷並分割成圓柱形或圓盤形的固體塊之後，接著將直徑縮小到等於目標直徑。
本發明之方法亦可應用於圓柱形直徑大於要製造之固體塊或晶圓之直徑的固體原材料。在這種情況下，在形成凹陷並分割成圓柱形或圓盤形的固體塊之後，接著以適當的方法將直徑縮小，使其等於一目標直徑，例如晶圓的目標直徑。
根據本發明的一種實施方式，除了將直徑縮小到目標直徑外，還另外製作凹陷。
這種實施方式是除了將直徑縮小到事先給定的目標直徑外，還另外製作如前面所述之凹陷。這樣做是為了對固體材料進行進一步的分割，如前面所述，此處亦可製作多個具有不同輪廓及深度的凹陷，以設定進一步分割的順序。
本發明的方法可用於製造固體產品，例如經過加工的矽條或矽錠。
一種有利的方式是在矽錠的外殼面或側表面上形成環繞凹陷。例如，最接近頂面的凹陷的每一個點均與頂面相距一相等的距離。這個凹陷的形狀為楔形，並具有一個第一部分倒圓及一個第二部分倒圓。這兩個部分倒圓的倒圓半徑可以是相同的，也可以是不同的。另一種可能的方式是形成n個具有相同深度的凹陷，或是形成n個分別具有不同深度的凹陷。
前面描述的想像的底面及頂面也可以理解為只是矽錠的想像中的底面及頂面。由於技術條件的關係，所製造的矽錠的形狀未必是正圓柱形。為使用本發明的方法，並不需要證實矽錠的形狀是正圓柱形或正長方六面體。只需假定矽錠具有一個底面及頂面即可。
一種特別有利的方式是使凹陷以彼此間隔相等距離的方式均勻的分佈在矽錠的外殼面或側表面上。這樣做的目的是為接下來將矽錠分割為多個固體矽塊的數個步驟做好準備。
能夠以本發明的方法製造的另一種固體產品是晶圓，由於製作具有部分倒圓的凹陷的關係，此種晶圓在矽錠或固體矽塊被分割之後具有已倒圓的環繞稜角。
此外，以本發明之方法製作的所有圓柱形或圓盤形的固體塊亦屬於本發明的方法製造的產品或中間產品。
第1a圖顯示一個在製造半導體時常用於製造晶圓用的圓柱形原材料(矽錠)。例如，這個矽錠是按照Czochralski的晶體拉伸法，以無坩堝的區域拉伸法製造的單晶矽條。
第1b圖顯示將第1a圖之圓柱形原材料分割後形成的矽塊。第1b圖中的不同高度的矽塊表示有些矽塊可以進一步被分割成較薄的矽塊，有些矽塊的厚度則已經符合製造晶圓所需的厚度。
如第2a圖所示，為了製作具有已倒圓之稜角的矽塊或晶圓，需要在圓柱形原材料的外殼面上形成至少一個(較佳是多個)環繞凹陷。例如，可以利用雷射或機械研磨等方法形成這種凹陷。
如第2b圖所示，一種特別有利的方式是形成n個分佈在矽錠1的整個外殼面上的凹陷7，這些凹陷彼此之間的距離可以是相等的，也可以是不相等的。例如，可以在形成n個凹陷7的步驟後，接著將整個矽錠的原材料1分割成單一的晶圓3。這個分割過程通常包括多個分割步驟，其中每一個分割步驟至少形成一個晶圓3。
第2c圖顯示的情況是在長方六面體形固體原材料1的4個側表面上形成n個凹陷7。
以下的描述主要涉及一個半導體晶圓3。但是以下描述的方法並非僅能應用於晶圓3。當然，以下描述的方法亦可後於矽塊2。
第3圖顯示一個半導體晶圓3及一個僅被部分繪出的砂輪4，其中砂輪4具有一個如先前技術所使用的半圓形切口6。砂輪4是以何種材料製成並不會對本方明的方法造成任何影響。切口6的形狀也不會對本方明的方法造成任何影響，例如除了半圓形外，也可以使用梯形的切口6。
在利用砂輪4將第3圖中以點狀虛線表示的稜角5倒圓之前，晶圓3具有尖銳的環繞稜角5。
第4圖顯示一個具有本發明之改變過的稜角輪廓6的砂輪，除了可以將晶圓3的稜角5倒圓外，這個稜角輪廓6還可以形成環繞凹陷7。以這種方式形成的環繞凹陷7具有兩個部分倒圓8，也就是如第4圖之晶圓3的左邊部分以兩個元件符號8標示的第一及第二部分倒圓8。
在這個實施例中，凹陷7位於晶圓3之稜角5之間的中間位置。但實際中凹陷7與稜角5的距離並非必須相等，而是可以技術條件許可的範圍內任意改變。
第4圖中的點狀虛線代表晶圓3的稜角5在倒圓之前的形狀。根據本發明，可以在同一個工作步驟中實現稜角6的倒圓及形成凹陷7。
第5圖顯示一個經過前面描述之工作步驟後的晶圓3的斷面圖。第5圖中從左邊的凹陷7到右邊的凹陷7的虛線代表所謂的額定斷裂處9。
所形成的環繞凹陷7會使晶圓3的直徑變小。在以適當的方法(例如前面描述的DE 10 2012 001 620 A1揭示的方法)將半導體晶圓3分割成兩個子晶圓3或矽塊2時，可以透過縮小的直徑規定分割晶圓3或矽塊2的位置或區域。本說明書將這個位置或區域稱為額定斷裂處9。
一種有利的方式是，在分割晶圓3時，和先前技術一樣，在額定斷裂處9不會形成尖銳的稜角。透過形成帶有部分倒圓8的凹陷7，形成於晶圓3或矽塊2之額定斷裂處9的稜角6不再是尖銳的稜角，原因是這個稜角已帶有一個部分倒圓8。
第6圖顯示將晶圓3或矽塊2分割後，形成於額定斷裂處9、並帶有已倒圓之稜角的子晶圓3或矽塊2。
本發明的方法並不僅限於在一個晶圓3上形成一個凹陷7。例如，第7圖顯示的是形成兩個凹陷7的實施方式。在兩個凹陷7上分別形成一個對晶圓進行分割用的額定斷裂處9。
如第8圖所示，可以透過形成具有不同深度的凹陷7可以規定分割晶圓3或矽塊2的順序。可以假定晶圓3或矽塊2最先發生斷裂的位置是具有最小直徑的額定斷裂處9。因此如第8圖所示，多次利用分割方法將半導體晶圓3或矽塊2一分為二時，晶圓3或矽塊2會先在上方的額定斷裂處9發生斷裂，然後是在下方的額定斷裂處9發生斷裂。
可以在處理晶圓3之前或之後形成本發明的凹陷7。例如，可以如前面所述在形成子晶圓之前先形成凹陷7，或是在使半導體材料層變薄之後形成凹陷7。在這種情況下，可以製作及處理具有正常稜角的晶圓3。在經過不同的處理步驟製造出位於晶圓3上的電子元件10後，接著同時將晶圓稜角5倒圓及形成凹陷7。第9圖顯示的是以這種方式製造出的晶圓3。在形成凹陷7後，接著在額定斷裂處9進行分割。另一種可能的方式一併處理已具有倒圓的稜角的晶圓3及所形成的凹陷7，然後使其斷裂。
在所有的應用情況中都可以另外利用其他的晶體破壞方法使額定斷裂處9變得更為明顯，利如利用刮刀刻劃或雷射法。
在本實施例中，在斷裂或分割之前，晶圓的厚度在200μm至1500μm之間，因此部分倒圓的厚度在100μm至800μm之間。
所形成的凹陷7較佳是具有一個銳角，其中凹陷7可以具有不同的深度。
因此本發明的方法的一個優點是，在將半導體晶圓稜角倒圓及從中間分割時，不會形成資側面進到晶圓內部的裂痕。
這樣就可以避免在晶圓的中間區域出現不利的晶體破壞現象，以及阻止晶圓被部分或全部分割。
本發明的方法應用於碳化矽(SiC)之類的原材料具有特別的優點。雖然以上的描述是聚焦於矽材料，但是本發明的方法亦適用於氮化鎵之類的材料。
本發明的方法亦適用於基台長度很短(只有數厘米)的材料。
以本發明的方法形成的晶圓3的倒圓稜角符合半導體工業的標準及規範SEMI(國際半導體設備及材料)的要求。
2．．．固體塊
3．．．半導體晶圓

Claims (1)


1. 將固體原材料製成之固體塊倒圓的方法，這種方法是將圓柱形或長方六面體形的固體原材料製造成複數個圓柱形、圓盤形、或長方六面體形的固體塊，其特徵為：在圓柱形固體原材料的外殼面或長方六面體形固體原材料的側表面上形成至少一個環繞凹陷，而且這個/這些環繞凹陷的每一個點與固體原材料的底面或頂面均相距一相等的距離。

2. 如申請專利範圍第1項的方法，其特徵為：圓柱形、圓盤形或長方六面體形固體塊都是晶圓。

3. 如申請專利範圍第1項或第2項的方法，其特徵為：凹陷為楔形，並具有第一及第二部分倒圓。

4. 如申請專利範圍第1項至第3項中任一項的方法，其特徵為：形成複數個環繞凹陷。

5. 如申請專利範圍第1項至第4項中任一項的方法，其特徵為：在同一個工作步驟中形成環繞凹陷，以及將圓柱形或圓盤形固體塊的外環繞稜角倒圓。

6. 如申請專利範圍第1項至第5項中任一項的方法，其特徵為：形成具有不同的部分倒圓及/或不同深度的凹陷。

7. 如申請專利範圍第1項至第6項中任一項的方法，其特徵為：在形成凹陷的同時，亦形成晶圓的取向特徵，例如在製造晶圓及/或辨識晶圓之種類時，校準晶圓用的凹槽及/或平坦處。

8. 如申請專利範圍第1項至第7項中任一項的方法，其特徵為：帶有至少一個環繞凹陷的圓柱形固體原材料的直徑大於或等於要製造之晶圓的目標直徑，其中如果圓柱形固體原材料的直徑大於要製造之晶圓的目標直徑，則在形成凹陷並分割成圓柱形或圓盤形的固體塊之後，接著將直徑縮小到等於目標直徑。

9. 如申請專利範圍第8項的方法，其特徵為：除了將直徑縮小到目標直徑外，還另外製作凹陷。

10. 一種矽錠，其形狀為圓柱形或長方六面體形，具有一個外殼面或4個側表面，以及一個底面及一個頂面，其特徵為：矽錠的外殼面或側表面具有n個環繞凹陷，其中這些凹陷與底面及/或頂面均相距一相等的距離。

11. 如申請專利範圍第10項的矽錠，其特徵為：這些凹陷是以彼此間隔相等距離的方式均勻的分佈在矽錠的外殼面上。

12. 一種晶圓，是由分割固體原材料所形成，形狀為圓盤形或長方六面體形，且在底面及頂面上各有一個外環繞稜角，以申請專利第1項至第6項中任一項之方法製作而成，其特徵為：晶圓的環繞稜角具有倒圓，且這些倒圓是利用在分割前製作的凹陷所形成。
TW103111797A 2013-03-28 2014-03-28 將固體原材料製成之固體塊倒圓的方法，以及以此種方法製成的固體產品 TW201446454A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102013205720 2013-03-28
DE102013113030.5A DE102013113030A1 (de) 2013-03-28 2013-11-26 Verfahren zur Kantenverrundung von Halbleiter-Wafern

Publications (1)

Publication Number Publication Date
TW201446454A true TW201446454A (zh) 2014-12-16

Family

ID=51519684

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103111797A TW201446454A (zh) 2013-03-28 2014-03-28 將固體原材料製成之固體塊倒圓的方法，以及以此種方法製成的固體產品

Country Status (4)

Country Link
EP (1) EP2978575A1 (zh)
DE (1) DE102013113030A1 (zh)
TW (1) TW201446454A (zh)
WO (1) WO2014154863A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10843380B2 (en) 2015-04-09 2020-11-24 Siltectra Gmbh Method for the material-saving production of wafers and processing of wafers
US12097641B2 (en) 2015-06-23 2024-09-24 Siltectra Gmbh Method for forming a crack in an edge region of a donor substrate

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015008037A1 (de) 2015-06-23 2016-12-29 Siltectra Gmbh Verfahren zum Führen eines Risses im Randbereich eines Spendersubstrats

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07232319A (ja) * 1994-02-24 1995-09-05 M Setetsuku Kk インゴットのスライス方法
DE4414373C2 (de) 1994-04-25 1998-05-20 Siemens Ag Halbleiter-Wafer mit bearbeiteten Kanten
JPH09290358A (ja) * 1996-04-25 1997-11-11 Komatsu Electron Metals Co Ltd 半導体ウェハの製造方法および半導体インゴットの面 取り加工装置
JP4224871B2 (ja) * 1998-06-09 2009-02-18 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
DE19953131A1 (de) 1999-11-04 2001-08-02 Bosch Gmbh Robert Verfahren und Vorrichtung zum Kantenverrunden
DE102006060195A1 (de) * 2006-12-18 2008-06-26 Jacobs University Bremen Ggmbh Kantenverrundung von Wafern
DE102012001620A1 (de) 2012-01-30 2013-08-01 Siltectra Gmbh Verfahren zur Herstellung von dünnen Platten aus Werkstoffen geringer Duktilität mittels temperaturinduzierter mechanischer Spannung unter Verwendung von vorgefertigten Polymer-Folien

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10843380B2 (en) 2015-04-09 2020-11-24 Siltectra Gmbh Method for the material-saving production of wafers and processing of wafers
US11518066B2 (en) 2015-04-09 2022-12-06 Siltectra Gmbh Method of treating a solid layer bonded to a carrier substrate
US12097641B2 (en) 2015-06-23 2024-09-24 Siltectra Gmbh Method for forming a crack in an edge region of a donor substrate

Also Published As

Publication number Publication date
EP2978575A1 (de) 2016-02-03
DE102013113030A1 (de) 2014-10-02
WO2014154863A1 (de) 2014-10-02

Similar Documents

Publication Publication Date Title
US3997964A (en) Premature breakage resistant semiconductor wafer and method for the manufacture thereof
US9721791B2 (en) Method of fabricating III-nitride semiconductor dies
US8692357B2 (en) Semiconductor wafer and processing method therefor
JPH0888201A (ja) サファイアを基板とする半導体素子
US8796820B2 (en) Semiconductor wafer and semiconductor device wafer
TW201446454A (zh) 將固體原材料製成之固體塊倒圓的方法，以及以此種方法製成的固體產品
US20170069535A1 (en) Semiconductor device manufacturing method
CN107623028B (zh) 半导体基板及其加工方法
JP2012156228A (ja) 半導体ウェハ、半導体バー、半導体ウェハの製造方法、半導体バーの製造方法、半導体素子の製造方法
US11652010B2 (en) Semiconductor substrate crack mitigation systems and related methods
US20070205490A1 (en) Method for Production of Semiconductor Chip, and Semiconductor Chip
KR20180133231A (ko) 플라즈마 에칭 및 플라즈마 다이싱 방법
JP6598702B2 (ja) ウェーハの加工方法
JP2007081131A (ja) 単結晶ウエハ及びそれを用いたエピタキシャル成長用基板
US20170148747A1 (en) Stress relief in semiconductor wafers
JP6264990B2 (ja) 窒化物半導体基板の製造方法
CN111509095B (zh) 复合式基板及其制造方法
US20170141049A1 (en) Wafer Edge Shape for Thin Wafer Processing
US7179720B2 (en) Pre-fabrication scribing
CN105390579A (zh) 半导体发光元件晶片、半导体发光元件及其制造方法
US6621149B2 (en) Semiconductor chip production method and semiconductor wafer
CN104064444A (zh) 半导体晶片的制造方法及半导体晶片
US11309188B2 (en) Singulation of silicon carbide semiconductor wafers
TWI656102B (zh) 脆性基板之分斷方法
US20190131247A1 (en) Semiconductor Wafer Cutting Using A Polymer Coating To Reduce Physical Damage