EP2978575A1 - Verfahren zur kantenverrundung von aus einem festkörper-ausgangsmaterial erzeugten festkörper-teilstücken und mittels dieses verfahrens hergestellte festkörperprodukte - Google Patents

Verfahren zur kantenverrundung von aus einem festkörper-ausgangsmaterial erzeugten festkörper-teilstücken und mittels dieses verfahrens hergestellte festkörperprodukte

Info

Publication number
EP2978575A1
EP2978575A1 EP14720906.8A EP14720906A EP2978575A1 EP 2978575 A1 EP2978575 A1 EP 2978575A1 EP 14720906 A EP14720906 A EP 14720906A EP 2978575 A1 EP2978575 A1 EP 2978575A1
Authority
EP
European Patent Office
Prior art keywords
solid
wafer
starting material
rounding
cylindrical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP14720906.8A
Other languages
English (en)
French (fr)
Inventor
Wolfram Drescher
Jan Richter
Stefan Eichler
Franz Schilling
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Freiberger Compound Materials GmbH
Siltectra GmbH
Original Assignee
Freiberger Compound Materials GmbH
Siltectra GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freiberger Compound Materials GmbH, Siltectra GmbH filed Critical Freiberger Compound Materials GmbH
Publication of EP2978575A1 publication Critical patent/EP2978575A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate

Definitions

  • the invention relates to a method for edge rounding of generated from a solid starting material
  • cylindrical or cuboid solid-state material more cylindrical, disc-shaped or cuboid solid sections are generated.
  • the invention also relates to solid products produced by this method.
  • a solid-state starting material is understood as meaning both a monocrystalline and a polycrystalline block consisting of silicon (semiconductor raw material), also referred to as ingots or ingots, from which wafers are produced in subsequent production process steps which are used to manufacture semiconductor chips or semiconductor chips
  • a solid starting material may also be a sapphire.
  • silicon sections are produced. These silicon sections may represent a wafer. In another case, these silicon sections are further subdivided until they have the desired thickness of a wafer to be produced.
  • the rounding is done with a grindstone, for example
  • DE 10 2012 001 620 A1 discloses a method in which an adhesive or an adhesive layer is applied to a film for producing thin wafer wafers. Two of the slides prepared in this way are each with their
  • Adhesive layer applied to the top and bottom of the processed semiconductor blank. After this
  • Curing the adhesive will thermally stress the wafer. Due to different thermal properties of wafer and polymer, the wafer breaks into two thinner halves. On both thin wafers now one side still still adheres a film which must be removed from the wafer surface in a subsequent step. Also with this
  • Manufacturing process produces wafer slices with very sharp rupture edges which, as described above,
  • the invention is therefore based on the object
  • the object is achieved in a method for edge rounding of the aforementioned type, on a lateral surface of the cylindrical solid-state starting material (1) or the side surfaces of the
  • cuboid solid-state starting material (1) at least one circumferential recess (7) is generated such that it is equally spaced at all its points to a base or top surface of the solid state starting material (1).
  • a prior art for example, in silicon sections divided cylindrical silicon starting material has sharp circumferential edges, which for example, by means of one additional necessary
  • the starting material may also have a cuboid shape.
  • cylindrical solid state starting material to be carried out in solid sections is intended to be a circumferential on the lateral surface of the solid state starting material depression
  • This recess is designed such that this is both a predetermined breaking point for a
  • Groove generated along the four side surfaces running and has, for example, the top surface at each point the same distance.
  • the method is particularly applicable to semiconductor starting materials or silicon Si wafers.
  • a cylindrical, disc-shaped or cuboid solid-state section is a wafer.
  • silicon sections are produced which can subsequently be further divided or already represent a wafer suitable for subsequent method steps.
  • the recess is wedge-shaped and executed with a first and a second partial rounding.
  • the recess formed at the same time is a wedge-shaped depression, which is designed in such a way that it has two partial roundings which, when assembled, represent the profile of the depression.
  • the partial fillets can be made with the same radius as the rounding of an adjacent edge of the wafer. For example, the radius of the upper edges with the radius of the upper
  • Each of these depressions is again circumferential and runs at a constant distance from an adjacent depression around the wafer circumferential surface. With three or more recesses, these may be arranged the same or different from each other.
  • Disk-shaped solid-state portion is done.
  • Wafer surface and run around the wafer may be formed on a first side as well as an upper side of the wafer as well as on a second side like a lower side of the wafer.
  • both the two sharp peripheral edges of the wafer or section are eliminated in a working or process step in the processing of solid-state wafers or silicon sections as well as produces a depression.
  • This recess is also encircling the outer edge of the wafer and extends, for example, centrally between the two rounded edges.
  • the rounding of the wafer edges can be made such that each edge a rounding with the same or
  • the wells are generated with different partial rounding and / or different depths.
  • Predetermined breaking points in the silicon starting material or in the Sikizium sections for dividing the silicon material into two or more sections or wafer slices can be used by introducing the wells not only the position of a Predetermined breaking point, but also an order of breakup of the
  • Break breaking point with the deepest depression and so on it is provided that with the production of the depressions, orientation features of a wafer, such as a notch and / or a fiat for aligning the wafer in a production and / or recognition of a disk type, are generated.
  • orientation features of a wafer such as a notch and / or a fiat for aligning the wafer in a production and / or recognition of a disk type
  • Orientation features at least attach to the wafers. These are referred to as Notch and Fiat and serve as an orientation in aligning the wafers on the basis the orientation of the semiconductor crystal structure (crystal orientation).
  • the method provides, with an introduction of one or more circumferential recesses and the necessary
  • the cylindrical solid-state starting material in which at least one circumferential recess is introduced, has a diameter which is equal to or greater than a target diameter of the wafers to be produced and that, in the case that the diameter is greater, after generating the recess and a subsequent dicing in
  • the method can also be applied to solid state starting materials having a larger cylinder diameter than that of the solid body portion or wafer to be formed. In this case, the pits become
  • Solid products such as one by means of the method
  • the recess lying closest to the top surface extends in such a way that it has an equal distance from the top surface in all points which are imagined on its course.
  • This depression is wedge-shaped with a first and a second partial rounding.
  • the partial roundings can have the same rounding radius or
  • n recesses have different rounding radii. It is also possible to introduce the n recesses with one and the same depth or with a different depth.
  • the imaginary base and top surface described can also be considered as an imaginary base and top surface of an ingot.
  • the produced ingots have
  • the depressions are distributed at the same distance from one another over the entire lateral surface or the side surfaces of the ingot. Such is the ingot for several subsequent
  • Solid state product is a wafer which passes through the
  • Fig. 2a a plurality of recesses produced according to the invention on the mantle surface of a cylindrical
  • FIG. 2b shows an application of the method in which
  • Recesses are distributed over the entire lateral surface of the cylindrical starting material
  • Fig. 2c is an application of the method in which
  • Fig. 3 is a known from the prior art
  • Process step of rounding the edges of a wafer by means of a grindstone 4 is a representation of the edge rounding according to the invention by means of a grindstone with a changed profile profile
  • Fig. 5 a wafer rounded according to the invention
  • FIG. 6 shows the wafer from FIG. 3 after cutting
  • Fig. 7 shows a first alternative embodiment of
  • FIG. 8 shows a second alternative embodiment of
  • Edge rounding according to the invention for the preparation of two predetermined breaking points of a wafer with different depths in the edge rounding and
  • FIG. 9 shows a further embodiment of the edge rounding on a wafer, on the upper side of which electronic components have already been produced in different solid-state production steps.
  • FIG. 1a shows a cylindrical starting material (ingot) customary in semiconductor production for the production of wafers.
  • This ingot is one manufactured, for example, by means of a Czochralski crystal pulling process by means of a crucible-free zone-pulling process
  • FIG. 1b cylindrical starting material shown after a generation of silicon sections.
  • the different heights of the illustrated silicon sections in FIG. 1b indicate that these silicon sections can be further subdividable sections or can already have a height required for a wafer.
  • Recesses placed on the lateral surface of the cylindrical circumferential recesses can be introduced, for example, using a laser or mechanically by grinding.
  • Recesses 7 distributed over the entire surface of the ingot 1 with uniform or uneven intervals to each other to install, as shown in Figure 2b.
  • the entire ingot can be divided into individual wafers 3.
  • This process of sharing typically involves several sub-steps in which at least one wafer 3 is generated per sub-step.
  • FIG. 2 c shows an embodiment in which a number n of recesses 7 are distributed over the four side surfaces of a cuboid solid starting material 1.
  • FIG. 3 shows a semiconductor wafer 3 with a whetstone 4 only partially shown, which has a
  • Notch 6 in the form of a semicircle, as is known in the art.
  • This grindstone 4 may consist of various materials, which is no
  • the wafer 3 has prior to the rounding of the edges 5 by means of the grindstone 4 sharp-edged circumferential edges 5, which is shown in the figure 3 by the dot-dot line.
  • FIG. 4 shows a grindstone 4 having an edge profile 6 which has been modified according to the invention and which has it
  • circumferential recess 7 has two partial rounding 8, as shown in Figure 4 in the left portion of the wafer 3, two reference numerals 8 for a first and a second partial rounding 8 is shown.
  • the recess 7 is located centrally between the edges 5 of the wafer 3.
  • edges 5 Spacing to the edges 5 is not mandatory and can be changed arbitrarily within the technological possibilities.
  • the edge 5 of the wafer 3 before the rounding is again shown as a dot-dot line. According to the invention, both the rounding of the edges 6 and the production of the recess 7 can be realized in the same operation.
  • Figure 5 shows a wafer 3 after the straight
  • the generated circumferential recess 7 leads to a
  • the reduced diameter may be used to specify the location or the area at which or in which the wafer 3 or the silicon wafer Section 2 is shared. In this description, this point or this area is referred to as predetermined breaking point 9.
  • Wafers 3 at the predetermined breaking point 9 no as in the prior art usual, sharp edges arise.
  • the edge 6 of the wafer 3 or the silicon portion 2 formed at the predetermined breaking point is no longer a sharp edge, since it already has one of the partial roundings 8.
  • the partial wafers 3 or silicon sections 2 with their already rounded edges produced after the division of the wafers 3 or of the silicon section 2 at the predetermined breaking point 9 are shown in FIG.
  • the method is not based on generating a
  • Well 7 limited to a wafer 3.
  • an embodiment with two recesses 7 is shown in FIG. At both recesses 7 arises one each
  • Predetermined breaking point 9 at which the division of the wafer takes place.
  • the order of division of the wafer 3 or of the silicon section 2 can be predetermined. It can be assumed that the wafer 3 or the silicon section 2 breaks first at the predetermined breaking point 9 with the smallest diameter.
  • Wafer 3 or the silicon section 2 in the figure 8 first at the upper predetermined breaking point 9 and subsequent to the break lower breaking point 9, with appropriate multiple application of the method for division of a
  • the production of the depression 7 according to the invention can be carried out both before and after the processing of a wafer 3.
  • the wafer 3 Before processing, for example, to produce partial wafers 3, as already described, and after processing, for example, to thin the semiconductor material layer. In this case, the wafer 3 can be manufactured and processed with normal edges. After the completion of the
  • the wafer edges 5 are rounded with simultaneous production of the recess 7.
  • a wafer 3 produced in this way is shown in FIG. After the introduction of the recess 7, the cutting takes place at the predetermined breaking point 9. Alternatively, the wafer 3 with already rounded edges 5 and the
  • the predetermined breaking point 9 can be further characterized by further crystal damaging processes, such as by a
  • the wafer thickness dimensions that are present are between 200 and 1500 pm before splitting or cutting so that the partial fillets have thicknesses of 100 to 800 pm.
  • the generated recess 7 preferably has an acute angle, wherein the recess 7 can be performed at different depths.
  • the method is particularly advantageous for a starting material such as silicon carbide SiC.
  • a starting material such as silicon carbide SiC.
  • the method is also suitable for materials such as a gallium nitride GaN.
  • the rounded edges of a wafer 3 produced by means of the present invention correspond in particular to the standards and guidelines of the semiconductor industry SEMI® (Semiconductor Equipment and Materials International).

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Dicing (AREA)

Abstract

Verfahren zur Kantenverrundung von aus einem Festkörper- Ausgangsmaterial erzeugten Festkörper-Teilstücken und mittels dieses Verfahrens hergestellte Festkörperprodukte Zusammenfassung Der Erfindung, welche eine Verfahren zur Kantenverrundung von Festkörper-Wafern betrifft, liegt die Aufgabe zugrunde, ein Verfahren anzugeben, womit in einem Arbeitsgang eine Verrundung einer bereits vorhandenen umlaufenden Kante des Wafers als auch das Vermeiden der Entstehung scharfer Kanten nach einem Prozessschritt, in welchem der Wafer geteilt wird, erreicht und der Aufwand zur Kantenverrundung somit minimiert wird. Diese Aufgabe wird dadurch gelöst, dass auf einer Mantelfläche des zylinderförmigen Festkörper-Ausgangsmaterials (1) oder den Seitenflächen des quaderförmigen Festkörper-Ausgangsmaterials (1) mindestens eine umlaufende Vertiefung (7) derart erzeugt wird, dass diese in allen ihren Punkten gleich beabstandet zu einer Grund- oder Deckfläche des Festkörper-Ausgangsmaterials (1) ist.

Description

Verfahren zur Kantenverrundung von aus einem Festkörper- Ausgangsmaterial erzeugten Festkörper-Teilstücken und mittels dieses Verfahrens hergestellte Festkörperprodukte
Die Erfindung betrifft ein Verfahren zur Kantenverrundung von aus einem Festkörper-Ausgangsmaterial erzeugten
Festkörper-Teilstücken, bei welchem aus einem
zylinderförmigen oder quaderförmigen Festkörper- Ausgangsmaterial mehrere zylinderförmige, scheibenförmige oder quaderförmige Festkörper-Teilstücke erzeugt werden. Die Erfindung betrifft auch mittels dieses Verfahrens hergestellte Festkörperprodukte.
Gemäß der vorliegenden Beschreibung wird unter einem
Festkörper-Ausgangsmaterial jeder Halbleiter oder
Materialkombinationen verschiedener Halbleiter verstanden. Insbesondere wird als eine Festkörper-Ausgangsmaterial sowohl ein monokristalliner als auch ein polykristalliner aus Silizium bestehender Block (Halbleiterrohmaterial) , auch als Ingot oder Barren bezeichnet, verstanden, aus welchem in nachfolgenden Herstellungsverfahrensschritten Wafer erzeugt werden, welche zur Fertigung von Halbleiter-Chips oder
Solarzellen genutzt werden können.
Alternativ kann ein Festkörper-Ausgangsmaterial auch ein Saphir sein.
Auch wenn diese Beschreibung vorrangig ein Ausgangsmaterial aus Silizium beschreibt, ist es dem Fachmann einfach
möglich, dass Verfahren auch auf andere
Halbleitermaterialien oder Halbleiter-Stoffgemische anzuwenden .
Aus derartigen Ingots werden beispielsweise mittels eines Säge- oder Zerreißverfahrens zylinder- oder scheibenförmige Silizium-Teilstücke erzeugt. Diese Silizium-Teilstücke können einen Wafer repräsentieren. In einem anderen Fall werden diese Silizium-Teilstücke weiter unterteilt, bis diese die gewünschte Dicke eines herzustellenden Wafers aufweisen .
Beispielsweise bei der Herstellung einzelner Wafer-Scheiben aus einem Halbleiterrohmaterial entstehen, unabhängig davon, welche Verfahren zum Zertrennen der Wafer genutzt werden, wie beispielsweise ein Zersägen des Halbleiterrohmaterials, sehr scharfe Kanten in den Außenbereichen der Wafer.
In derartigen Kantenbereichen treten bedingt durch
mechanische, thermische oder sonstige Belastungen
Spannungsspitzen im Material auf, welche das Risiko einer Zerstörung des Wafers zumindest in den kantennahen Bereichen beinhalten. Zur Verringerung derartiger Spannungen ist bekannt, die Kanten der Wafer zumindest teilweise abzurunden und derartige Absplitterungen (Edge Chipping) und
Rissbildungen, und somit der Zerstörung der betroffenen Chips auf dem Wafer, entgegenzuwirken.
Derartige Verfahren werden unter anderem in der
DE 199 53 131 AI und der DE 44 14 373 AI beschrieben. Dabei wird neben dem Abrunden der Kanten mit einem vorgegebenen Radius auch eine Bearbeitung der Kanten zu einem
trapezförmigen Kantenprofil beschrieben.
Die Rundung wird zum Beispiel mit einem Schleifstein
erzeugt. Oft werden auch diamantbesetzte Profilscheiben oder Fräser eingesetzt.
Zur Vermeidung der bekannten Nachteile beim Zersägen von Halbleiterrohlingen zu Wafer-Scheiben ist beispielsweise aus der DE 10 2012 001 620 AI ein Verfahren bekannt, bei welchem zur Herstellung von dünnen Wafer-Scheiben auf eine Folie ein Kleber oder eine Klebeschicht aufgebracht wird. Zwei der derart vorbereiteten Folien werden jeweils mit ihrer
Klebeschicht auf die Oberseite und die Unterseite des zu bearbeitenden Halbleiterrohlings aufgebracht. Nach dem
Aushärten des Klebers wird der Wafer thermisch gestresst. Durch unterschiedliche thermische Eigenschaften von Wafer und Polymer bricht der Wafer in zwei dünnere Hälften. Auf beiden dünnen Wafern haftet nunmehr jeweils einseitig noch eine Folie, welche in einem nachfolgenden Schritt von der Waferoberfläche abgelöst werden muss. Auch bei diesem
Herstellungsprozess entstehen Wafer-Scheiben mit sehr scharfen Bruch-Kanten, welche wie oben beschrieben,
abgerundet werden müssen.
Der Erfindung liegt somit die Aufgabe zugrunde, ein
Verfahren zur Kantenverrundung von aus einem Festkörper- Ausgangsmaterial erzeugten Festkörper-Teilstücken zu
schaffen, womit eine Entstehung scharfer Kanten nach einem Prozessschritt, in welchem das Festkörper-Ausgangsmaterial oder ein Festkörper-Teilstück geteilt wird, vermieden wird und der Aufwand zur Kantenverrundung somit minimiert wird.
Gemäß der Erfindung wird die Aufgabe bei einem Verfahren zur Kantenverrundung der eingangs genannten Art dadurch gelöst, auf einer Mantelfläche des zylinderförmigen Festkörper- Ausgangsmaterials (1) oder den Seitenflächen des
quaderförmigen Festkörper-Ausgangsmaterials (1) mindestens eine umlaufende Vertiefung (7) derart erzeugt wird, dass diese in allen ihren Punkten gleich beabstandet zu einer Grund- oder Deckfläche des Festkörper-Ausgangsmaterials (1) ist .
Ein nach dem Stand der Technik beispielsweise in Silizium- Teilstücke zerteiltes zylinderförmigen Silizium- Ausgangsmaterial weist scharfe umlaufende Kanten auf, welche beispielsweise mittels eins zusätzlich notwendigen
Verfahrensschritts zu Abrunden der Kanten, vor einer
weiteren Verarbeitung des Teilstücks oder Wafers, beseitigt werden müssen. Eine Beschränkung des Verfahrens auf ein zylinderförmiges Festkörper-Ausgangsmaterial ist nicht vorgesehen, so kann das Ausgangsmaterial auch eine Quaderform aufweisen.
Mittels des erfindungsgemäßen Verfahrens wird ein
zusätzlicher Verfahrensschritt zum Abrunden der Kanten dadurch vermieden, dass an den Stellen, an welchen eine Teilung oder Unterteilung des beispielsweise
zylinderförmigen Festkörper-Ausgangsmaterials in Festkörper- Teilstücke erfolgen soll eine auf der Mantelfläche des Festkörper-Ausgangsmaterials umlaufende Vertiefung
eingebracht wird. Diese Vertiefung ist derart ausgeführt, dass diese sowohl eine Sollbruchstelle für einen
nachfolgenden Teilungsschritt bereitstellt als auch bereits die verrundeten Kanten bereitstellt.
Bei einer Quaderform des Festkörper-Ausgangsmaterials kann der Quader mit einer oben liegenden Deckfläche, einer unten liegenden Grundfläche sowie mit vier Seitenflächen
betrachtet werden. In diesem Fall wird die umlaufende
Vertiefung entlang der vier Seitenflächen verlaufend erzeugt und weist beispielsweise zur Deckfläche in jedem Punkt den gleichen Abstand auf.
Das Verfahren ist insbesondere auf Halbleiter- Ausgangsmaterialien oder Wafer aus Silizium Si,
Galliumarsenid GaAs, Galliumnitrid GaN, Siliciumcarbid SiC, Indiumphosphid InP, Zinkoxid ZnO, Aluminiumnitrid A1N, Germanium, Gallium ( I I I ) -oxid Ga203, Aluminiumoxid A1203
(Saphir) aber auch auf Diamant vorteilhaft anwendbar. Eine Anwendung auf Materialien bestehend aus Kombinationen dieser genannten Stoffe sowie auf durch Epitaxie-Verfahren oder Waferbonden hergestellte Produkte ist ebenfalls vorgesehen.
In einer Ausführung der Erfindung ist vorgesehen, dass ein zylinderförmiges, scheibenförmiges oder quaderförmiges Festkörper-Teilstück ein Wafer ist. Mittels des vorgestellten Verfahrens werden beispielsweise Silizium-Teilstücke erzeugt, welche nachfolgend weiter geteilt werden können oder bereits einen für nachfolgende Verfahrensschritte geeigneten Wafer darstellen. In diesem Fall ist es notwendig, mehrere umlaufende Vertiefungen auf der Mantelfläche des Silizium-Ausgangsmaterials oder eines Silizium-Teilstücks parallel zueinander und nebeneinander anzuordnen, wobei deren Beanstandung voneinander an die zu erreichende Wafer-Dicke angepasst ist.
In einer Ausgestaltung der Erfindung ist vorgesehen, dass die Vertiefung keilförmig und mit einer ersten und einer zweiten Teilrundung ausgeführt ist.
Die gleichzeitig erzeugte Vertiefung ist eine keilförmige Vertiefung, welche derart ausgeführt wird, dass diese zwei Teilrundungen aufweist, welche zusammengesetzt das Profil der Vertiefung darstellen. Die Teilrundungen können mit dem gleichen Radius ausgeführt werden wie die Rundung einer benachbarten Kante des Wafers. So können beispielsweise der Radius der oberen Kanten mit dem Radius der oberen
Teilrundung der keilförmigen Vertiefung und der Radius der unteren Teilrundung der keilförmigen Vertiefung mit dem
Radius der unteren Kante übereinstimmen. In einer besonderen Form stimmen alle Radien aller Kanten überein.
In einer weiteren Ausgestaltung der Erfindung ist
vorgesehen, dass mehrere umlaufende Vertiefungen erzeugt werden.
Es ist vorgesehen die oben beschriebene keilförmige
Vertiefung mehrfach zwischen der oberen und der unteren Waferkante einzubringen. Jede dieser Vertiefungen ist wiederum umlaufend und verläuft in einem gleichbleibenden Abstand zu einer benachbarten Vertiefung um die Wafer- Mantelfläche herum. Bei drei oder mehr Vertiefungen können diese gleich oder unterschiedlich voneinander beabstandet angeordnet sein.
In einer besonderen Ausführung der Erfindung ist vorgesehen, dass die Erzeugung der umlaufende Vertiefung in einem
Arbeitsgang mit einem Erzeugen einer Rundung an einer äußeren umlaufenden Kante des zylinder- oder
scheibenförmigen Festkörper-Teilstücks erfolgt.
Bei der Herstellung der Wafer können scharfe Kanten
entstehen, welche die oben beschriebenen Risiken von
Ausbrüchen und Rissbildungen in sich bergen. Diese Kanten entstehen beispielsweise am äußeren Rand einer
Waferoberfläche und verlaufen um den Wafer herum. Diese umlaufenden Kanten können sowohl auf einer ersten Seite wie einer Oberseite des Wafers als auch auf einer zweiten Seite wie einer Unterseite des Wafers entstehen.
Erfindungsgemäß werden in einem Arbeits- oder Prozessschritt bei der Bearbeitung der Festkörper-Wafer oder Silizium- Teilstücke sowohl die beiden scharfen umlaufenden Kanten des Wafers oder Teilstücks beseitigt als auch eine Vertiefung erzeugt. Diese Vertiefung ist ebenfalls um den äußeren Rand des Wafers umlaufend und verläuft beispielsweise mittig zwischen beiden abgerundeten Kanten.
Dabei kann das Verrunden der Waferkanten derart erfolgen, dass je Kante eine Rundung mit dem gleichen oder
unterschiedlichen Radius erzeugt wird oder derart, dass eine beide Kanten einbeziehende gemeinsame Rundung mit einem vorgegebenen Radius erzeugt wird.
In einer besonderen Ausführungsform der Erfindung ist vorgesehen, dass die Vertiefungen mit unterschiedlichen Teilrundungen und/oder unterschiedlichen Tiefen erzeugt werden .
Erfindungsgemäß kann je Vertiefung sowohl eine
unterschiedliche Tiefe als auch unterschiedliche Radien für die jeweils zwei Teilrundungen jeder Vertiefung gewählt werden .
Da die eingebrachten Vertiefungen zur Ausbildung von
Sollbruchstellen im Silizium-Ausgangsmaterial oder in den Sikizium-Teilstücken für ein Zertrennen des Silizium- Materials in zwei oder mehr Teilstücke oder Wafer-Scheiben, wie eingangs im Stand der Technik erläutert, genutzt werden, kann durch ein Einbringen der Vertiefungen nicht nur die Position einer Sollbruchstelle vorgegeben werden, sondern auch eine Reihenfolge des Auseinanderbrechens des
Festkörper-Materials durch verschiedene Tiefen der
Vertiefungen. So kann davon ausgegangen werden, dass das Silizium-Material an der Sollbruchstelle mit der tiefsten Vertiefung zuerst durchbricht. Das derart entstandene
Silizium-Teilstück wird, wenn dieses wiederum mehrere
Vertiefungen unterschiedlicher Tiefe aufweist, bei
entsprechender mechanischer Beanspruchung an der
Sollbruchstelle mit der tiefsten Vertiefung zerbrechen und so weiter. In einer besonderen Ausführung ist vorgesehen, dass mit der Erzeugung der Vertiefungen auch Orientierungsmerkmale eines Wafers, wie ein Notch und/oder ein Fiat zur Ausrichtung des Wafers bei einer Fertigung und/oder zur Erkennung eines Scheibentyps, erzeugt werden. Bei der Herstellung von Halbleitern ist es üblich,
Orientierungsmerkmale zumindest an den Wafern anzubringen. Diese werden als Notch und Fiat bezeichnet und dienen zur Orientierung bei der Ausrichtung der Wafer auf der Grundlage der Orientierung der Halbleiterkristallstruktur (Kristallorientierung) .
Das Verfahren sieht vor, mit einem Einbringen einer oder mehrerer umlaufender Vertiefungen auch die notwendigen
Orientierungsmerkmale in einem Behandlungs- oder
Verfahrensschritt mit an- oder einzubringen.
In einer Ausführungsform ist zusätzlich vorgesehen, dass das zylinderförmige Festkörper-Ausgangsmaterial, in welches mindestens eine umlaufende Vertiefung eingebracht wird, einen Durchmesser aufweist, welcher gleich oder größer einem Ziel-Durchmesser der zu erzeugenden Wafer ist und, dass für den Fall, dass der Durchmesser größer ist, nach dem Erzeugen der Vertiefung und einem nachfolgenden Zertrennen in
zylinder- oder scheibenförmige Festkörper-Teilstücke eine Reduzierung des Durchmessers auf den Ziel-Durchmesser erfolgt .
Das Verfahren kann auch auf Festkörper-Ausgangsmaterialien angewandt werden, welche einen größeren Zylinder-Durchmesser als den des zu erzeugenden Festkörper-Teilstücks oder Wafers aufweisen. In diesem Fall werden die Vertiefungen
eingebracht und das Festkörper-Ausgangsmaterial in
Festkörper-Teilstücke oder Wafer getrennt, welche
anschließend in ihrem Durchmesser mittels geeigneter
Verfahren reduziert und somit auf einen gewünschten Ziel- Durchmesser beispielsweise eines Wafers gebracht werden.
In einer Ausgestaltung der Erfindung ist vorgesehen, dass mit der Reduzierung des Durchmessers auf den Ziel- Durchmesser weitere Vertiefungen eingebracht werden.
Vorgesehen ist, mit der Reduzierung des Durchmessers auf einen vorgegebenen Ziel-Durchmesser weitere erfindungsgemäße umlaufende Vertiefungen einzubringen. Derart wird ein weiteres Teilen des Festkörper-Materials vorbereitet, wobei wiederum mehrere Vertiefungen auch mit unterschiedlichen Profilen und Tiefen eingebracht werden können, um
beispielsweise die Reihenfolge des weiteren Teilens zu bestimmen . Mittels des Verfahrens werden vorzugsweise
Festkörperprodukte wie ein mittels des Verfahrens
bearbeiteter Barren oder Ingot erzeugt.
Vorgesehen ist, auf der Mantelfläche oder den Seitenflächen eines Ingots umlaufende Vertiefungen einzubringen. Dabei verläuft beispielsweise die der Deckfläche naheliegendste Vertiefung derart, dass sie in allen auf ihrem Verlauf gedachten Punkten einen gleichen Abstand zu der Deckfläche aufweist. Diese Vertiefung ist keilförmig mit einer ersten und einer zweiten Teilrundung ausgeführt. Dabei können die Teilrundungen einen gleichen Rundungsradius oder
verschiedene Rundungsradien aufweisen. Es ist auch möglich die n Vertiefungen mit ein und derselben Tiefe einzubringen oder mit einer voneinander abweichenden Tiefe auszuführen.
Die beschriebene gedachte Grund- und Deckfläche kann auch nur als eine gedachte Grund- und Deckfläche eines Ingots aufgefasst werden. Die hergestellten Ingots weisen
technologiebedingt nicht unbedingt eine exakte Zylinderform auf. Für die Anwendung des beschriebenen Verfahrens ist es nicht notwendig den Ingot in eine exakte Zylinderform oder Quaderform zu überführen. Es reicht eine Betrachtung mit einer Annahme einer Grund- und Deckfläche des Ingots.
Besonders vorteilhaft ist es, die Vertiefungen in einem gleichen Abstand zueinander über die gesamte Mantelfläche oder die Seitenflächen des Ingots verteilt anzubringen. Derart ist der Ingot für mehrere nachfolgende
Verfahrensschritte zum Zerteilen in Festkörper-Teilstücke oder Wafer vorbereitet. Ein weiteres mittels des Verfahrens hergestelltes
Festkörperprodukt ist ein Wafer, welcher durch das
Einbringen der Vertiefung mit den Teilrundungen nach dem Zerteilen eines Ingots oder Festkörper-Teilstücks bereits verrundete umlaufende Kanten aufweist.
Darüber hinaus sind auch alle zylinder- oder
scheibenförmigen Festkörper-Teilstücke mit diesem Verfahren erzeugte Produkte oder Zwischenprodukte.
Die Erfindung soll nachfolgend anhand eines Ausführungs¬ beispiels näher erläutert werden. In den zugehörigen
Zeichnungen zeigt
Fig. la ein zylinderförmiges Festkörper Ausgangsmaterial
(Ingot) , Fig. lb Festkörper-Teilstücke, welche aus dem Ingot aus
Fig. la hergestellt wurden,
Fig. 2a mehrere erfindungsgemäß erzeugte Vertiefungen auf der Manteloberfläche eines zylinderförmigen
Festkörper-Ausgangsmaterials , Fig. 2b eine Anwendung des Verfahrens, bei welcher
Vertiefungen über die gesamte Mantelfläche des zylinderförmigen Ausgangsmaterials verteilt eingebracht werden,
Fig. 2c eine Anwendung des Verfahrens, bei welcher
Vertiefungen über die vier Seitenflächen eines quaderförmigen Ausgangsmaterials verteilt
eingebracht werden,
Fig. 3 einen aus dem Stand der Technik bekannten
Prozessschritt der Abrundung der Kanten eines Wafers mittels eines Schleifsteins, Fig. 4 eine Darstellung der erfindungsgemäßen Kantenverrundung mittels eines Schleifsteins mit einem geänderten Profilverlauf,
Fig. 5 einen Wafer mit erfindungsgemäß verrundeten
Kanten, mit vorbereiteter Sollbruchstelle,
Fig. 6 den Wafer aus der Figur 3 nach dem Zerteilen,
Fig. 7 eine erste alternative Ausführung der
erfindungsgemäßen Kantenverrundung zur Vorbereitung zweier Sollbruchstellen eines Wafers, Fig. 8 eine zweite alternative Ausführung der
erfindungsgemäßen Kantenverrundung zur Vorbereitung zweier Sollbruchstellen eines Wafers mit verschiedenen Tiefen bei der Kantenverrundung und
Fig. 9 eine weitere Ausführung der Kantenverrundung an einem Wafer, auf dessen Oberseite bereits elektronische Bauelemente in verschiedenen Festkörperherstellungsschritten erzeugt wurden.
Die Figur la zeigt ein in der Halbleiterherstellung übliches zylinderförmiges Ausgangsmaterial (Ingot) zur Herstellung von Wafern. Dieser Ingot ist eine beispielsweise mittels eines Kristallziehverfahrens nach Czochralski der mittels eines tiegelfreien Zonenziehverfahrens hergestellter
monokristalliner Silizium-Barren .
In der Figur lb ist das in der Figur la abgebildete
zylinderförmige Ausgangsmaterial nach einer Erzeugung von Silizium-Teilstücken dargestellt. Die verschiedenen Höhen der dargestellten Silizium-Teilstücke in der Figur lb zeigen an, dass diese Silizium-Teilstücke weiter unterteilbare Teilstücke sind oder auch bereits eine für einen Wafer benötigte Höhe aufweisen können.
Zur Herstellung der Silizium-Teilstücke oder Wafer mit bereits abgerundeten Kanten werden, wie in der Figur 2a dargestellt ist, mindestens eine vorzugsweise mehrere
Vertiefungen auf der Mantelfläche des zylinderförmigen umlaufende Vertiefungen eingebracht. Derartige Vertiefungen können beispielsweise unter Verwendung eines Lasers oder mechanisch durch Schleifen eingebracht werden.
Besonders vorteilhaft ist es, eine Anzahl n von
Vertiefungen 7 über die gesamte Mantelfläche des Ingots 1 verteilt mit gleichmäßigen oder ungleichmäßigen Abständen zueinander anzubringen, wie es in der Figur 2b dargestellt ist. Derart kann beispielsweise nach einem Verfahrensschritt zur Erzeugung der n Vertiefungen 7 durch ein nachfolgendes Teilen des Ausgangsmaterials 1 der gesamte Ingot in einzelne Wafer 3 aufgeteilt werden. Dieser Vorgang des Teilens umfasst üblicherweise mehrere Teilschritte, in denen mindestens ein Wafer 3 pro Teilschritt erzeugt wird.
Die Figur 2c zeigt eine Ausgestaltung, bei welcher eine Anzahl n von Vertiefungen 7 über die vier Seitenflächen eines quaderförmigen Festkörper-Ausgangsmaterials 1 verteilt eingebracht werden.
Die nachfolgende Beschreibung bezieht sich vorrangig auf einen Halbleiter-Wafer 3. Die Nutzung dieses Begriffs stellt aber keine Einschränkung auf diesen Wafer 3 dar.
Selbstverständlich ist an diesen Stellen auch immer eine Anwendung des Verfahrens auf ein Silizium-Teilstück 2 eingeschlossen .
Die Figur 3 zeigt einen Halbleiter-Wafer 3 mit einem nur teilweise dargestellten Schleifstein 4, welcher eine
Einkerbung 6 in Form eines Halbkreises aufweist, wie aus dem Stand der Technik bekannt ist. Dieser Schleifstein 4 kann aus verschiedensten Materialien bestehen, was keinen
Einfluss auf das erfindungsgemäße Verfahren hat. Auch die genaue Form der Einkerbung 6 hat keinen Einfluss auf die Erfindung, so sind neben der Form eines Halbkreises auch trapezförmige Einkerbungen 6 bekannt.
Der Wafer 3 weist vor der Verrundung der Kanten 5 mittels des Schleifsteins 4 scharfkantige umlaufende Kanten 5 auf, was in der Figur 3 durch die Punkt-Punkt-Linie dargestellt ist .
In der Figur 4 ist ein Schleifstein 4 mit erfindungsgemäß verändertem Kantenprofil 6 dargestellt, welches es
ermöglicht, neben dem Verrunden der Kanten 5 des Wafers 3 eine umlaufende Vertiefung 7 zu erzeugen. Die derart
erzeugte umlaufende Vertiefung 7 weist zwei Teilrundungen 8 auf, wie in der Figur 4 im linken Bereich des Wafers 3 zwei Bezugszeichen 8 für eine erste und eine zweite Teilrundung 8 dargestellt ist. In der Beispieldarstellung befindet sich die Vertiefung 7 mittig zwischen den Kanten 5 des Wafers 3. Diese
Beabstandung zu den Kanten 5 ist nicht zwingend und kann, im Rahmen der technologischen Möglichkeiten, beliebig geändert werden . Die Kante 5 des Wafers 3 vor der Verrundung ist wiederum als eine Punkt-Punkt-Linie dargestellt. Erfindungsgemäß kann im gleichen Arbeitsgang sowohl das Verrunden der Kanten 6 als auch das Erzeugen der Vertiefung 7 realisiert werden.
Die Figur 5 zeigt einen Wafer 3 nach dem gerade
beschriebenen Arbeitsgang in einer Schnittdarstellung.
Zusätzlich ist eine sich von der linken Vertiefung 7 zur rechten Vertiefung 7 verlaufende Strich-Strich-Linie
eingezeichnet, welche eine sogenannte Sollbruchstelle 9 darstellt . Die erzeugte umlaufende Vertiefung 7 führt zu einer
Reduzierung des Durchmessers des Wafers 3. Bei der Anwendung eines Verfahrens zur Teilung eines Halbleiter-Wafers 3 in zwei Teil-Wafer 3 oder Silizium-Teilstücke 2, wie weiter oben bereits zur DE 10 2012 001 620 AI beschrieben wurde, kann durch den reduzierten Durchmesser die Stelle oder der Bereich vorgegeben werden, an welcher oder in welchem der Wafer 3 oder das Silizium-Teilstück 2 geteilt wird. In dieser Beschreibung wird diese Stelle oder dieser Bereich als Sollbruchstelle 9 bezeichnet.
Vorteilhaft ist hierbei, dass bei einem Zerteilen des
Wafers 3 an der Sollbruchstelle 9 keine, wie im Stand der Technik üblichen, scharfen Kanten entstehen. Durch die
Ausbildung der Vertiefung 7 mit den Teilrundungen 8 ist die an der Sollbruchstelle entstehende Kante 6 des Wafers 3 oder des Silizium-Teilstücks 2 keine scharfe Kante mehr, da diese bereits eine der Teilrundungen 8 aufweist. Die nach der Teilung der Wafers 3 oder des Silizium- Teilstücks 2 an der Sollbruchstelle 9 erzeugten Teilwafer 3 oder Silizium-Teilstücke 2 mit ihren bereits verrundeten Kanten sind in der Figur 6 dargestellt.
Das Verfahren ist nicht auf eine Erzeugung einer
Vertiefung 7 an einem Wafer 3 beschränkt. Beispielhaft ist in der Figur 7 eine Ausgestaltung mit zwei Vertiefungen 7 dargestellt. An beiden Vertiefungen 7 entsteht je eine
Sollbruchstelle 9, an welcher die Teilung der Wafers erfolgt . Durch eine Ausgestaltung der Erzeugung der Vertiefungen 7 mit unterschiedlichen Tiefen, wie in der Figur 8 dargestellt ist, kann die Reihenfolge des Zerteilens des Wafers 3 oder des Silizium-Teilstücks 2 vorgegeben werden. Es kann davon ausgegangen werden, dass der Wafer 3 oder das Silizium- Teilstück 2 an der Sollbruchstelle 9 mit dem geringsten Durchmesser zuerst bricht. Somit wird der dargestellte
Wafer 3 oder das Silizium-Teilstück 2 in der Figur 8 zuerst an der oberen Sollbruchstelle 9 und nachfolgend an der unteren Sollbruchstelle 9 zerbrechen, bei entsprechender mehrfachen Anwendung des Verfahrens zur Teilung eines
Halbleiter-Wafers 3 oder eines Silizium-Teilstücks 2 in je zwei Teile. Die Erzeugung der erfindungsgemäßen Vertiefung 7 kann sowohl vor als auch nach dem Prozessieren eines Wafers 3 erfolgen. Vor dem Prozessieren beispielsweise zur Erzeugung von Teil- Wafern 3, wie bereits beschrieben, und nach dem Prozessieren beispielsweise zum dünnen der Halbleitermaterialschicht. Für diesen Fall kann der Wafer 3 mit normalen Kanten hergestellt und prozessiert werden. Nach der Fertigstellung der
elektronischen Bauelemente 10 auf dem Wafer 3, in
verschiedenen vorgelagerten Prozessschritten, werden die Wafer-Kanten 5 mit gleichzeitigem Erzeugen der Vertiefung 7 verrundet. Ein derart erzeugter Wafer 3 ist in der Figur 9 dargestellt. Nach dem Einbringen der Vertiefung 7 erfolgt das Zerteilen an der Sollbruchstelle 9. Alternativ kann der Wafer 3 mit bereits verrundeten Kanten 5 und der
eingebrachten Vertiefung 7 durchprozessiert und nachfolgend gesplittet werden.
In allen Anwendungsfällen kann die Sollbruchstelle 9 zusätzlich durch weitere kristallschädigende Verfahren weiter ausgeprägt werden, wie beispielsweise durch ein
Anritzen mittels einer Anritznadel oder durch Verwendung eines Lasers.
Die beispielsweise vorliegenden Waferdickendimensionen sind zwischen 200 und 1500pm vor dem Splitten oder Zerteilen, so dass die Teilrundungen Dicken von 100 bis 800pm aufweisen.
Die erzeugte Vertiefung 7 weist vorzugsweise einen spitzen Winkel auf, wobei die Vertiefung 7 in verschiedenen Tiefen ausgeführt werden kann.
Vorteil bei der Anwendung des Verfahrens ist somit, dass beim Verrunden von Halbleiterwaferkanten und einem
beispielsweise mittigen Zerteilen des Wafers, keine Risse entstehen, welche von der Seite in den Wafer führen.
Somit werden unerwünschte Kristallschäden in mittleren
Regionen des Wafers vermieden und ein teilweises oder vollständiges Zerteilen des Wafers verhindert.
Besonders Vorteilhaft ist die Anwendung des Verfahrens auch auf ein Ausgangsmaterial wie ein Siliziumkarbit SiC. Wenn auch der Fokus dieser Beschreibung auf Siliziummaterialien ausgerichtet ist, so eignet sich das Verfahren aber auch bei Materialien wie einem Galliumnitrid GaN.
Eine besondere Eignung des Verfahrens liegt auch bei
Materialien deren boule-Länge sehr kurz ist und nur wenige Millimeter beträgt.
Die mittels der vorliegenden Erfindung erzeugten verrundeten Kanten eines Wafers 3 entsprechen insbesondere den Standards und Richtlinien der Halbleiterindustrie SEMI® ( Semiconductor Equipment and Materials International).
Verfahren zur Kantenverrundung von aus einem Festkörper- Ausgangsmaterial erzeugten Festkörper-Teilstücken und mittels dieses Verfahrens hergestellte Festkörperprodukte
Bezugszeichenliste
1 Festkörper-Ausgangsmaterial (Ingot)
2 Festkörper-Teilstücke
3 Halbleiter-Wafer
4 Schleifstein
5 Kante des Wafers
6 Kantenprofil/Einkerbung
7 Vertiefung
8 Teilrundung
9 Sollbruchstelle
10 Beschichtung/elektronische Bauelemente

Claims

Patentansprüche
Verfahren zur Kantenverrundung von aus einem
Festkörper-Ausgangsmaterial erzeugten Festkörper- Teilstücken, bei welchem aus einem zylinderförmigen oder quaderförmigen Festkörper-Ausgangsmaterial (1) mehrere zylinderförmige, scheibenförmige oder
quaderförmige Festkörper-Teilstücke (2) erzeugt werden, dadurch gekennzeichnet, dass auf einer
Mantelfläche des zylinderförmigen Festkörper- Ausgangsmaterials (1) oder den Seitenflächen des quaderförmigen Festkörper-Ausgangsmaterials (1) mindestens eine umlaufende Vertiefung (7) derart erzeugt wird, dass diese in allen ihren Punkten gleich beabstandet zu einer Grund- oder Deckfläche des
Festkörper-Ausgangsmaterials (1) ist.
Verfahren nach Anspruch 1, dadurch
gekennzeichnet, dass ein zylinderförmiges, scheibenförmiges oder quaderförmiges Festkörper- Teilstück
(2) ein Wafer
(3) ist.
Verfahren nach Anspruch 1 oder 2, dadurch
gekennzeichnet, dass die Vertiefung (7)
keilförmig und mit einer ersten und einer zweiten
Teilrundung (8) ausgeführt ist.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass mehrere umlaufende Vertiefungen (7) erzeugt werden.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Erzeugung der
umlaufende Vertiefung (7) in einem Arbeitsgang mit einem Erzeugen einer Rundung an einer äußeren
umlaufenden Kante (5) des zylinder- oder
scheibenförmigen Festkörper-Teilstücks (2) erfolgt.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Vertiefungen (7) mit unterschiedlichen Teilrundungen (8) und/oder
unterschiedlichen Tiefen erzeugt werden.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass mit der Erzeugung der
Vertiefungen (7) auch Orientierungsmerkmale des Wafers, wie ein Notch und/oder ein Fiat zur Ausrichtung des Wafers bei einer Fertigung und/oder zur Erkennung eines Scheibentyps, erzeugt werden.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass das zylinderförmige
Festkörper-Ausgangsmaterial (1), in welches mindestens eine umlaufende Vertiefung (7) eingebracht wird, einen Durchmesser aufweist, welcher gleich oder größer einem Ziel-Durchmesser der zu erzeugenden Wafer ist und dass für den Fall, dass der Durchmesser größer ist, nach dem Erzeugen der Vertiefung (7) und einem nachfolgenden Zertrennen in zylinder- oder scheibenförmige
Festkörper-Teilstücke (2) eine Reduzierung des
Durchmessers auf den Ziel-Durchmesser erfolgt.
9. Verfahren nach Anspruch 8, dadurch
gekennzeichnet, dass mit der Reduzierung des Durchmessers auf den Ziel-Durchmesser weitere
Vertiefungen (7) eingebracht werden.
10. Ingot, aufweisend eine zylindrische oder
quaderförmige Form mit einer Mantelfläche oder vier Seitenflächen sowie je einer Grund- und Deckfläche, dadurch gekennzeichnet, dass die Mantelfläche oder die Seitenflächen des Ingots eine Anzahl n von umlaufenden Vertiefungen (7) aufweist, wobei die
Vertiefungen derart angeordnet sind, dass diese in einem gleichen Abstand zu der Grund- und/oder
Deckfläche verlaufen.
11. Ingot nach Anspruch 10, dadurch
gekennzeichnet, dass die Vertiefungen (7) in einem gleichen Abstand zueinander über die gesamte Mantelfläche des Ingot verteilt angebracht sind.
12. Wafer, erzeugt durch ein Zerteilen eines
Festkörper-Ausgangsmaterials, aufweisend eine
Scheibenform oder eine Quaderform mit je einer äußeren umlaufenden Kante (5) an einer Grund- und einer
Deckfläche des Wafers, hergestellt nach dem Verfahren nach einem der Ansprüche 1 bis 6, dadurch
gekennzeichnet, dass die umlaufenden Kanten (5) des Wafers Rundungen aufweisen, welche mittels einer vor dem Zerteilen eingebrachten Vertiefung (7) erzeugt werden .
EP14720906.8A 2013-03-28 2014-03-28 Verfahren zur kantenverrundung von aus einem festkörper-ausgangsmaterial erzeugten festkörper-teilstücken und mittels dieses verfahrens hergestellte festkörperprodukte Withdrawn EP2978575A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102013205720 2013-03-28
DE102013113030.5A DE102013113030A1 (de) 2013-03-28 2013-11-26 Verfahren zur Kantenverrundung von Halbleiter-Wafern
PCT/EP2014/056279 WO2014154863A1 (de) 2013-03-28 2014-03-28 Verfahren zur kantenverrundung von aus einem festkörper-ausgangsmaterial erzeugten festkörper-teilstücken und mittels dieses verfahrens hergestellte festkörperprodukte

Publications (1)

Publication Number Publication Date
EP2978575A1 true EP2978575A1 (de) 2016-02-03

Family

ID=51519684

Family Applications (1)

Application Number Title Priority Date Filing Date
EP14720906.8A Withdrawn EP2978575A1 (de) 2013-03-28 2014-03-28 Verfahren zur kantenverrundung von aus einem festkörper-ausgangsmaterial erzeugten festkörper-teilstücken und mittels dieses verfahrens hergestellte festkörperprodukte

Country Status (4)

Country Link
EP (1) EP2978575A1 (de)
DE (1) DE102013113030A1 (de)
TW (1) TW201446454A (de)
WO (1) WO2014154863A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015006971A1 (de) 2015-04-09 2016-10-13 Siltectra Gmbh Verfahren zum verlustarmen Herstellen von Mehrkomponentenwafern
DE102015008037A1 (de) 2015-06-23 2016-12-29 Siltectra Gmbh Verfahren zum Führen eines Risses im Randbereich eines Spendersubstrats
DE102015008034A1 (de) 2015-06-23 2016-12-29 Siltectra Gmbh Verfahren zum Führen eines Risses im Randbereich eines Spendersubstrats

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07232319A (ja) * 1994-02-24 1995-09-05 M Setetsuku Kk インゴットのスライス方法
DE4414373C2 (de) 1994-04-25 1998-05-20 Siemens Ag Halbleiter-Wafer mit bearbeiteten Kanten
JPH09290358A (ja) * 1996-04-25 1997-11-11 Komatsu Electron Metals Co Ltd 半導体ウェハの製造方法および半導体インゴットの面 取り加工装置
JP4224871B2 (ja) * 1998-06-09 2009-02-18 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
DE19953131A1 (de) 1999-11-04 2001-08-02 Bosch Gmbh Robert Verfahren und Vorrichtung zum Kantenverrunden
DE102006060195A1 (de) * 2006-12-18 2008-06-26 Jacobs University Bremen Ggmbh Kantenverrundung von Wafern
DE102012001620A1 (de) 2012-01-30 2013-08-01 Siltectra Gmbh Verfahren zur Herstellung von dünnen Platten aus Werkstoffen geringer Duktilität mittels temperaturinduzierter mechanischer Spannung unter Verwendung von vorgefertigten Polymer-Folien

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
None *
See also references of WO2014154863A1 *

Also Published As

Publication number Publication date
DE102013113030A1 (de) 2014-10-02
TW201446454A (zh) 2014-12-16
WO2014154863A1 (de) 2014-10-02

Similar Documents

Publication Publication Date Title
EP3399542B1 (de) Festkörperteilung mittels stoffumwandlung
EP3223994B1 (de) Laserbasiertes trennverfahren
DE102015008037A1 (de) Verfahren zum Führen eines Risses im Randbereich eines Spendersubstrats
EP3137254B1 (de) Werkzeug
DE102015008034A1 (de) Verfahren zum Führen eines Risses im Randbereich eines Spendersubstrats
EP2978575A1 (de) Verfahren zur kantenverrundung von aus einem festkörper-ausgangsmaterial erzeugten festkörper-teilstücken und mittels dieses verfahrens hergestellte festkörperprodukte
DE102011075093B4 (de) Verfahren zur Herstellung eines Silizium-Ingots sowie Verfahren zur Herstellung von Silizium-Wafern
EP3186824A1 (de) Splitting-verfahren und verwendung eines materials in einem splitting-verfahren
DE19840508A1 (de) Verfahren zum Vereinzeln von Halbleiter-Bauelementen
DE102008038342A1 (de) Halbleiterbauelement mit Randbereich
EP3192135B1 (de) Verfahren zum herstellen eines laserchips
EP2922659A1 (de) Verfahren zum herstellen einer ventileinrichtung sowie entsprechende ventileinrichtung
EP1738622B1 (de) Leiterplattennutzen mit einer vielzahl an schaltungsträgern und verfahren zum vereinzeln von schaltungsträgern aus einem leiterplattennutzen
DE102010018570B4 (de) Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben durch Bearbeiten eines Einkristalls
DE102006060195A1 (de) Kantenverrundung von Wafern
DE102014018841A1 (de) Laserbasiertes Trennverfahren
DE102012216740A1 (de) Silizium-Solarzelle, Photovoltaikmodul und Verfahren zur Herstellung einer Solarzelle
EP3232070B1 (de) Selbstschneidender gewindeeinsatz und verfahren zu seiner herstellung
EP3181293A1 (de) Finishwerkzeug mit lokal variierender schnittigkeit
DE19829924A1 (de) Verfahren zur Herstellung einer der spanenden Bearbeitung metallischer Werkzeuge dienenden Schneidplatte
DE102013210758A1 (de) Verfahren zur Herstellung eines Laserkristalls und Laserkristall
DE102018203985A1 (de) Verfahren und Vorrichtung zur sequenziellen Vereinzelung eines Werkstücks in Teilstücke beliebiger Teilstückkontur
EP3608048B1 (de) Herstellungsverfahren für festkörperelemente mittels laserbehandlung und temperaturinduzierten spannungen
DE102011088054A1 (de) Verfahren zum Herstellen von Silizium-Wafern
DE112010000928B4 (de) Schleifwerkzeug

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20151028

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

DAX Request for extension of the european patent (deleted)
RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: SILTECTRA GMBH

Owner name: FREIBERGER COMPOUND MATERIALS GMBH

17Q First examination report despatched

Effective date: 20190212

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20190625